JP5829165B2 - 検査用マーク及びこれを有する印刷回路基板 - Google Patents
検査用マーク及びこれを有する印刷回路基板 Download PDFInfo
- Publication number
- JP5829165B2 JP5829165B2 JP2012075738A JP2012075738A JP5829165B2 JP 5829165 B2 JP5829165 B2 JP 5829165B2 JP 2012075738 A JP2012075738 A JP 2012075738A JP 2012075738 A JP2012075738 A JP 2012075738A JP 5829165 B2 JP5829165 B2 JP 5829165B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- terminals
- opening
- voltage application
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
前記フリップチップ用基板の製作において特徴的な工程の一つがバンピング(bumping)工程である。
一方、韓国特許第2006−0026191号(韓国公開特許)に、従来のソルダレジスト開口部の偏心有無の検出方法が開示されている。
この際、前記第1−1パターン及び第1−2パターンに連結された前記第2パターンの一端は、前記電圧印加端子に隣接することができる。
また、前記表面処理層は、ニッケル(Ni)及び金(Au)からなることができる。
また、前記第1−1パターン及び前記第1−2パターンの長さは互いに同一であってもよい。
また、前記第2開口部の横方向の長さと縦方向の長さは互いに同一でなくてもよい。
また、前記第2開口部の横方向の長さと縦方向の長さとの和は、前記第1−1パターンの長さまたは前記第1−2パターンの長さと同一であってもよい。
この際、前記第1−1パターン及び第1−2パターンに連結された前記第2パターンの一端は、前記電圧印加端子に隣接することができる。
また、前記表面処理層は、ニッケル(Ni)及び金(Au)からなってもよい。
また、前記第1−1パターン及び前記第1−2パターンの長さは互いに同一であってもよい。
また、前記第2開口部の横方向の長さと縦方向の長さは互いに同一でなくてもよい。
また、前記第2開口部の横方向の長さと縦方向の長さとの和は、前記第1−1パターンの長さまたは前記第1−2パターンの長さと同一であってもよい。
本発明の特徴及び利点は添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。
以下、添付された図面を参照して本発明の好ましい実施例を詳細に説明する。
この際、電圧印加端子1、2、3、4は銅(Cu)からなることができ、特にこれに限定されるものではない。
この際、第1パターン101もまた電圧印加端子1、2、3、4と同様に銅(Cu)からなることができ、特にこれに限定されない。
ここで、第1−1パターン101a及び第1−2パターン101bの長さは互いに同一であってもよく、特にこれに限定されない。
また、第2パターン111a、111b、111c、111dもまた銅(Cu)からなることができるが、特にこれに限定されない。
また、第2パターン111a、111b、111c、111dは、互いに同一の長さを有するように形成されることができるが、特にこれに限定されない。
ここで、第2開口部150bの横方向の長さと縦方向の長さは互いに同一でないように形成されることができる。
また、第2開口部150bの横方向の長さと縦方向の長さとの和は、第1−1パターン101aの長さまたは第1−2パターン101bの長さと同一であってもよい。
前記偏心値算出のための計算式は後述する。
この際、表面処理層160は、ニッケル(Ni)及び金(Au)が順に形成されてなることができるが、特にこれに限定されない。
これを、図3を参照して例を挙げて説明すると次のとおりである。
即ち、中心点Qを基準に第1パターンの上、下、左、右の長さが全て同一であり、構成成分が全て同一であるため、同一の抵抗値が測定される。
先ず、測定された抵抗値を用いてソルダレジスト層の第2開口部150bの偏心量及び偏心方向を算出する公式は下記の式1のとおりである。
[式1]
また、xは、第2開口部150bの中心部がx方向に偏心された状態を示し、yは、第2開口部150bの中心部がy方向に偏心された状態を示す。
このように求められたx、yは、それぞれ第2開口部150b中心に対するx方向への偏心量及びy方向への偏心量を示す。
図4は、本発明の一実施例による検査用マークを有する印刷回路基板を示す平面図である。
一方、検査用マーク100については前記で詳細に説明したため、以下では省略する。
しかし、これは一つの実施例に過ぎず、検査用マーク100が形成される領域は特にこれに限定されない。
本発明の単純な変形乃至変更は何れも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
100 検査用マーク
101 第1パターン
101a 第1−1パターン
101b 第1−2パターン
111a、111b、111c、111d 第2パターン
150 ソルダレジスト層
150a 第1開口部
150b 第2開口部
160 表面処理層
200 パネル(panel)
201 パネルダミー領域
210 ストリップ(strip)
211 ストリップダミー領域
213 単位基板領域
215 ストリップ領域
300 印刷回路基板
Claims (15)
- 第1方向に向き合って離隔形成された一対の第1端子及び前記第1方向に対して垂直な第2方向に向き合って離隔形成された一対の第2端子を含む電圧印加端子と、
前記一対の第1端子及び前記一対の第2端子を連結する第1−1パターン及び第1−2パターンを含む第1パターンと、
前記第1−1パターン及び第1−2パターンに一端が連結されて延長形成された複数個の第2パターンと、
前記第2パターンの他端に連結形成された複数個の電圧測定端子と、
前記電圧印加端子及び電圧測定端子を露出させる第1開口部と前記第1パターンを露出させる第2開口部とを有するソルダレジスト層と、
前記第1開口部及び第2開口部を介して露出された電圧印加端子、電圧測定端子及び第1パターンに形成された表面処理層と、を含み、
前記第1パターンの第1−1パターン及び第1−2パターンは互いに交差し、前記第2開口部は、前記第1パターンの交差された部分を露出させる検査用マーク。 - 前記第1−1パターン及び第1−2パターンに連結された前記第2パターンの一端は、前記電圧印加端子に隣接する請求項1に記載の検査用マーク。
- 前記表面処理層はニッケル(Ni)及び金(Au)からなる請求項1に記載の検査用マーク。
- 前記第1−1パターン及び前記第1−2パターンの長さは互いに同一である請求項1に記載の検査用マーク。
- 前記第2開口部の横方向の長さと縦方向の長さは互いに同一でない請求項1に記載の検査用マーク。
- 前記第2開口部の横方向の長さと縦方向の長さとの和は、前記第1−1パターンの長さまたは前記第1−2パターンの長さと同一である請求項1に記載の検査用マーク。
- 前記一対の第1端子のうち一つの端子は1であり、前記1を基準に反時計方向に位置するそれぞれの端子は2、3、4であり、
前記第1−1パターン及び第1−2パターンの長さはそれぞれa+bであり、
前記第2開口部で前記第1−1パターンと平行な部分の長さはaであり、前記第1−1パターンに対して垂直な部分の長さはbであり、
前記電圧印加端子1と2との間の抵抗値はR12であり、前記電圧印加端子2と3との間の抵抗値はR23であり、前記電圧印加端子3と4との間の抵抗値はR34であり、前記電圧印加端子4と1との間の抵抗値はR41であり、前記電圧印加端子1と3との間の抵抗値はR13であり、前記電圧印加端子2と4との間の抵抗値はR24である場合、
前記第1−1パターン及び第1−2パターンが交差する部分と前記第2開口部の中心が前記第1−1パターンに対して平行方向に外れた程度を示す偏心量x及び前記第1−1パターンに対して垂直方向に外れた程度を示す偏心量yは、それぞれ、
- 単位基板領域と前記単位基板領域を取り囲むダミー(dummy)領域とからなる印刷回路基板であって、
第1方向に向き合って離隔形成された一対の第1端子及び前記第1方向に対して垂直な第2方向に向き合って離隔形成された一対の第2端子を含む電圧印加端子と、前記一対の第1端子及び前記一対の第2端子を連結する第1−1パターン及び第1−2パターンを含む第1パターンと、前記第1パターンに一端が連結されて延長形成された複数個の第2パターンと、前記第2パターンの他端に連結形成された複数個の電圧測定端子と、前記電圧印加端子及び電圧測定端子を露出させる第1開口部と前記第1パターンを露出させる第2開口部とを有するソルダレジスト層と、前記第1開口部及び第2開口部を介して露出された電圧印加端子、電圧測定端子及び第1パターンに形成された表面処理層と、からなる検査用マークを含み、
前記第1パターンの第1−1パターン及び第1−2パターンは互いに交差し、前記第2開口部は、前記第1パターンの交差された部分を露出させる、検査用マークを有する印刷回路基板。 - 前記第1−1パターン及び第1−2パターンに連結された前記第2パターンの一端は、前記電圧印加端子に隣接する請求項8に記載の検査用マークを有する印刷回路基板。
- 前記表面処理層はニッケル(Ni)及び金(Au)からなる請求項8に記載の検査用マークを有する印刷回路基板。
- 前記第1−1パターン及び前記第1−2パターンの長さは互いに同一である請求項8に記載の検査用マークを有する印刷回路基板。
- 前記第2開口部の横方向の長さと縦方向の長さは互いに同一でない請求項8に記載の検査用マークを有する印刷回路基板。
- 前記第2開口部の横方向の長さと縦方向の長さとの和は、前記第1−1パターンの長さまたは前記第1−2パターンの長さと同一である請求項8に記載の検査用マークを有する印刷回路基板。
- 前記一対の第1端子のうち一つの端子は1であり、前記1を基準に反時計方向に位置するそれぞれの端子は2、3、4であり、
前記第1−1パターン及び第1−2パターンの長さはそれぞれa+bであり、
前記第2開口部で前記第1−1パターンと平行な部分の長さはaであり、前記第1−1パターンに対して垂直な部分の長さはbであり、
前記電圧印加端子1と2との間の抵抗値はR12であり、前記電圧印加端子2と3との間の抵抗値はR23であり、前記電圧印加端子3と4との間の抵抗値はR34であり、前記電圧印加端子4と1との間の抵抗値はR41であり、前記電圧印加端子1と3との間の抵抗値はR13であり、前記電圧印加端子2と4との間の抵抗値はR24である場合、
前記第1−1パターン及び第1−2パターンが交差する部分と前記第2開口部の中心が前記第1−1パターンに対して平行方向に外れた程度を示す偏心量x及び前記第1−1パターンに対して垂直方向に外れた程度を示す偏心量yは、それぞれ、
- 前記ダミー領域は、前記単位基板を複数個含むストリップ(strip)内のストリップ(strip)ダミー領域または前記ストリップ(strip)が複数個配列されるパネル(panel)内のパネル(panel)ダミー領域を含む請求項8に記載の検査用マークが形成された印刷回路基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2011-0131500 | 2011-12-09 | ||
KR1020110131500A KR101499281B1 (ko) | 2011-12-09 | 2011-12-09 | 검사용 마크 및 이를 갖는 인쇄회로기판 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013123026A JP2013123026A (ja) | 2013-06-20 |
JP5829165B2 true JP5829165B2 (ja) | 2015-12-09 |
Family
ID=48774825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012075738A Active JP5829165B2 (ja) | 2011-12-09 | 2012-03-29 | 検査用マーク及びこれを有する印刷回路基板 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5829165B2 (ja) |
KR (1) | KR101499281B1 (ja) |
TW (1) | TWI500371B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104573160A (zh) * | 2013-10-25 | 2015-04-29 | 英业达科技有限公司 | 印刷电路检查方法与装置 |
TWI471066B (zh) * | 2013-11-06 | 2015-01-21 | Inventec Corp | 印刷電路檢查方法與裝置 |
JP6852375B2 (ja) * | 2016-12-08 | 2021-03-31 | 凸版印刷株式会社 | 無電解ニッケルめっき管理方法及び配線基板の製造方法 |
JP7277279B2 (ja) * | 2019-06-20 | 2023-05-18 | ファナック株式会社 | 劣化検出用プリント配線基板 |
TWI723829B (zh) * | 2020-04-01 | 2021-04-01 | 頎邦科技股份有限公司 | 線路板 |
KR20220037857A (ko) | 2020-09-18 | 2022-03-25 | 삼성전기주식회사 | 인쇄회로기판 |
TWI777806B (zh) * | 2021-10-07 | 2022-09-11 | 易華電子股份有限公司 | 具有檢測標記之電路板 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3288320B2 (ja) * | 1998-12-21 | 2002-06-04 | 沖電気工業株式会社 | レジストマーク |
JP2001024303A (ja) * | 1999-07-09 | 2001-01-26 | Nippon Avionics Co Ltd | 認識マーク |
JP2002064297A (ja) * | 2000-08-22 | 2002-02-28 | Nec Ibaraki Ltd | 基板の位置合わせ装置 |
JP2004045194A (ja) * | 2002-07-11 | 2004-02-12 | Nec Toppan Circuit Solutions Toyama Inc | プリント配線基板の検査方法 |
WO2004111660A2 (en) * | 2003-06-05 | 2004-12-23 | Yieldboost Tech, Inc. | System and method for classifying defects in and identifying process problems for an electrical circuit |
KR100894179B1 (ko) * | 2007-10-26 | 2009-04-22 | 삼성전기주식회사 | 기판 스트립 |
US8711582B2 (en) * | 2009-03-31 | 2014-04-29 | Semiconductor Components Industries, Llc | Parasitic element compensation circuit and method for compensating for the parasitic element |
JP2010263091A (ja) * | 2009-05-07 | 2010-11-18 | Fujitsu Semiconductor Ltd | 配線基板の製造方法及び配線基板の検査方法 |
-
2011
- 2011-12-09 KR KR1020110131500A patent/KR101499281B1/ko active IP Right Grant
-
2012
- 2012-03-20 TW TW101109545A patent/TWI500371B/zh not_active IP Right Cessation
- 2012-03-29 JP JP2012075738A patent/JP5829165B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013123026A (ja) | 2013-06-20 |
TW201325359A (zh) | 2013-06-16 |
KR101499281B1 (ko) | 2015-03-06 |
TWI500371B (zh) | 2015-09-11 |
KR20130064891A (ko) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5829165B2 (ja) | 検査用マーク及びこれを有する印刷回路基板 | |
JP2013519227A (ja) | 多様な集積回路チップバンプピッチを有する半導体装置 | |
JP5019909B2 (ja) | 多層配線基板の検査方法 | |
US7614147B2 (en) | Method of creating contour structures to highlight inspection region | |
TW201348724A (zh) | 積體電路及用於積體電路的監測電路 | |
TWI484192B (zh) | Probe card, inspection device and inspection method | |
JP4179234B2 (ja) | 半導体装置 | |
KR101227547B1 (ko) | 프로브 카드 | |
JP2006275579A (ja) | 検査基板および検査装置 | |
JP2006165325A (ja) | Icパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
KR100894179B1 (ko) | 기판 스트립 | |
KR100609918B1 (ko) | 전자부품이 장착된 기판의 검사유닛 | |
JP4088561B2 (ja) | フリップチップ実装用基板 | |
JP4640557B2 (ja) | エッチング精度評価方法 | |
US7868629B2 (en) | Proportional variable resistor structures to electrically measure mask misalignment | |
KR102276512B1 (ko) | 전기 검사용 지그 및 그의 제조 방법 | |
JP7322456B2 (ja) | 電子部品搭載基板 | |
TWI715492B (zh) | 線路板 | |
US20050275099A1 (en) | Semiconductor apparatus and method of manufacturing semiconductor apparatus | |
JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
JP4185225B2 (ja) | コンタクトプローブの検査装置 | |
JP2023120928A (ja) | はんだ印刷位置測定方法、はんだ印刷位置測定装置およびプリント基板製品 | |
KR20090120105A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR20130141245A (ko) | 기판 검사용 핀 | |
JP2014229882A (ja) | 実装方法および実装装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151021 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5829165 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |