CN101896827A - 用于钝化完整性测试的嵌入式结构 - Google Patents

用于钝化完整性测试的嵌入式结构 Download PDF

Info

Publication number
CN101896827A
CN101896827A CN2008801209125A CN200880120912A CN101896827A CN 101896827 A CN101896827 A CN 101896827A CN 2008801209125 A CN2008801209125 A CN 2008801209125A CN 200880120912 A CN200880120912 A CN 200880120912A CN 101896827 A CN101896827 A CN 101896827A
Authority
CN
China
Prior art keywords
passivation layer
structural sheet
conductive material
band
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2008801209125A
Other languages
English (en)
Inventor
露西·A·鲁斯韦耶
雅克兰·塞巴斯蒂恩
帕特里斯·加芒
多明克·乔恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101896827A publication Critical patent/CN101896827A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Abstract

本发明涉及一种用于测试覆盖半导体器件的钝化层(108)的完整性的方法和系统。将导电材料的结构层(104)沉积到所述半导体器件的衬底(102)的至少一部分顶部表面上。所述结构层(104)包括多个带(104.1，104.2)，所述多个带与至少两个触点(106.1，106.2)相连，并且设置在至少一部分顶部表面上，使得连续带(104.1，104.2)或所述带(104.1，104.2)的连续部分与不同的触点(106.1，106.2)相连。将钝化层(108)沉积到所述衬底(102)的至少一部分顶部表面和所述结构层(104)上，使得将所述钝化层(108)的材料设置在导电材料的带(104.1，104.2)之间、并且设置在所述结构层(104)的顶部上。然后将导电材料沉积到所述钝化层(108)上，并且测量所述至少两个触点(106.1，106.2)之间的电阻。依赖于所述测量的电阻，确定与关于所述钝化层(108)的完整性有关的指示。

Description

用于钝化完整性测试的嵌入式结构
技术领域
本发明通常涉及半导体器件领域，更具体地，涉及用于测试覆盖半导体器件的钝化层完整性的方法和系统。
背景技术
半导体器件用于大多数现代电子装置和电气装置。半导体器件的制造包括光刻和化学步骤的多步骤序列，在此期间在由诸如硅及其各种化合物之类的半导体材料制成的晶片上逐渐地产生电路。半导体器件的最上层称作钝化层。所述钝化层保护衬底免于损坏，例如在后续制造步骤期间保护衬底免于刮伤以及防止沾污物到达下面的层。
半导体器件的许多可观察故障已经归因于钝化层中诸如针孔和裂缝之类的缺陷。在沉积钝化层期间以及在沉积后处理期间产生钝化层中的缺陷。
用于检测钝化层中缺陷的一种方法是使用显微镜的光学检查。然而，使用这种方法通常不可以确定缺陷是否实际上穿透所述钝化层，因此几乎不可能检测到针孔。
用于确定钝化层完整性的现有技术测试的其他情况是诸如正磷酸测试之类的化学测试。然而，正磷酸测试也不会揭示所有缺陷，并且正磷酸测试也不会将这种测试用于有机钝化层，例如所述有机钝化层由例如聚酰亚胺构成，因为这种酸消耗了聚酰亚胺。
非常需要克服这些缺陷，并且提供一种用于测试覆盖半导体器件的钝化层的完整性的方法和系统。
发明内容
根据本发明，提出了一种用于测试钝化层完整性的方法。将导电材料结构层沉积到半导体器件的至少一部分衬底顶部表面上。
所述结构层包括多个带，所述带与至少两个触点相连，并且设置在至少一部分所述顶部表面上，使得连续带和所述带的连续部分之一与不同的触点相连。将钝化层设置于所述衬底和所述结构层的至少一部分顶部表面上，使得将钝化层的材料设置于导电材料的带之间以及所述结构层的顶部上。然后将导电材料沉积到钝化层上，并且测量所述至少两个触点之间的电阻。依赖于所测量的电阻来确定对于钝化层完整性的表示。
根据本发明，提出了一种测试钝化层完整性的方法，所述方法还包括：将具有触点的导电材料层和电绝缘材料层插入到衬底的顶部表面和结构层之间；以及测量导电材料层的触点和结构层的至少两个触点焊盘之一之间的电阻。
根据本发明，还提出了一种测试钝化层完整性的系统，所述系统包括半导体器件的衬底。
将导电材料的结构层设置在衬底的至少一部分顶部表面上。所述结构层包括与至少两个触点相连的多个带，设置所述触点使得连续的带或所述带的连续部分与不同触点相连。所述至少两个触点用于与电路相连，所述电路用于测量所述至少两个触点之间的电阻，并且用于依赖于所述电阻提供测量信号。所述测量信号指示沉积到所述衬底的至少一部分顶部表面和所述结构层上的钝化层的完整性，其中这样沉积所述钝化层，使得将钝化层材料设置在导电材料带之间以及所述结构层的顶部上。
根据本发明，提出了一种测试钝化层完整性的方法，所述钝化层还包括导电材料层和插入到所述衬底顶部表面和所述结构层之间的电绝缘材料层。所述导电材料层包括用于与电子电路相连的触点，所述电子电路用于测量所述导电材料层的触点和所述结构层的至少两个触点的至少一个之间的电阻。
附图说明
现在将结合附图描述本发明的典型实施例，其中：
图1是示出了根据本发明的半导体器件的衬底的截面图的简化方框图，所述半导体器件具有根据本发明的用于测试钝化层完整性的嵌入式结构的第一实施例；
图2a和2b是根据图1所示的嵌入式结构的本发明的结构层的两个实施例的顶视图的简化方框图；
图2是示出了根据本发明的性能计算站的网络的简化方框图；
图3是示出了图1所示的衬底截面图的简化方框图，所述衬底具有根据本发明沉积到钝化层上的导电材料；
图4是示出了根据本发明的用于确定钝化层完整性的电子电路的简化方框图，所述电子电路用于测量两个触点之间的电阻；
图5是示出了根据本发明的用于测试钝化层完整性的方法的简化流程图；
图6是示出了半导体器件的衬底的截面图的简化方框图，所述半导体器件具有根据本发明的用于测试钝化层完整性的嵌入式结构的第二实施例；以及
图7a和7b是根据图6所示嵌入式结构的本发明的导电材料层的两个实施例的顶视图的简化方框图。
具体实施方式
介绍以下描述以便使得本领域普通技术人员能够实现和使用本发明，并且提出了具体应用的上下文条件极其要求。对所公开实施例的各种修改对于本领域普通技术人员而言是易于理解的，并且在不脱离本发明范围的情况下，这里所限定的一般原理可以应用于其他实施例和应用。因此，本发明并非意欲局限于所公开的实施例，但是根据与这里所公开的原理和特征一致的最宽范围。
参考图1，示出了半导体器件的衬底的截面图，所述半导体器件具有根据本发明的用于测试钝化层完整性的嵌入式结构100的第一实施例。在衬底102的至少一部分顶部表面上，例如所述顶部表面覆盖例如芯片上系统(SoC)之类的芯片的功能部件上面的区域103，设置导电材料的结构层104。所述结构层104包括分别与至少两个接触焊盘106.1和106.2相连的多个带104.1和104.2，例如将所述接触焊盘放置在所述区域103外部。这样设置所述带104.1和104.2，使得连续的带104.1和104.2和所述带104.1和104.2的连续部分与不同的接触焊盘相连，即带104.1与接触焊盘106.1相连，带104.2与接触焊盘106.2相连。将钝化层108沉积到所述衬底102至少一部分顶部表面和所述结构层104上，使得将所述钝化层108的材料设置在带104.1和104.2之间、以及所述结构层104的顶部上，在所述至少两个接触焊盘106.1和106.2的每一个的表面积的至少预定部分上缺少结构层104。可选地，将例如诸如SiO2之类的氧化物层，电绝缘层插入到衬底102和结构层104的顶部表面之间，例如当所述衬底102结束时具有金属层时。
例如，所述结构层104例如使用标准薄膜沉积技术，由诸如铝、铜或金之类的金属构成。例如，所述钝化层108使用标准沉积技术，由诸如聚酰亚胺、SiO2或Si3N4构成。
参考图2a和2b，示出了所述结构层104的两个实施例的顶视图。如图2a所示的结构层104包括多个实质上笔直的带104.1和104.2，所述笔直的带104.1和104.2实质上彼此平行地朝向，其中所述带104.1与接触焊盘106.1相连，以及所述带104.2与接触焊盘106.2相连，使得所述连续的带104.1和104.2分别与不同的接触焊盘106.1和106.2相连。可选地，如图2b所示，所述结构层104包括处于两个缠绕螺旋形式。明显的是，本领域的普通技术人员将达到各种其他结构，所述其他结构提供与不同的接触焊盘106.1和106.2相连的连续的带104.1和104.2和所述带104.1和104.2的连续部分。
所述带104.1和104.2具有预定的宽度，并且将连续的带104.1和104.2或所述带104.1和104.2的连续部分以彼此相距预定更多距离设置。例如，确定所述宽度和距离，使得能够实现钝化层108中的针孔的检测。例如，对于在SoC应用中100μm*100μm的覆盖区域103，将所述宽度和距离确定为在0.1μm至10μm的范围。多个连续的带或者带的连续部分的提供导致金属盒非金属的多个交替，并且因此在钝化层108的非平面截面中使得对于完整性测试的以下测量对于缺陷更加敏感。
然后将导电材料沉积到钝化层上，例如使用诸如无电镀Ni/浸没金沉积之类的无电镀沉积技术。所述沉积110主要发生在诸如接触焊盘106.1和106.2之类的金属表面和结构层104的暴露部分，通过钝化层108中的针孔和裂缝暴露所述暴露部分，如图3所示。无电镀Ni/浸没金沉积是众所周知的技术，并且通常用于电子制造中。当然，依赖于钝化层的材料，选择在沉积之前进行表面清洁的清洁化学剂，具体地当所述钝化层包括诸如聚酰亚胺之类的有机材料时。
然后将接触焊盘106.1和106.2与用于测量所述至少两个接触焊盘106.1和106.2之间电阻的电路120相连。适用于该目的的电路120的示例如图4所示，但只对于本领域普通技术人员显而易见的是存在多种可用的其他电路设计。所述电子电路120包括两个反相器122和124以及电压比较器126。第二反相器124包括电阻反馈，连接所述电阻反馈以测量两个接触焊盘之间的电阻R 128。
在钝化层108中存在缺陷的情况下，电阻R 128非常低＜＜10Ohms。将A接地，即A＝0导致节点B和C的电压实质上等于电源电压VCC，即节点C的电压VC大于基准电压Vref，并且因此节点D的电压等于电源电压VCC。在钝化层108中不存在缺陷时，电阻R 128较大，＞100.000Ohms。将A接地，即A＝0导致节点B的电压实质上等于电源电压VCC，并且节点C的电压实质上小于电源电压VCC，即节点C的电压小于基准电压Vref，并且因此节点D的电压等于0。基准电压Vref是在任意电路中可用的，并且通过确定基准电压的值可以确定与钝化层108的完整性相对应的电阻R 128的阈值可接受与否。典型地，将所述阈值设定为100kOhm，以确保半导体器件的正确操作，但是当然也不局限于此。例如，可以执行对于不同半导体器件的测试，并且确定确保正确操作的相应阈值。例如，对在节点D处提供的输出信号数字化，并且将其存储在存储器中用于进一步处理，例如将相同衬底的其他接触焊盘之间的测量结果进行比较，或者当集成到制造工艺中时用于在随后的阶段丢弃有缺陷的器件。
参考图5，示出了根据本发明的用于测试钝化层完整性的方法的简化流程图。参考上述图1、2a、2b、3和4所示的器件，在150时，提供了半导体器件的衬底。在160时，将导电材料的结构层104沉积到衬底的至少一部分顶部表面上。在162时，然后将钝化层108沉积到衬底102至少一部分顶部表面和结构层104上。可选地，在151时，将电绝缘层沉积到衬底102的至少一部分顶部表面上，以及在所述电绝缘层上沉积所述结构层104和钝化层108。在164时，然后将导电材料沉积到钝化层108上。在沉积导电材料之后，在166时测量至少两个接触焊盘106.1和106.2之间的电阻，以及在180时，依赖于测量的电阻来确定关于钝化层108完整性的表示。
例如，在已经完成衬底的制造之后执行步骤150至162，而在晶片的掩模和锯切之后执行应力处理阶段。可选地，在处理步骤162和164之后将期间提供给消费者，并且由消费者执行步骤164至180，从而使得能够检测在运输期间引起的缺陷。另外可选地，将电路结合到半导体器件中，并且然后将接触焊盘与之相连，使得能够由半导体器件进行自我完整性测试。应该注意的是通过在步骤164时在钝化层108中的缺陷位置处沉积金属，也促进了钝化层108的完整性的可视检查，并且也使得能够实现不可视缺陷的检查。
参考图6，示出了半导体器件的衬底的截面图，所述半导体器件具有根据本发明的用于测试钝化层完整性的嵌入式结构200的第二实施例。第二实施例200包括与第一实施例100相同的、由相同参考数字表示的部件。在所述衬底102的至少一部分顶部表面上，例如覆盖诸如芯片上系统(SoC)之类的芯片的功能部件以上的区域103的顶部表面，设置了导电材料层115、接着是电绝缘材料层117，所述电绝缘层例如是诸如SiO2之类的氧化物层。
电绝缘层117之后是与上述第一实施例相同的部件。可选地，将例如诸如SiO2之类的氧化物层，电绝缘层插入到衬底102和导电材料层115的顶部表面之间，例如当所述衬底102最终具有金属层时。
所述导电材料层115包括例如图7a所示的平板，例如图7b所示的多个带，例如所述多个带与结构层104的带平行的取向、或者与其成一定角度的取向。例如，导电材料层115由诸如铝、铜或金之类的金属构成，例如使用标准薄膜沉积技术构成。例如，电绝缘层117使用标准薄膜沉积技术，由主任SiO2之类的氧化物构成。
导电材料层115的存在增加了对于钝化层108中缺陷的检测敏感度。另外，可以向导电材料层115提供接触焊盘119，使得能够实现接触焊盘119和用于检测电绝缘层117中缺陷的接触焊盘106.1和106.2的至少一个之间的电阻测量。
如显而易见的，按照类似的方式使用上述电子电路120来执行所述测量，所述电子电路用于测量接触焊盘106.1和106.2之间的电阻，并且用于测量接触焊盘119和接触焊盘106.1和106.2的至少一个之间的电阻。
在不脱离所附权利要求限定的本发明精神和范围的情况下，本领域普通技术人员可以理解本发明的各种其他实施例。

Claims (14)

1.一种方法，包括：
提供半导体器件的衬底(102)；
在所述衬底(102)的至少一部分顶部表面上提供导电材料结构层(104)，所述结构层包括多个带(104.1，104.2)，所述多个带与至少两个触点(106.1，106.2)相连，并且设置在所述至少一部分顶部表面上，使得连续的带(104.1，104.2)或所述带(104.1，104.2)的连续部分与不同的触点(106.1，106.2)相连；
将钝化层(108)沉积到所述衬底(102)的所述至少一部分顶部表面以及所述结构层(104)上，使得将所述钝化层(108)的材料设置在导电材料的带(104.1，104.2)之间、并且设置在所述结构层(104)的顶部上；
将导电材料沉积到所述钝化层(108)上；
测量所述至少两个触点(106.1，106.2)之间的电阻；以及
依赖于所测量的电阻，确定关于所述钝化层(108)的完整性的指示。
2.根据权利要求1所述的方法，包括：
将具有触点(119)的导电材料层(115)和电绝缘材料层(117)插入到所述衬底(102)的顶部表面和所述结构层(104)之间；
测量所述导电材料层(115)的触点(119)和所述结构层(104)的至少两个触点焊盘(106.1，106.2)的至少一个之间的电阻；以及
依赖于所测量的电阻，确定关于所述电绝缘材料层(117)的完整性的指示。
3.根据权利要求1或2所述的方法，其特征在于：将导电材料沉积到所述钝化层(108)上包括无电镀Ni/浸没金沉积。
4.一种系统，包括：
半导体器件的衬底(102)；以及
在所述衬底(102)的至少一部分顶部表面上设置的导电材料结构层(104)，所述结构层(104)包括多个带(104.1，104.2)，所述多个带与至少两个触点(106.1，106.2)相连，并且所述多个带设置为使得连续的带(104.1，104.2)或所述带(104.1，104.2)的连续部分与不同的触点(106.1，106.2)相连；所述至少两个触点(106.1，106.2)用于与电路(120)相连，所述电路用于测量所述至少两个触点(106.1，106.2)之间的电阻，并且用于依赖于所测量的电阻来提供测量信号，所述测量信号指示沉积到所述衬底(102)的所述至少一部分顶部表面和所述结构层(104)上的钝化层(108)的完整性，沉积所述钝化层，使得将所述钝化层(108)的材料设置在导电材料的带(104.1，104.2)之间、并且设置在所述结构层(104)的顶部上。
5.根据权利要求4所述的系统，包括：
插入到所述衬底(102)的顶部表面和所述结构层(104)之间的导电材料层(115)和电绝缘材料层(117)。
6.根据权利要求5所述的系统，其特征在于：所述导电材料层(115)包括用于与电路(120)相连的触点(119)，所述电路用于测量所述导电材料层(115)的触点(119)和所述结构层(104)的至少两个触点焊盘(106.1，106.2)的至少一个之间的电阻。
7.根据权利要求4-6中任一项所述的系统，其特征在于：所述结构层的带(104.1，104.2)包括预定的宽度，并且将连续的带或所述带的连续部分以彼此相距预定距离而设置。
8.根据权利要求7所述的系统，其特征在于：确定所述宽度和所述距离，使得能够实现钝化层(108)中的针孔的检测。
9.根据权利要求4-8中任一项所述的系统，其特征在于：所述结构层(104)包括如下之一：实质上彼此平行取向的多个实质上笔直的带(104.1，104.2)、以及形成两个缠绕螺旋的至少两个带(104.1，104.2)。
10.根据权利要求4-9中任一项所述的系统，其特征在于：所述结构层(104)的导电材料是铝、铜和金之一。
11.根据权利要求4-10中任一项所述的系统，包括沉积到所述钝化层(108)上的导电材料。
12.根据权利要求11所述的系统，其特征在于，已经使用无电镀Ni/浸没金沉积将所述导电材料沉积到所述钝化层(108)上。
13.根据权利要求4-12中任一项所述的系统，其特征在于：将所述电路(120)集成到所述半导体器件。
14.根据权利要求13所述的系统，其特征在于：所述电路(120)包括用于依赖于测量信号来确定关于所述钝化层(108)完整性的指示、并且用于依赖于所述指示来提供指示信号的电路。
CN2008801209125A 2007-12-17 2008-12-17 用于钝化完整性测试的嵌入式结构 Pending CN101896827A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR07291538.2 2007-12-17
EP07291538 2007-12-17
PCT/IB2008/055356 WO2009077986A1 (en) 2007-12-17 2008-12-17 Embedded structure for passivation integrity testing

Publications (1)

Publication Number Publication Date
CN101896827A true CN101896827A (zh) 2010-11-24

Family

ID=40527629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801209125A Pending CN101896827A (zh) 2007-12-17 2008-12-17 用于钝化完整性测试的嵌入式结构

Country Status (4)

Country Link
US (1) US8519388B2 (zh)
EP (1) EP2225571A1 (zh)
CN (1) CN101896827A (zh)
WO (1) WO2009077986A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569122A (zh) * 2012-03-05 2012-07-11 复旦大学 Led侧面钝化层质量的测试结构及测试方法
CN106449359A (zh) * 2015-07-28 2017-02-22 英飞凌科技美国公司 用于清洁密封的半导体封装体的方法
CN112185839A (zh) * 2020-10-27 2021-01-05 上海华虹宏力半导体制造有限公司 钝化层测试结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983479A (en) * 1975-07-23 1976-09-28 International Business Machines Corporation Electrical defect monitor structure
JPH01143237A (ja) * 1987-11-27 1989-06-05 Nec Corp 半導体装置
US6649932B2 (en) * 2002-04-01 2003-11-18 Micrel, Inc. Electrical print resolution test die
US6929963B1 (en) * 2003-02-05 2005-08-16 Advanced Micro Devices, Inc. Semiconductor component and method of manufacture and monitoring
CN1953173A (zh) * 2005-10-19 2007-04-25 国际商业机器公司 确定半导体装置中开路和短路的线路测试结构及其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3304594A (en) * 1963-08-15 1967-02-21 Motorola Inc Method of making integrated circuit by controlled process
US3384556A (en) 1964-11-23 1968-05-21 Sperry Rand Corp Method of electrolytically detecting imperfections in oxide passivation layers
JPS56114334A (en) 1980-02-15 1981-09-08 Toshiba Corp Evaluating method for reliability of surface protecting film of semiconductor element
JPS59184540A (ja) 1983-04-05 1984-10-19 Hitachi Ltd パツシベ−シヨン膜の欠陥検査方法
JPH02168642A (ja) 1988-12-21 1990-06-28 Nec Corp 半導体集積回路装置
US5731587A (en) * 1996-08-12 1998-03-24 The Regents Of The University Of Michigan Hot stage for scanning probe microscope
JP2001056310A (ja) 1999-08-20 2001-02-27 Sony Corp 半導体装置の検査方法
JP2003527906A (ja) * 2000-03-23 2003-09-24 クロス マッチ テクノロジーズ， インコーポレイテッド 圧電識別デバイスおよびそのアプリケーション
JP4096675B2 (ja) 2002-09-24 2008-06-04 株式会社デンソー 半導体装置
US7714277B2 (en) * 2006-07-20 2010-05-11 Owlstone Nanotech, Inc. Smart FAIMS sensor
US7851793B2 (en) * 2006-11-07 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Test structure with TDDB test pattern
US7825679B2 (en) * 2009-04-06 2010-11-02 Infineon Technologies Ag Dielectric film and layer testing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3983479A (en) * 1975-07-23 1976-09-28 International Business Machines Corporation Electrical defect monitor structure
JPH01143237A (ja) * 1987-11-27 1989-06-05 Nec Corp 半導体装置
US6649932B2 (en) * 2002-04-01 2003-11-18 Micrel, Inc. Electrical print resolution test die
US6929963B1 (en) * 2003-02-05 2005-08-16 Advanced Micro Devices, Inc. Semiconductor component and method of manufacture and monitoring
CN1953173A (zh) * 2005-10-19 2007-04-25 国际商业机器公司 确定半导体装置中开路和短路的线路测试结构及其形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569122A (zh) * 2012-03-05 2012-07-11 复旦大学 Led侧面钝化层质量的测试结构及测试方法
CN102569122B (zh) * 2012-03-05 2014-12-24 复旦大学 Led侧面钝化层质量的测试结构及测试方法
CN106449359A (zh) * 2015-07-28 2017-02-22 英飞凌科技美国公司 用于清洁密封的半导体封装体的方法
CN112185839A (zh) * 2020-10-27 2021-01-05 上海华虹宏力半导体制造有限公司 钝化层测试结构
CN112185839B (zh) * 2020-10-27 2022-11-18 上海华虹宏力半导体制造有限公司 钝化层测试结构

Also Published As

Publication number Publication date
US8519388B2 (en) 2013-08-27
EP2225571A1 (en) 2010-09-08
WO2009077986A1 (en) 2009-06-25
US20110140104A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
US7105856B1 (en) Test key having a chain circuit and a kelvin structure
US10186463B2 (en) Method of filling probe indentations in contact pads
US7867790B2 (en) Substrate of probe card and method for regenerating thereof
CN101896827A (zh) 用于钝化完整性测试的嵌入式结构
KR102637836B1 (ko) 기판 검사 장치 및 기판 검사 방법
US7595557B2 (en) Semiconductor device and manufacturing method thereof
CN201022075Y (zh) 电子迁移率测试结构
US20080252306A1 (en) Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device
JP3521564B2 (ja) 半導体装置
KR100295916B1 (ko) 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법
US7901953B2 (en) Methods and apparatus for detecting defects in interconnect structures
US6736699B2 (en) Electrolytic polishing apparatus, electrolytic polishing method and wafer subject to polishing
JP2000353865A (ja) 配線基板の導体層形成工程の検査方法
KR100529453B1 (ko) 프로브 카드용 니들과 그 제조 방법
KR100774623B1 (ko) 금속배선의 연속성 검사를 위한 ｐｃｍ 테스트 패턴
JPH11260878A (ja) 半導体装置とその不良予測機構
JPH10270512A (ja) 半導体装置の製造方法
JP7468164B2 (ja) 配線基板、及びその検査方法
JP2005223227A (ja) 半導体装置及び半導体装置評価方法
JPH01319956A (ja) 半導体集積回路
JP2003051521A (ja) 接続孔モニタ及び半導体装置
KR19990005852A (ko) 반도체 소자의 테스트 패턴
KR20040096399A (ko) 셀프 비아 측정이 가능한 반도체 소자 및 이를 위한 비아측정 장치 그리고 그 방법
TW202405466A (zh) 基板檢查裝置及基板檢查方法
JP2007024719A (ja) 半導体装置の評価方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20101124

C20 Patent right or utility model deemed to be abandoned or is abandoned