CN106449359A - 用于清洁密封的半导体封装体的方法 - Google Patents

用于清洁密封的半导体封装体的方法 Download PDF

Info

Publication number
CN106449359A
CN106449359A CN201610605987.9A CN201610605987A CN106449359A CN 106449359 A CN106449359 A CN 106449359A CN 201610605987 A CN201610605987 A CN 201610605987A CN 106449359 A CN106449359 A CN 106449359A
Authority
CN
China
Prior art keywords
semiconductor package
granule
dry ice
unexpected
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610605987.9A
Other languages
English (en)
Inventor
D·理查森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of CN106449359A publication Critical patent/CN106449359A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B15/00—Preventing escape of dirt or fumes from the area where they are produced; Collecting or removing dirt or fumes from that area
    • B08B15/02—Preventing escape of dirt or fumes from the area where they are produced; Collecting or removing dirt or fumes from that area using chambers or hoods covering the area
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B5/00—Cleaning by methods involving the use of air flow or gas flow
    • B08B5/02—Cleaning by the force of jets, e.g. blowing-out cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B9/00—Cleaning hollow articles by methods or apparatus specially adapted thereto 
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24C—ABRASIVE OR RELATED BLASTING WITH PARTICULATE MATERIAL
    • B24C1/00—Methods for use of abrasive blasting for producing particular effects; Use of auxiliary equipment in connection with such methods
    • B24C1/003—Methods for use of abrasive blasting for producing particular effects; Use of auxiliary equipment in connection with such methods using material which dissolves or changes phase after the treatment, e.g. ice, CO2
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24C—ABRASIVE OR RELATED BLASTING WITH PARTICULATE MATERIAL
    • B24C11/00—Selection of abrasive materials or additives for abrasive blasts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated

Abstract

公开一种用于从半导体封装体去除非期望的颗粒的方法。所述方法包括将干冰撒布至所述半导体封装体的随机腔体内，并且使用所述干冰从随机腔体去除非期望的颗粒，其中，干冰使得非期望的颗粒从随机腔体被赶出，并且非期望的颗粒通过排气系统被去除。所述方法还包括将半导体封装体放置在真空内，将氮撒布至随机腔体内，以及密封地封闭半导体封装体以便制造密封的半导体封装体。随机腔体中的至少一个在半导体封装体中的半导体芯片的表面上。

Description

用于清洁密封的半导体封装体的方法
相关申请的交叉引用
本申请要求2015年7月28日提交的标题为“Dry Ice Cleaning in HermeticPackages(密封的封装体中的干冰清洁)”、序列号为62/198,085的临时专利申请的权益和优先权。该临时申请中的公开内容通过引用在此完全并入到本申请中。
背景技术
半导体功率模块控制至电路与装置、例如电机、致动器、控制器等等的电功率。当在极端或恶劣环境中使用需要高可靠性，诸如在高性能车辆、飞机、航天飞机以及卫星中时，重要的是提供密封的没有非期望颗粒的，例如没有污染物或异物碎片(FOD)的半导体封装体。所述非期望的颗粒可能例如在半导体封装体的制造过程期间被引入，但在半导体封装体被密封地封闭之前没有被有效去除。当密封的半导体封装体受到震动和/或高温时，这些非期望颗粒可导致电短路。
已经采取了特殊预防措施去除非期望颗粒，但是还没有奏效的。例如，用来清洁半导体封装体的一种传统技术是施加压缩的氮喷雾来去除半导体封装体中的颗粒。尽管这种技术可去除大颗粒(例如具有大于500微米的直径的颗粒)，但是当去除小颗粒(例如具有小于或等于25微米的直径的颗粒)时它并不奏效，因为压缩的氮气在半导体封装体内的不平坦的表面上创建了高压边界层，并且将小颗粒下推至由不平坦的表面产生的随机腔体的底部。在另一种传统技术中，一种或一种以上的液体清洁剂被施加至半导体封装体。然而，这些液体清洁剂昂贵并且可潜在地比它们在被施加前，在半导体封装体中留下更多的污染物。
因此，有必要通过提供有效的用于去除密封的半导体封装体中的非期望的颗粒的清洁方法，来克服现有技术中的缺点与不足。
发明内容
根据本发明的一个方面，提出了一种用于从半导体封装体去除非期望的颗粒的方法，所述方法包括：将干冰撒布至所述半导体封装体的随机腔体内；使用所述干冰将所述非期望的颗粒从所述随机腔体去除。
根据本发明的一种有利的实施方式，所述方法还包括：密封地封闭所述半导体封装体，以便制造密封的半导体封装体。
根据本发明的一种有利的实施方式，所述干冰使得所述非期望的颗粒从所述随机腔体被赶出。
根据本发明的一种有利的实施方式，所述方法还包括：将氮撒布至所述随机腔体内。
根据本发明的一种有利的实施方式，所述方法还包括：将所述半导体封装体放置在真空内。
根据本发明的一种有利的实施方式，所述非期望的颗粒中的至少一个具有近似等于或小于25微米的直径。
根据本发明的一种有利的实施方式，所述非期望的颗粒通过排气系统被去除。
根据本发明的一种有利的实施方式，所述干冰升华成气体而在所述半导体封装体内无残留。
根据本发明的一种有利的实施方式，所述随机腔体中的至少一个在所述半导体封装体中的半导体芯片的表面上。
根据本发明的一种有利的实施方式，所述半导体芯片包括第IV族材料。
根据本发明的一种有利的实施方式，所述半导体芯片包括第III-V族材料。
根据本发明的另一个方面，提出了一种用于清洁半导体封装体的方法，所述方法包括：将干冰和氮同时撒布至所述半导体封装体的随机腔体内；使用所述干冰将所述非期望的颗粒从所述随机腔体去除；密封地封闭所述半导体封装体。
根据本发明的一种有利的实施方式，所述干冰使得所述非期望的颗粒从所述随机腔体被赶出。
根据本发明的一种有利的实施方式，所述方法还包括：将所述半导体封装体放置在真空内。
根据本发明的一种有利的实施方式，所述非期望的颗粒中的至少一个具有近似等于或小于25微米的直径。
根据本发明的一种有利的实施方式，所述非期望的颗粒通过排气系统被去除。
根据本发明的一种有利的实施方式，所述干冰升华成气体而在所述半导体封装体内无残留。
根据本发明的一种有利的实施方式，所述随机腔体中的至少一个在所述半导体封装体中的半导体芯片的表面上。
根据本发明的一种有利的实施方式，所述半导体芯片包括第IV族材料。
根据本发明的一种有利的实施方式，所述半导体芯片包括第III-V族材料。
附图说明
图1是流程图，所述流程图示出了根据本申请的一个实施方式的用于清洁密封的半导体封装体的方法。
图2示出了根据本申请的一个实施方式的按照图1的流程图中的初始动作的示例性结构。
图3A示出了根据本申请的一个实施方式的按照图1的流程图中的中间动作的示例性结构。
图3B示出了根据本申请的一个实施方式的按照图1的流程图中的中间动作处理的半导体封装体的一部分的放大图。
图3C示出了根据本申请的一个实施方式的按照图1的流程图中的一个或一个以上的中间动作处理的半导体封装体的一部分的放大图。
图4A示出了根据本申请的一个实施方式的按照图1的流程图中的中间动作的示例性结构。
图4B示出了根据本申请的一个实施方式的按照图1的流程图中的中间动作处理的半导体封装体的一部分的放大图。
图4C示出了根据本申请的一个实施方式的按照图1的流程图中的一个或一个以上的中间动作处理的半导体封装体的一部分的放大图。
图5示出了根据本申请的一个实施方式的按照图1的流程图中的最终动作的示例性结构。
具体实施方式
以下描述包括关于本发明中的实施方式的特定信息。本申请中的附图和它们的所附具体描述仅仅针对示例性实施方式。除非另有说明，否则图中相似或相应的元件可以通过相似或相应的附图标记表示。此外，本申请中的图和图示总体上并非按比例绘制，不应对应于实际的相对尺寸。
图1示出流程图，所述流程图图示出根据本申请的实施方式的用于清洁密封的半导体封装体的示例性方法。对于本领域中普通技术人员显而易见的某些细节与特征已经从流程图中略去。例如，如本领域所公知的，一个动作可由一个或一个以上的子动作组成或可涉及专门的装置或材料。流程图100中表示的动作180、182、184、186和188足以描述本发明构思的一个实施方式，本发明构思的其他实施方式可使用不同于流程图100中所示出的动作。此外，图2、图3A、图3C、图4A和图5中的结构280、382、300C、486和588分别图示出执行流程图100的动作180、182、184、186和188的结果。例如，结构280是处理动作180之后的示例性结构，结构382是动作182处理之后的示例性结构，结构300C是动作184处理之后的示例性结构，依此类推。
参考图1中的动作180以及图2中的结构280，动作180包括将半导体封装体放置在真空内。参考图2，根据本申请的一个实施方式，结构280图示出按照图1的流程图100中的动作180的示例性结构的示意图。如图2中图示出的，结构280包括在真空260内的半导体封装体250，以及连接至真空260的排气系统224。
如图2中示出的，半导体封装体250包括壳体252、以及设置在壳体252内的衬底254。壳体252包括侧壁和底部(图2中未明确示出)。衬底254位于壳体252内。如图2中图示出的，半导体芯片202和诸如电阻器、电感器、电容器叠合体以及钽电容器的各种其他电路部件在衬底254的顶侧上形成。衬底254还包括底侧(图2中未明确示出)，半导体装置和/或电路部件可在所述底侧上形成。在另一个实施方式中，半导体封装体250可包括位于其内的单个半导体芯片。在一个实施方式中，半导体芯片202可包括诸如硅的IV族半导体材料，或诸如氮化镓(GaN)的III-V族半导体材料。在一个实施方式中，半导体芯片202可包括至少一个半导体开关，诸如功率金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)、高电子迁移率晶体管(HEMT)(例如氮化镓或碳化硅HEMT)或二极管。
在本实施方式中，真空260可以是被配置成用来建立特定真空度的处理室。在另一个实施方式中，真空260可以是本领域公知的任何合适的真空环境。排气系统224被连接至真空260。排气系统224被配置成用来去除诸如污染物或异物碎片(FOD)的非期望的颗粒，和/或用来减小真空260内的压力。在一个实施方式中，半导体封装体250可通过传送带(图2中未明确示出)被放置在真空260内。应该注意的是，在一个实施方式中，真空260和排气系统224是可选的，使得半导体封装体250可在周围条件下被清洁。
如图2的放大图200中示出的，非期望的颗粒204位于半导体芯片202的随机腔体206内。在一个实施方式中，非期望的颗粒204可包括诸如硅的非导电材料。在另一个实施方式中，非期望的颗粒204可包括诸如金属或合金的导电材料。在一个实施方式中，非期望的颗粒204可具有近似等于或小于25微米(即10^-6米)的直径。在另一个实施方式中，非期望的颗粒204可具有大于25微米的直径。在一个实施方式中，随机腔体206可以是半导体芯片202上随机的、非期望的凹口或非平坦表面。在本实施方式中，随机腔体206位于半导体芯片202的最上层(例如钝化层)。应该理解的是，尽管图2中示出仅一个随机腔体206以及仅一个非期望的颗粒204，但是在半导体封装体250中可有一个以上的随机腔体以及一个以上的非期望的颗粒。
参考图1中的动作182以及图3A中的结构382，动作182包括将干冰撒布至半导体封装体的随机腔体内。参考图3A，根据本申请的一个实施方式，结构382图示出按照图1的流程图100中的动作182的示例性结构的示意图。如图3A中图示出的，以相似附图标记代表图2中的相似特征，结构382包括真空360内的半导体封装体350，以及连接至真空360的排气系统324。如图3A中图示出的，结构382还包括干冰撒布器310，所述干冰撒布器310将干冰312撒布至半导体封装体350的随机腔体306内。
在一个实施方式中，干冰312可包括雪(优选为二氧化碳雪)、干雪、二氧化碳(CO2)和/或包括二氧化碳气体和二氧化碳颗粒的两相二氧化碳混合物。在另一个实施方式中，干冰312可包括固体聚集状态的和/或以单个颗粒形式的任何粒度。在另一个实施方式中，干冰312可被混合至增压的载气。
在本实施方式中，干冰撒布器310被配置成用于将干冰施加、喷射和/或吹送至半导体封装体350的内部空间。例如，干冰撒布器310被配置成以加压气流形式并且高速地将干冰312撒布在衬底354处，所述衬底354在其上具有所有半导体器件以及电路部件。应该理解的是，尽管图3A中示出仅一个干冰撒布器310，但是结构382中也可有一个以上的干冰撒布器用来撒布干冰312。干冰撒布器310在运行期间，其可相对于半导体封装体350静止或处于运动中(例如倾斜、旋转、横向运动和/或直线平移)。
如图3A的放大图300A中示出的，非期望的颗粒304位于半导体封装体350的壳体352内部的半导体芯片302的随机腔体306内。干冰312中的颗粒被引入至随机腔体306内。干冰312在冲击之下基本上升华成气体，将动能传递至非期望的颗粒304并且在半导体封装体350中不留下任何残留。
参考图3B中的结构300B，结构300B图示出图3A中的结构382中的放大图300A。如图3B中图示出的，非期望的颗粒304位于半导体封装体350中的半导体芯片302的顶表面308上的随机腔体306内。来自干冰撒布器310的干冰312被引入至随机腔体306内以及半导体芯片302的顶表面308上。在随机腔体306外，干冰312在冲击之下基本上升华成气体，向顶表面308传递最小动能并且产生最小摩擦，但无残留。在随机腔体306内，干冰312中的颗粒比非期望的颗粒304小，并且可进入随机腔体306的内部空间。干冰312在冲击之下基本上升华成气体，将动能传递至非期望的颗粒304，产生对随机腔体306的最小摩擦，并且在随机腔体306内无残留。
参考图1中的动作182和184以及图3C中的结构300C，动作182和184包括分别将干冰和氮撒布至半导体封装体的随机腔体内。参考图3C，根据本申请的一个实施方式，结构300C图示出按照图1的流程图100中的动作182和184的示例性结构的示意图。如图3C中图示出的，以相似附图标记代表图3B中的相似特征，结构300C包括干冰撒布器310，所述干冰撒布器310将干冰312撒布至半导体芯片302上的随机腔体306内。结构300C还包括氮撒布器320，所述氮撒布器320将压缩的氮322撒布至半导体芯片302上的随机腔体306内。氮撒布器320将压缩的氮322递送至半导体芯片302的顶表面308以及随机腔体306的内部空间。尽管压缩的氮322可从半导体芯片302去除大颗粒(即具有500微米或更大的直径)，但是压缩的氮322在顶表面308上方创建了高压边界层326，这在没有干冰312的情况下会将非期望的颗粒304(例如具有25微米或更小的直径)按压至随机腔体306的底部。然而，除引入压缩的氮322外，还引入冰312可提供用于从随机腔体306去除非期望的颗粒304的机械手段。
在本实施方式中，干冰312和压缩的氮322同时被撒布至半导体封装体350的随机腔体306内。应该注意的是，在一个实施方式中，将压缩的氮322撒布至半导体封装体350的氮撒布器320是可选的，从而使得半导体封装体350仅用干冰312就可被清洁。
参考图1中的动作186和图4A中的结构486，动作186包括从半导体封装体的随机腔体去除非期望的颗粒。参考图4A，根据本申请的一个实施方式，结构486图示出按照图1的流程图100中的动作186的示例性结构的示意图。如图4A中图示出的，以相似附图标记代表图3A中的相似特征，结构486包括在真空460中的半导体封装体450，以及连接至真空460的排气系统424。如图4A中图示出的，结构486还包括将干冰412撒布至半导体封装体450的随机腔体406内的干冰撒布器410，以及通过排气系统424从半导体封装体450中的随机腔体406去除的非期望的颗粒404。
如图4A的放大图400A示出的，非期望的颗粒404从半导体封装体450的壳体452内的半导体芯片402上的随机腔体406被去除。干冰412在冲击之下基本上升华成气体，将动能传递至非期望的颗粒404。因此，被引入至随机腔体406的干冰412提供了用于将非期望的颗粒404赶出随机腔体406的机械冲击。非期望的颗粒404随后通过排气系统424存在于真空460中。同样，尽管图4A中未明确示出，干冰412在冲击之下基本上升华成气体(即燃烧成气体形式)，并且通过排气系统424存在于真空460中，因此在半导体芯片402的随机腔体406内无残留。
参考图4B中的结构400B，结构400B图示出图4A中的结构486的放大图400A。如图4B中图示出的，在冲击之下从干冰412传递至非期望的颗粒404的动能导致非期望的颗粒404从随机腔体406的内部空间分离并被赶出。因此，干冰412提供了将非期望的颗粒404从随机腔体406打掉的机械手段，使得非期望的颗粒404可通过排气系统424从半导体封装体450的半导体芯片402被去除。
参考图1中的动作182、184和186以及图4C中的结构400C，根据本申请的一个实施方式，结构400C图示出按照图1的流程图100中的动作182、184和186的示例性结构的示意图。如图4C中图示出的，以相似的附图标记代表图4B中相似的特征，结构400C包括将干冰412撒布至半导体芯片402中的随机腔体406内的干冰撒布器410。结构400C还包括将压缩的氮422撒布至半导体芯片402中的随机腔体406内的氮撒布器420。
如上所述，氮撒布器420将压缩的氮422递送至半导体芯片402的顶表面408以及随机腔体406的内部空间。尽管压缩的氮422可去除大颗粒(例如具有500微米或更大的直径)，但是压缩的氮422在顶表面408上方创建了高压边界层426，这在没有干冰412的情况下会将非期望的颗粒404(例如具有25微米或更小的直径)按压至随机腔体406的底部。然而，除了引入压缩的氮422以外，引入干冰412可提供用于从随机腔体406去除非期望的颗粒404的机械手段。
在冲击之下从干冰412传递至非期望的颗粒404的动能导致非期望的颗粒404从随机腔体406的内部空间分离并被赶出。因此，干冰412提供了将非期望的颗粒404从随机腔体406打掉的机械手段，使得非期望的颗粒404可通过排气系统424(如图4A中图示出的)从半导体封装体450的半导体芯片402被去除。同样，尽管图4C中未明确示出，但干冰412在冲击基本上之下升华(即燃烧成气体形式)，并且通过排气系统424存在于真空460中，因此在半岛体封装体450中无残留。在通过使用干冰412使得诸如污染物或异物碎片(FOD)的非期望的颗粒从半导体封装体450去除之后，衬底454上的半导体芯片402和/或其他电路部件的随机腔体和表面保持了清洁、干燥并且完好。
参考图1中的动作188和图5中的结构588，动作188包括密封地封闭半导体封装体。参考图5，根据本申请的一个实施方式，结构588图示出按照图1的流程图100中的动作188的示例性结构的示意图。如图5中示出的，结构588包括半导体封装体550，所述半导体封装体550具有封闭半导体封装体550的密封盖558。为保持完整性，真空560和排气系统524也在图5中示出。在一个实施方式中，密封盖558可被激光焊接至壳体552，以将被封装的组件(例如衬底454以及其上的半导体芯片402和其他电路部件)密封地封闭在密封的半导体封装体550中。在其他实施方式中，可使用本领域公知的其他任何合适方法来密封地封闭密封的半导体封装体550。同样，在密封的半导体封装体550被密封盖558封闭之前，可将包封的模塑化合物或空缝填充物注入密封的半导体封装体550内。因此，除其他优点之外，根据本实施方式的干冰方法能够使得密封的半导体封装体550基本上不含有非期望的颗粒。应该注意的是，在一个实施方式中，将密封的半导体封装体550封闭是可选的。
从以上描述显见，在不背离本申请所描述的思想的范围的情况下，可使用各种技术来实现所述思想。另外，尽管是具体参考某些实施方式来描述所述思想，但是本领域中普通技术人员会认识到在不背离这些思想的范围的情况下，可做出形式上以及细节上的变化。鉴于此，所描述的实施方式在各方面都应被看作是说明性的而非限制性的。还应该理解的是，本申请不限于本文描述的特定实施方式，而是在不背离本发明的范围的情况下可做出许多重新布置、修改以及替换。

Claims (20)

1.一种用于从半导体封装体去除非期望的颗粒的方法，所述方法包括：
将干冰撒布至所述半导体封装体的随机腔体内；
使用所述干冰将所述非期望的颗粒从所述随机腔体去除。
2.根据权利要求1所述的方法，还包括：密封地封闭所述半导体封装体，以便制造密封的半导体封装体。
3.根据权利要求1所述的方法，其中，所述干冰使得所述非期望的颗粒从所述随机腔体被赶出。
4.根据权利要求1所述的方法，还包括：将氮撒布至所述随机腔体内。
5.根据权利要求1所述的方法，还包括：将所述半导体封装体放置在真空内。
6.根据权利要求1所述的方法，其中，所述非期望的颗粒中的至少一个具有近似等于或小于25微米的直径。
7.根据权利要求1所述的方法，其中，所述非期望的颗粒通过排气系统被去除。
8.根据权利要求1所述的方法，其中，所述干冰升华成气体而在所述半导体封装体内无残留。
9.根据权利要求1所述的方法，其中，所述随机腔体中的至少一个在所述半导体封装体中的半导体芯片的表面上。
10.根据权利要求9所述的方法，其中，所述半导体芯片包括第IV族材料。
11.根据权利要求9所述的方法，其中，所述半导体芯片包括第III-V族材料。
12.一种用于清洁半导体封装体的方法，所述方法包括：
将干冰和氮同时撒布至所述半导体封装体的随机腔体内；
使用所述干冰将所述非期望的颗粒从所述随机腔体去除；
密封地封闭所述半导体封装体。
13.根据权利要求12所述的方法，其中，所述干冰使得所述非期望的颗粒从所述随机腔体被赶出。
14.根据权利要求12所述的方法，还包括：将所述半导体封装体放置在真空内。
15.根据权利要求12所述的方法，其中，所述非期望的颗粒中的至少一个具有近似等于或小于25微米的直径。
16.根据权利要求12所述的方法，其中，所述非期望的颗粒通过排气系统被去除。
17.根据权利要求12所述的方法，其中，所述干冰升华成气体而在所述半导体封装体内无残留。
18.根据权利要求12所述的方法，其中，所述随机腔体中的至少一个在所述半导体封装体中的半导体芯片的表面上。
19.根据权利要求18所述的方法，其中，所述半导体芯片包括第IV族材料。
20.根据权利要求18所述的方法，其中，所述半导体芯片包括第III-V族材料。
CN201610605987.9A 2015-07-28 2016-07-28 用于清洁密封的半导体封装体的方法 Pending CN106449359A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562198085P 2015-07-28 2015-07-28
US62/198,085 2015-07-28
US15/158,412 2016-05-18
US15/158,412 US20170032958A1 (en) 2015-07-28 2016-05-18 Method for Cleaning Hermetic Semiconductor Packages

Publications (1)

Publication Number Publication Date
CN106449359A true CN106449359A (zh) 2017-02-22

Family

ID=57795668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610605987.9A Pending CN106449359A (zh) 2015-07-28 2016-07-28 用于清洁密封的半导体封装体的方法

Country Status (3)

Country Link
US (1) US20170032958A1 (zh)
CN (1) CN106449359A (zh)
DE (1) DE102016113943B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10503365B2 (en) * 2018-01-09 2019-12-10 Sap Se Deep hierarchy navigation
US10892254B2 (en) * 2018-06-07 2021-01-12 Zhanming LI Defect-tolerant layout and packaging for GaN power devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5064782A (en) * 1989-04-17 1991-11-12 Sumitomo Electric Industries, Ltd. Method of adhesively and hermetically sealing a semiconductor package lid by scrubbing
US7673638B1 (en) * 2006-06-16 2010-03-09 Western Digital Technologies, Inc. System and method to monitor particles removed from a component
CN101896827A (zh) * 2007-12-17 2010-11-24 Nxp股份有限公司 用于钝化完整性测试的嵌入式结构
CN102383194A (zh) * 2010-08-25 2012-03-21 瓦克化学股份公司 多晶硅及其制造方法
US20120094581A1 (en) * 2008-07-25 2012-04-19 Sandeep Sharma Method and system for removing contaminants
US20130328141A1 (en) * 2012-06-08 2013-12-12 Texas Instruments Incorporated Hermetic plastic molded mems device package and method of fabrication

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1635386A1 (en) 2004-09-09 2006-03-15 STMicroelectronics S.r.l. Method of removing molding residues from lead-frames
CN102314633A (zh) * 2010-06-30 2012-01-11 国际商业机器公司 用于处理数据分析的设备和方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5064782A (en) * 1989-04-17 1991-11-12 Sumitomo Electric Industries, Ltd. Method of adhesively and hermetically sealing a semiconductor package lid by scrubbing
US7673638B1 (en) * 2006-06-16 2010-03-09 Western Digital Technologies, Inc. System and method to monitor particles removed from a component
CN101896827A (zh) * 2007-12-17 2010-11-24 Nxp股份有限公司 用于钝化完整性测试的嵌入式结构
US20120094581A1 (en) * 2008-07-25 2012-04-19 Sandeep Sharma Method and system for removing contaminants
CN102383194A (zh) * 2010-08-25 2012-03-21 瓦克化学股份公司 多晶硅及其制造方法
US20130328141A1 (en) * 2012-06-08 2013-12-12 Texas Instruments Incorporated Hermetic plastic molded mems device package and method of fabrication

Also Published As

Publication number Publication date
DE102016113943B4 (de) 2022-01-20
US20170032958A1 (en) 2017-02-02
DE102016113943A1 (de) 2017-02-02

Similar Documents

Publication Publication Date Title
JP5372133B2 (ja) フリップチップｌｅｄに関するアンダーフィル処理
CN103972170B (zh) 半导体器件及其生产方法
US11854795B2 (en) Integrate rinse module in hybrid bonding platform
US20090286382A1 (en) Low-temperature wafer bonding of semiconductor substrates to metal substrates
CN106449359A (zh) 用于清洁密封的半导体封装体的方法
US20160190034A1 (en) Power conversion device
KR102182789B1 (ko) 기판의 표면 처리를 위한 방법 및 장치
CN105293419A (zh) 一种防止悬浮层刻蚀损伤的mems器件
US10115698B2 (en) Method for direct adhesion via low-roughness metal layers
US11128268B1 (en) Power amplifier packages containing peripherally-encapsulated dies and methods for the fabrication thereof
CN102569024A (zh) Tsv通孔研磨清洗后的干燥方法及干燥设备
CN110745773B (zh) 用于气密密封的薄膜结构
CN109686657A (zh) 晶圆间键合结构的形成方法、晶圆的键合方法
Koo et al. Atmospheric pressure plasma cleaning of gold flip chip bump for ultrasonic flip chip bonding
US8430969B2 (en) Method for exposing and cleaning insulating coats from metal contact surfaces
US9735033B2 (en) Multiple swivel arm design in hybrid bonder
US10504874B2 (en) Structures and methods for providing electrical isolation in semiconductor devices
Ye et al. Reliability of Au-Si eutectic bonding
CN109712875A (zh) 晶圆直接键合方法
US11211356B2 (en) Power semiconductor package and method for fabricating a power semiconductor package
JP5516243B2 (ja) 成膜付半導体素子、及びその製造方法
US7098082B2 (en) Microelectronics package assembly tool and method of manufacture therewith
CN107895716B (zh) 用于制造半导体芯片的方法及半导体封装构造
US6835594B2 (en) Metal wiring method for an undercut
JP2004349483A (ja) 成形体の分割装置及び分割方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170222

WD01 Invention patent application deemed withdrawn after publication