JP5516243B2 - 成膜付半導体素子、及びその製造方法 - Google Patents
成膜付半導体素子、及びその製造方法 Download PDFInfo
- Publication number
- JP5516243B2 JP5516243B2 JP2010192689A JP2010192689A JP5516243B2 JP 5516243 B2 JP5516243 B2 JP 5516243B2 JP 2010192689 A JP2010192689 A JP 2010192689A JP 2010192689 A JP2010192689 A JP 2010192689A JP 5516243 B2 JP5516243 B2 JP 5516243B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor element
- copper powder
- metal
- particle size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
しかし、コールドスプレー法によって成膜する場合には、金属粉末を音速又は超音速で噴射するため、金属粉末が半導体素子の金属膜を貫通してシリコン層に到達し、半導体素子を破壊するおそれがあった。また、金属膜に形成する膜の厚膜化が難しかった。
この場合において、前記第2金属粉末は、前記第1金属粉末と同じ種類の金属粉末であることが好ましい。
この場合において、前記第2金属粉末は、前記第1金属粉末と同じ種類の金属粉末であることが好ましい。
ここで、上記した成膜付半導体素子及びその製造方法において、前記金属膜の厚さより小さい粒径の第1金属粉末とは、様々な粒径の第1金属粉末のうち、第1金属粉末の粒径の最大値が金属膜の厚さより小さいことを意味する。また、前記下地層の表面から前記金属膜と前記シリコン層との境界面までの寸法より小さい粒径の第2金属粉末とは、様々な粒径の第2金属粉末のうち、第2金属粉末の粒径の最大値が下地層の表面から金属膜とシリコン層との境界面までの寸法より小さいことを意味する。
また、本発明に係る成膜付半導体素子の製造方法において、前記第2工程により噴射される前記第2金属粉末の粒径は、前記下地層の表面から前記金属膜と前記シリコン層との境界面までの寸法の三分の二以下であることが好ましい。
また、本発明に係る成膜付半導体素子の製造方法において、前記第1工程により噴射される前記第1金属粉末の粒径は、5μm以上且つ30μm以下であることが好ましい。
そして、第2工程では、噴射される第2金属粉末の粒径が下地層の表面から金属膜とシリコン層との境界面までの寸法より小さいため、第2金属粉末がシリコン層に到達し難い条件で厚膜層を形成できる。更に、第2金属粉末の粒径は第1金属粉末の粒径より大きいため、第2金属粉末は第1金属粉末に比して安価且つ厚膜化が容易なものである。
従って、本発明の成膜付半導体素子の製造方法は、第1及び第2工程により、半導体素子を破壊することを防止しつつ半導体素子の金属膜に対し安価に成膜できるとともに容易に厚膜化できる。
なお、第1工程で、アルミ膜12に接合しなかった第1銅粉末41は、第1粉末タンク35に再度充填されて、再利用される。また、第2工程で、下地層21に接合しなかった第2銅粉末42は、第2粉末タンク36に再度充填されて、再利用される。
従って、この実施形態の成膜付半導体素子の製造方法は、第1及び第2工程により、半導体素子10を破壊することを防止しつつ半導体素子10のアルミ膜12に対し安価に成膜できるとともに容易に厚膜化できる。
例えば、第1実施形態において、金属膜(アルミ膜12)の厚さV1(8μm)、第1銅粉末41の粒径R1の最大値(7μm)、下地層21の表面からアルミ膜12とシリコン層11との境界面までの寸法V2(50μm)、第2銅粉末42の粒径R2の最大値(40μm)は、銅粉末が噴射されるときの圧力P、銅粉末が加熱される温度T、その他の条件に応じて、適宜変更可能である。ここで、第1実施形態において、金属膜の厚さV1は5〜8μmであり、第1銅粉末41の粒径R1の最大値は5〜8μmであり、上記した寸法V2は30〜100μmであり、第2銅粉末42の粒径R2の最大値は、20〜60μmであることが好ましい。
また、各実施形態において、第1金属粉末と第2金属粉末は、同じ種類の金属粉末である銅粉末とした。しかし、第1金属粉末と第2金属粉末は、同じ種類の金属粉末に限定されるものではなく、例えば、第1金属粉末を銅粉末とし、第2金属粉末を銅粉末より硬い金属粉末としても良い。
10 半導体素子
11 シリコン層
12 アルミ膜
20 銅膜
21 下地層
22 厚膜層
30 コールドスプレー装置
41 第1銅粉末
42 第2銅粉末
Claims (7)
- シリコン層に重ねて金属膜を有する半導体素子と、前記金属膜にコールドスプレー装置によって成膜したスプレー膜とを備えた成膜付半導体素子において、
前記スプレー膜は、前記金属膜の厚さより小さい粒径の第1金属粉末により前記金属膜の表面に直接形成された下地層と、前記第1金属粉末の粒径より大きく且つ前記下地層の表面から前記金属膜と前記シリコン層との境界面までの寸法より小さい粒径の第2金属粉末により前記下地層に重ねて形成された厚膜層と、を有するものであることを特徴とする成膜付半導体素子。 - 請求項1に記載する成膜付半導体素子において、
前記第2金属粉末は、前記第1金属粉末と同じ種類の金属粉末であることを特徴とする成膜付半導体素子。 - シリコン層に重ねて金属膜を有する半導体素子に対しコールドスプレー装置によって成膜する成膜付半導体素子の製造方法において、
前記コールドスプレー装置が、前記金属膜の厚さより小さい粒径の第1金属粉末を噴射することにより前記金属膜の表面に下地層を形成する第1工程と、
前記コールドスプレー装置が、前記第1金属粉末の粒径より大きく且つ前記下地層の表面から前記金属膜と前記シリコン層との境界面までの寸法より小さい粒径の第2金属粉末を噴射することにより前記下地層に重ねて厚膜層を形成する第2工程と、を有することを特徴とする成膜付半導体素子の製造方法。 - 請求項3に記載する成膜付半導体素子の製造方法において、
前記第2金属粉末は、前記第1金属粉末と同じ種類の金属粉末であることを特徴とする成膜付半導体素子の製造方法。 - 請求項3又は請求項4に記載する成膜付半導体素子の製造方法において、
前記第1工程により噴射される前記第1金属粉末の粒径は、前記金属膜の厚さの三分の二以下であることを特徴とする成膜付半導体素子の製造方法。 - 請求項3乃至請求項5の何れかに記載する成膜付半導体素子の製造方法において、
前記第2工程により噴射される前記第2金属粉末の粒径は、前記下地層の表面から前記金属膜と前記シリコン層との境界面までの寸法の三分の二以下であることを特徴とする成膜付半導体素子の製造方法。 - 請求項3乃至請求項6の何れかに記載する成膜付半導体素子の製造方法において、
前記第1工程により噴射される前記第1金属粉末の粒径は、5μm以上且つ30μm以下であることを特徴とする成膜付半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010192689A JP5516243B2 (ja) | 2010-08-30 | 2010-08-30 | 成膜付半導体素子、及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010192689A JP5516243B2 (ja) | 2010-08-30 | 2010-08-30 | 成膜付半導体素子、及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012049469A JP2012049469A (ja) | 2012-03-08 |
JP5516243B2 true JP5516243B2 (ja) | 2014-06-11 |
Family
ID=45903972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010192689A Expired - Fee Related JP5516243B2 (ja) | 2010-08-30 | 2010-08-30 | 成膜付半導体素子、及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5516243B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6847259B2 (ja) | 2017-11-22 | 2021-03-24 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2010
- 2010-08-30 JP JP2010192689A patent/JP5516243B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012049469A (ja) | 2012-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9748186B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
CN102893389B (zh) | 半导体装置 | |
JP4844702B1 (ja) | マスキング治具、基板加熱装置、及び成膜方法 | |
US10475723B1 (en) | IGBT heat dissipation structure | |
JP2008300455A (ja) | パワーモジュール | |
Oh et al. | Silver stress migration bonding driven by thermomechanical stress with various substrates | |
JP2005005638A (ja) | 半導体モジュールおよびその製造方法 | |
JP4501533B2 (ja) | 半導体装置の製造方法 | |
JP5691831B2 (ja) | 半導体装置およびその製造方法 | |
JP2006278558A (ja) | 絶縁伝熱構造体及びパワーモジュール用基板 | |
JP5516243B2 (ja) | 成膜付半導体素子、及びその製造方法 | |
US20160336254A1 (en) | Substrate with embedded sintered heat spreader and process for making the same | |
US9532448B1 (en) | Power electronics modules | |
CN111448655B (zh) | 在半导体器件和热交换器间产生热界面键合的装置和方法 | |
WO2013005555A1 (ja) | 金属接合構造とその製造方法 | |
US20080124838A1 (en) | Gold/silicon eutectic die bonding method | |
Holz et al. | SiC power devices: Product improvement using diffusion soldering | |
JP2011061105A (ja) | 接続構造、パワーモジュール及びその製造方法 | |
JP2009032996A (ja) | 放熱構造体の製造方法 | |
JP2011187635A (ja) | 半導体装置およびその製造方法 | |
JP7310482B2 (ja) | 接合構造及び液相拡散接合方法 | |
JP5677685B2 (ja) | 回路基板、及びそれを用いた半導体装置 | |
US9799624B1 (en) | Wire bonding method and wire bonding structure | |
JP5195715B2 (ja) | 半導体装置の部品実装方法、及び半導体装置の実装部品 | |
EP3323144A1 (fr) | Procede de brasage par frittage d'une poudre conductrice par thermo-compression ultrasonique et module electronique de puissance realise par ce procede |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5516243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |