JP2011059085A - 半導体装置及びその検査方法 - Google Patents
半導体装置及びその検査方法 Download PDFInfo
- Publication number
- JP2011059085A JP2011059085A JP2009212342A JP2009212342A JP2011059085A JP 2011059085 A JP2011059085 A JP 2011059085A JP 2009212342 A JP2009212342 A JP 2009212342A JP 2009212342 A JP2009212342 A JP 2009212342A JP 2011059085 A JP2011059085 A JP 2011059085A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistance
- semiconductor device
- resistor
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Abstract
【課題】大電流を測定するための特別な機能を備えた検査装置を導入せずに、電流の測定範囲に制限を受けることなく被検査デバイスの電気的特性を測定する。
【解決手段】半導体装置1に大電流デバイス3と分流回路5が設けられている。大電流デバイス3と分流回路5は互いに直列に接続されている。分流回路5は、第1抵抗回路7と、第1抵抗回路7に並列接続される第2抵抗回路9を備えている。大電流デバイス3及び分流回路5の直列回路は電源電位11と接地電位13の間に接続される。電圧計15が大電流デバイス3に接続される。電流計17が第1抵抗回路7に直列に接続される。第1抵抗回路7に流れる電流値を測定し、その電流値に、([第1抵抗回路7の抵抗値]+[第2抵抗回路9の抵抗値])/[第2抵抗回路9の抵抗値]の値を積算することによって大電流デバイス3に流れる電流値を得る。
【選択図】図1
【解決手段】半導体装置1に大電流デバイス3と分流回路5が設けられている。大電流デバイス3と分流回路5は互いに直列に接続されている。分流回路5は、第1抵抗回路7と、第1抵抗回路7に並列接続される第2抵抗回路9を備えている。大電流デバイス3及び分流回路5の直列回路は電源電位11と接地電位13の間に接続される。電圧計15が大電流デバイス3に接続される。電流計17が第1抵抗回路7に直列に接続される。第1抵抗回路7に流れる電流値を測定し、その電流値に、([第1抵抗回路7の抵抗値]+[第2抵抗回路9の抵抗値])/[第2抵抗回路9の抵抗値]の値を積算することによって大電流デバイス3に流れる電流値を得る。
【選択図】図1
Description
本発明は、半導体装置及びその検査方法に関し、特に、電気的特性検査の被検査デバイスを備えた半導体装置及びその検査方法に関するものである。
半導体装置の電気的特性検査の1つである静止電源電流(IDDQ)検査の被検査デバイスとしてトランジスタがある。トランジスタのうちドライバー用途のものは、チャネル幅Wのサイズやゲートへの印加電圧によっては、1A(アンペア)以上の大電流を流すことができる。
IDDQ検査の検査精度を高める目的で、半導体装置に流れる電流を、分流回路に流れる既知の大電流と、電流計に流れる微小電流に分流させ、電流計の計測値を既知の大電流値に加算することで大電流ながら高精度なIDDQの測定値を得る構成が開示されている(例えば特許文献1を参照。)。
IDDQ検査を行なうための通常の検査装置では、1A以上の電流を測定することができない。したがって、1A以上の電流を流すことができるドライバートランジスタに対してIDDQ検査を行なうには、大電流測定に対応できる特別な機能を備えた検査装置が必要であり、設備投資の費用がかかるという問題があった。
また、特許文献1に開示された構成によれば、測定精度の低い検査装置を使用しても、微小電流を十分な精度で測定することができるとされている。
しかし、特許文献1に開示された検査方法は、電流の測定範囲が既知の大電流よりも大きい電流範囲に限定され、既知の大電流以下の小電流については測定することができず、被検査デバイスについて、小電流から大電流まで連続して電気的特性を測定することができないという問題があった。
しかし、特許文献1に開示された検査方法は、電流の測定範囲が既知の大電流よりも大きい電流範囲に限定され、既知の大電流以下の小電流については測定することができず、被検査デバイスについて、小電流から大電流まで連続して電気的特性を測定することができないという問題があった。
本発明は、大電流を測定するための特別な機能を備えた検査装置を導入しなくても、電流の測定範囲に制限を受けることなく被検査デバイスの電気的特性を測定することができる半導体装置及びその検査方法を提供することを目的とする。
本発明にかかる半導体装置は、被検査デバイスに直列に接続された分流回路を備え、上記分流回路は、第1抵抗回路と上記第1抵抗回路に並列接続される第2抵抗回路によって構成されているものである。
ここで、半導体装置には、被検査デバイスが形成された半導体ウェハを含む。
本発明の半導体装置において、上記被検査デバイスは例えばトランジスタである。
ここで、半導体装置には、被検査デバイスが形成された半導体ウェハを含む。
本発明の半導体装置において、上記被検査デバイスは例えばトランジスタである。
また、上記第1抵抗回路及び上記第2抵抗回路は、並列接続された複数の単位抵抗体によって構成され、複数の上記単位抵抗体はそれぞれ同一の抵抗値をもっている例を挙げることができる。
複数の上記単位抵抗体の一例は、同一平面形状かつ同一材料で形成された複数本の帯状抵抗体である。
複数の上記単位抵抗体の他の例は、絶縁膜に同一平面形状で形成された均一な深さの複数のスルーホール内に埋め込まれて形成された同一金属材料からなる複数のスルーホール抵抗体である。上記スルーホール抵抗体は、上記第1抵抗回路の電位を引き出すための第1パッド下、及び上記第2抵抗回路の電位を引き出すための第2パッド下に形成されている例を挙げることができる。
複数の上記単位抵抗体の他の例は、絶縁膜に同一平面形状で形成された均一な深さの複数のスルーホール内に埋め込まれて形成された同一金属材料からなる複数のスルーホール抵抗体である。上記スルーホール抵抗体は、上記第1抵抗回路の電位を引き出すための第1パッド下、及び上記第2抵抗回路の電位を引き出すための第2パッド下に形成されている例を挙げることができる。
本発明にかかる半導体装置の検査方法は、被検査デバイスに直列に接続された分流回路を備え、上記分流回路は、第1抵抗回路と上記第1抵抗回路に並列接続される第2抵抗回路によって構成されている半導体装置を用い、上記第1抵抗回路に流れる電流値を測定し、その電流値に、([第1抵抗回路の抵抗値]+[第2抵抗回路の抵抗値])/[第2抵抗回路の抵抗値]の値を積算することによって上記被検査デバイスに流れる電流値を得る。
本発明の半導体装置では、被検査デバイスに直列に接続された分流回路を備え、分流回路は、第1抵抗回路と第1抵抗回路に並列接続される第2抵抗回路によって構成されているようにした。
本発明の半導体装置の検査方法では、本発明の半導体装置を用い、第1抵抗回路に流れる電流値を測定し、その電流値に、([第1抵抗回路の抵抗値]+[第2抵抗回路の抵抗値])/[第2抵抗回路の抵抗値]の値を積算することによって被検査デバイスに流れる電流値を得るようにした。
本発明の半導体装置の検査方法では、本発明の半導体装置を用い、第1抵抗回路に流れる電流値を測定し、その電流値に、([第1抵抗回路の抵抗値]+[第2抵抗回路の抵抗値])/[第2抵抗回路の抵抗値]の値を積算することによって被検査デバイスに流れる電流値を得るようにした。
第1抵抗回路と第2抵抗回路を並列接続した分流回路を被検査デバイスに接続することにより、第1抵抗回路に流れる電流を被検査デバイスに流れる電流に比べて小さくすることができる。これにより、大電流を測定するための特別な機能を備えた検査装置を導入しなくても、既存の検査装置を用いて第1抵抗回路に流れる電流を測定することにより、例えばドライバートランジスタなどの被検査デバイスに流れる大電流を測定することができる。
さらに、特許文献1のようには既知の大電流よりも大きい電流測定に制限されることはないので、例えばMOSトランジスタのVD−ID(ドレイン電圧−ドレイン電流)特性のように、電流の測定範囲に制限を受けることなく、小電流から大電流まで連続して被検査デバイスの電気的特性を測定することができる。
さらに、特許文献1のようには既知の大電流よりも大きい電流測定に制限されることはないので、例えばMOSトランジスタのVD−ID(ドレイン電圧−ドレイン電流)特性のように、電流の測定範囲に制限を受けることなく、小電流から大電流まで連続して被検査デバイスの電気的特性を測定することができる。
本発明の半導体装置において、第1抵抗回路及び第2抵抗回路は、並列接続された複数の単位抵抗体、例えば同一平面形状かつ同一材料で形成された複数本の帯状抵抗体、又は絶縁膜に同一平面形状で形成された均一な深さの複数のスルーホール内に埋め込まれて形成された同一金属材料からなる複数のスルーホール抵抗体によって構成され、複数の単位抵抗体はそれぞれ同一の抵抗値をもっているようにすれば、第1抵抗回路の抵抗値と第2抵抗回路の抵抗値の比率を正確に設定することができるので、測定精度を向上させることができる。
複数の単位抵抗体がスルーホール抵抗体によって形成されている場合、スルーホール抵抗体は、第1抵抗回路の電位を引き出すための第1パッド下、及び第2抵抗回路の電位を引き出すための第2パッド下に形成されているようにすれば、回路面積を小さくすることができる。
図1は、半導体装置の一実施例及びその検査方法の一実施例を説明するためのブロック図である。
半導体装置1に、被検査デバイスとしての大電流デバイス3と分流回路5が設けられている。大電流デバイス3と分流回路5は互いに直列に接続されている。分流回路5は、第1抵抗回路7と、第1抵抗回路7に並列接続される第2抵抗回路9を備えている。
半導体装置1に、被検査デバイスとしての大電流デバイス3と分流回路5が設けられている。大電流デバイス3と分流回路5は互いに直列に接続されている。分流回路5は、第1抵抗回路7と、第1抵抗回路7に並列接続される第2抵抗回路9を備えている。
大電流デバイス3及び分流回路5の直列回路は、電源電位11と接地電位13の間に接続される。大電流デバイス3にかかる電圧を測定するための電圧計15が大電流デバイス3に接続される。第1抵抗回路7に流れる電流を測定するための電流計17が第1抵抗回路7に直列に接続される。
図2は、検査方法の一実施例を説明するためのフローチャートである。図1及び図2を参照して、検査方法の一実施例を説明する。
ステップS1:半導体装置1の大電流デバイス3及び分流回路5の直列回路の一端を電源電位11に接続し、他端を接地電位13に接続して半導体装置1に電圧を印加する。
ステップS1:半導体装置1の大電流デバイス3及び分流回路5の直列回路の一端を電源電位11に接続し、他端を接地電位13に接続して半導体装置1に電圧を印加する。
ステップS2:大電流デバイス3にかかる電圧を電圧計15により測定し、第1抵抗回路7に流れる電流を電流計17により測定する。
ステップS3:測定した電圧値及び電流値からI−V(電流-電圧)特性を得る。I−V特性データを記憶する。
ステップS4:記憶したI−V特性データの電流値に、([第1抵抗回路の抵抗値]+[第2抵抗回路の抵抗値])/[第2抵抗回路の抵抗値]の値を積算して、目的のI−V特性データを得る。
ステップS3:測定した電圧値及び電流値からI−V(電流-電圧)特性を得る。I−V特性データを記憶する。
ステップS4:記憶したI−V特性データの電流値に、([第1抵抗回路の抵抗値]+[第2抵抗回路の抵抗値])/[第2抵抗回路の抵抗値]の値を積算して、目的のI−V特性データを得る。
電気的特性検査時に大電流デバイス3に流れると予測される電流値に基づいて、第1抵抗回路7に流れると予測される電流値が1A未満になるように、第1抵抗回路7の抵抗値と第2抵抗回路9の抵抗値の比率を設定する。
例えば、電気的特性検査時に大電流デバイス3に5A程度の電流が流れると予測される場合、第1抵抗回路7の抵抗値と第2抵抗回路9の抵抗値の比率を9:1に設定する。
例えば、電気的特性検査時に大電流デバイス3に5A程度の電流が流れると予測される場合、第1抵抗回路7の抵抗値と第2抵抗回路9の抵抗値の比率を9:1に設定する。
大電流デバイス3に5Aの電流が流れるとき、分流回路5にも5Aの電流が流れる。分流回路5で並列接続された第1抵抗回路7及び第2抵抗回路9には、合計で5Aの電流が流れる。第1抵抗回路7の抵抗値が9Ω(オーム)、第2抵抗回路9の抵抗値が1Ωであるとすると、第1抵抗回路7には0.5Aの電流が流れ、第2抵抗回路9には4.5Aの電流が流れる。
したがって、第1抵抗回路7を流れる1A未満の電流を測定することによって、大電流デバイス3に流れる1A以上の電流を把握することができる。
したがって、第1抵抗回路7を流れる1A未満の電流を測定することによって、大電流デバイス3に流れる1A以上の電流を把握することができる。
さらに、特許文献1のようには既知の大電流よりも大きい電流測定に制限されることはないので、電流の測定範囲に制限を受けることなく、小電流から大電流まで連続して大電流デバイス3の電気的特性を測定することができる。
図3は、半導体装置の一実施例を説明するための概略的な平面図である。
半導体装置1に、ゲート電極19、ドレイン21及びソース23を備えた大電流デバイス3としてのMOSトランジスタが形成されている。大電流デバイス3の基板電位をとるための基板コンタクト25が形成されている。
半導体装置1に、ゲート電極19、ドレイン21及びソース23を備えた大電流デバイス3としてのMOSトランジスタが形成されている。大電流デバイス3の基板電位をとるための基板コンタクト25が形成されている。
半導体装置1には、第1抵抗回路7及び第2抵抗回路9を備えた分流回路5も形成されている。第1抵抗回路7及び第2抵抗回路9は、それぞれ並列接続された複数の帯状抵抗体27(単位抵抗体)によって構成されている。複数の帯状抵抗体27は、同一の平面形状かつ同一材料によって形成されたものであり、同一の抵抗値をもっている。帯状抵抗体27は例えばポリシリコン膜又は金属材料膜によって形成されている。第1抵抗回路7と第2抵抗回路9で、並列接続された帯状抵抗体27の本数が互いに異なっている。並列接続された帯状抵抗体27の本数によって、第1抵抗回路7と第2抵抗回路9の抵抗比が設定されている。
ゲート電極19、ソース23、基板コンタクト25は、ゲート端子29g、ソース端子29s、基板端子29bに接続されている。ソース端子29sには、ソース電圧測定用端子29msが接続されている。
ドレイン21は分岐点31を介して第1抵抗回路7の一端及び第2抵抗回路9の一端に接続されている。ドレイン21−抵抗回路7,9間の配線にドレイン電圧測定用端子29mdが接続されている。
ドレイン21は分岐点31を介して第1抵抗回路7の一端及び第2抵抗回路9の一端に接続されている。ドレイン21−抵抗回路7,9間の配線にドレイン電圧測定用端子29mdが接続されている。
第1抵抗回路7の他端に第1ドレイン端子29d1が接続されている。第2抵抗回路9の他端に第2ドレイン端子29d2が接続されている。
分岐点31、第1ドレイン端子29d1間の抵抗、及び分岐点31、第2ドレイン端子29d2間の抵抗は、帯状抵抗体27を除いて、第1抵抗回路7の抵抗値及び第2抵抗回路9の抵抗値に対して無視できる程度に小さく設定されている。
分岐点31、第1ドレイン端子29d1間の抵抗、及び分岐点31、第2ドレイン端子29d2間の抵抗は、帯状抵抗体27を除いて、第1抵抗回路7の抵抗値及び第2抵抗回路9の抵抗値に対して無視できる程度に小さく設定されている。
図1及び図3を参照して、この実施例の電気的測定検査時の端子の接続状態について説明する。ソース端子29s及び基板端子29bは電源電位11に接続される。第1ドレイン端子29d1は電流計17を介して接地電位13に接続される。第2ドレイン端子29d2は接地電位13に接続される。ソース電圧測定用端子29ms及びドレイン電圧測定用端子29mdは電圧計15に接続される。ゲート端子29gには任意のゲート電圧が印加される。
この実施例では、第1抵抗回路7と第2抵抗回路9で、並列接続された帯状抵抗体27の本数が互いに異なっており、各帯状抵抗体27は同一の抵抗値をもっているので、第1抵抗回路7の抵抗値と第2抵抗回路9の抵抗値の比率を正確に設定できる。
さらに、ソース端子29sにソース電圧測定用端子29msが接続されているので、電圧降下の影響を受けずにソース電圧を測定できる。また、ドレイン21と分流回路5の間の配線にドレイン電圧測定用端子29mdが接続されているので、電圧降下の影響を受けずにドレイン電圧を測定できる。
さらに、ソース端子29sにソース電圧測定用端子29msが接続されているので、電圧降下の影響を受けずにソース電圧を測定できる。また、ドレイン21と分流回路5の間の配線にドレイン電圧測定用端子29mdが接続されているので、電圧降下の影響を受けずにドレイン電圧を測定できる。
さらに、特許文献1のようには既知の大電流よりも大きい電流測定に制限されることはないので、電流の測定範囲に制限を受けることなく、小電流から大電流まで連続して大電流デバイス3としてのMOSトランジスタの電気的特性を測定することができる。
図4は、MOSトランジスタのVD−ID特性の一例を示す図である。縦軸はドレイン電流、横軸はドレイン電圧を示す。
特許文献1の測定方法では、測定範囲はドレイン電流が1Aよりも大きくなるドレイン電圧の範囲に限定される(図4中の「従来技術の測定範囲」参照)。他方、本発明では、電流の測定範囲に制限はないので、ドレイン電圧が0Vの範囲から測定が可能である(図4中の「本発明の測定範囲」参照。)。
特許文献1の測定方法では、測定範囲はドレイン電流が1Aよりも大きくなるドレイン電圧の範囲に限定される(図4中の「従来技術の測定範囲」参照)。他方、本発明では、電流の測定範囲に制限はないので、ドレイン電圧が0Vの範囲から測定が可能である(図4中の「本発明の測定範囲」参照。)。
図4を参照してMOSトランジスタのVD−ID特性の測定について説明したが、ゲート電圧を振ったときのVG−ID(ゲート電圧−ドレイン電流)特性についても、本発明ではドレイン電流の測定範囲について制限を受けることなく、ゲート電圧が0Vの範囲から測定が可能である。
図5、図6及び図7は、半導体装置の他の実施例を説明するための概略的な図である。図5は平面図である。図6は図5のA−A位置の断面図である。図7は図5のB−B位置の断面図である。図3と同じ機能を果たす部分には同じ符号を付す。
この実施例では、分流回路5の第1抵抗回路7及び第2抵抗回路9は、それぞれ並列接続された複数のスルーホール抵抗体33によって構成されている。複数のスルーホール抵抗体33は、絶縁膜(図示は省略)に同一平面形状で形成された均一な深さの複数のスルーホール内に埋め込まれて形成された同一金属材料によって形成されており、同一の抵抗値をもっている。スルーホール抵抗体33は例えばタングステンやアルミニウムによって形成されている。スルーホール抵抗体33は金属配線とは別途形成された金属材料によって形成されていてもよいし、金属配線と同一の金属材料で同時に形成されたものであってもよい。
第1抵抗回路7と第2抵抗回路9で、並列接続されたスルーホール抵抗体33の本数が互いに異なっている。並列接続されたスルーホール抵抗体33の本数によって、第1抵抗回路7と第2抵抗回路9の抵抗比が設定されている。
この実施例では、第1抵抗回路7と第2抵抗回路9で、並列接続されたスルーホール抵抗体33の本数が互いに異なっており、各スルーホール抵抗体33は同一の抵抗値をもっているので、第1抵抗回路7の抵抗値と第2抵抗回路9の抵抗値の比率を正確に設定できる。
この実施例では、第1抵抗回路7と第2抵抗回路9で、並列接続されたスルーホール抵抗体33の本数が互いに異なっており、各スルーホール抵抗体33は同一の抵抗値をもっているので、第1抵抗回路7の抵抗値と第2抵抗回路9の抵抗値の比率を正確に設定できる。
図8、図9及び図10は、半導体装置のさらに他の実施例を説明するための概略的な図である。図8は平面図である。図9は図8のC−C位置の断面図である。図10は図8のD−D位置の断面図である。図3及び図5〜図7と同じ機能を果たす部分には同じ符号を付す。
この実施例では、図5〜図7を参照して説明した実施例と比較して、複数のスルーホール抵抗体33からなる第1抵抗回路7は第1抵抗回路7の電位を引き出すための第1ドレイン端子29d1(第1パッド)下に配置され、複数のスルーホール抵抗体33からなる第2抵抗回路9は第2抵抗回路9の電位を引き出すための第2ドレイン端子29d2(第2パッド)下に配置されている。
これにより、図5〜図7を参照して説明した実施例と比較して、半導体装置1の回路面積を小さくすることができる。
これにより、図5〜図7を参照して説明した実施例と比較して、半導体装置1の回路面積を小さくすることができる。
以上、本発明の実施例を説明したが、数値、材料、配置、個数等は一例であり、本発明はこれらに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
例えば、被検査デバイス及び分流回路の直列回路が接続される電位は、電源電位−接地電位間に限定されるものではなく、通常の半導体装置の電気的特性検査で用いられる電位であればよい。
また、上記実施例では、分流回路5は、大電流デバイス3に対して低電位側に接続されているが、大電流デバイス3に対して高電位側に接続されるようにしてもよい。
また、上記実施例では、分流回路5は、大電流デバイス3に対して低電位側に接続されているが、大電流デバイス3に対して高電位側に接続されるようにしてもよい。
また、第1抵抗回路及び第2抵抗回路は、並列接続された複数の単位抵抗体によって構成されているものに限定されるものではなく、それぞれ所定の抵抗値に設定されていれば、どのような抵抗体によって構成されていてもよい。
また、上記実施例では、分岐点31、第1ドレイン端子29d1間の抵抗、及び分岐点31、第2ドレイン端子29d2間の抵抗は、帯状抵抗体27を除いて、第1抵抗回路7の抵抗値及び第2抵抗回路9の抵抗値に対して無視できる程度に小さく設定されているが、本発明において、第1抵抗回路の抵抗値及び第2抵抗回路の抵抗値は配線経路の抵抗値も加味して設定されていてもよい。
また、上記実施例では、分岐点31、第1ドレイン端子29d1間の抵抗、及び分岐点31、第2ドレイン端子29d2間の抵抗は、帯状抵抗体27を除いて、第1抵抗回路7の抵抗値及び第2抵抗回路9の抵抗値に対して無視できる程度に小さく設定されているが、本発明において、第1抵抗回路の抵抗値及び第2抵抗回路の抵抗値は配線経路の抵抗値も加味して設定されていてもよい。
また、ソース電圧測定用端子29ms及びドレイン電圧測定用端子29mdは必ずしも設けなくてもよい。
また、被検査デバイスはMOSトランジスタに限定されるものではなく、他のデバイス、例えばバイポーラトランジスタやその他スイッチ、MEMS(Micro Electro Mechanical Systems)デバイスであってもよい。
また、被検査デバイスはMOSトランジスタに限定されるものではなく、他のデバイス、例えばバイポーラトランジスタやその他スイッチ、MEMS(Micro Electro Mechanical Systems)デバイスであってもよい。
また、本発明が適用される半導体装置において、金属配線の層数は限定されるものではない。例えば、図5〜図7を参照して説明した実施例、及び図8〜図10を参照して説明した実施例では、3層金属配線構造を用い、1層目金属配線層と2層目金属配線層の間の層間絶縁膜に形成されたスルーホール抵抗体33によって第1抵抗回路7及び第2抵抗回路9が形成されているが、第1抵抗回路及び第2抵抗回路を構成するスルーホール抵抗体はいずれの層の層間絶縁膜に形成されていてもよい。スルーホール抵抗体は、不純物拡散層やポリシリコン膜パターンなどの半導体層と、金属配線層との間の絶縁膜に形成されたスルーホール(コンタクトホール)内に埋め込まれた金属材料によって形成されていてもよい。
また、帯状抵抗体27もどの層に形成されていてもよい。
また、帯状抵抗体27もどの層に形成されていてもよい。
本発明は、電気的特性検査の被検査デバイスを備えた半導体装置及びその検査方法に適用できる。
1 半導体装置
3 大電流デバイス(被検査デバイス)
5 分流回路
7 第1抵抗回路
9 第2抵抗回路
27 帯状抵抗体
29d1 第1ドレイン端子(第1パッド)
29d2 第2ドレイン端子(第2パッド)
33 スルーホール抵抗体
3 大電流デバイス(被検査デバイス)
5 分流回路
7 第1抵抗回路
9 第2抵抗回路
27 帯状抵抗体
29d1 第1ドレイン端子(第1パッド)
29d2 第2ドレイン端子(第2パッド)
33 スルーホール抵抗体
Claims (7)
- 被検査デバイスに直列に接続された分流回路を備え、
前記分流回路は、第1抵抗回路と前記第1抵抗回路に並列接続される第2抵抗回路によって構成されている半導体装置。 - 前記被検査デバイスはトランジスタである請求項1に記載の半導体装置。
- 前記第1抵抗回路及び前記第2抵抗回路は、並列接続された複数の単位抵抗体によって構成され、
複数の前記単位抵抗体はそれぞれ同一の抵抗値をもっている請求項1又は2に記載の半導体装置。 - 複数の前記単位抵抗体は、同一平面形状かつ同一材料で形成された複数本の帯状抵抗体によって構成されている請求項3に記載の半導体装置。
- 複数の前記単位抵抗体は、絶縁膜に同一平面形状で形成された均一な深さの複数のスルーホール内に埋め込まれて形成された同一金属材料からなる複数のスルーホール抵抗体によって構成されている請求項3に記載の半導体装置。
- 前記スルーホール抵抗体は、前記第1抵抗回路の電位を引き出すための第1パッド下、及び前記第2抵抗回路の電位を引き出すための第2パッド下に形成されている請求項5に記載の半導体装置。
- 被検査デバイスに直列に接続された分流回路を備え、前記分流回路は、第1抵抗回路と前記第1抵抗回路に並列接続される第2抵抗回路によって構成されている半導体装置を用い、
前記第1抵抗回路に流れる電流値を測定し、その電流値に、([第1抵抗回路の抵抗値]+[第2抵抗回路の抵抗値])/[第2抵抗回路の抵抗値]の値を積算することによって前記被検査デバイスに流れる電流値を得る半導体装置の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009212342A JP2011059085A (ja) | 2009-09-14 | 2009-09-14 | 半導体装置及びその検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009212342A JP2011059085A (ja) | 2009-09-14 | 2009-09-14 | 半導体装置及びその検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011059085A true JP2011059085A (ja) | 2011-03-24 |
Family
ID=43946869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009212342A Pending JP2011059085A (ja) | 2009-09-14 | 2009-09-14 | 半導体装置及びその検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011059085A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013153621A (ja) * | 2012-01-26 | 2013-08-08 | Rohm Co Ltd | 電源装置 |
WO2020218077A1 (ja) * | 2019-04-26 | 2020-10-29 | 株式会社オートネットワーク技術研究所 | 電流検出装置及び給電制御装置 |
-
2009
- 2009-09-14 JP JP2009212342A patent/JP2011059085A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013153621A (ja) * | 2012-01-26 | 2013-08-08 | Rohm Co Ltd | 電源装置 |
WO2020218077A1 (ja) * | 2019-04-26 | 2020-10-29 | 株式会社オートネットワーク技術研究所 | 電流検出装置及び給電制御装置 |
CN113678002A (zh) * | 2019-04-26 | 2021-11-19 | 株式会社自动网络技术研究所 | 电流检测装置及供电控制装置 |
JPWO2020218077A1 (ja) * | 2019-04-26 | 2021-12-02 | 株式会社オートネットワーク技術研究所 | 電流検出装置及び給電制御装置 |
US11899043B2 (en) | 2019-04-26 | 2024-02-13 | Autonetworks Technologies, Ltd. | Current detection apparatus and power supply control apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7105856B1 (en) | Test key having a chain circuit and a kelvin structure | |
ITVI20100159A1 (it) | Struttura di rilevamento dell'allineamento di una sonda atta a testare circuiti integrati | |
US7030633B1 (en) | Four-terminal methods for resistivity measurement of semiconducting materials | |
US5760600A (en) | Test device for insulated-gate field effect transistor and testing circuit and testing method using the same | |
CN106653732A (zh) | 测试线结构以及用于执行晶圆验收测试的方法 | |
JP5529611B2 (ja) | 半導体装置及び抵抗測定方法 | |
JP2011059085A (ja) | 半導体装置及びその検査方法 | |
JP2006126197A (ja) | 汎用テスト治具 | |
US20180182677A1 (en) | Test structure for testing via resistance and method | |
CN111106026A (zh) | 一种测试结构及测试方法 | |
JP2007324319A5 (ja) | ||
US6867580B1 (en) | Structures and methods for determining the effects of high stress currents on conducting layers and contacts in integrated circuits | |
US7764077B2 (en) | Semiconductor device including semiconductor evaluation element, and evaluation method using semiconductor device | |
KR102463139B1 (ko) | 켈빈 저항 테스트 구조 및 그 제조 방법 | |
US11215513B2 (en) | Device and method for temperature monitoring of a semiconductor device | |
US20020149388A1 (en) | Method for the accurate electrical testing of semiconductor devices | |
CN115707981A (zh) | 器件电学性能的测试方法 | |
US20160139180A1 (en) | Testing semiconductor devices | |
US8723528B2 (en) | Active 2-dimensional array structure for parallel testing | |
JP7479498B2 (ja) | 半導体試験装置および半導体試験方法 | |
JP5444731B2 (ja) | 半導体装置とその検査方法 | |
Terada et al. | Measurement of the MOSFET drain current variation under high gate voltage | |
TWI833911B (zh) | 半導體元件以及量測半導體元件溫度的方法 | |
US9279851B2 (en) | Structures and methods for testing integrated circuits and via chains therein | |
JP2007123430A (ja) | 半導体ウエハ及び半導体検査方法 |