DE69217617T2 - Verbindungsverfahren unter Verwendung eines aus mehrfach abwechselnden Gold- und Zinnschichten bestehenden Lotes - Google Patents

Verbindungsverfahren unter Verwendung eines aus mehrfach abwechselnden Gold- und Zinnschichten bestehenden Lotes

Info

Publication number
DE69217617T2
DE69217617T2 DE69217617T DE69217617T DE69217617T2 DE 69217617 T2 DE69217617 T2 DE 69217617T2 DE 69217617 T DE69217617 T DE 69217617T DE 69217617 T DE69217617 T DE 69217617T DE 69217617 T2 DE69217617 T2 DE 69217617T2
Authority
DE
Germany
Prior art keywords
layer
gold
tin
solder
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69217617T
Other languages
English (en)
Other versions
DE69217617D1 (de
Inventor
Avishay Katz
Chien-Hsun Lee
King Lien Tai
Yiu-Man Wong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of DE69217617D1 publication Critical patent/DE69217617D1/de
Application granted granted Critical
Publication of DE69217617T2 publication Critical patent/DE69217617T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H01S5/02484—Sapphire or diamond heat spreaders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12715—Next to Group IB metal-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Die Bonding (AREA)
  • Semiconductor Lasers (AREA)

Description

    Hintergrund der Erfindung
  • Die vorliegende Erfindung betrifft ein Verbindungsverfahren oder ein Bondverfahren und insbesondere ein Verfahren zum Bonden von Bauelementen, die später im Betrieb Wärme erzeugen, wie z.B. Halbleiterlaserbauelemente.
  • Bei dem Betrieb von Haibleiterlasern, d.h. bei der Erzeugung optischer Strahlung, wird eine relativ große Wärmemenge erzeugt, die schnell und effizient von dem Bauelement abgeleitet werden muß, damit seine Temperatur nicht auf ein unerwün,scht hohes Maß ansteigt und die Lebensdauer oder die Nutzzeit des Bauelementes unerwünscht verringert wird.
  • Das US-Patent 4 772 935 lehrt ein Verfahren zum thermischen Druckbonden einer integrierten Siliziumschaltung an einem Gehäuse, das eine Chiphalterung umfaßt. Bei dem Verfahren werden auf der Hauptfläche eines Siliziumwafers (eines Substrats) nacheinander die folgenden Schichten ausgebildet: 1. eine Haftschicht aus Titan; 2. eine Sperrschicht, die vorzugsweise aus Wolfram besteht; und 3. eine Verbindungsschicht, die vorzugsweise aus Gold besteht. Das Ausbilden der Schichten erfolgt hierbei vor dem Zerschneiden des Siliziumwafers in mehrere Chips. Zudem kann zwischen der Haftschicht aus Titan und der Hauptoberfläche des Wafers zuvor eine vorzugsweise aus Gold bestehende Schicht zum Abbau von Spannungen ausgebildet werden. Anschließend wird das Substrat in mehrere Chips zerschnitten, die jeweils beispielsweise mit einer aus Keramik bestehenden Chiphalterung (der sogenannten "Unterlage" oder der "Montagebasis") verbunden werden. Vor dem Bonden der Chips an die Chiphalterung wird die Hauptfläche der Chiphalterung mit einer Schicht aus Gold beschichtet, die umgekehrt wiederum mit einer aus einem Lötmittel bestehenden Verbindungsschicht beschichtet wird, die vorzugsweise aus einem Gold-Zinn-Eutektikum besteht. Die Aufgabe der Haftschicht besteht darin, das Anhaften der aus Wölfram bestehenden Sperrschicht an das Substrat zu fördern. Die Aufgabe der Sperrschicht besteht darin, die Wanderung des Siliziums aus dem Substrat in die aus Lötmittel bestehende ursprünglich eutektische Verbindungsschicht zu unterdrücken, da diese Wanderung eine unerwünschte Zunahme in der Schmelztemperatur der aus Lötmittel bestehenden Verbindungsschicht bewirkt, so daß während des thermischen Druckbondverfahrens, bei dem die aus Lötmittel bestehende Verbindungsschicht aufgeschmolzen werden muß, um die zu bondende Oberfläche zu benetzen, ein unerwünscht hoher Temperaturanstieg in dem Wafer erforderlich ist. Die Aufgabe der aus Gold bestehenden Bondschicht besteht darin, die Sperrschicht vor einer Oxidation zu schützen, die zu einer Schwächung der entstehenden Bondverbindung führen würde.
  • In dem oben genannten Patent ist die aus Lötmittel bestehende Verbindungsschicht zwischen 0,5 und 1,0 × 10&supmin;³ Zoll (12,7 bis 25,4 µm) dick. Eine so große Dicke ist unabhängig von der relativ geringen Dicke anderer Schichten bei Lasern mit einer relativ hohen Leistung (über 100 Milliwatt) nicht erwünscht, da dann eine deutlich höhere thermische Konduktanz und damit eine deutlich geringere Dicke der gesamten entstehenden Bondverbindung zwischen dem Laser und der Chiphalterung erforderlich wäre.
  • Wenn man die Gold-Zinn-Lötmittelschicht andererseits jedoch vom Standpunkt einer guten und ausreichenden thermischen Konduktanz ausreichend dünn ausbildet, d.h. etwa 4 µm dick oder weniger, leiden die Oberflächenbereiche des Lötmittels unter einem vorzeitigen Einfrieren (einer Verfestigung) während des Bondverf ahrens, wenn Wärme in einer Menge zugeführt wird, die ausreichend ist, um die Temperatur des Lötmittels auf einen oberhalb seiner Schmelztemperatur liegenden Wert zu erhöhen, der in den Fällen, in denen das Gold-Zinn-Lötmittel eine eutektische Zusammensetzung (80 Gew.-% Gold und 20 Gew.-% Zinn) und damit die erwünschte minimale Schmeiztemperatur aufweist, mehr als 280ºC beträgt. Dieses frühzeitige Einfrieren wird durch eine von der Oberfläche des Lötmittels (das anfänglich eine eutektische oder auch nur eine zinnreiche nahezu eutektische Zusammensetzung aufweist) wegführende Wanderung des Zinns verursacht, wodurch der Schmelzpunkt (der Gefrierpunkt) der Oberflächenbereiche des Lötmittels dramatisch zunimmt (da die Oberflächenbereiche des Lötmittels nicht mehr länger eine eutektische oder nahezu eutektische Zusammensetzung aufweisen). Diese Zunahme beträgt nahe bei der eutektischen Zusammensetzung auf seiner zinnarmen Seite etwa 30ºC pro (Gewichts-) Prozent Zunahme der Zinnkomponente. Folglich verfestigen sich die Oberflächenbereiche des Lötmittels unerwünschterweise während des Bondens ("sie frieren ein"), da das Bondverfahren nicht bei einer Temperatur durchführbar ist, die hoch genug ist, um dieses Einfrieren zu verhindern, und die gleichzeitig tief genug ist, damit das Bauelement nicht beschädigt wird. Dieses frühzeitige Einfrieren des Lötmittels führt zu einer schwachen "Benetzung" der Oberfläche der Goldbondungsschicht (auf der Sperrschicht) des Bauelementes durch das Lötmittel und folgucherweise zu einer schlechten Bondverbindung des Bauelementes an der Chiphalterung. Wenn das Bauelement anschließend in Betrieb genommen wird, führt die (durch die schwache "Benetzung" verursachte) schlechte thermische Konduktanz der entstehenden Bondverbindung zu einer schädlichen Überhitzung des Bauelementes, während die resultierenden schlechten mechanischen Haftungseigenschaften der Bondverbindung ein Ablösen des Bauelementes von der Chiphalterung ermöglichen.
  • Andererseits ist ein aus Gold und Zinn bestehendes Lötmittel gegenüber anderen Lötmitteln (wie z.B. Indium, Blei-Zinn, Zinn-Blei, Zinn-Indium, Blei-Indium-Silber) zu bevorzugen, da es einen relativ hohen Elastizitätsmodul aufweist und damit zu einer mechanisch stabileren (steiferen) Bondverbindung führt. Die aus einem Gold-Zinn- Lötmittel bestehenden Bondverbindungen weisen wünschenswerterweise auch ein schwächeres Kriechen auf, das mit der relativ hohen Schmelztemperatur (280ºC und mehr) des Gold-Zinn-Lotmittels zusammenhängt. Ein Gold-Indium- Lötmittel weist zudem eine zu hohe Schmelztemperatur (etwa 457ºC) zum Bonden von Lasern auf, da Laser bei solch hohen Temperaturen während des Bondens beschädigt werden.
  • Bondverfahren, bei denen mehrlagige Verbundstrukturen aus Gold und Zinn verwendet werden, werden in den IEEE Transactions on Components, Hybrides and Manufacturing Technology, Nr. 2, Seiten 407-412, 14. Juni 1991 und in der EP-A-0 382 080 offenbart.
  • Es wäre somit wünschenswert, ein Bondverfahren zur Verfügung zu haben, bei dem zwar ein Gold-Zinn-Lötmittel verwendet wird, das jedoch nicht die Nachteile der aus dem Stand der Technik bekannten Verfahren aufweist.
    • Zusammenfassung der Erfindung
  • Erfindungsgemäß wird ein Bondverfahren gemäß Anspruch 1 geschaffen. Vorzugsweise wird dieses Verfahren gemäß Anspruch 2 durchgeführt. Zusätzliche Vorteile ergeben sich, wenn das Verfahren gemäß Anspruch 3 durchgeführt wird. Weitere Vorteile ergeben sich, wenn das Verfahren gemäß Anspruch 4 durchgeführt wird. Weitere Vorteile ergeben sich, wenn das Verfahren nach Anspruch 5 oder 6 durchgeführt wird. Zusätzliche Vorteile ergeben sich bei einem Verfahren gemäß Anspruch 7, Weitere Vorteile ergeben sich, wenn das verfahren gemäß Anspruch 8 oder 9 durchgeführt wird. Zusätzliche Vörteile ergeben sich, wenn das Verfahren gemäß Anspruch 10 durchgeführt wird.
    • Kurze Beschreibung der Zeichnung
  • Fig. 1 zeigt einen der Veranschaulichung des erfindungsgemäßen Bondverfahrens dienenden beispielhaften Querschnitt.
  • Zur besseren Übersichtlichkeit sind die Zeichnungen nicht maßstabsgerecht gezeichnet. Die relativen Dicken der Schichten 23.1, 23.2, ..., 23.11 sind hierbei jedoch so dargestellt, daß sie annähernd den untereinander geltenden Dickenverhältnissen entsprechen.
    • Ausführliche Beschreibung
  • Fig.. 1 zeigt eine typischerweise auf InP basierende Halbleiterlaserstruktur 10 mit einer unteren Kontaktelektrodenschicht 10.5, die typischerweise aus einer Gold-Germanium-Legierung besteht und eine Dicke von 0,015 µm aufweist. Die Laserstruktur bildet ein Halbleiterlaser- Bauelement 100. Auf der Elektrodenschicht 10.5 ist eine Haftschicht 11 angeordnet, wobei es sich typischerweise um eine Titanschicht handelt, die eine Dicke von etwa 0,05 bis 0,10 µm aufweist. Auf der Haftschicht 11 ist eine Sperrschicht 12 angeordnet, wobei es sich typischerweise um eine Platinschicht mit einer Dicke zwischen 0,05 und 0,10 µm handelt, Auf dieser Sperrschicht 12 ist eine Verbindungsschicht 13 aus Gold angeordnet, deren Dicke typischerweise etwa 0,5 µm beträgt.
  • Eine Unterlage oder eine Montagebasis 20 wird nach Durchführung des Verbindungsverfahrens mittels eines metallischen Lötmittels oder eines Epoxidharzes an einem (nicht dargestellten) Stift oder Kontaktbolzen aus Kupfer öder an einer Keramikplatte angebracht. Die Unterlage oder die Montagebasis 20 besteht typischerweise aus Silizium, Keramik oder aus Diamant, der mittels eines chemischen Niederdruck-Dampfphasenabscheidungsverfahrens abgeschieden wurde (low pressure chemically vapor deposited diamond = LPCVD-Diamant). Die Unterlage 20 besitzt typischerweise eine Dicke von 250 µm. Auf zumindest einem Teil ihrer Oberfläche (nämlich an der Stelle, an der das Bauelement 100 gebonded wird) ist eine Haftschicht 21 angeordnet, die typischerweise aus Titan besteht und eine Dicke von etwa 0,10 µm abesitzt. Auf der Haftschicht 21 ist eine Sperrschicht 22 angeordnet, die typischerweise aus Nickel besteht und eine Dicke von etwa 0,30 µm besitzt. Anstelle von Nickel können auch andere Materialien, wie z.B. Wolfram, Chrom, Ruthenium oder Molybdän für die Sperrschicht 22 verwendet werden.
  • Auf der Sperrschicht 22 ist eine zusammengesetzte Lötmittelschicht 23 angeordnet, die aus mehreren abwechselnden Schichten 23.1, 23.2, ..., 23.11 aus Gold und Silber zusammengesetzt ist, wobei sie mit einer unteren Schicht 23.1. beginnt und mit einer oberen Schicht 23.11 endet, die beide aus Gold bestehen. Die Dicke der Schichten 23.1, 23.2 ... 23.11 beträgt typischerweise etwa 0,4 µm (Gold); 0,2 µm (Zinn); 0,25 µm (Gold); 0,3 µm (Zinn); 0,325 µm (Gold); 0,3 µm (Zinn); 0,375 µm (Gold); 0,35 µm (Zinn); 0,25 µm (Gold); 0,35 µm (Zinn) und 0,1 µm (Gold). Insgesamt sind somit 11 alternierende Schichten vorhanden. Die Gesamtdicke der Goldschichten beträgt somit 1,70 µm, während die Gesamtdicke der Zinnschichten 1,5 µm beträgt. Die Gesamtdicke beträgt somit 3,20 µm. Die zusammengesetzte Schicht 23 enthält somit 25 Gew.-% Zinn (ein Eutektikum enthält etwa 20 Gew.-% Zinn). Die zusammengesetzte Schicht 23 umfaßt somit gemittelt über alle Schichten eine zinnreiche (goldarme) nahezu eutektische Verbindung. Wenn die unterste Schicht der zusammengesetzten Lötmittelschicht 23 aus Zinn statt aus Gold besteht, umfaßt die zusammengesetzte Schicht eine gerade Anzahl von Schichten anstatt einer ungeraden Anzahl von Schichten, da die oberste Schicht stets aus Gold besteht. Bei einem anderen Ausführungsbeispiel der Erfindung beträgt die Dicke der alternierenden Zinn- und Goldschichten (von unten nach oben gesehen) beispielsweise 0,2 µm (Zinn); 0,65 µm (Gold); 0,3 µm (Zinn); 0,325 µm (Gold); 0,3 µm (Zinn); 0,375 µm (Gold); 0,35 µm (Zinn); 0,25 µm (Gold); 0,35 µm (Zinn) und 0,1 µm (Gold). Die zusammengesetzte Schicht umfaßt somit insgesamt 10 alternierende Schichten. Die Gesamtdicke der Goldschichten beträgt wiederum 1,70 µm, während die Gesamtdicke der Zinnschichten 1,5 µm beträgt, so daß die zusammengesetzte Lötmittelschicht 23 wiederum 3,2 µm dick ist, wöbei es sich (gemittelt über die gesamte Dicke) wiederum um eine zinnreiche eutektische Verbindung handelt. Wenn man diese Dicke zu der Dicke der Sperrschicht 22 und der Dicke der Haftschicht 21 hinzuaddiert, ergibt sich eine Gesamtdicke von lediglich 3,6 µm.
  • Das Verhältnis der Dicke der obersten Schicht 23.11 zu der Dicke der nächstuntersten Schicht 23.10, d.h. der Schicht, deren Oberfläche in engem physikalischen Kontakt mit der Unterseite der obersten Schicht 23.11 steht, beträgt somit 0,1 zu 0,35 = 0,286, was einem Wert von weniger als 0,3 entspricht. Dieser Wert ergibt sich auch bei dem oberen Beispiel, bei dem die aesamtanzahl der alternierenden Schichten 10 beträgt. Bei beiden Beispielen ist die mittlere Zusammensetzung somit ausreichend arm an Gold und somit ausreichend reich an Zinn (bezüglich ihrer eutektischen Verbindung), so daß die Oberfläche der zusammengesetzten Lötmittelschicht 23 beim anschließenden Aufschmelzen für das thermische Druckbonden (d.h. ein Bonden, bei dem die Goldschicht 13 auf dem Laserbauelement 100 angeordnet ist) und damit auch bei der Wanderung von Zinn aus der ursprünglichen Schicht 23.10 in die ursprüngliche Schicht 23.11 (Gold) nicht zu einer unerwünscht goldhaltigen eutektischen Mischung wird, d.h. eine Mischung, die aufgrund ihrer relativ hohen Schmelztemperatur (gleich Gefriertemperatur) frühzeitig gefrieren oder erstarren würde. Andererseits besteht die öberste Schicht 23.11 vorzugsweise aus Gold, damit die darunterliegende Zinnschicht 23.10 vör dem Aufschmelzen beim Bonden vor einer unerwünschten Oxidation geschützt ist, die ansonsten auftreten würde, wenn-die Zinnschicht 23.10 nicht mit Gold beschichtet wäre.
  • Die Schichten 11, 12 und 13 können auf bekannte Art und Weise unter Verwendung geeigneter Metalltargets durch sukzessives Bedampfen oder Sputtern gebildet werden, während die Schichten 21 und 22 und die Schichten 23.1, 23.2, ..., 23.11 entsprechend durch eine herkömmliche Bedampfung oder ein herkömmliches Aufsputtern ausgebildet werden können.
  • Nach Ausbildung aller Schichten wird bei höherer Temperatur und unter Einwirkung eines Druckes das Bonden durchgeführt. Auf die freiliegenden Oberflächen des Laser- Bauelementes 100 und der Unterlage 20 läßt man hierbei Druckkräfte F einwirken, die typischerweise einem Druckbereich von etwa 1 bis 3 MPa entsprechen, wobei die zusammengesetzte Lötmittelschicht 23 für etwa 10 Sekunden auf eine Temperatur von 320ºC erhitzt wird. Auf diese Art und Weise schmilzt die zusammengesetzte Lötmittelschicht 23 auf, so daß die Oberfläche der Verbindungsschicht 13 benetzt wird, Nach Beendigung der Temperatur- und Druckeinwirkung wird somit zwischen dem Laserbauelement 100 und der Unterlage 20 eine Verbindung ausgebildet, wobei die Verbindungsschicht 23.1, 23.2 ... 23.11 aufgeschmolzen und zu einem zinnreichen Gold-Zinn-Eutektikum verschmolzen wird.
  • Obgleich die vorliegende Erfindung anhand spezieller Ausführungsbeispiele beschrieben wurde, können auch zahlreiche Veränderungen durchgeführt werden. So kann beispielsweise anstatt der auf dem Laserbauelement 10 angeordneten Schicht 13 eine zusammengesetzte Schicht verwendet werden, die entsprechend der zusammengesetzten Schicht 23 ausgebildet ist. Die zusammengesetzte Schicht 23 kann auch aus weniger als 10 Schichten bestehen, wobei eine Gesamtanzahl von 7 bis 15 Schichten bevorzugt wird; es können jedoch insgesamt lediglich auch 3 bis 6 Schichten verwendet werden. Schließlich kann das Verhältnis der Dicke der obersten Schicht 23.1 zu der Dicke der nächstuntersten Schicht 23.10 anstelle von weniger als etwa 0,3 auch bis zu etwa 0,8 betragen, während die Gesamtdicke der zusammengesetzten Schicht 23 statt 3,6 ijm, d.h. weniger als 4 µm, auch bis zu 5 µm betragen kann. In allen diesen Fällen besteht die unterste Schicht (und die oberste Schicht) der zusammengesetzten Schicht vorzugsweise aus Gold, so daß die zusammengesetzte Schicht vorzugsweise eine ungerade Anzahl von Schichten umfaßt.

Claims (10)

1. Verfahren zur Verbindung erster (20) und zweiter (10) Körper mit Bildung einer ersten zusammengesetzten Schicht (23) aus Lot für den ersten Körper gemäß folgenden Schritten:
eine Mehrzahl von sich abwechselnden Schichten aus Gold und Zinn wird aufeinanderfolgend niedergeschlagen;
die Anzahl dieser Schichten ist mindestens gleich drei und zwar auf der Oberseite des ersten Körpers oder auf der Oberseite einer Hilfsschicht, die auf der Oberfläche des ersten Körpers gelegen ist, wobei die zusammengesetzte Schicht mit einer oberen Schicht aus Gold gebildet wird und eine Zwischenschicht aus Zinn im direkten physikalischen Kontakt mit einer unteren Oberfläche der oberen Schicht aus Gold angeordnet ist;
die Zusammensetzung der zusammengesetzten Schicht, gemittelt über die Anzahl der Schichten, ist auf der zinnreichen Seite des Eutektikums von Gold und Zinn und hat einen gemittelten Gesamtgehalt an Gold im Bereich von 75-78 Gewichtsprozent, und die obere Schicht des Goldes und die der oberen Schicht nächstgelegene Schicht aus Zinn weisen jeweilige Dicken im Verhältnis kleiner als 0,8 auf,
2. Verfahren nach Anspruch 1, in welchem das Verhältnis im Bereich von 0,2-0,3 liegt.
3. Verfahren nach Anspruch 1 oder 2, bei welchem die erste zusammengesetzte Schicht aus Lot eine Gesamtdicke kleiner als 4 µm aufweist.
4, Verfahren nach Anspruch 1 oder 2, in welchem der Körper Diamant umfaßt.
5. Verfahren nach Anspruch 1 oder 2, in welchem die Vielzahl der sich abwechselnden Schichten mindestens zehn beträgt.
6. Verfahren nach Anspruch 1 oder 2, in welchem die Vielzahl der sich abwechselnden Schichten mindestens sieben beträgt.
7. Verfahren nach Anspruch 1 oder 2, mit folgendem weiteren Schritt:
eine freigelegte Oberflächenschicht des zweiten Körpers wird physikalisch an die obere Schicht des ersten Körpers bei solcher Hitze und Druck angelegt, die ausreichen, die zusammengesetzte Schicht aus Lot- Metallisierung aufzuschmelzen.
8, Verfahren nach Anspruch 7, bei welchem die freigelegte Oberflächenschicht des zweiten Körpers Gold umfaßt.
9, Verfahren nach Anspruch 4, mit folgendem weiteren Schritt:
eine freigelegte Oberflächenschicht des zweiten Körpers wird physikalisch an die obere Schicht des ersten Körpers mit genügender Wärme und Druck angelegt, daß die zusammengesetzte Schicht des Lots aufschmilzt.
10. Verfahren nach Anspruch 1 oder 2, bei welchem die Anzahl der Schichten eine ungradzahlige Anzahl beträgt.
DE69217617T 1991-11-15 1992-11-05 Verbindungsverfahren unter Verwendung eines aus mehrfach abwechselnden Gold- und Zinnschichten bestehenden Lotes Expired - Fee Related DE69217617T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/792,559 US5197654A (en) 1991-11-15 1991-11-15 Bonding method using solder composed of multiple alternating gold and tin layers

Publications (2)

Publication Number Publication Date
DE69217617D1 DE69217617D1 (de) 1997-04-03
DE69217617T2 true DE69217617T2 (de) 1997-07-17

Family

ID=25157327

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69217617T Expired - Fee Related DE69217617T2 (de) 1991-11-15 1992-11-05 Verbindungsverfahren unter Verwendung eines aus mehrfach abwechselnden Gold- und Zinnschichten bestehenden Lotes

Country Status (7)

Country Link
US (1) US5197654A (de)
EP (1) EP0542475B1 (de)
JP (1) JPH0777280B2 (de)
CA (1) CA2080931C (de)
DE (1) DE69217617T2 (de)
HK (1) HK118597A (de)
SG (1) SG43759A1 (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372295A (en) * 1991-10-04 1994-12-13 Ryoden Semiconductor System Engineering Corporation Solder material, junctioning method, junction material, and semiconductor device
JP3141364B2 (ja) * 1992-05-06 2001-03-05 住友電気工業株式会社 半導体チップ
EP0622837B1 (de) * 1993-04-27 2000-10-11 Nec Corporation Verfahren zur Herstellung einer optische Halbleitervorrichtung
JP3271475B2 (ja) * 1994-08-01 2002-04-02 株式会社デンソー 電気素子の接合材料および接合方法
FR2729878A1 (fr) * 1995-02-01 1996-08-02 Alcatel Nv Dispositif comprenant des plots de soudage formes sur un substrat et methode de fabrication de tels plots de soudage
US5759623A (en) * 1995-09-14 1998-06-02 Universite De Montreal Method for producing a high adhesion thin film of diamond on a Fe-based substrate
DE19730118B4 (de) 1997-07-14 2006-01-12 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung
US5990560A (en) * 1997-10-22 1999-11-23 Lucent Technologies Inc. Method and compositions for achieving a kinetically controlled solder bond
SE512906C2 (sv) * 1998-10-02 2000-06-05 Ericsson Telefon Ab L M Förfarande vid lödning av ett halvledarchip samt RF-power transistor för genomförande därav
CN1104328C (zh) * 1999-04-08 2003-04-02 孟庆连 半连续周期式生产金属复合带卷的方法
JP5031136B2 (ja) * 2000-03-01 2012-09-19 浜松ホトニクス株式会社 半導体レーザ装置
US6902098B2 (en) * 2001-04-23 2005-06-07 Shipley Company, L.L.C. Solder pads and method of making a solder pad
CA2365749A1 (en) * 2001-12-20 2003-06-20 The Governors Of The University Of Alberta An electrodeposition process and a layered composite material produced thereby
JP3989254B2 (ja) * 2002-01-25 2007-10-10 日本碍子株式会社 異種材料接合体及びその製造方法
JP3949459B2 (ja) * 2002-01-25 2007-07-25 日本碍子株式会社 異種材料の接合体及びその製造方法
EP1563538A1 (de) * 2002-11-06 2005-08-17 Koninklijke Philips Electronics N.V. Vorrichtung mit schaltungselementen, die mittels einer bondhöckerstruktur miteinander verbunden sind
US7247514B2 (en) * 2003-04-11 2007-07-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same
JP4014549B2 (ja) * 2003-09-18 2007-11-28 富士電機システムズ株式会社 ヒートシンク及びその製造方法
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
JP4814503B2 (ja) * 2004-09-14 2011-11-16 スタンレー電気株式会社 半導体素子とその製造方法、及び電子部品ユニット
CN100389371C (zh) * 2004-09-16 2008-05-21 中芯国际集成电路制造(上海)有限公司 具有低待机电流的调压器用器件和方法
DE102005029246B4 (de) * 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
US7500793B2 (en) * 2005-05-31 2009-03-10 Greene, Tweed Of Delaware, Inc. High-pressure/high-temperature seals between glass fibers and metals, downhole optical feedthroughs containing the same, and methods of preparing such seals
JP5120653B2 (ja) * 2006-04-17 2013-01-16 Ｄｏｗａエレクトロニクス株式会社 半田層及びそれを用いたデバイス接合用基板並びに該デバイス接合用基板の製造方法
US8643195B2 (en) * 2006-06-30 2014-02-04 Cree, Inc. Nickel tin bonding system for semiconductor wafers and devices
US7910945B2 (en) * 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US7855459B2 (en) * 2006-09-22 2010-12-21 Cree, Inc. Modified gold-tin system with increased melting temperature for wafer bonding
JP5526336B2 (ja) * 2007-02-27 2014-06-18 Ｄｏｗａエレクトロニクス株式会社 半田層及びそれを用いたデバイス接合用基板並びにその製造方法
US8293587B2 (en) 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
US8377797B1 (en) * 2009-07-28 2013-02-19 Science Research Laboratory, Inc. Method for bonding of semiconductor component to a substrate
US8240545B1 (en) 2011-08-11 2012-08-14 Western Digital (Fremont), Llc Methods for minimizing component shift during soldering
CN102560371A (zh) * 2011-12-31 2012-07-11 广东风华高新科技股份有限公司 一种金锡合金薄膜制备工艺
DE102012216546B4 (de) * 2012-09-17 2023-01-19 Infineon Technologies Ag Verfahren zum verlöten eines halbleiterchips mit einem träger
CN103264202B (zh) * 2012-12-27 2016-12-28 中国电子科技集团公司第四十一研究所 一种钎焊层预淀积方法
CN103227161B (zh) * 2013-05-15 2016-08-17 中国电子科技集团公司第四十三研究所 一种电子产品用焊接基片及其制备方法
DE102013214575B3 (de) * 2013-07-25 2014-09-18 Siemens Aktiengesellschaft Halbleiterelement mit Lötstopplage und Verfahren zu seiner Erzeugung sowie Strahlungsdetektor und medizintechnisches Gerät mit einem solchen Strahlungsdetektor
US9070387B1 (en) 2013-08-23 2015-06-30 Western Digital Technologies, Inc. Integrated heat-assisted magnetic recording head/laser assembly
US9042048B1 (en) 2014-09-30 2015-05-26 Western Digital (Fremont), Llc Laser-ignited reactive HAMR bonding
US9257138B1 (en) 2014-10-28 2016-02-09 Western Digital (Fremont), Llc Slider assembly and method of manufacturing same
RU2691152C1 (ru) * 2018-09-13 2019-06-11 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") Способ пайки лазерных диодов
CN115216770B (zh) * 2022-06-27 2023-08-22 佛山华智新材料有限公司 一种金刚石/铜复合材料表面金属涂层的制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3006069A (en) * 1957-05-23 1961-10-31 Rca Corp Method of sealing a metal member to a ceramic member
US3181935A (en) * 1960-03-21 1965-05-04 Texas Instruments Inc Low-melting point materials and method of their manufacture
US3141226A (en) * 1961-09-27 1964-07-21 Hughes Aircraft Co Semiconductor electrode attachment
JPS5837713B2 (ja) * 1978-12-01 1983-08-18 富士通株式会社 半導体レ−ザ−装置の製造方法
US4772935A (en) * 1984-12-19 1988-09-20 Fairchild Semiconductor Corporation Die bonding process
US4875617A (en) * 1987-01-20 1989-10-24 Citowsky Elya L Gold-tin eutectic lead bonding method and structure
NL8700967A (nl) * 1987-04-24 1988-11-16 Drukker Int Bv Werkwijze voor het vervaardigen van een onderdeel met op tenminste een oppervlak daarvan een soldeermateriaalbekleding, alsmede aldus vervaardigd onderdeel.
GB2221570B (en) * 1988-08-04 1992-02-12 Stc Plc Bonding a semiconductor to a substrate
US4922322A (en) * 1989-02-09 1990-05-01 National Semiconductor Corporation Bump structure for reflow bonding of IC devices
US5027997A (en) * 1990-04-05 1991-07-02 Hughes Aircraft Company Silicon chip metallization system

Also Published As

Publication number Publication date
JPH0669608A (ja) 1994-03-11
US5197654A (en) 1993-03-30
EP0542475A1 (de) 1993-05-19
DE69217617D1 (de) 1997-04-03
CA2080931C (en) 1994-08-23
HK118597A (en) 1997-09-05
SG43759A1 (en) 1997-11-14
EP0542475B1 (de) 1997-02-26
CA2080931A1 (en) 1993-05-16
JPH0777280B2 (ja) 1995-08-16

Similar Documents

Publication Publication Date Title
DE69217617T2 (de) Verbindungsverfahren unter Verwendung eines aus mehrfach abwechselnden Gold- und Zinnschichten bestehenden Lotes
DE3789172T2 (de) Verfahren zum Montieren eines Silizium-Würfels.
DE4110373C2 (de) Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben
DE60037057T2 (de) Halbleiterelement und Herstellungsverfahren dafür
DE68905267T2 (de) Halbleiteranordnung von metallhoecker-typ und verfahren zu deren herstellung.
DE102006011232B4 (de) Substrat zum Montieren eines elektronischen Bauteils sowie elektronisches Bauteil
EP1883962B1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
EP0186829A2 (de) Verfahren und Verbindungswerkstoff zum metallischen Verbinden von Bauteilen
DE102005029246A1 (de) Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
DE3915590C2 (de) Zwischenhalterung für Halbleiterlaser-Elemente
DE3413885C2 (de)
DE68918972T2 (de) Montage einer Halbleiteranordnung.
DE4016384A1 (de) Elektronische schaltungseinrichtung
EP0888642B1 (de) Halbleitervorrichtung
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE102008011265A1 (de) Lötschicht und Substrat zum Bonden von Vorrichtungen, das diese verwendet, und Verfahren zum Herstellen eines solchen Substrats
DE102020103983A1 (de) Wärmesenkenplatte
DE102019120872A1 (de) Löten eines Leiters an eine Aluminiumschicht
DE3830131C2 (de)
DE3523808C2 (de)
DE102014116030A1 (de) Verfahren zur Herstellung einer Verbindung und Anordnung für eine Chipzusammenstellung mit Direktverbindung
EP0009131B1 (de) Verfahren zur in situ Änderung der Zusammensetzungen von Lötlegierungen
DE10226724B4 (de) Laserkristall mit einer Kühlstruktur, Verfahren zum Herstellen eines Laserkristalls mit einer Kühlstruktur sowie Verwendung eines solchen Laserkristalls
DE102021124877A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum herstellen einer schichtstruktur und verfahren zum herstellen eines chipgehäuses
DE102020130638A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee