WO2002071489A1 - Image sensor and production method therefore - Google Patents

Image sensor and production method therefore Download PDF

Info

Publication number
WO2002071489A1
WO2002071489A1 PCT/JP2002/001919 JP0201919W WO02071489A1 WO 2002071489 A1 WO2002071489 A1 WO 2002071489A1 JP 0201919 W JP0201919 W JP 0201919W WO 02071489 A1 WO02071489 A1 WO 02071489A1
Authority
WO
WIPO (PCT)
Prior art keywords
image sensor
substrate
thin film
sensor element
bumps
Prior art date
Application number
PCT/JP2002/001919
Other languages
English (en)
French (fr)
Inventor
Yoshikatsu Kuroda
Tadayuki Takahashi
Original Assignee
Mitsubishi Heavy Industries, Ltd.
Japan As Represented By The Director-General Of The Institute Of Space And Astronautical Science, A Japanese Government Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries, Ltd., Japan As Represented By The Director-General Of The Institute Of Space And Astronautical Science, A Japanese Government Agency filed Critical Mitsubishi Heavy Industries, Ltd.
Priority to EP02701675A priority Critical patent/EP1365453A4/en
Publication of WO2002071489A1 publication Critical patent/WO2002071489A1/ja
Priority to US10/318,122 priority patent/US20030116816A1/en
Priority to US10/871,029 priority patent/US7041981B2/en
Priority to US11/073,730 priority patent/US6992297B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Definitions

  • the present invention relates to an image sensor for detecting radiation and a method for manufacturing the same.
  • Image sensors that detect radiation such as hard X-rays or V-rays and generate image information are used in various technical fields.For example, by detecting a radiation field from a certain celestial body, the physical It is possible to know the target situation and spatial structure, and it is also possible to obtain a tomographic image of the human body by irradiating the human body with X-rays and examining the transmitted waves. In addition to this, there are various other fields, such as the nuclear power field (solidification inspection of radiation waste and radiation monitoring equipment, etc.), non-destructive inspection field (semiconductor inspection equipment, etc.), resource exploration field (underground resource exploration, etc.) It is used in the field.
  • the nuclear power field solidification inspection of radiation waste and radiation monitoring equipment, etc.
  • non-destructive inspection field semiconductor inspection equipment, etc.
  • resource exploration field underground resource exploration, etc. It is used in the field.
  • the image sensor conventionally used in each of these fields has, for example, the following configuration.
  • FIG. 1A is a diagram showing a typical example of a conventional image sensor 80
  • FIG. 1B is a diagram showing a cross-sectional view taken along the line BB of FIG. 1A.
  • the image sensor 80 is the same as a detection element (Si element or Ge element) 81 that detects an incident radiation and generates an electric signal, and the same as the detection element 81. It has an amplification IC 84 arranged on a plane and amplifying electric signals.In the image sensor 80, the wiring drawn from the detection element 81 is amplified by a wire bonding 83. I c Connected to 8 4.
  • the number of detection elements of the image sensor 8 1 It is difficult to drastically increase the amount of water. This is because it is technically difficult to bring out more signal lines to the area around the detection element 81 by wire bonding.
  • the image sensor using the Si element can detect only low-energy X-rays of several KeV to a few + KeV, and satisfies the sensitivity required in practical use.
  • Hana d Hana d
  • the present invention has been made in view of the above circumstances. Therefore, even when a large number of sensor elements are provided, each sensor element and the amplification I It is an object of the present invention to provide a high-sensitivity image sensor capable of easily making an electrical connection and a method of manufacturing the image sensor.
  • the present invention has taken the following measures in order to achieve the above object.
  • a sensor element array in which a plurality of sensor elements are arranged in a two-dimensional matrix, and the sensor element array is stacked, and any one of the plurality of sensor elements is provided.
  • An IC substrate provided with a plurality of ICs for amplifying an electrical signal based on radiation incident on the sensor element array, and an electrode of each of the sensor elements provided between the sensor element array and the IC substrate And a connection layer for electrically connecting the electrodes of the respective ICs.
  • connection layer is formed at a plurality of stud bumps formed on the electrodes of each of the ICs, and at a tip of each of the stud bumps. And a plurality of thin film layers electrically connected to the electrodes of each of the sensor elements.
  • each of the stud bumps is made of gold and each of the thin film layers is made of an indica.
  • connection layer has an insulating layer for burying each of the stud bumps and each of the thin film layers.
  • connection layer is formed at a plurality of multilayer bumps in which at least two-stage stud bumps are laminated on the electrodes of the ICs, and is formed at the tip of the multilayer bumps. It has a plurality of thin film layers that are connected to each other.
  • each of the multilayer bumps is made of gold, and each of the thin film layers is made of indium oxide.
  • connection layer has an insulating layer for burying each of the multilayer bumps and each of the thin film layers.
  • An eighth aspect of the present invention is the device according to the first aspect, wherein the sensor element is a CdTe element.
  • the start bump is made of gold
  • the thin film layer is made of indium. It is power.
  • FIG. 1A and 1B are diagrams for explaining a conventional image sensor.
  • FIGS. 2A and 2B are diagrams for explaining a schematic configuration diagram of the image sensor 10.
  • 3A, 3B, and 3C are cross-sectional views of the image sensor 10 shown in FIG. 2A along A_A.
  • FIG. 4A and 4B are diagrams for explaining a schematic configuration of an IC substrate 15 provided in the image sensor 10.
  • FIG. 4A and 4B are diagrams for explaining a schematic configuration of an IC substrate 15 provided in the image sensor 10.
  • FIG. 4A and 4B are diagrams for explaining a schematic configuration of an IC substrate 15 provided in the image sensor 10.
  • FIG. 5 is a flowchart showing an outline of a method of manufacturing the image sensor 10.
  • FIG. 6 is a conceptual diagram for explaining the I11 transfer in step S2.
  • FIG. 7 is a diagram schematically showing the In layer 13 formed at the tip of the Au status bump 13 formed in the step S2.
  • FIG. 8 is a flowchart showing a specific example of a method for manufacturing the image sensor 10.
  • the image sensor 10 amplifies a sensor element array in which a plurality of sensor elements made of CdTe (cadmium telluride) are arranged in a two-dimensional matrix. It is mounted on an IC board on which an IC is mounted by a stud bump method described later, which is referred to as “brick chip mounting” (hereinafter referred to as “FC mounting”).
  • FC mounting a stud bump method described later
  • FIGS. 2A and 2B are diagrams for explaining a schematic configuration diagram of the image sensor 10.
  • Figure 2A shows the top view of the image sensor 10
  • FIG. 2B is an enlarged view of the circle in FIG. 2A.
  • FIG. 3A is a cross-sectional view taken along line AA of the image sensor 10 shown in FIG. 2A.
  • the sensor element array 11 is composed of a CdTe element 110, a first electrode 111, and a second electrode 112. Have 1 1 3
  • the CdTe element 110 is a compound semiconductor composed of Cd (cadmium) Te (tellurium).
  • the energy gap of the CdTe element 110 is about 1.47 eV at room temperature.
  • the first electrode 111 is arranged in a two-dimensional matrix on the radiation incident side of the CdTe element 110, for example, Pt or the like. Is formed.
  • the second electrode 1 12 is arranged on the electric signal output side of the C d Te element 110 so as to face the first electrode 111 with the C d Te element 110 interposed therebetween. It is formed of, for example, Pt.
  • a predetermined voltage for radiation detection is applied between the first electrode 11 1 and the second electrode 11 2.
  • the present sensor element array 11 includes a sensor element formed by sandwiching the CdTe element 110 between the first Pt electrode 111 and the second Pt electrode 112. It is arranged in a two-dimensional matrix.
  • a sensor element formed by sandwiching the CdTe element 110 between the first Pt electrode 111 and the second Pt electrode 112. It is arranged in a two-dimensional matrix.
  • the sensor element array 11 When radiation enters a depletion layer formed by applying a voltage between the first and second Pt electrodes, a large number of electrons and holes are generated along the track.
  • the sensor element array 11 By taking out the positive and negative charges as electric signals, the sensor element array 11 generates image information based on the incident radiation.
  • the active contact 113 is formed on the first and second electrodes, and the sensor element array 11 is mounted on the IC substrate 15 by a flip chip by the stud bump method described later. It is a pad to perform.
  • the electric signal detected by each sensor element is input to the IC via the active contact 113 via a later-described stump bump, and is subjected to predetermined signal processing such as amplification.
  • FIG. 3 is a diagram for explaining a schematic configuration of the IC substrate 15 provided in the image sensor 10.
  • FIG. 4A is a top view of the IC substrate 15, and
  • FIG. 4B is an enlarged view of a circle in FIG. 4A.
  • the IC substrate 15 has a flip chip package of each of a plurality of X-ray resistant ICs (not shown).
  • 150 (hereinafter referred to as “FC pad”) are arranged in a two-dimensional matrix. The position of the FC pad 150 corresponds to the position of the active contact 113 described above, and the FC mounting is executed with reference to both positions.
  • a state bump described later is formed on the FC node 150.
  • connection layer 13 provided between the image sensor 10 and the IC substrate 15 will be described with reference to FIGS. 3B and 3C.
  • FIGS. 3B and (c) are diagrams for explaining mounting of the image sensor 10 on the IC substrate 15 by FC.
  • FIG. 3B shows an enlarged view of a part of the connection layer 13 shown in FIG. 3A.
  • FIG. 3C shows an enlarged view of the vicinity of the state bump 130 shown in FIG. 3B.
  • connection layer 13 includes a stud bump 130, an indium layer 131 formed at the tip of the stud bump 130, and an insulating layer 1.
  • the state amplifier 130 is formed on the FC pad 150 on each IC substrate 15 and is made of gold or the like.
  • the stud bump 130 is formed by forming a protruding bump on the FC pad 150 by one step or by laminating two or more steps.
  • the state bump 130 plays a role of energizing the sensor element and the IC and absorbing a connection error in FC mounting described later. Therefore, it is preferable that the material be a relatively soft metal having good conductivity.
  • - Lee indium layer (I n layer) 1 3 1 is a thin film layer formed on the tip of the studs Dobanpu 1 3 0.
  • the indium layer 13 1 is formed into a tapered shape at a predetermined height in the manufacturing stage (see FIG.
  • the indium layer 13 1 plays a role of supplying electricity between the sensor element and the IC and providing a predetermined height required for FC mounting described later. Since the CdTe element is used in this embodiment, the material is preferably a solder material having a melting point of 100 ° C. or less, for example, indium. In addition, bismuth can be used.
  • the insulating layer 132 is a resin layer formed on the underfill, and is formed of, for example, an epoxy resin.
  • the insulating layer 132 plays a role of burying the sta- tioned pump 130 and the indium layer 131 to electrically insulate and reinforce each other.
  • the thermal stress generated by the difference in thermal expansion coefficient between the sensor element array 11 and the IC substrate 15 due to the insulating layer 13 2 can be reduced by the stud bump 13 0 and the indium layer 1. 3 Don't concentrate on 1.
  • the sensor element array 11 and the IC substrate 15 are mounted in a stacked manner by the connection layer 13, particularly the start amplifier 13 and the In layer 13 1).
  • the conventional image sensor is a so-called “two-dimensional mounting form” in which, for example, an IC and a sensor element arranged on the same plane are connected by bonding.
  • the sensor element array 11 and the IC substrate 15 are stacked by the state pump 130 and the In layer 131, thereby forming a “three-dimensional mounting form”.
  • the three-dimensional mounting image sensor since the IC connection is made from under each sensor element, even if the number of sensor elements further increases, signals can be easily extracted. It can be performed. As a result, it is possible to generate an image with a higher pixel count than before. In addition, it is possible to realize a miniaturized image sensor by the three-dimensional mounting.
  • FIG. 5 is a flowchart showing an outline of a method for manufacturing the image sensor 10.
  • an IC substrate 15 on which a plurality of ICs are arranged in a predetermined form is prepared, and a stud bump made of gold (hereinafter referred to as “A”) is formed on each of the flip chip pads 150. u is referred to as “stud bump”.)
  • the Au stud bumps may be formed in a plurality of stages as needed (ie, Au stud bumps are laminated).
  • Step S1 In is plated on a stainless steel plate or the like to form a transfer source for In transfer to the Au stud tip (Step S1).
  • step S2 In is transferred to the tip of the Au stud bump (step S2).
  • step S 2 transfer uses FC bonder. For example, it is executed as follows.
  • FIG. 6 is a conceptual diagram for explaining I11 transcription in step S2.
  • the IC board 15 with the Au start pump 13 provided on the head J of the FC bonder (not shown) is mounted on the IC board 15. Press it against the stainless substrate 16.
  • the pressing is performed under a predetermined head temperature control, a predetermined head speed, a predetermined weighting control, or the like, and may be repeated a plurality of times.
  • the head is pulled up under the specified head temperature control, the specified head speed, the specified load control, etc., so that the Au start bump 130 tip Complete I 11 transcription to
  • FIG. 7 is a diagram schematically showing the In layer 13 formed at the tip of the Au status bump 130 formed in the step S2.
  • the In layer 131 at the stage of step S2 has a tapered shape and a predetermined height. Also, the shape of the All-Stud Bumps 130 is not crushed as shown in FIG. 3C.
  • step S3 FC mounting of the sensor element array 11 on the IC substrate 15 is performed (step S3). That is, first, the In layer 13 1 formed in step S 2 is flattened. This means that extra pressure is applied to one point of the second electrode of the sensor element array 11. (In other words, to apply pressure evenly to each second electrode 112). After the flattening, the oxide film on the surface of each I11 layer 13 1 is destroyed and dissolved by pressing / heating with an FC bonder, The sensor element array 11 and the IC substrate 15 are FC-joined by joining the second electrode 112 to the second electrode 112. Since the gap between the second electrode 112 and the In layer 131 is reduced by the pressing, the oxidation between the In layer and the second electrode during heating can be prevented. (That is, the oxide film on the surface of the I11 layer 13 1 can be broken down and melted and joined to Pt on the electrode surface of the CdTe chip).
  • step S4 an insulating layer 132 is formed (step S4). That is, in step S3, the gap (FC gap) between the sensor element array 11 and the IC board 15 connected by FC is sealed with an underfill. Thereafter, the underfinole is heat-cured for a predetermined time to form an insulating layer 132.
  • the image sensor 10 can be formed.
  • FIG. 8 is a flowchart showing a specific example of a method for manufacturing the image sensor 10.
  • an IC substrate 15 on which a plurality of ICs are arranged in a predetermined form is prepared, and an Au stud bump made of gold is formed on each of the chip pads 150. (Step S 1).
  • step S1 is plated on the stainless steel plate at a thickness of 20 ⁇ in to form a transfer source for In transfer to the Au start bump tip (step S1 ′ ). Subsequently, I11 is transferred to the tip of the Au stud bump (step S2).
  • the transfer in step S2 is performed as follows using the FC bonder.
  • the IC substrate 15 with the Au status bumps 130 is set on the head side of the FC bonder.
  • the stainless substrate on which In is plated is set on the table side.
  • the table temperature is kept at, for example, 50 ° C. The head is lowered after each set, and the tip of each Au stud bump 130 is pressed twice against the In plating layer of the stainless steel substrate.
  • the first pressing was performed with a force tl pressure of 2.64 [Hgf], a pressurization time of 11.0 seconds, a head temperature of 250 ° C, and a head drop speed of 0.2 [ mm / s] and with the head temperature maintained, pull the head at a height of 5 mm at a pulling speed of 0 5 [mm / s]. Then, let it cool naturally for 40 seconds. Perform at 0.2 [mm / s] and raise the head at a height of 5 mm at a pulling speed of 0.08 [mm / s] while maintaining the head temperature. The above operation completes the transfer of I11 to the tip of the Au stud bump 130.
  • step S3 FC mounting of the sensor element array 11 on the IC substrate 15 is performed (step S3). That is, first, the flat jung of the In layer 131 formed in step S2 is performed. After the flat jung, the IC board 15 is set on the head side of the FC bonder, and the sensor element array 11 is set on the staple side. After positioning, pressurization is performed at 1000 [Hgf], head temperature is 1750 ° C, pressurization time is 10.0 seconds, and head descend speed is 0.08 [mm / s]. Then, press down on the Au contact 13 and the active contact 13 of the In layer 13. After the end of the pressing, the head position is maintained for 1.0 second while maintaining the head temperature at 175 ° C.
  • the head is pulled up at a lifting height of 5 mm at a lifting speed of 0.17 [mm / s].
  • the sensor element array 11 and the IC substrate 15 can be FC-joined.
  • the table temperature is kept at 80 ° C.
  • step S4 an insulating layer 132 is formed (step S4).
  • the heat retention temperature of the sensor element array 11 must not exceed 80 ° C. If the temperature exceeds 80 ° C, gelation of the epoxy resin is promoted, and as a result, the injectability deteriorates. This injection process takes about 3 minutes.
  • the heating temperature is 125 ° C and the heating time is 2 hours.
  • a heat curing treatment is performed to form the insulating layer 132.
  • the image sensor 10 can be formed.
  • the Au stud bump 130 (in some cases, a plurality of Au stud bumps 130) and a predetermined shape formed on the tip of the Au stud bump 130 are formed. It can be said that one of the features is the In layer 131, and the height of which is.
  • the sensor element array 11 in the FC junction can be obtained by increasing the height of the I 11 layer 13 1 to the height of the Au start pump 130 and increasing the height of the I 11 layer 13 1.
  • the pressing width when pressing the IC against the IC substrate 15 can be increased.
  • a height error between the bump connections generated in the FC junction is absorbed by the Au-stated pump 130. Therefore, according to the manufacturing method, it is possible to easily generate an image sensor having a high pixel count with a high yield.
  • the image sensor 10 uses a CdTe element, it is possible to provide an image sensor with higher performance than before.
  • the stud bump method has been described by taking the image sensor 10 using the CdTe element as an example.
  • the stud bump method uses image sensors other than CdTe, such as Si, Ge, CdZnTe or HgCdTe (telluride It can also be applied to the manufacture of image sensors using mercury force (dome) as the material of the sensor element.
  • the present invention is not limited to the above-described embodiment, and can be variously modified in an implementation stage without departing from the gist of the invention.
  • the embodiments may be combined as appropriate as much as possible. In such a case, the combined effects can be obtained, and the above-described embodiments include various stages of the invention.
  • Various inventions can be extracted by appropriately combining a plurality of disclosed components. For example, even if some constituent elements are deleted from all the constituent elements shown in the embodiment, the problems described in the column of the problem to be solved by the invention can be solved, and described in the column of the effects of the invention. If at least one of the effects can be obtained, a configuration from which this component is deleted can be extracted as an invention.
  • a high-sensitivity image sensor capable of easily establishing an electrical connection between each sensor element and the amplifier IC and its manufacture.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)

Description

明 細 書
ィ メ ージセンサ及びその製造方法
技術分野
本発明は、 放射線を検出するイ メ ージセ ンサ及びその製造 方法に関する。
背景技術
硬 X線或いは V線等の放射線を検出 し画像情報を発生する イ メ ージセンサは、 様々 な技術分野において利用 されている 例えば、 ある天体からの輻射場を検出する こ とで、 その天体 の物理的状況や空間的構造を知る こ と ができ、 また、 人体等 に X線を照射し、 その透過波を調べる こ と で、 当該人体等の 断層像を取得する こ と もでき る。 こ の他に も、 原子力分野 (放射線廃棄物のガラ ス固化検査や放射線モニタ装置等） 、 非破壊検査分野 （半導体検査装置等） 、 資源探査分野 （地中 の資源探査等） 等、 種々 の分野において利用 されている。
これらの各分野で従来使用されているィ メ ージセンサは、 例えば次の様な構成を有する。
図 1 Aは、 従来のイ メージセンサ 8 0 の典型例を示 した図 であ り 、 図 1 B は、 図 1 Aの B — B方向によ る断面図を示 し た図である。 各図に示すよ う に、 イ メ ージセンサ 8 0 は、 入 射した放射線を検出 して電気信号を発生する検出素子 （ S i 素子或いは G e 素子） 8 1 と、 当該検出素子 8 1 と同一平面 に配置され電気信号を増幅する増幅 I C 8 4 と を有している , また、 イ メ ージセンサ 8 0 において、 検出素子 8 1 から引き 出 される配線は、 ワイヤボンディ ング 8 3 によっ て増幅 I C 8 4 へと接続されている。
一般的に、 こ の様な検出素子と増幅 I C と を同一平面内に 配置 しワ イ ヤボンディ ングによ って検出素子と増幅 I C と を 接続する構造では、 イ メ ージセンサの検出素子 8 1数を飛躍 的に增カ卩させる こ と は困難である。 ワイ ヤボンディ ングによ つて検出素子 8 1 の周辺領域にさ らに多く の信号線を引き出 すこ と は、 技術的に困難だからである。
また、 S i 素子を採用 したイ メ ージセンサは、 数 K e V乃 至数 + K e Vまでの低エネルギーの X線しか検知する こ と が できず、 実用において要求される感度を満足する ものではな レヽ D
また、 近年の可視光センサ技術は、 C C Dに代表される よ う に、 信号雑音比が非常に良い状況で、 主に二次元の情報を ゆっ く り と読み出すこ と に特化されつつある。 しかし、 可視 光領域外のフォ ト ン （光子） では、 環境雑音が高かった り 信 号が微弱だった り するため、 可視光を検出する場合と 比較に な ら ないほど高速化や低雑音化が要求される。 そのため、 微 細な画素一つ一つに読み出 し回路を接続し、 高速の並列読み 出 しが可能なシステムを開発する こ と が必要である。
さ らに、 軟 X線よ り さ らに短波長である硬 X線や γ 線に対 しては、 シリ コ ンは透明になる こ とが知られてレ、る。 従って 大き な阻止能を得るためには、 C d T e 等の新しい半導体の 開発が急務である。
本発明は、 上記事情に鑑みてなされたも ので、 センサ素子 を多く 有する場合であっても、 各センサ素子と増幅 I と の 電気的接続を容易に と る こ とができ る高感度のィ メ ージセン サ及びその製造方法を提供する こ と を 目的と している。
発明の開示
本発明は、 上記目 的を達成するため、 以下に述べる手段を 講じた。
本発明の第 1 の視点は、 複数のセンサ素子が二次元マ ト リ ック ス状に配列されたセンサ素子ア レイ と 、 前記センサ素子 ア レイ を積層 し、 前記複数のセンサ素子のいずれかに入射し た放射線に基づ く 電気信号を増幅するための複数の I Cが設 け られた I C基板と 、 前記センサ素子ア レイ と前記 I C基板 との間に設け られ、 前記各センサ素子の電極と前記各 I Cの 電極と を電気的に接続する接続層 と を具備するィ メージセン サである。
本発明の第 2 の視点は、 第 1 の視点に係る装置において、 前記接続層は、 前記各 I Cの電極上に形成された複数のスタ ッ ドバンプ と 、 前記各スタ ッ ドバンプの先端に形成され、 前 記各センサ素子の電極と電気的に接続された複数の薄膜層 と を有する ものである。
本発明の第 3 の視点は、 第 2 の視点に係る装置において、 前記各ス タ ッ ドバンプは金からな り 、 前記各薄膜層はイ ンジ ゥムカゝらなる ものである。
本発明の第 4 の視点は、 第 2 の視点に係る装置において、 前記接続層は、 前記各スタ ッ ドバンプ及び前記各薄膜層を埋 没させる絶縁層を有する ものである。
本発明の第 5 の視点は、 第 1 の視点に係る装置において、 前記接続層は、 前記各 I C の電極上に少なく と も二段のス タ ッ ドバンプが積層形成された複数の多層バンプと、 前記多層 バンプの先端に形成され、 前記各センサ素子の電極と電気的 に接続される複数の薄膜層 と を有する も のである。
本発明の第 6 の視点は、 第 5 の視点に係る装置において、 前記各多層バンプは金からな り 、 前記各薄膜層はイ ンジウム カ ら なる も のである。
本発明の第 7 の視点は、 第 5 の視点に係る装置において、 前記接続層は、 前記各多層バンプ及び前記各薄膜層を埋没さ せる絶縁層を有する ものである。
本発明の第 8 の視点は、 第 1 の視点に係る装置において、 前記センサ素子は C d T e 素子である ものである。
本発明の第 9 の視点は、 第 1 の基板に設け られた所定数の I C チ ッ プの各電極パ ッ ドにス タ ツ ドバンプを形成する ステ ップと、 第 2 の基板にイ ンジウムをメ ツキするステップと、 前記第 2 の基板にメ ツキされたイ ンジウムを前記各ス タ ツ ド バンプの先端に転写して複数の薄膜層を形成する ステ ップと 前記各薄膜層 とセンサ素子の電極と を接続する こ とで、 複数 のセ ンサ素子が二次元マ ト リ ッ ク ス状に配列されたセ ンサ素 子ア レイ を前記第 1 の基板の各 I Cにフ ィ リ ップチップ実装 するステ ップと、 前記第 1 の基板と前記センサ素子ア レイ と の間に絶縁樹脂を注入し硬化させるステ ップと を具備するィ メ ージセンサ製造方法である。
本発明の第 1 0 の視点は、 第 9 の視点に係る方法において 前記スタ ツ ドバンプは金からな り 、 前記薄膜層はインジウム 力 らなる ものである。
このよ う な構成によれば、 センサ素子を多く 有する場合で あっても、 各センサ素子と增幅 I C と の電気的接続を容易に と る こ と ができ る高感度のィ メ ージセンサ及びその製造方法 を提供する こ と ができ る。
図面の簡単な説明
図 1 A、 I B は、 従来のイ メ ージセンサを説明するための 図である。
図 2 A、 2 B は、 イ メ ージセンサ 1 0 の概略構成図を説明 するための図である。
図 3 A、 3 B、 3 Cは、 図 2 Aに示したイ メ ージセンサ 1 0 の A _ Aに沿った断面図である。
図 4 A、 4 B は、 イ メ ージセンサ 1 0 が具備する I C基板 1 5 の概略構成を説明するための図である。
図 5 は、 イ メ ージセンサ 1 0 の製造方法の概略を示したフ ローチャー トである。
図 6 は、 ステ ップ S 2 における I 11転写を説明するための 概念図である。
図 7 は、 当該ステ ップ S 2 の工程において形成された A u スタ ツ ドバンプ 1 3 0先端に形成された I n層 1 3 1 を模式 的に示した図である。
図 8 は、 イ メ ージセンサ 1 0 の製造方法の具体例を示 した フローチヤ一 トである。
発明を実施するための最良の形態
以下、 本発明の実施形態を図面に従って説明する。 なお、 以下の説明において、 略同一の機能及び構成を有する構成要 素については、 同一符号を付し、 重複説明は必要な場合にの み行 う。
本実施形態に係るイ メージセンサ 1 0 は、 C d T e (テル ル化カ ドミ ゥム） からなる複数のセンサ素子を二次元マ ト リ ック ス状に配列 したセンサ素子ア レイ を、 増幅 I Cを実装す る I C基板に、 後述するスタ ッ ドバンプ法によってブイ リ ツ プチップ実装 （以下、 「 F C実装」 と称する。 ） したも ので ある。 まず、 センサ素子ア レイ と I C基板と の概略構成を、 図 1 乃至図 3 を参照 しなが ら説明する。
図 2 A、 B は、 イ メ ージセンサ 1 0 の概略構成図を説明す るための図である。 図 2 Aは、 イ メ ージセンサ 1 0 の上面図
(及びセンサ素子ア レイ 1 1 の上面図） である。 図 2 B は、 図 2 Aの丸内の拡大図である。
図 3 Aは、 図 2 Aに示したイ メ ージセンサ 1 0 の A— Aに 沿った断面図である。
図 2 A、 図 3 Aに示すよ う に、 センサ素子ア レイ 1 1 は、 C d T e 素子 1 1 0 、 第 1 の電極 1 1 1 、 第 2 の電極 1 1 2 アク ティ ブコ ンタク ト 1 1 3 を有してレヽる。
C d T e 素子 1 1 0 は、 C d (カ ド ミ ウ ム） T e (テル ル） から成る化合物半導体である。 この C d T e 素子 1 1 0 のエネルギーギャ ップは、 室温下で 1 . 4 7 e V程度と なつ てレヽる。
第 1 の電極 1 1 1 は、 C d T e 素子 1 1 0 の放射線入射側 に二次元マ ト リ ック ス状に配列されてお り 、 例えば P t 等で 形成されている。 第 2 の電極 1 1 2 は、 C d T e 素子 1 1 0 を挟んで第 1 の電極 1 1 1 と対向 して C d T e 素子 1 1 0 の 電気信号取 り 出 し側に配列されてお り 、 例えば P t 等で形成 されている。 第 1 の電極 1 1 1 と第 2 の電極 1 1 2 と の間に は、 放射線検出のための所定の電圧が印可される。
すなわち、 本センサ素子ア レイ 1 1 は、 C d T e 素子 1 1 0 を第 1 の P t 電極 1 1 1 と第 2 の P t 電極 1 1 2 と で挟ん で形成されるセンサ素子を、 二次元マ ト リ ッ ク ス状に配列し てなる ものである。 各第 1 及び第 2 の P t 電極間に電圧をか けて形成された空乏層に放射線が入射する と 、 その飛跡に沿 つて電子と正孔とが多数生成される。 この正負の電荷を電気 信号と して取り 出すこ とで、 センサ素子ア レイ 1 1 は、 入射 した放射線に基づく 画像情報を発生する。
アクティ ブコ ンタ ク ト 1 1 3 は、 第 1 及び第 2 の電極に形 成されてお り 、 後述する ス タ ッ ドバンプ法によって、 センサ 素子ア レイ 1 1 を I C基板 1 5 にフィ リ ップチップ実装する ためのパッ ドである。 各センサ素子が検出 した電気信号は、 当該アクティ ブコ ンタ ク ト 1 1 3 力 ら後述するスタ ツ ドバン プを介 して I C に入力 され、 増幅等の所定の信号処理を受け る。
図 3 は、 イ メ ージセンサ 1 0 が具備する I C基板 1 5 の概 略構成を説明するための図である。 図 4 Aは、 I C基板 1 5 の上面図であ り 、 図 4 B は、 図 4 Aの丸内の拡大図である。
図 4 Aに示すよ う に、 I C基板 1 5 には、 図示 していない 複数の耐 X線 I Cのそれぞれが有する フィ リ ップチップパッ ド 1 5 0 カ （以下、 「 F Cパッ ド」 と称する。 ） 二次元マ ト リ ックス状に配列されている。 当該 F Cパッ ド 1 5 0 の位置 は、 上述したアクティ ブコ ンタ ク ト 1 1 3 の位置と対応 して お り 、 F C実装は双方の位置を基準と して実行される。 また F Cノ ッ ド 1 5 0上には、 後述するス タ ツ ドバンプが形成さ れる。
次に、 イ メ ージセンサ 1 0 と I C基板 1 5 と の間に設け ら れる接続層 1 3 について、 図 3 B、 ( c ) を参照 しなが ら説 明する。
図 3 B、 . ( c ) は、 イ メ ージセンサ 1 0 を I C基板 1 5 へ F C実装を説明するための図である。 図 3 B は、 図 3 Aに示 した接続層 1 3 の一部の拡大図を示している。 図 3 Cは、 図 3 B に示 したス タ ツ ドバンプ 1 3 0近傍の拡大図を示 してレ、 る。
図 3 B、 ( c ) に示すよ う に、 接続層 1 3 は、 スタ ッ ドバ ンプ 1 3 0 、 当該スタ ツ ドバンプ 1 3 0 の先端に形成された イ ンジウム層 1 3 1 、 絶縁層 1 3 2 を有してレヽる。
スタ ツ ドノ ンプ 1 3 0 は、 各 I C基板 1 5 上の F Cパッ ド 1 5 0上に形成されてお り 、 金等からなる。 当該スタ ッ ドバ ンプ 1 3 0 は、 F Cパッ ド 1 5 0 上に突出形状バンプを一段 形成或いは二段以上積層形成したものである。 このスタ ツ ド バンプ 1 3 0 は、 センサ素子と I C と の間の通電と、 後述す る F C実装における接続誤差を吸収する役割を果たす。 従つ て、 その材料は、 伝導性が良く 比較的柔らかい金属である こ と が好ま しい。 - イ ンジウム層 （ I n層） 1 3 1 は、 スタ ッ ドバンプ 1 3 0 の先端に形成される薄膜層である。 当該イ ンジウム層 1 3 1 は、 製造段階では所定の高さで先細り 形状に形成され （図 7 参照） 、 F C実装において第 2 の電極のアク ティ ブコ ンタ ク ト 1 1 3 に圧接され、 図 3 Cに示す形状と なる。 イ ンジウム 層 1 3 1 は、 センサ素子と I C と の間の通電と、 後述する F C実装において必要と される所定の高さ を提供する役割を果 たす。 その材料と しては、 本実施形態では C d T e 素子を使 用 している こ と 力 ら、 融点が 1 0 0 °C以下の半田材料である こ と が好ま しく 、 例えばイ ンジウムの他にビス マス等も使用 でき る。
絶縁層 1 3 2 は、 アンダーフィ ルに形成される樹脂層であ り 、 例えばエポキシ樹脂等によって形成される。 絶縁層 1 3 2 は、 ス タ ツ ド ノ ンプ 1 3 0及ぴイ ンジウム層 1 3 1 を埋没 させ相互に電気的に絶縁し補強する役割を果たす。 当該絶縁 層 1 3 2 によ り 、 センサ素子ア レイ 1 1 と I C基板 1 5 と の 熱膨張係数の差によ り 発生する熱応力は、 スタ ッ ドバ ンプ 1 3 0及ぴイ ンジウム層 1 3 1 に集中 しない。
上記イ メ ージセンサ 1 0 においては、 接続層 1 3 、 特にス タ ツ ド ノ ンプ 1 3 0及ぴ I n層 1 3 1 ) によってセンサ素子 ア レイ 1 1 と I C基板 1 5 とが積層的実装されている こ とが 特徴の一つである と言える。 すなわち、 従来のイ メージセ ン サは、 例えば同一平面に配置された I C とセ ンサ素子と をヮ ィャボンディ ングによ って接続する、 いわば 「二次元的実装 形態」 であった。 これに対し、 本イ メ ージセンサ 1 0 では、 スタ ツ ドノくンプ 1 3 0及び I n層 1 3 1 によ ってセンサ素子 ア レ イ 1 1 と I C基板 1 5 と が積層 した 「三次元的実装形 態」 となっている。
当該三次元的実装によ るイ メ ージセンサによれば、 各セン サ素子の下から I C接続をと つているので、 センサ素子数が さ ら に増えた場合であっても容易に信号引き 出 しを行 う こ と ができ る。 その結果、 従来に比してさ らに高画素数の画像を 生成する こ と ができ る。 また、 当該三次元的実装によ り 、 小 型化されたィ メ ージセンサも実現する こ とが可能である。
(ィ メージセ ンサの製造方法）
次に、 イ メ ージセンサ 1 0 の製造方法の概略について、 図 5 を参照 しなが ら説明する。
図 5 は、 イ メ ージセンサ 1 0 の製造方法の概略を示 したフ ロ ーチャー ト である。 図 5 において、 まず複数の I Cが所定 の形態にて配列された I C基板 1 5 を準備 し、 各フィ リ ップ チップパッ ド 1 5 0 上に金を素材とするスタ ッ ドバンプ （以 下 「 A u ス タ ッ ドバンプ」 と称する。 ) を成形する （ステ ツ プ S 1 ) 。 当該 A u スタ ッ ドバンプは、 必要に応 じて複数段 形成 （すなわち、 A u スタ ッ ドバンプの積層形成） する場合 ある。
その一方で、 ス テ ン レス板等に I n をメ ツキ し、 A u スタ ッ ドバンプ先端への I n転写のための転写元を形成する （ス テ ツプ S 1 ) 。
続いて、 A u スタ ッ ドバ ンプの先端へ I n を転写する （ス テ ツプ S 2 ) 。 このステップ S 2 の転写は、 F Cボンダを利 用 して例えば次の様に して実行される。
図 6 は、 ステ ップ S 2 における I 11転写を説明する ための 概念図である。 図 6 に示すよ う に、 図示していない F Cボン ダのへ ッ ド彻 Jに設け られた A u スタ ツ ドノ ンプ 1 3 0付き 1 5 I C基板 1 5 を、 I nがメ ツキされたス テ ン レス基板 1 6 に押 しつける。 当該押 しつけは、 所定のヘッ ド温度制御、 所 定のヘッ ド速度、 所定の加重制御等の下に実行され、 また、 複数回繰り 返す場合も ある。 所定の押 しつけ時間の後、 所定 のへッ ド温度制御、 所定のヘッ ド速度、 所定の加重制御等の 下にへッ ド引き上げを行う こ と で、 A uス タ ツ ドバンプ 1 3 0先端への I 11転写を完了する。
図 7 は、 当該ステ ップ S 2 の工程において形成された A u スタ ツ ドバ ンプ 1 3 0先端に形成された I n層 1 3 1 を模式 的に示した図である。 図 7 に示すよ う に、 ス テ ッ プ S 2 の段 階における I n層 1 3 1 は、 先細 り の形状と所定の高さ を有 している。 また、 A ll スタ ッ ドバンプ 1 3 0 の形状も図 3 C に示したよ う に潰れてはいない。
続いて、 セ ンサ素子ア レイ 1 1 の I C基板 1 5 への F C実 装を実行する （ステ ッ プ S 3 ) 。 すなわち、 まずス テ ッ プ S 2 において形成された I n層 1 3 1 のフラ ッ トニングを行う これは、 セ ンサ素子ア レイ 1 1 の第 2 の電極の一点に余分な 圧力が加わる こ と を防止するため （換言すれば、 各第 2 の電 極 1 1 2 に均等に圧力を加える よ う にするため） である。 当 該フラ ッ ト ニングの後、 F Cボンダでの押 しつけ/加熱によ り 各 I 11層 1 3 1表面の酸化膜を破壊 溶解させ、 対応する 第 2 の電極 1 1 2 と接合させる こ と で、 セ ンサ素子ア レイ 1 1 と I C基板 1 5 と を F C接合する。 なお、 当該押 しつけよ り 第 2 の電極 1 1 2 と I n層 1 3 1 と の隙間はな く なるから 加熱時の I n層一第 2 の電極間の酸化を防止する こ と ができ る （すなわち、 I 11層 1 3 1 表面の酸化膜を破壌 Z溶融させ C d T e チ ッ プの電極表面の P t と接合させる こ と ができ る） 。
最後に、 絶縁層 1 3 2 を形成する （ステ ッ プ S 4 ) 。 すな わち、 ステ ップ S 3 の工程において F C接続されたセンサ素 子ア レイ 1 1 と I C基板 1 5 と の隙間 （ F Cギャ ップ） をァ ンダーフィ ルによ り 封止する。 その後、 当該アンダーフィノレ を所定時間加熱硬化 して絶縁層 1 3 2 を形成する。
以上の工程を経て、 イ メ ージセンサ 1 0 を形成する こ と が でき る。
(製造方法の具体例）
以下、 製造方法の具体例を図 8 を参照 しなが ら詳細に説明 する。
図 8 は、 イ メ ージセンサ 1 0 の製造方法の具体例を示 した フ ローチャー トである。 図 8 において、 まず複数の I Cが所 定の形態にて配列された I C基板 1 5 を準備し、 各フィ リ ッ プチップパ ッ ド 1 5 0上に金を素材とする A u ス タ ッ ドバン プを成形する （ステ ップ S 1 ) 。
その一方で、 ステ ン レス板に I 11 を厚さ 2 0 μ inでメ ツキ し、 A uス タ ツ ドバンプ先端への I n転写のための転写元を 形成する （ステ ップ S 1 ' ) 。 続いて、 A u スタ ッ ドバ ンプの先端へ I 11 を転写する （ス テ ツプ S 2 ) 。 このステップ S 2 の転写は、 F Cボンダを利 用 して次の様に して実行される。
すなわち、 F Cボンダのへッ ド側に A u スタ ツ ドバンプ 1 3 0付き I C基板 1 5 をセ ッ トする。 一方、 I nがメ ツキさ れたス テ ン レス基板をテーブル側にセ ッ トする。 この と き、 テーブル温度は、 例えば 5 0 °Cに保つ。 各セ ッ ト の後へッ ド を降下させ、 各 A u スタ ッ ドバンプ 1 3 0 の先端のステンレ ス基板の I n メ ツキ層への押しつけを二回実行する。 このと き、 第 1 回 目 の押 しつけを、 力 tl圧 2 . 6 4 [Hgf]、 加圧時間 1 1 . 0 秒、 ヘッ ド温度 2 5 0 °C、 ヘッ ド降下速度 0 . 2 [mm/s]にて行い、 へッ ド温度を維持したまま引 き上げ速度 0 5 [mm/s]にて高さ 5 mm でへッ ドを引 き上げる。 その後 4 0 秒間 自 然空冷させ、 第 2 回 目 の押 しつけを、 加圧 2 · 6 4 [Hgf]、 加圧時間 5 . 0 秒、 ヘッ ド温度 2 5 0 °C、 ヘッ ド降 下速度 0 . 2 [mm/s]にて行い、 へッ ド温度を維持したまま引 き上げ速度 0 . 0 8 [mm/s]にて高さ 5 mm でへッ ドを引 き上 げる。 以上の作業によ り 、 A u スタ ッ ドバンプ 1 3 0先端へ の I 11転写を完了する。
なお、 当該 I n転写において I n と ステ ン レス板と の相性 が悪い場合には、 ステ ン レス板の I n を A u スタ ッ ドバンプ に押 しつけ I n を加熱 Z溶解させる と、 効率よ く I n を A u スタ ツ ドバンプに転写する こ と ができ る。
続いて、 セ ンサ素子ア レイ 1 1 の I C基板 1 5 への F C実 装を実行する （ス テ ッ プ S 3 ) 。 すなわち、 まずステ ップ S 2 において形成された I n層 1 3 1 のフ ラ ッ ト ユングを行 う。 当該フ ラ ッ ト ユングの後、 F Cボンダのへッ ド側に I C基板 1 5 し、 テープル側にセ ンサ 素子ア レイ 1 1 をセ ッ トする。 位置決めを した後、 加圧 1 0 0 0 [Hgf]、 ヘッ ド温度 1 7 5 °C、 加圧時間 1 0 . 0秒、 へ ッ ド降下速度 0 . 0 8 [mm/s]にてヘッ ドを降下させ、 A u ス タ ツ ドノ ンプ 1 3 0及び I n層 1 3 1 のアクティ ブコ ンタク ト 1 1 3 への押 しつけを行 う。 当該押 しつけ終了後、 ヘッ ド 温度を 1 7 5 °Cに保ちなが らヘッ ド位置 1 . 0秒間を保持す る。 その後、 ヘッ ド温度を 1 7 5 °Cに保ちなが ら引き上げ速 度 0 . 1 7 [mm/s]にて引 き上げ高さ 5 mm でへッ ドを引 き上 げる こ と で、 センサ素子ア レイ 1 1 と I C基板 1 5 と を F C 接合する こ とができ る。 なお、 当該ステ ップ S 3 においては テーブル温度を 8 0 °Cに保たれている。
最後に、 絶縁層 1 3 2 を形成する （ステ ッ プ S 4 ) 。 まず ホッ トプレー ト上にてセンサ素子ア レイ 1 1 を 6 0 °C乃至 8 0 °C、 エポキシ樹脂を 2 5 °C乃至 4 0 °Cにて保温し、 当該ェ ポキシ樹脂をステ ップ S 3 の工程において形成された F Cギ ヤ ップに注入する。 この と き、 C d T e 力、らなるセンサ素子 に傷が付かないよ う に、 且つ F C接合部が外れないよ う 注意 を要する。 ま た、 セ ンサ素子ア レイ 1 1 の保温温度は、 8 0 °Cを超えなレヽょ う に しなければばらない。 8 0 °Cを越える と、 エポキシ樹脂のゲル化が促進 し、 その結果注入性が劣化 するからである。 こ の注入処理は、 およそ 3 分程度である。
当該注入処理後、 加熱温度を 1 2 5 °C、 加熱時間を 2 時間 と して、 加熱硬化処理を行 う こ と で、 絶縁層 1 3 2 を形成す る。
以上の工程を経て、 イ メ ージセンサ 1 0 を形成する こ とが でき る。
上記製造方法においては、 A u スタ ッ ドバ ンプ 1 3 0 (場 合によっては複数段の A u スタ ッ ドバンプ 1 3 0 ) と、 当該 A u スタ ツ ドバンプ 1 3 0 の先端に形成された所定の高さの I n層 1 3 1 と が特徴の一つである と言える。 すなわち、 A uス タ ツ ド ノくンプ 1 3 0 の高さ にカ卩えて I 11層 1 3 1 の分だ けさ らに高 く する こ と で、 F C接合においてセンサ素子ァ レ ィ 1 1 を I C基板 1 5 に圧接する と きの押 しつけ幅を稼ぐこ とができ る。 また、 F C接合において生じる各バンプ接続間 の高さの誤差は、 A u スタ ツ ド ノ ンプ 1 3 0 によって吸収さ れる。 従って、 当該製造方法によれば、 高い歩留ま り で容易 に高画素数のイ メ ージセンサを生成する こ と ができ る。
上記製造方法においては、 特に新たな製造装置を必要 して おらず、 既存の設備を応用する こ とでイ メ ージセンサ 1 0 を 製造する こ とが可能である。 従って、 従来と比較 して低コス トでイ メ ージセンサを提供する こ とができ る。
また、 イ メージセンサ 1 0 は、 C d T e 素子を使用 してい るか ら、 従来よ り も高性能なイ メ ージセンサを提供する こ と ができ る。
以上、 本発明を実施形態に基づき説明 したが、 本発明の思 想の範疇において、 当業者であれば、 各種の変更例及び修正 例に想到 し得る ものであ り 、 それら変形例及び修正例につい ても本発明の範囲に属する もの と了解される。 例えば以下に 示すよ う に、 その要旨を変更しない範囲で種々変形可能であ る。
上記実施形態においては、 C d T e 素子を使用 したィ メ ー ジセンサ 1 0 を例にスタ ッ ドバンプ法を説明 した。 しかしな が ら、 当該ス タ ッ ドバンプ法は C d T e 以外を使用 したィ メ ージセンサ、 例えば S i 、 G e 、 C d Z n T e 或レ、は H g C d T e (テルル化水銀力 ドミ ゥム） をセンサ素子の素材と し たィ メ ージセンサの製造においても適用可能である。
また、 本願発明は上記実施形態に限定される ものではなく 実施段階ではその趣旨を逸脱しない範囲で種々 に変形する こ とが可能である。 また、 各実施形態は可能な限り 適宜組み合 わせて実施 しても よ く 、 その場合組合わせた効果が得られる さ ら に、 上記実施形態には種々 の段階の発明が含まれてお り 開示される複数の構成要件における適宜な組合わせによ り 種々 の発明が抽出され得る。 例えば、 実施形態に示される全 構成要件から幾つかの構成要件が削除されても、 発明が解決 しょ う とする課題の欄で述べた課題が解決でき、 発明の効果 の欄で述べられている効果の少な く と も 1 つが得られる場合 には、 こ の構成要件が削除された構成が発明 と して抽出され 得る。
産業上の利用可能性
以上述べた構成によれば、 セ ンサ素子を多く 有する場合 であっても、 各センサ素子と増幅 I C と の電気的接続を容易 にと る こ と ができ る高感度のイ メ ージセンサ及びその製造方
° ¾ ^ ^ ? ¾ - 1ί ¾ ^ ¾
L\
6T610/Z0df/X3d 68M.0/Z0 OAV

Claims

請 求 の 範 囲
1 . 複数のセ ンサ素子が二次元マ ト リ ッ ク ス状に配列され たセンサ素子ァ レイ と、
前記セ ンサ素子ア レイ を積層 し、 前記複数のセ ンサ素子の いずれかに入射した放射線に基づく 電気信.号を増幅する ため の複数の I Cが設け られた I C基板と、
前記センサ素子ア レイ と前記 I C基板と の間に設け られ、 前記各セ ンサ素子の電極と前記各 I Cの電極と を電気的に接 続する接続層 と、
を具備するイ メージセンサ。
2 . 前記接続層は、 前記各 I C の電極上に形成された複数 のス タ ツ ドノ ンプと 、
前記各スタ ッ ドバンプの先端に形成され、 前記各センサ素 子の電極と電気的に接続された複数の薄膜層 と、
を有する請求項 1記載のィ メ ージセ ンサ。
3 . 前記各ス タ ッ ドバンプは金からな り 、 前記各薄膜層は ィ ンジゥムからなる請求項 2記載のィ メ ージセンサ。
4 . 前記接続層は、 前記各スタ ツ ドバンプ及び前記各薄膜 層を埋没させる絶縁層を有する請求項 2記載のイ メ ージセン サ。
5 . 前記接続層は、 前記各 I C の電極上に少な く と も二段 のス タ ッ ドバンプが積層形成された複数の多層バンプと、 前記多層バンプの先端に形成され、 前記各センサ素子の電 極と 電気的に接続される複数の薄膜層 と、
を有する請求項 1 記載のイ メ ージセンサ。
6 . 前記各多層バンプは金からな り 、 前記各薄膜層はイ ン ジゥムからなる請求項 5 記載のイ メ ージセンサ。
7 . 前記接続層は、 前記各多層バンプ及び前記各薄膜層を 埋没させる絶縁層を有する請求項 5記載のイ メ ージセンサ。
8 . 前記センサ素子は、 C d T e 素子である請求項 1 記載 のイ メ ージセンサ。
9 . 第 1 の基板に設け られた所定数の I Cチップの各電極 パッ ドにスタ ツ ドバンプを形成するステ ップと、
第 2 の基板にイ ンジウムをメ ツキするステ ップと、 前記第 2 の基板にメ ツキされたイ ンジウムを前記各ス タ ツ ドバンプの先端に転写して複数の薄膜層を形成するステ ップ と、 '
前記各薄膜層 とセンサ素子の電極と を接続する こ とで、 複 数のセンサ素子が二次元マ ト リ ッ クス状に配列されたセンサ 素子アレイ を前記第 1 の基板の各 I Cにフィ リ ップチップ実 装するステ ップと、
前記第 1 の基板と前記セ ンサ素子ァ レイ と の間に絶縁樹脂 を注入し硬化させるステ ップと 、
を具備するイ メージセ ンサ製造方法。
1 0 . 前記スタ ツ ドバンプは金からな り 、 前記薄膜層はィ ンジゥムからなる請求項 9記載のイ メ ージセンサ製造方法。
PCT/JP2002/001919 2001-03-01 2002-03-01 Image sensor and production method therefore WO2002071489A1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP02701675A EP1365453A4 (en) 2001-03-01 2002-03-01 IMAGE SENSOR AND METHOD OF MANUFACTURING THE SAME
US10/318,122 US20030116816A1 (en) 2001-03-01 2002-12-13 Image sensor and manufacturing method thereof
US10/871,029 US7041981B2 (en) 2001-03-01 2004-06-21 Image sensor and manufacturing method thereof
US11/073,730 US6992297B2 (en) 2001-03-01 2005-03-08 Image sensor and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001057346A JP2002261262A (ja) 2001-03-01 2001-03-01 イメージセンサ及びその製造方法
JP2001-057346 2001-03-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US10/318,122 Continuation US20030116816A1 (en) 2001-03-01 2002-12-13 Image sensor and manufacturing method thereof

Publications (1)

Publication Number Publication Date
WO2002071489A1 true WO2002071489A1 (en) 2002-09-12

Family

ID=18917238

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/001919 WO2002071489A1 (en) 2001-03-01 2002-03-01 Image sensor and production method therefore

Country Status (4)

Country Link
US (3) US20030116816A1 (ja)
EP (1) EP1365453A4 (ja)
JP (1) JP2002261262A (ja)
WO (1) WO2002071489A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261262A (ja) 2001-03-01 2002-09-13 Mitsubishi Heavy Ind Ltd イメージセンサ及びその製造方法
JP4345403B2 (ja) * 2003-08-21 2009-10-14 セイコーエプソン株式会社 画像読み取り装置
JP4379295B2 (ja) 2004-10-26 2009-12-09 ソニー株式会社 半導体イメージセンサー・モジュール及びその製造方法
US7589324B2 (en) * 2006-12-21 2009-09-15 Redlen Technologies Use of solder mask as a protective coating for radiation detector
US8304739B2 (en) * 2007-12-20 2012-11-06 Koninklijke Philips Electronics N.V. Direct conversion detector
JP5292939B2 (ja) * 2008-06-20 2013-09-18 ソニー株式会社 画像処理装置および方法、製造装置
DE102009009813A1 (de) 2009-02-20 2010-08-26 Espros Photonics Ag Lötverfahren und Schaltung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991010921A1 (en) 1990-01-08 1991-07-25 General Imaging Corporation X-ray imaging system and solid state detector therefor
JPH05166879A (ja) 1991-12-12 1993-07-02 Matsushita Electric Ind Co Ltd Ｉｃ実装方法
JPH08115946A (ja) * 1994-10-13 1996-05-07 Matsushita Electric Ind Co Ltd フリップチップ実装方法
JPH08213425A (ja) * 1995-02-03 1996-08-20 Matsushita Electron Corp 半導体装置およびその製造方法
EP0745869A1 (en) 1995-05-31 1996-12-04 Matsushita Electric Industrial Co., Ltd. Apparatus for picking up image by electromagnetic wave ray
JPH1022337A (ja) * 1996-07-04 1998-01-23 Hitachi Ltd 半導体チップの接合方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
KR0137190B1 (ko) * 1992-12-03 1998-04-28 모리시타 요이찌 완전밀착형이미지센서 및 완전밀착형이미지센서유닛
FR2715002B1 (fr) * 1994-01-07 1996-02-16 Commissariat Energie Atomique Détecteur de rayonnement électromagnétique et son procédé de fabrication.
GB2289983B (en) * 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
US5650667A (en) * 1995-10-30 1997-07-22 National Semiconductor Corporation Process of forming conductive bumps on the electrodes of semiconductor chips using lapping and the bumps thereby created
US5723866A (en) * 1996-06-26 1998-03-03 He Holdings, Inc. Method for yield and performance improvement of large area radiation detectors and detectors fabricated in accordance with the method
GB2319394B (en) * 1996-12-27 1998-10-28 Simage Oy Bump-bonded semiconductor imaging device
JPH10233401A (ja) * 1997-02-19 1998-09-02 Ricoh Co Ltd 半導体装置
JPH1126502A (ja) * 1997-07-01 1999-01-29 Matsushita Electric Ind Co Ltd バンプのレベリング方法
WO1999018766A1 (en) * 1997-10-02 1999-04-15 Matsushita Electric Industrial Co., Ltd. Method for mounting semiconductor element to circuit board, and semiconductor device
JP3545247B2 (ja) * 1998-04-27 2004-07-21 シャープ株式会社 二次元画像検出器
JP2000100874A (ja) 1998-09-21 2000-04-07 Sony Corp フリップチップ製造装置およびフリップチップ製造方法
JP2001074847A (ja) * 1999-07-08 2001-03-23 Canon Inc 放射線撮像装置および放射線撮像システム
US6593168B1 (en) * 2000-02-03 2003-07-15 Advanced Micro Devices, Inc. Method and apparatus for accurate alignment of integrated circuit in flip-chip configuration
US6348399B1 (en) * 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package
US6658082B2 (en) * 2000-08-14 2003-12-02 Kabushiki Kaisha Toshiba Radiation detector, radiation detecting system and X-ray CT apparatus
JP2002261262A (ja) 2001-03-01 2002-09-13 Mitsubishi Heavy Ind Ltd イメージセンサ及びその製造方法
US6510195B1 (en) * 2001-07-18 2003-01-21 Koninklijke Philips Electronics, N.V. Solid state x-radiation detector modules and mosaics thereof, and an imaging method and apparatus employing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991010921A1 (en) 1990-01-08 1991-07-25 General Imaging Corporation X-ray imaging system and solid state detector therefor
JPH05166879A (ja) 1991-12-12 1993-07-02 Matsushita Electric Ind Co Ltd Ｉｃ実装方法
JPH08115946A (ja) * 1994-10-13 1996-05-07 Matsushita Electric Ind Co Ltd フリップチップ実装方法
JPH08213425A (ja) * 1995-02-03 1996-08-20 Matsushita Electron Corp 半導体装置およびその製造方法
EP0745869A1 (en) 1995-05-31 1996-12-04 Matsushita Electric Industrial Co., Ltd. Apparatus for picking up image by electromagnetic wave ray
JPH1022337A (ja) * 1996-07-04 1998-01-23 Hitachi Ltd 半導体チップの接合方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
FURTHER; TAKAHASHI ET AL., IEEE NUCLEAR SCI. SYM. CONF. REC., vol. 1, 2000, pages 44 - 3135
See also references of EP1365453A4

Also Published As

Publication number Publication date
US6992297B2 (en) 2006-01-31
JP2002261262A (ja) 2002-09-13
EP1365453A4 (en) 2008-04-30
US20030116816A1 (en) 2003-06-26
US20050151088A1 (en) 2005-07-14
EP1365453A1 (en) 2003-11-26
US7041981B2 (en) 2006-05-09
US20040232346A1 (en) 2004-11-25

Similar Documents

Publication Publication Date Title
US7223981B1 (en) Gamma ray detector modules
US6372549B2 (en) Semiconductor package and semiconductor package fabrication method
TWI429024B (zh) Semiconductor wafer embedded wiring board and manufacturing method thereof
TWI253700B (en) Image sensor module packaging structure and method thereof
WO2003077318A1 (fr) Detecteur
US6992297B2 (en) Image sensor and manufacturing method thereof
JP2009158750A (ja) ワイヤボンディング方法及び半導体装置
CN208256672U (zh) 图像感测半导体器件
CN101197384A (zh) 影像感测器的封装与其形成方法
US20230275176A1 (en) Photon detector array assembly
Bigas et al. Bonding techniques for hybrid active pixel sensors (HAPS)
JP6842528B2 (ja) 検出器モジュール、検出器、イメージング装置及び検出器モジュールの製造方法
JP4397012B2 (ja) 孔型電極を有する半導体イメージセンサ及びその製造方法
JP4799746B2 (ja) 放射線検出器モジュール
JPWO2019017147A1 (ja) 撮像装置および撮像装置の製造方法
JPH11145345A (ja) 半導体装置およびその製造方法
KR102644849B1 (ko) 센서 패키지 모듈 및 센서 패키지 모듈의 제조 방법
JPH0336744A (ja) 放射線検出器の実装方法
TWI242269B (en) Image sensor packaging structure and method
TWI227942B (en) Image sensor with metal sealing
TW202046413A (zh) 形成半導體封裝的方法
JP2000164646A (ja) 半導体装置およびその製造方法
TWI305401B (en) Chip scale package and method for manufacturing the same
TW201132116A (en) Method for assembling camera module
EP2858113A1 (en) X-ray sensor and method of manufacturing the same

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB IT

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10318122

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2002701675

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002701675

Country of ref document: EP