JPWO2019017147A1 - 撮像装置および撮像装置の製造方法 - Google Patents

撮像装置および撮像装置の製造方法 Download PDF

Info

Publication number
JPWO2019017147A1
JPWO2019017147A1 JP2019530941A JP2019530941A JPWO2019017147A1 JP WO2019017147 A1 JPWO2019017147 A1 JP WO2019017147A1 JP 2019530941 A JP2019530941 A JP 2019530941A JP 2019530941 A JP2019530941 A JP 2019530941A JP WO2019017147 A1 JPWO2019017147 A1 JP WO2019017147A1
Authority
JP
Japan
Prior art keywords
signal
semiconductor substrate
wiring
pad
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019530941A
Other languages
English (en)
Other versions
JP7184772B2 (ja
Inventor
井上　啓司
啓司 井上
英一朗 神田
英一朗 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2019017147A1 publication Critical patent/JPWO2019017147A1/ja
Application granted granted Critical
Publication of JP7184772B2 publication Critical patent/JP7184772B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

ボンディングパッドを素子表面近傍に配置するとともに所望の厚みのボンディングパッドを形成する。撮像装置は、半導体基板、配線部および信号伝達部を具備する。半導体基板は、照射された光に応じた画像信号を生成する光電変換部が形成される。配線部は、半導体基板における光が照射される面である受光面とは異なる面に絶縁層と生成された画像信号を伝達する配線層とが順に積層されて構成される。信号伝達部は、半導体基板の受光面とは異なる面に形成された凹部と配線部との間に形成されるとともに凹部に一部が配置され、配線層により伝達された画像信号を半導体基板の受光面から凹部に向けて形成された開口部を介して伝達する。

Description

本技術は、撮像装置および撮像装置の製造方法に関する。詳しくは、ボンディングパッドを有する撮像装置および撮像装置の製造方法に関する。
従来、裏面照射型の固体撮像素子において、生成された画像信号を外部に出力するためのワイヤボンディングを行うため、ボンディングパッドを備えた固体撮像素子が使用されている。ここで、ワイヤボンディングとは、金（Ａｕ）等により構成されたボンディングワイヤをボンディングパッドに溶着させて電気的に接続する接続方法である。例えば、キャピラリーと称される器具にボンディングワイヤを通し、放電加熱によりボンディングワイヤの先端部を球状にする。次に、キャピラリーを使用してボンディングワイヤの先端部をボンディングパッドに加熱圧接することにより、ワイヤボンディングを行うことができる。この際、キャピラリーと固体撮像素子との干渉を防ぐため、ボンディングパッドを固体撮像素子の表面近傍に配置する必要がある。また、ワイヤボンディングの前に固体撮像素子の検査を行う際には、ボンディングパッドを検査用パッドとして使用することができる。具体的には、検査用プローブをボンディングパッドに接触させて画像信号等の測定を行うことにより固体撮像素子の検査を行うことができる。この際においても、ボンディングパッドを固体撮像素子の表面近傍に配置することにより、検査用プローブのボンディングパッドへの接触を容易に行うことができる。
このような固体撮像素子として、入射光の光電変換を行う画素部を有するシリコン層と、このシリコン層に隣接して配置された複数の層間絶縁膜および銅配線層と、アルミニウム（Ａｌ）等により構成されたボンディングパッドとを備える固体撮像素子が使用されている。この固体撮像素子においては、ボンディングパッドは、シリコン層に最も近い層に配置された銅配線と同一の位置に形成される。さらに、この固体撮像素子は、シリコン層およびシリコン層に隣接して配置された層間絶縁膜を貫通してボンディングパッド上に形成された開口部を有する。この開口部を介してワイヤボンディングが行われ、ボンディングワイヤが接続される（例えば、特許文献１参照。）。
この固体撮像素子においては、ボンディングパッドは、シリコン層に最も近い層に配置された銅配線と同一の位置に配置される。このため、固体撮像装置表面に比較的近い位置にボンディングパッドを形成することができる。一方、ボンディングパッドは、上述の銅配線と略同等の膜厚に形成されることとなる。
特開２０１０−２８７６３８号公報
ボンディングの際、ボンディングパッドは、加熱によりボンディングワイヤと反応し、合金に変化する。このため、ボンディングパッドの接続強度を向上させるためには、合金への変化分を見越した膜厚に形成する必要がある。しかし、上述の従来技術では、ボンディングパッドの厚みは銅配線と略同等の厚みに形成されため、ボンディングパッドの厚みが不足するという問題がある。
本技術は、上述した問題点に鑑みてなされたものであり、ボンディングパッドを撮像素子表面近傍に配置しながら、所望の厚みのボンディングパッドを形成することを目的としている。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、照射された光に応じた画像信号を生成する光電変換部が形成される半導体基板と、上記半導体基板における上記光が照射される面である受光面とは異なる面に絶縁層と上記生成された画像信号を伝達する配線層とが順に積層されて構成された配線部と、上記半導体基板の上記受光面とは異なる面に形成された凹部と上記配線部との間に形成されるとともに上記凹部に一部が配置され、上記配線層により伝達された画像信号を上記半導体基板の上記受光面から上記凹部に向けて形成された開口部を介して伝達する信号伝達部とを具備する撮像装置である。これにより、半導体基板と配線部との間に埋め込まれた信号伝達部から半導体基板に形成された開口部を介して画像信号が伝達されるという作用をもたらす。半導体基板および当該半導体基板上に形成された配線層にわたる領域への信号伝達部のサイズの拡大が想定される。
また、この第１の側面において、上記受光面に隣接して配置されて上記照射された光を上記光電変換部に伝達する入射光伝達部をさらに具備し、上記信号伝達部は、上記入射光伝達部が形成された後に形成される上記開口部を介して上記画像信号を伝達してもよい。これにより、信号伝達部に達する開口部の形成の前に入射光伝達部が形成されるという作用をもたらす。入射光伝達部形成の簡略化が想定される。
また、この第１の側面において、上記信号伝達部は、パッドにより構成されてもよい。これにより、画像信号はパッドにより構成された信号伝達部から開口部を介して伝達されるという作用をもたらす。
また、この第１の側面において、上記配線層および上記信号伝達部の間に配置されて上記画像信号を伝達するビアプラグをさらに具備してもよい。これにより、ビアプラグを介して画像信号が配線層から信号伝達部に伝達されるという作用をもたらす。
また、この第１の側面において、上記配線層により伝達される画像信号を処理する処理回路が形成される第２の半導体基板と、上記第２の半導体基板に第２の絶縁層と上記処理された画像信号を伝達する第２の配線層とが順に積層された第２の配線部と、上記第２の配線層により伝達される上記処理された画像信号を上記信号伝達部に伝達する第２の信号伝達部とをさらに具備し、上記信号伝達部は、上記処理回路により処理されて上記第２の信号伝達部により伝達される画像信号を伝達してもよい。これにより、半導体基板において生成されて第２の半導体基板の処理回路により処理された画像信号が第２の信号伝達部を介して信号伝達部に伝達されるという作用をもたらす。
また、この第１の側面において、上記第２の信号伝達部は、上記配線部および上記第２の配線部にそれぞれ配置されたパッドにより構成されてもよい。これにより、２つのパッドより構成された第２の信号伝達部により画像信号が伝達されるという作用をもたらす。
また、この第１の側面において、上記第２の信号伝達部は、上記配線部および上記半導体基板を貫通して配置されるビアプラグにより構成されてもよい。これにより、ビアプラグにより構成された第２の信号伝達部により画像信号が伝達されるという作用をもたらす。
また、本技術の第２の側面は、照射された光に応じた画像信号を生成する光電変換部が形成される半導体基板における上記光が照射される面である受光面とは異なる面に形成された凹部に上記画像信号を伝達する信号伝達部の一部を形成する信号伝達部形成工程と、上記光電変換部により生成された画像信号の上記信号伝達部への伝達を行う配線層を上記半導体基板の上記受光面とは異なる面および上記信号伝達部に隣接して形成する配線部形成工程と、上記半導体基板の上記受光面から上記凹部に向けて上記信号伝達部からの信号を伝達するための開口部を形成する開口部形成工程とを具備する撮像装置の製造方法である。これにより、半導体基板と配線部との間に埋め込まれた信号伝達部から半導体基板に形成された開口部を介して画像信号が伝達されるという作用をもたらす。半導体基板および当該半導体基板上に形成された配線層にわたる領域への信号伝達部のサイズの拡大が想定される。
本技術によれば、ボンディングパッドを撮像素子表面近傍に配置しながら、所望の厚みのボンディングパッドを形成するという優れた効果を奏する。
本技術の実施の形態に係る撮像装置の構成例を示す図である。 本技術の実施の形態に係る画素回路の構成例を示す図である。 本技術の第１の実施の形態に係る撮像素子の構成例を示す図である。 本技術の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。 本技術の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。 本技術の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。 本技術の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。 本技術の第１の実施の形態に係る信号伝達部の製造方法の一例を示す図である。 本技術の第１の実施の形態に係る信号伝達部の製造方法の他の例を示す図である。 本技術の第２の実施の形態に係る撮像素子の構成例を示す図である。 本技術の第３の実施の形態に係る撮像素子の構成例を示す図である。 本技術の第４の実施の形態に係る撮像装置の構成例を示す図である。 本技術の第５の実施の形態に係る撮像装置の構成例を示す図である。 本技術の第５の実施の形態に係るビアプラグの構成例を示す図である。 本技術の第５の実施の形態の変形例に係る撮像装置の構成例を示す図である。 本技術の第５の実施の形態の変形例に係るビアプラグの構成例を示す図である。
次に、図面を参照して、本技術を実施するための形態（以下、実施の形態と称する）を説明する。以下の図面において、同一または類似の部分には同一または類似の符号を付している。ただし、図面は、模式的なものであり、各部の寸法の比率等は現実のものとは必ずしも一致しない。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれることは勿論である。また、以下の順序で実施の形態の説明を行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．第４の実施の形態
５．第５の実施の形態
＜１．第１の実施の形態＞
［撮像装置の構成］
図１は、本技術の実施の形態に係る撮像装置の構成例を示す図である。同図の撮像装置１は、撮像素子１００と、垂直駆動部２と、カラム信号処理部３と、制御部４とを備える。
撮像素子１００は、画素１０が２次元格子状に配置されて構成されたものである。ここで画素１０は、被写体からの光に応じた画像信号を生成するものであり、照射された光に応じた電荷を生成する光電変換部と光電変換部により生成された電荷に基づく画像信号を生成する画素回路とを備える。画素１０の構成の詳細については後述する。
また、撮像素子１００には、信号線１０１および１０２がＸＹマトリクス状に配置され、複数の画素１０に対して配線される。ここで、信号線１０１は、画素１０の画素回路を制御する制御信号を伝達する信号線であり、撮像素子１００に配置された画素１０の行毎に配置され、１行に配置された複数の画素１０に対して共通に配線される。また、信号線１０２は、画素１０の画素回路により生成された画像信号を伝達する信号線であり、撮像素子１００に配置された画素１０の列毎に配置され、１列に配置された複数の画素１０に対して共通に配線される。
垂直駆動部２は、画素１０の制御信号を生成し、信号線１０１を介して出力するものである。この垂直駆動部２は、撮像素子１００に配置された画素１０の行毎に異なる制御信号を生成し、出力する。
カラム信号処理部３は、画素１０により生成された画像信号を処理し、処理後の画像信号を出力するものである。カラム信号処理部３における処理には、例えば、画素１０により生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換処理が該当する。カラム信号処理部３から出力される画像信号は、撮像装置１の出力信号に該当する。なお、カラム信号処理部３は、請求の範囲に記載の処理回路の一例である。
制御部４は、垂直駆動部２およびカラム信号処理部３を制御するものである。この制御部４は、垂直駆動部２およびカラム信号処理部３の制御信号を生成して出力することにより、制御を行う。
なお、垂直駆動部２、カラム信号処理部３および制御部４は、周辺回路チップ２００を構成する。すなわち、垂直駆動部２、カラム信号処理部３および制御部４は、１つの半導体チップに形成される。同様に、撮像素子１００も１つの半導体チップに形成される。このように、撮像装置１は、撮像素子１００および周辺回路チップ２００の２つの半導体チップにより構成される。なお、撮像装置１の構成は、この例に限定されない。例えば、垂直駆動部２を撮像素子１００と同じ半導体チップに形成することもできる。
［画素回路の構成］
図２は、本技術の実施の形態に係る画素回路の構成例を示す図である。同図の画素１０は、光電変換部１３と、電荷保持部１４と、ＭＯＳトランジスタ１５乃至１８とを備える。
光電変換部１３のアノードは接地され、カソードはＭＯＳトランジスタ１５のソースに接続される。ＭＯＳトランジスタ１５のドレインは、ＭＯＳトランジスタ１６のソース、ＭＯＳトランジスタ１７のゲートおよび電荷保持部１４の一端に接続される。電荷保持部１４の他の一端は、接地される。ＭＯＳトランジスタ１６および１７のドレインは電源線Ｖｄｄに共通に接続され、ＭＯＳトランジスタ１７のソースはＭＯＳトランジスタ１８のドレインに接続される。ＭＯＳトランジスタ１８のソースは、信号線１０２に接続される。ＭＯＳトランジスタ１５、１６および１８のゲートは、それぞれ転送信号線ＴＲ、リセット信号線ＲＳＴおよび選択信号線ＳＥＬに接続される。なお、転送信号線ＴＲ、リセット信号線ＲＳＴおよび選択信号線ＳＥＬは、信号線１０１を構成する。
光電変換部１３は、前述のように照射された光に応じた電荷を生成するものである。この光電変換部１３には、フォトダイオードを使用することができる。また、電荷保持部１４およびＭＯＳトランジスタ１５乃至１８は、画素回路を構成する。
ＭＯＳトランジスタ１５は、光電変換部１３の光電変換により生成された電荷を電荷保持部１４に転送するトランジスタである。ＭＯＳトランジスタ１５における電荷の転送は、転送信号線ＴＲにより伝達される信号により制御される。電荷保持部１４は、ＭＯＳトランジスタ１５により転送された電荷を保持するキャパシタである。ＭＯＳトランジスタ１７は、電荷保持部１４に保持された電荷に基づく信号を生成するトランジスタである。ＭＯＳトランジスタ１８は、ＭＯＳトランジスタ１７により生成された信号を画像信号として信号線１０２に出力するトランジスタである。このＭＯＳトランジスタ１８は、選択信号線ＳＥＬにより伝達される信号により制御される。ＭＯＳトランジスタ１６は、電荷保持部１４に保持された電荷を電源線Ｖｄｄに排出することにより電荷保持部１４をリセットするトランジスタである。このＭＯＳトランジスタ１６によるリセットは、リセット信号線ＲＳＴにより伝達される信号により制御され、ＭＯＳトランジスタ１５による電荷の転送の前に実行される。このように、画素回路は、光電変換部（光電変換部１３）により生成された電荷を画像信号に変換する。
［撮像素子の構成］
図３は、本技術の第１の実施の形態に係る撮像素子の構成例を示す図である。同図の撮像素子１００は、入射光伝達部１１０と、半導体基板１２０と、配線部１３０と、支持基板１４０と、パッド１５２を備える。
入射光伝達部１１０は、撮像素子１００に入射する光を半導体基板１２０の光電変換部１３に伝達するものである。この入射光伝達部１１０は、オンチップレンズ１１１と、カラーフィルタ１１２とを備える。オンチップレンズ１１１は、入射光を光電変換部１３に集光するレンズである。カラーフィルタ１１２は、オンチップレンズ１１１により集光された光のうち所定の波長の光を透過させる光学的なフィルタである。カラーフィルタ１１２およびオンチップレンズ１１１は、半導体基板１２０の上に形成された保護膜１１３の表面に順に形成される。
半導体基板１２０は、画素１０における光電変換部１３や画素回路の半導体部分が形成される半導体基板である。同図においては、半導体基板１２０は、Ｐ型に構成されたウェル領域として構成される。このウェル領域内に光電変換部１３を構成するＮ型半導体領域１２１が形成される。このＮ型半導体領域１２１は、周囲のウェル領域との界面にＰＮ接合を形成する。このＰＮ接合の領域に照射された光により光電変換を生じる。この光電変換により生成された電荷は、Ｎ型半導体領域１２１に蓄積され、画素回路（不図示）により電気信号に変換されて画素１０の画像信号として出力される。
配線部１３０は、半導体基板１２０の信号を伝達する配線層１３２と、この配線層１３２を絶縁するための絶縁層１３１とにより構成される。また、配線層１３２は、図１の信号線１０１および１０２を構成する。配線層１３２により伝達される信号には、画素１０により生成された画像信号や画素１０の画素回路の制御信号が該当する。同図の配線部１３０は、多層配線の例を表したものであり、交互に積層された複数の配線層１３２および絶縁層１３１を有する。半導体基板１２０の画素回路と配線層１３２との間は、ビアプラグ１３３により接続される。具体的には、画素回路のうち半導体基板１２０の拡散層に形成されたＭＯＳトランジスタのドレインおよびソース領域ならびに半導体基板１２０の表面に酸化膜を介して形成されたゲート電極と配線層１３２との間がビアプラグ１３３により接続される。また、配線層１３２同士の接続においてもビアプラグ１３３が使用される。
支持基板１４０は、半導体基板１２０、配線部１３０および入射光伝達部１１０を支持する基板である。この支持基板１４０は、例えば、半導体基板により構成され、撮像素子１００の製造工程において配線部１３０に接合される。その後、支持基板１４０は、半導体基板１２０の研磨工程等の加工の際に半導体基板１２０を支持し、半導体基板１２０を補強する。
パッド１５２は、半導体基板１２０および配線部１３０の間に配置され、配線層１３２により伝達された画像信号や制御信号を伝達するものである。このパッド１５２は、半導体基板１２０に形成された凹部１２２に一部が配置される。また、パッド１５２には配線層１３２が接続される。この配線層１３２により伝達される画像信号は、半導体基板１２０に形成された開口部１５１を介して撮像素子１００の外部に伝達される。具体的には、パッド１５２は、半導体基板１２０に形成された凹部１２２と半導体基板１２０に隣接する絶縁層１３１の凹部１３５との間に形成される。これにより、配線部１３０に積層された配線層１３２のうち半導体基板１２０に最も近接して配置された配線層１３２とパッド１５２とを最短経路において接続することができる。なお、パッド１５２は、撮像素子１００の外部から入力される画素１０の制御信号の伝達をさらに行う。同図の撮像素子１００では、例えば、複数のパッド１５２が撮像素子１００を構成するチップの周囲に配置され、周辺回路チップ２００との間において複数の画像信号および制御信号のやり取りを行うことができる。
同図のパッド１５２は、ボンディングパッドとして使用され、ボンディングワイヤ１５３が接続される。パッド１５２はＡｌにより構成することができ、ボンディングワイヤにはＡｕ線を使用することができる。ボンディングの際には、ＡｕおよびＡｌの合金が形成され、パッド１５２およびボンディングワイヤ１５３が電気的に接続される。この合金の形成により、パッド１５２の膜厚が減少する。また、ボンディングの際、キャピラリーによりボンディングワイヤがパッド１５２に加熱圧接されるため、パッド１５２には機械的強度が要求される。このため、パッド１５２は、比較的厚い膜厚に形成される。これに対し、絶縁層１３１は、層間絶縁に必要となる膜厚に形成され、パッド１５２と比較して薄い膜厚に構成される。そこで、半導体基板１２０に凹部１２２を形成し、この凹部１２２にパッド１５２のうち絶縁層１３１の膜厚を超える部分を配置することにより、絶縁層１３１の膜厚を増加させることなく所望の膜厚のパッド１５２を配置することができる。
また、パッド１５２を半導体基板１２０に形成された凹部１２２に配置し、撮像素子１００の受光面側に形成された開口部１５１においてボンディングを行う。これにより、パッド１５２のうちボンディングが行われる面を撮像素子１００の表面である受光面から浅い領域に配置することができる。キャピラリーと撮像素子１００との干渉を防止することができるため、ボンディングが容易となる。なお、ボンディングによる接続強度は、ボールシェア強度により評価することができる。ここで、ボールシェア強度とは、接続後のボンディング部分のせん断強度であり、専用の検査器具により接続部を破壊（せん断）することにより測定する。この際においても、パッド１５２が受光面から浅い領域に配置されるため、専用器具および撮像素子１００の干渉が防止され、検査器具によるボールシェア強度の測定を簡便に行うことが可能となる。
また、撮像素子１００の検査工程において、パッド１５２を検査用パッドとして使用する場合がある。この際にも、パッド１５２が受光面から浅い領域に配置されるため、制御信号の入力や画像信号の検出を行うプローブのパッド１５２への接触を容易に行うことができる。撮像素子１００の検査を簡便化することができる。
また、後述するように、撮像素子１００の製造工程において、入射光伝達部１１０の形成後に開口部１５１を形成することができる。カラーフィルタ１１２やオンチップレンズ１１１等を形成する際、開口部１５１が形成されていないため平坦な半導体基板１２０の上にカラーフィルタ１１２等の材料を塗布することができる。塗布されたカラーフィルタ１１２等の材料の膜厚を均一にすることができ、入射光伝達部１１０の性能を向上させるとともに入射光伝達部１１０の形成を容易に行うことができる。なお、パッド１５２は、請求の範囲に記載の信号伝達部の一例である。
なお、撮像素子１００の構成は、この例に限定されない。例えば、パッド１５２の表面に半田ボールを形成し、この半田ボールを介して画像信号等の伝達を行うこともできる。また、半導体基板１２０に形成された凹部１２２から配線部１３０のうちの複数の絶縁層および配線層にわたる領域にパッド１５２配置することもできる。すなわち、半導体基板１２０および配線部１３０が形成された領域にわたってパッド１５２を配置することもできる。当該領域を上限としてパッド１５２のサイズを設定することが可能となる。また、表面照射型の撮像素子に本技術を適用することもできる。半導体基板を厚くした撮像素子や多層配線のため配線部の膜厚が増大した撮像素子においては、表面照射型であっても半導体基板に形成した凹部にパッドの一部を配置し、半導体基板に開口部を形成してワイヤボンディングを行うことにより、ボンディング面とパッドとの距離を短縮することができる。
［撮像素子の製造方法］
図４乃至７は、本技術の第１の実施の形態に係る撮像素子の製造方法の一例を示す図である。図４乃至７を用いて撮像素子１００の製造工程について説明する。まず、半導体基板１２０にＰ型のウェル領域を形成し、このウェル領域にＮ型半導体領域１２１や画素回路の拡散領域部分を形成する。これらは、例えば、イオン打込みにより行うことができる。次に、ゲート絶縁膜およびゲート電極（不図示）を形成し、絶縁材料１３９の膜を形成する。この絶縁材料１３９には、例えば、酸化珪素（ＳｉＯ２）を使用することができる。次に、ビアプラグ１３３を形成する。これは、絶縁材料１３９の膜にビアホールを形成し、このビアホールにタングステン（Ｗ）等の金属を充填することにより行うことができる（図４におけるａ）。
次に、絶縁材料１３９および半導体基板１２０に対してドライエッチングを行い。半導体基板１２０に凹部１２２を形成する。次に、絶縁材料１３９の薄膜を全面に形成する（図４におけるｂ）。この絶縁材料１３９の薄膜により、半導体基板１２０およびパッド１５２を絶縁することができる。次に、金属膜３０１を全面に形成する（図４におけるｃ）。この金属膜３０１は、パッド１５２の材料であるＡｌの膜である。次に、余分な金属膜３０１を除去し、パッド１５２を形成する。このパッド１５２の形成の詳細については後述する。この形成されたパッド１５２は、その一部が半導体基板１２０に形成された凹部１２２に配置されることとなる（図５におけるｄ）。このパッド１５２の形成工程は、特許請求の範囲に記載の信号伝達部形成工程の一例である。
次に、Ｃｕ等の金属の膜を全面に形成した後、所望の配線パターン以外の部分をエッチングして除去することにより、配線層１３２を形成する（図５におけるｅ）。この配線層１３２は、パッド１５２およびビアプラグ１３３に一部が隣接して形成され、パッド１５２等と電気的に接続される。その後、絶縁層１３１、配線層１３２およびビアプラグ１３３の形成を複数回行うことにより、多層構造の配線部１３０を形成することができる（図５におけるｆ）。この際、２回目以降に形成されるビアプラグ１３３は、例えば、Ｃｕにより構成することができる。また、２回目以降に形成される絶縁層１３１は、例えば、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）により構成することができる。なお、絶縁層１３１および配線層１３２等の形成工程は、請求の範囲に記載の配線部形成工程の一例である。
次に、半導体基板１２０の上下を反転し、配線部１３０に支持基板１４０を貼り付ける。これは、公知の方法、例えば、接着剤の塗布により行うことができる。次に、半導体基板１２０を研磨して薄肉化する（図６におけるｇ）。次に、入射光伝達部１１０を形成する。これは、研磨した半導体基板１２０の表面に保護膜１１３、カラーフィルタ１１２およびオンチップレンズ１１１を順に形成することにより行うことができる（図６におけるｈ）。カラーフィルタ１１２は、例えば、材料となる樹脂を半導体基板１２０の保護膜１１３上に均一に塗布し、硬化させた後、パターニングを行うことにより形成することができる。また、オンチップレンズ１１１においても、材料となる樹脂を均一に塗布した後、公知の方法、例えば、熱メルトフロー法により形成することができる。
次に、保護膜１１３および半導体基板１２０に開口部１５１を形成する。これは、半導体基板１２０の表面（受光面）側からパッド１５２に到達する開口部１５１をドライエッチング等により形成することにより行うことができる（図７）。この開口部１５１の形成工程は、請求の範囲に記載の開口部形成工程の一例である。この後、開口部１５１を介してパッド１５２にボンディングを行う。以上説明した工程により、撮像素子１００を製造することができる。
以上説明した撮像素子１００の製造工程のうち、半導体基板１２０における画素１０のＭＯＳトランジスタ形成からビアプラグ１３３（Ｗによるビアプラグ）形成の工程（図４におけるａ）は、比較的高温（４００℃以上）のプロセスが採用される。例えば、ＭＯＳトランジスタ形成における半導体基板１２０の拡散層の形成の際には、イオン打込みの後にアニールを行う必要がある。このアニールにおいて、半導体基板１２０が６００℃程度に加熱される。上述のパッド１５２の形成工程は、このような高温プロセスの後に実行されるため、熱的な制約を受けることなくパッド１５２を形成することができる。具体的には、ボンディング用のパッドとして一般的であり比較的融点が低いＡｌをパッド１５２の材料として採用することができる。
一方、入射光伝達部１１０は、パッド１５２の形成工程の後に形成される（図６におけるｈ）。そして、入射光伝達部１１０の形成後に、パッド１５２に向かう開口部１５１が形成される（図７）。上述のように、入射光伝達部１１０のカラーフィルタ１１２やオンチップレンズ１１１の形成の際には、材料となる樹脂を均一に塗布する必要がある。光学特性のばらつきを軽減するためである。開口部１５１の形成前に入射光伝達部１１０を形成することにより、開口部１５１が樹脂塗布の際の障害となることを防ぐことができ、均一なカラーフィルタ１１２およびオンチップレンズ１１１を形成することができる。
［信号伝達部の製造方法］
図８は、本技術の第１の実施の形態に係る信号伝達部の製造方法の一例を示す図である。同図は、信号伝達部であるパッド１５２の製造工程を表したものであり、図５におけるｄの製造工程の詳細を表した図である。
図４におけるｃにおいて半導体基板１２０上に形成された金属膜３０１にレジスト３０２を積層する（図８におけるａ）。この際、均一な表面形状になるようにレジスト３０２を塗布する。これにより、半導体基板１２０の凹部１２２の部分のレジスト３０２の膜厚は、他の領域のレジスト３０２より厚くなる。次に、レジスト３０２のエッチングを行い、凹部１２２以外の領域に形成された金属膜３０１を露出させる（図８におけるｂ）。その後、レジスト３０２および金属膜３０１をエッチングする。このエッチングは、ドライエッチングにより行うことができる。この際、ガスには酸素（Ｏ２）または窒素（Ｎ２）の何れかと塩素（Ｃｌ２）とを使用する。これにより、レジスト３０２および金属膜３０１（Ａｌ）を同時にエッチングすることができ、パッド１５２を形成することができる。
図９は、本技術の第１の実施の形態に係る信号伝達部の製造方法の他の例を示す図である。半導体基板１２０上に形成された金属膜３０１の表面にレジスト３０４を形成する（図９におけるａ）。これは、レジストを塗布した後に露光および現像を行い、半導体基板１２０の凹部１２２以外の領域に塗布されたレジストを除去することにより行うことができる。次に、レジスト３０４に覆われた領域以外の金属膜３０１をエッチングする。このエッチングにおいても、ドライエッチングを適用することができる。この際、ガスにはＣｌ２および三塩化硼素（ＢＣｌ３）を使用する。これにより、金属膜３０１（Ａｌ）のみをエッチングすることができる（図９におけるｂ）。その後、レジスト３０４を除去することにより、パッド１５２を形成することができる。
図８および９において説明した製造方法以外の方法を使用してパッド１５２を形成することもできる。例えば、図４におけるｃにおいて半導体基板１２０上に形成された金属膜３０１を研磨することにより、半導体基板１２０の凹部１２２以外の領域の金属膜３０１を除去し、パッド１５２を形成することも可能である。金属膜３０１の研磨は、例えば、化学機械研磨（ＣＭＰ：Chemical mechanical polishing）により行うことができる。
以上説明したように、本技術の第１の実施の形態に係る撮像素子１００は、パッド１５２が半導体基板１２０および絶縁層１３１の間に配置されるとともに一部が半導体基板１２０に形成された凹部１２２に配置される。そして、撮像素子１００の表面側となる半導体基板１２０の受光面に形成された開口部１５１を介してパッド１５２の信号が伝達される。このため、パッド１５２を撮像素子１００の表面近傍に配置しながらパッド１５２の膜厚を厚くすることができる。パッド１５２にワイヤボンディング等を行う場合においても、所望の厚みのパッド１５２を形成することが可能となる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、配線層１３２およびパッド１５２の接合部において、配線層１３２の一部がパッド１５２に接続されていた。これに対し、本技術の第２の実施の形態では、接合部を流れる電流等に応じて接続面積を変更する点で第１の実施の形態と異なる。
［撮像素子の構成］
図１０は、本技術の第２の実施の形態に係る撮像素子の構成例を示す図である。同図の撮像素子１００は、パッド１５２と配線層１３２との接合面積が広い点で図３において説明した撮像素子１００と異なる。同図におけるａは撮像素子１００の断面を表し、同図におけるｂはパッド１５２および配線層１３２の配置を表した図である。なお、同図におけるｂは、撮像素子１００の受光面とは反対の面から見た際のパッド１５２および配線層１３２の様子を表している。また、同図におけるｂの点線は、開口部１５１を表したものである。
同図におけるａおよびｂから明らかなように、配線層１３２は、パッド１５２の広い面積において接合している。このため、配線層１３２およびパッド１５２の接続抵抗を低減することができる。これは、当該パッド１５２に電源線が接続される等の比較的大きな電流が流れる場合や高速に信号を伝達する必要がある場合に採用することができる。また、配線層１３２およびパッド１５２の接合面積を広くすることにより、接合不良等の接続部の不具合の影響を軽減することができる。
同図におけるｃは、同図におけるｂと同様に、撮像素子１００の受光面とは反対の面から見た際のパッド１５２および配線層１３２の様子を表した図である。同図におけるｃの配線層１３２は、パッド１５２の周囲に配置されている。この配線層１３２が配置される位置は、開口部１５１とパッド１５２の端部との間に該当する。前述のように、パッド１５２にワイヤボンディングが行われる際、ボンディングワイヤがパッド１５２に加熱圧接される。この加熱圧接による衝撃により、パッド１５２および配線層１３２の接続部分が破損し、接続部の抵抗が上昇する等接続信頼性が低下する場合がある。そこで、配線層１３２を開口部１５１とパッド１５２の端部との間に配置することにより、ボンディングにおける衝撃の影響を軽減することができる。これにより、パッド１５２および配線層１３２の接続信頼性を向上させることができる。
これ以外の撮像素子１００の構成は本技術の第１の実施の形態において説明した撮像素子１００の構成と同様であるため、説明を省略する。
以上説明したように、本技術の第２の実施の形態に係る撮像素子１００は、配線層１３２およびパッド１５２の接続部の面積を接続部の使用状態に応じて変更することにより、接続抵抗の増加等の不具合の発生を軽減することができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態では、パッド１５２に配線層１３２が直接接続されていた。これに対し、本技術の第３の実施の形態では、ビアプラグ１３３を介して接続される点で第１の実施の形態と異なる。
［撮像素子の構成］
図１１は、本技術の第３の実施の形態に係る撮像素子の構成例を示す図である。同図におけるａは、撮像素子１００の断面図を表す図である。同図におけるａの撮像素子１００は、配線層１３２とパッド１５２とが１つのビアプラグ１３３により接続される点で、図３において説明した撮像素子１００と異なる。半導体基板１２０に隣接する絶縁層１３１の膜厚が比較的厚い場合や配線層１３２の膜厚が比較的薄い場合には、ビアプラグ１３３を配線層１３２およびパッド１５２の間に配置することにより、配線層１３２およびパッド１５２の間隔を調整することができる。
一方、同図におけるｂおよびｃは、複数のビアプラグ１３３により配線層１３２およびパッド１５２を接続する場合の例を表した図である。なお、同図におけるｂおよびｃは、パッド１５２およびビアプラグ１３３の配置を表した図であり、図１０と同様に撮像素子１００の受光面とは反対の面から見た際のパッド１５２等の様子を表したものである。同図におけるｂでは、ビアプラグ１３３がパッド１５２の広い範囲に分散して配置される。これにより、接続部の抵抗を低減することができる。また、同図におけるｃでは、ビアプラグ１３３が開口部１５１とパッド１５２の端部との間に配置される。このため、ボンディングにおける衝撃の影響を軽減することができ、パッド１５２および配線層１３２の接続信頼性を向上させることができる。
これ以外の撮像素子１００の構成は本技術の第１の実施の形態において説明した撮像素子１００の構成と同様であるため、説明を省略する。
以上説明したように、本技術の第３の実施の形態に係る撮像素子１００は、ビアプラグ１３３を配線層１３２およびパッド１５２の間に配置することにより、配線層１３２およびパッド１５２の間隔を調整することができる。所望の膜厚の配線層１３２等の使用が可能となる。
＜４．第４の実施の形態＞
上述の第１の実施の形態では、撮像素子１００は、半導体基板１２０の配線部１３０に支持基板１４０が接合されていた。これに対し、本技術の第４の実施の形態では、撮像素子１００に配線部を有する半導体基板が接合され、撮像装置が構成される点で、第１の実施の形態と異なる。
［撮像装置の構成］
図１２は、本技術の第４の実施の形態に係る撮像装置の構成例を示す図である。同図の撮像装置１は、図１において説明した周辺回路チップ２００と撮像素子１００とが接合されて構成されたものである。
同図の撮像素子１００は、配線部１３０の絶縁層１３１のうち最外層に形成された絶縁層１３１にパッド１３４を備える点で、図３において説明した撮像素子１００と異なる。このパッド１３４は、後述する周辺回路チップ２００のパッド２３４と接合され、周辺回路チップ２００との間において画像信号等の伝達を行うものである。このパッド１３４には、ビアプラグ１３３および配線層１３２により信号が伝達される。パッド１３４は、例えば、Ｃｕ等の金属により構成することができる。
同図の周辺回路チップ２００は、半導体基板２２０と、配線部２３０とを備える。半導体基板２２０は、図１において説明した垂直駆動部２、カラム信号処理部３および制御部４の半導体部分が形成される半導体基板である。配線部２３０は、半導体基板２２０の信号を伝達する配線層２３２と絶縁層２３１とにより構成される。また、配線部２３０の最外層に形成された絶縁層２３１には、Ｃｕ等により構成されたパッド２３４が配置される。なお、半導体基板１２０、配線層２３２およびパッド２３４相互の接続にはビアプラグ２３３を使用することができる。
パッド１３４および２３４は、互いに接続することにより撮像素子１００および周辺回路チップ２００の間の信号の伝達を行う。具体的には、パッド１３４および２３４が接触するように位置合せされて、撮像素子１００の配線部１３０および周辺回路チップ２００の配線部２３０が対向して接合される。この際、撮像素子１００および周辺回路チップ２００を加熱圧着することにより、パッド１３４および２３４が電気的に接続されるとともに機械的な接着強度を得ることができる。パッド１３４および２３４は、配線層１３２および２３２と同様の製造方法により形成することができるため、配線部１３０および２３０の表面の任意の位置に配置することができる。このため、撮像素子１００および周辺回路チップ２００の間の配線距離を短縮することができる。
同図の撮像素子１００においては、パッド１５２は、周辺回路チップ２００により処理された画像信号の伝達を行う。パッド１５２には、配線層１３２および２３２ならびにパッド１３４および２３４を介して信号が伝達される。また、パッド１３４および２３４を使用した信号の伝達方法を撮像素子１００から周辺回路チップ２００への画像信号の伝達や周辺回路チップ２００から撮像素子１００への制御信号の伝達に適用することができる。なお、パッド１３４および２３４は、請求の範囲に記載の第２の信号伝達部の一例である。
これ以外の撮像素子１００の構成は本技術の第１の実施の形態において説明した撮像素子１００の構成と同様であるため、説明を省略する。
以上説明したように、本技術の第４の実施の形態に係る撮像素子１００は、周辺回路チップ２００と接合して撮像装置１を構成することにより、撮像装置１を小型化することができる。その際、パッド１３４および２３４により撮像素子１００および周辺回路チップ２００の間の信号の伝達を行うことにより、信号の伝達経路を短くすることができる。
＜５．第５の実施の形態＞
上述の第４の実施の形態の撮像装置１は、パッド１３４および２３４により撮像素子１００および周辺回路チップ２００の信号の伝達を行っていた。これに対し、本技術の第５の実施の形態に係る撮像装置１は、半導体基板１２０を貫通するビアプラグにより信号の伝達を行う点で、第４の実施の形態と異なる。
［撮像装置の構成］
図１３は、本技術の第５の実施の形態に係る撮像装置の構成例を示す図である。同図の撮像装置１は、パッド１３４および２３４の代わりにビアプラグ１５４および１５５を備える点で、図１２において説明した撮像装置１と異なる。ビアプラグ１５４および１５５は、半導体基板１２０を貫通して形成されたビアプラグである。このようなビアプラグは、シリコン貫通ビア（ＴＳＶ：Through Silicon Via）と称される。ビアプラグ１５４は、半導体基板１２０および配線部１３０を貫通して周辺回路チップ２００に到達するＴＳＶである。具体時には、ビアプラグ１５４は、周辺回路チップ２００における配線部２３０の最外層に配置された絶縁層２３１の内部に形成されたパッド２５３と撮像素子１００の保護膜１１３の内部に形成された配線層１５６との間に形成されて、信号の伝達を行う。また、ビアプラグ１５５は、配線層１５６とパッド１５２との間に形成されて、ビアプラグ１５４と同様に信号の伝達を行う。
この場合、周辺回路チップ２００において処理された画像信号は、パッド２５３、ビアプラグ１５４、配線層１５６、ビアプラグ１５５およびパッド１５２の順に伝達されることとなる。このようなビアプラグ１５４および１５５は、撮像素子１００および周辺回路チップ２００を接合した後に半導体基板１２０等にビアホールを形成し、このビアホールの内面に絶縁膜を形成した後にＣｕ等の金属を充填することにより形成することができる。なお、パッド２５３は、パッド１５２と同様にＡｌやＣｕ等の金属により構成することができる。このように、ビアホールに充填された金属により接続を行うため、接続信頼性を向上させることができる。また、撮像素子１００および周辺回路チップ２００を接合した後にビアプラグ１５５を形成するため、撮像素子１００および周辺回路チップ２００の接合を容易に行うことができる。
撮像素子１００および周辺回路チップ２００相互の信号（画像信号や制御信号）の伝達においてもビアプラグ１５４等のＴＳＶを使用することができる。なお、ビアプラグ１５４は、請求の範囲に記載の第２の信号伝達部の一例である。
［ビアプラグの配置］
図１４は、本技術の第５の実施の形態に係るビアプラグの構成例を示す図である。同図は、パッド１５２およびビアプラグ１５５の配置を表した図である。また、図１０および１１とは異なり、同図は受光面から見た場合の配置を表す。同図におけるａは、図１３において説明した撮像装置１におけるパッド１５２とビアプラグ１５５との配置を表した図であり、比較的小さい面積のビアプラグ１５５を配置する場合の例を表した図である。なお、ビアプラグ１５４および配線層１５６の記載は省略している。一方、同図におけるｂは、環状のビアプラグ１５５を配置する場合の例を表した図であり、比較的大きな面積のビアプラグ１５５を配置する場合の例を表した図である。このようなビアプラグ１５５の面積は、接続抵抗に応じて決定することができる。何れの場合においてもビアプラグ１５５は、開口部１５１とパッド１５２の端部との間に配置される。
これ以外の撮像装置１の構成は本技術の第４の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
［変形例］
上述の第５の実施の形態に係る撮像装置１は、ビアプラグ１５４および１５５の複数のＴＳＶを使用してチップ間における信号の伝達を行っていたが、１つのビアプラグにより信号の伝達を行うこともできる。
［撮像装置の他の構成］
図１５は、本技術の第５の実施の形態の変形例に係る撮像装置の構成例を示す図である。同図の撮像装置１は、ビアプラグ１５４および１５５ならびに配線層１５６の代わりにビアプラグ１５７を備える点で、図１３において説明した撮像装置１と異なる。
ビアプラグ１５７は、ビアホールに充填された金属等の側面においても電気的に接続可能なＴＳＶである。同図においては、ビアプラグ１５７の側面とパッド１５２を接触させることにより、ビアプラグ１５７およびパッド１５２の間を接続することができ、信号を伝達することができる。
図１６は、本技術の第５の実施の形態の変形例に係るビアプラグの構成例を示す図である。同図は、パッド１５２およびビアプラグ１５７の配置を表した図であり、図１４と同様に受光面から見た場合の配置を表した図である。同図におけるａは、図１５において説明した撮像装置１におけるパッド１５２とビアプラグ１５７との配置を表した図である。四角形状の断面を有するビアプラグ１５７の１つの面がパッド１５２に隣接するようにビアプラグ１５７が配置される。一方、同図におけるｂは、パッド１５２の周囲にビアプラグ１５７を配置する場合の例を表した図であり、ビアプラグ１５７およびパッド１５２の接触面積を大きくした場合の例である。同図におけるｂでは、ビアプラグ１５７およびパッド１５２の間の接続抵抗を低減することができる。
これ以外の撮像装置１の構成は本技術の第５の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
以上説明したように、本技術の第５の実施の形態に係る撮像装置１は、ビアプラグ１５４等のＴＳＶにより撮像素子１００および周辺回路チップ２００の間の信号の伝達を行う。このため、撮像素子１００および周辺回路チップ２００との間の接続信頼性を向上させることができる。
最後に、上述した各実施の形態の説明は本技術の一例であり、本技術は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本技術に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
なお、本技術は以下のような構成もとることができる。
（１）照射された光に応じた画像信号を生成する光電変換部が形成される半導体基板と、
前記半導体基板における前記光が照射される面である受光面とは異なる面に絶縁層と前
記生成された画像信号を伝達する配線層とが順に積層されて構成された配線部と、
前記半導体基板の前記受光面とは異なる面に形成された凹部と前記配線部との間に形成されるとともに前記凹部に一部が配置され、前記配線層により伝達された画像信号を前記半導体基板の前記受光面から前記凹部に向けて形成された開口部を介して伝達する信号伝達部と
を具備する撮像装置。
（２）前記受光面に隣接して配置されて前記照射された光を前記光電変換部に伝達する入射光伝達部をさらに具備し、
前記信号伝達部は、前記入射光伝達部が形成された後に形成される前記開口部を介して前記画像信号を伝達する
前記（１）に記載の撮像装置。
（３）前記信号伝達部は、パッドにより構成される前記（１）または（２）に記載の撮像装置。
（４）前記配線層および前記信号伝達部の間に配置されて前記画像信号を伝達するビアプラグをさらに具備する前記（１）から（３）の何れかに記載の撮像装置。
（５）前記配線層により伝達される画像信号を処理する処理回路が形成される第２の半導体基板と、
前記第２の半導体基板に第２の絶縁層と前記処理された画像信号を伝達する第２の配線層とが順に積層された第２の配線部と、
前記第２の配線層により伝達される前記処理された画像信号を前記信号伝達部に伝達する第２の信号伝達部と
をさらに具備し、
前記信号伝達部は、前記処理回路により処理されて前記第２の信号伝達部により伝達される画像信号を伝達する
前記（１）から（４）の何れかに記載の撮像装置。
（６）前記第２の信号伝達部は、前記配線部および前記第２の配線部にそれぞれ配置されたパッドにより構成される前記（５）に記載の撮像装置。
（７）前記第２の信号伝達部は、前記配線部および前記半導体基板を貫通して配置されるビアプラグにより構成される前記（５）に記載の撮像装置。
（８）照射された光に応じた画像信号を生成する光電変換部が形成される半導体基板における前記光が照射される面である受光面とは異なる面に形成された凹部に前記画像信号を伝達する信号伝達部の一部を形成する信号伝達部形成工程と、
前記光電変換部により生成された画像信号の前記信号伝達部への伝達を行う配線層を前記半導体基板の前記受光面とは異なる面および前記信号伝達部に隣接して形成する配線部形成工程と、
前記半導体基板の前記受光面から前記凹部に向けて前記信号伝達部からの信号を伝達するための開口部を形成する開口部形成工程と
を具備する撮像装置の製造方法。
１ 撮像装置
２ 垂直駆動部
３ カラム信号処理部
４ 制御部
１０ 画素
１３ 光電変換部
１４ 電荷保持部
１００ 撮像素子
１１０ 入射光伝達部
１１１ オンチップレンズ
１１２ カラーフィルタ
１１３ 保護膜
１２０ 半導体基板
１２２、１３５ 凹部
１３０、１５６、２３０ 配線部
１３１、２３１ 絶縁層
１３２、２３２ 配線層
１３３、１５４、１５５、１５７、２３３ ビアプラグ
１３４、１５２、２３４、２５３ パッド
１４０ 支持基板
１５１ 開口部
１５３ ボンディングワイヤ
２００ 周辺回路チップ
２２０ 半導体基板

Claims (8)

  1. 照射された光に応じた画像信号を生成する光電変換部が形成される半導体基板と、
    前記半導体基板における前記光が照射される面である受光面とは異なる面に絶縁層と前記生成された画像信号を伝達する配線層とが順に積層されて構成された配線部と、
    前記半導体基板の前記受光面とは異なる面に形成された凹部と前記配線部との間に形成されるとともに前記凹部に一部が配置され、前記配線層により伝達された画像信号を前記半導体基板の前記受光面から前記凹部に向けて形成された開口部を介して伝達する信号伝達部と
    を具備する撮像装置。
  2. 前記受光面に隣接して配置されて前記照射された光を前記光電変換部に伝達する入射光伝達部をさらに具備し、
    前記信号伝達部は、前記入射光伝達部が形成された後に形成される前記開口部を介して前記画像信号を伝達する
    請求項１記載の撮像装置。
  3. 前記信号伝達部は、パッドにより構成される請求項１記載の撮像装置。
  4. 前記配線層および前記信号伝達部の間に配置されて前記画像信号を伝達するビアプラグをさらに具備する請求項１記載の撮像装置。
  5. 前記配線層により伝達される画像信号を処理する処理回路が形成される第２の半導体基板と、
    前記第２の半導体基板に第２の絶縁層と前記処理された画像信号を伝達する第２の配線層とが順に積層された第２の配線部と、
    前記第２の配線層により伝達される前記処理された画像信号を前記信号伝達部に伝達する第２の信号伝達部と
    をさらに具備し、
    前記信号伝達部は、前記処理回路により処理されて前記第２の信号伝達部により伝達される画像信号を伝達する
    請求項１記載の撮像装置。
  6. 前記第２の信号伝達部は、前記配線部および前記第２の配線部にそれぞれ配置されたパッドにより構成される請求項５記載の撮像装置。
  7. 前記第２の信号伝達部は、前記配線部および前記半導体基板を貫通して配置されるビアプラグにより構成される請求項５記載の撮像装置。
  8. 照射された光に応じた画像信号を生成する光電変換部が形成される半導体基板における前記光が照射される面である受光面とは異なる面に形成された凹部に前記画像信号を伝達する信号伝達部の一部を形成する信号伝達部形成工程と、
    前記光電変換部により生成された画像信号の前記信号伝達部への伝達を行う配線層を前記半導体基板の前記受光面とは異なる面および前記信号伝達部に隣接して形成する配線部形成工程と、
    前記半導体基板の前記受光面から前記凹部に向けて前記信号伝達部からの信号を伝達するための開口部を形成する開口部形成工程と
    を具備する撮像装置の製造方法。

JP2019530941A 2017-07-18 2018-06-22 撮像装置および撮像装置の製造方法 Active JP7184772B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017139111 2017-07-18
JP2017139111 2017-07-18
PCT/JP2018/023740 WO2019017147A1 (ja) 2017-07-18 2018-06-22 撮像装置および撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019017147A1 true JPWO2019017147A1 (ja) 2020-07-16
JP7184772B2 JP7184772B2 (ja) 2022-12-06

Family

ID=65016661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019530941A Active JP7184772B2 (ja) 2017-07-18 2018-06-22 撮像装置および撮像装置の製造方法

Country Status (4)

Country Link
US (1) US20200144322A1 (ja)
JP (1) JP7184772B2 (ja)
CN (1) CN110870071B (ja)
WO (1) WO2019017147A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112022003725T5 (de) * 2021-07-27 2024-05-16 Sony Semiconductor Solutions Corporation Festkörperbildgebungselement, bildgebungseinrichtung und elektronische vorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191492A (ja) * 2003-12-26 2005-07-14 Sony Corp 固体撮像素子及びその製造方法
JP2012019147A (ja) * 2010-07-09 2012-01-26 Canon Inc 固体撮像装置
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2016129216A (ja) * 2015-01-09 2016-07-14 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 半導体構造およびそれを製造する方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4802520B2 (ja) * 2005-03-07 2011-10-26 ソニー株式会社 固体撮像装置及びその製造方法
JP4609497B2 (ja) * 2008-01-21 2011-01-12 ソニー株式会社 固体撮像装置とその製造方法、及びカメラ
JP5422914B2 (ja) * 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
JP5453947B2 (ja) * 2009-06-17 2014-03-26 ソニー株式会社 固体撮像素子の製造方法
JP5552768B2 (ja) * 2009-07-27 2014-07-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5640630B2 (ja) * 2010-10-12 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2012175078A (ja) * 2011-02-24 2012-09-10 Sony Corp 固体撮像装置、および、その製造方法、電子機器、半導体装置
CN103022062B (zh) * 2011-07-19 2016-12-21 索尼公司 固体摄像器件及其制造方法和电子设备
US9281338B2 (en) * 2014-04-25 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
KR102619666B1 (ko) * 2016-11-23 2023-12-29 삼성전자주식회사 이미지 센서 패키지
KR102619669B1 (ko) * 2016-12-30 2023-12-29 삼성전자주식회사 이미지 센서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191492A (ja) * 2003-12-26 2005-07-14 Sony Corp 固体撮像素子及びその製造方法
JP2012019147A (ja) * 2010-07-09 2012-01-26 Canon Inc 固体撮像装置
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2016129216A (ja) * 2015-01-09 2016-07-14 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 半導体構造およびそれを製造する方法

Also Published As

Publication number Publication date
US20200144322A1 (en) 2020-05-07
JP7184772B2 (ja) 2022-12-06
CN110870071B (zh) 2024-03-22
WO2019017147A1 (ja) 2019-01-24
CN110870071A (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
KR102056021B1 (ko) 반도체 장치 및 전자 기기
TWI401793B (zh) Semiconductor device
TWI497696B (zh) 半導體器件，其製造方法及電子裝置
JP6140965B2 (ja) 半導体装置およびその製造方法
JP6200035B2 (ja) 半導体装置
WO2019171787A1 (ja) 撮像素子および撮像素子の製造方法
JP7184772B2 (ja) 撮像装置および撮像装置の製造方法
WO2022080248A1 (ja) 半導体素子、半導体装置及び半導体素子の製造方法
US9754995B2 (en) Manufacturing method for solid-state imaging device and solid-state imaging device
JP2017147465A (ja) 半導体装置およびその製造方法
KR20100078275A (ko) 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221124

R150 Certificate of patent or registration of utility model

Ref document number: 7184772

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150