WO2022080248A1 - 半導体素子、半導体装置及び半導体素子の製造方法 - Google Patents

半導体素子、半導体装置及び半導体素子の製造方法 Download PDF

Info

Publication number
WO2022080248A1
WO2022080248A1 PCT/JP2021/037309 JP2021037309W WO2022080248A1 WO 2022080248 A1 WO2022080248 A1 WO 2022080248A1 JP 2021037309 W JP2021037309 W JP 2021037309W WO 2022080248 A1 WO2022080248 A1 WO 2022080248A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
region
wiring
semiconductor
image pickup
Prior art date
Application number
PCT/JP2021/037309
Other languages
English (en)
French (fr)
Inventor
健太郎 秋山
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN202180068829.3A priority Critical patent/CN116348997A/zh
Priority to DE112021005454.6T priority patent/DE112021005454T5/de
Priority to JP2022556907A priority patent/JPWO2022080248A1/ja
Priority to US18/248,264 priority patent/US20230378223A1/en
Publication of WO2022080248A1 publication Critical patent/WO2022080248A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Definitions

  • the present disclosure relates to semiconductor devices, semiconductor devices, and methods for manufacturing semiconductor devices.
  • This wire bonding is a connection method for adhering a bonding wire to a pad arranged in a wiring region formed on the surface side of a semiconductor substrate constituting a semiconductor element. Adhesion of the bonding wire can be performed by heat-pressing the metal bonding wire to the pad. This bonding wire is bonded from a side different from the surface in contact with the semiconductor substrate.
  • a semiconductor element has been proposed in which an opening is formed in a semiconductor substrate near the pad to expose the pad, and a bonding wire is adhered to the pad from the back surface side of the semiconductor substrate via the opening.
  • the lens layer on which a lens that collects incident light is formed and the base of the lens layer are flattened.
  • the film is arranged on the back surface side of the semiconductor substrate.
  • the opening of the semiconductor substrate needs to be formed after removing these lens layers and the flattening film.
  • the wire bonding pad is arranged at the end of the semiconductor substrate. This is to shorten the bonding wire length.
  • a scribe line which is a region where the dicing blade that separates the semiconductor substrate from the wafer abuts, is arranged around the wafer-shaped semiconductor substrate. With the miniaturization of semiconductor elements, wire bonding pads are arranged close to the scribe line.
  • This scribe line is a linear groove formed on the semiconductor substrate, and is formed on the semiconductor substrate after the lens layer and the flattening film are removed.
  • a semiconductor device has been proposed that simultaneously removes a lens layer and a flattening film in a region where wire bonding and a region forming a scribe line (see, for example, Patent Document 1).
  • a wire bonding opening and a scribing line groove are individually formed on a semiconductor substrate adjacent to the opening from which the lens layer and the flattening film have been removed.
  • This adhesive strength can be measured by a shear strength test in which the bonding wire bonded to the pad is broken to measure the strength. This shear strength test is performed by pushing the bonded portion of the bonding wire in a direction parallel to the surface of the semiconductor substrate with a measuring instrument.
  • a shear strength test is performed by pushing the bonded portion of the bonding wire in a direction parallel to the surface of the semiconductor substrate with a measuring instrument.
  • the present disclosure proposes a method for manufacturing a semiconductor element, a semiconductor device, and a semiconductor element for measuring the adhesive strength of a bonding wire bonded and bonded from the back surface side of a semiconductor substrate.
  • the semiconductor element according to the present disclosure includes a semiconductor substrate and an adhesive pad.
  • a wiring region having a wiring for transmitting the signal of the element is arranged adjacent to the element as well as being formed.
  • the adhesive pad is arranged in the wiring region adjacent to the semiconductor substrate removal region, which is the region from which the semiconductor substrate has been removed, and is connected to the wiring and a connection portion for connection with the outside is adhered.
  • the semiconductor substrate removal region includes a region for measuring the adhesive strength of the adhesive pad and the connection portion.
  • the semiconductor device includes a semiconductor substrate, an adhesive pad, and a processing circuit.
  • a wiring region having a wiring for transmitting the signal of the element is arranged adjacent to the element as well as being formed.
  • the adhesive pad is arranged in the wiring region adjacent to the semiconductor substrate removal region, which is the region from which the semiconductor substrate has been removed, and is connected to the wiring and a connection portion for connection with the outside is adhered.
  • the processing circuit processes the transmitted signal.
  • the semiconductor substrate removal region includes a region for measuring the adhesive strength of the adhesive pad and the connection portion.
  • a wiring for transmitting the signal of the element and a connection portion for connection with the outside are adhered to the semiconductor substrate on which the element is formed.
  • the step of arranging the wiring region provided with the adhesive pad and the step of removing the semiconductor substrate in the region near the adhesive pad are included, and the step of removing the semiconductor substrate includes bonding the adhesive pad and the connection portion. The above area including the area for measuring the strength is removed.
  • FIG. 1 is a diagram showing a configuration example of an image pickup device according to an embodiment of the present disclosure.
  • the figure is a block diagram showing a configuration example of the image pickup device 1.
  • the semiconductor device according to the embodiment of the present disclosure will be described by taking the image pickup device 1 as an example.
  • the image pickup device 1 is a semiconductor device that generates image data of a subject.
  • the image pickup device 1 includes a pixel array unit 10, a vertical drive unit 20, and a column signal processing unit 30.
  • the pixel array unit 10 is configured by arranging a plurality of pixels 100.
  • the pixel array unit 10 in the figure shows an example in which a plurality of pixels 100 are arranged in the shape of a two-dimensional matrix.
  • the pixel 100 includes a photoelectric conversion unit that performs photoelectric conversion of incident light, and generates an image signal of a subject based on the irradiated incident light.
  • a photodiode can be used for this photoelectric conversion unit.
  • Signal lines 21 and 31 are wired to each pixel 100.
  • the pixel 100 is controlled by the control signal transmitted by the signal line 21 to generate an image signal, and outputs the image signal generated via the signal line 31.
  • the signal line 21 is arranged for each row in the shape of a two-dimensional matrix, and is commonly wired to a plurality of pixels 100 arranged in one row.
  • the signal line 31 is arranged for each row in the shape of a two-dimensional matrix, and is commonly wired to a plurality of pixels 100 arranged in one row.
  • the vertical drive unit 20 generates the control signal of the pixel 100 described above.
  • the vertical drive unit 20 in the figure can generate a control signal for each row of the two-dimensional matrix of the pixel array unit 10 and output it via the signal line 21.
  • the column signal processing unit 30 processes the image signal generated by the pixel 100.
  • the column signal processing unit 30 in the figure simultaneously processes image signals from a plurality of pixels 100 arranged in one row of the pixel array unit 10. As this process, for example, analog-to-digital conversion for converting an analog image signal generated by the pixel 100 into a digital image signal and correlated double sampling (CDS: Correlated Double Sampling) for removing an offset error of the image signal are performed. Can be done.
  • the processed image signal is output to a circuit or the like outside the image sensor 1.
  • the image pickup device 1 in the figure is an example of the semiconductor device described in the claims.
  • FIG. 2 is a plan view showing a configuration example of the image pickup device according to the embodiment of the present disclosure.
  • FIG. 3 is a plan view showing a configuration example of the image pickup device 1, and is a diagram showing a configuration example on the back surface side of the image pickup device 1.
  • the image pickup device 1 includes a semiconductor substrate 110 and a wiring region 120.
  • the wiring region 120 is arranged on the surface side of the semiconductor substrate 110.
  • the back surface side of the image pickup device 1 in the figure corresponds to the back surface side of the semiconductor substrate 110.
  • the pixel array portion 10 described with reference to FIG. 1 is formed in the central portion on the back surface side of the semiconductor substrate 110.
  • the semiconductor substrate 110 near the left and right ends in the figure is removed, and a region where the wiring region 120 is exposed is formed. This region is referred to as a semiconductor substrate removal region 190.
  • the semiconductor substrate removal region 190 in the figure shows an example formed along the left and right side surfaces of the image pickup device 1.
  • the adhesive pad 125 is arranged in the semiconductor substrate removal area 190.
  • the adhesive pad 125 is an electrode to which the bonding wire is bonded by wire bonding.
  • the adhesive pad 125 is embedded in the wiring region 120 and is exposed to the side of the semiconductor substrate removal region 190 by the opening 171 formed in the wiring region 120.
  • FIG. 3 is a cross-sectional view showing a configuration example of the image pickup device according to the first embodiment of the present disclosure.
  • the figure is a cross-sectional view showing a configuration example of the image pickup device 1.
  • the image pickup device 1 in the figure includes a semiconductor substrate 110, a wiring region 120, insulating films 141 and 153, a color filter 142, an on-chip lens 151, and a support substrate 160.
  • the bonding wire 90 is shown in the figure.
  • the semiconductor substrate 110 is a substrate on which a semiconductor element is formed. Specifically, a diffusion region of a semiconductor element is formed on the semiconductor substrate 110.
  • the semiconductor substrate 110 can be made of, for example, silicon (Si).
  • the semiconductor element is arranged in a well region formed on the semiconductor substrate 110.
  • the semiconductor substrate 110 in the figure is assumed to be configured in a p-type well region.
  • a semiconductor device can be formed by forming an n-type or p-type semiconductor region in this p-type well region.
  • the photoelectric conversion unit 101 and the charge transfer unit 102 are shown as examples.
  • the photoelectric conversion unit 101 is an element that is arranged for each pixel 100 described in FIG. 1 and performs photoelectric conversion of incident light.
  • the photoelectric conversion unit 101 is composed of an n-type semiconductor region 111 (a white rectangular region) arranged on the semiconductor substrate 110 in the figure. Specifically, a photodiode composed of a pn junction at the interface between the n-type semiconductor region 111 and the surrounding p-type well region corresponds to the photoelectric conversion unit 101.
  • the charge transfer unit 102 is an element that transfers the electric charge generated by the photoelectric conversion unit 101.
  • the charge transfer unit 102 is composed of a MOS transistor including a gate 112.
  • the gate 112 is configured such that a columnar embedded gate having a depth reaching the n-type semiconductor region 111 from the surface of the semiconductor substrate 110 is joined to a gate electrode arranged on the surface side of the semiconductor substrate 110.
  • the charge transfer unit 102 is a vertical MOS transistor that transfers the electric charge generated by the photoelectric conversion unit 101 in the thickness direction of the semiconductor substrate 110.
  • the charge transferred by the charge transfer unit 102 is transferred to a floating diffusion region (not shown) arranged near the surface of the semiconductor substrate 110. Then, based on the transferred charge, an image signal is generated by a pixel circuit (not shown).
  • the photoelectric conversion unit 101 and the charge transfer unit 102 are arranged for each pixel 100.
  • a semiconductor substrate removal region 190 is arranged at the end of the image pickup device 1.
  • a through insulating portion 119 can be arranged on the semiconductor substrate 110 on the surface adjacent to the semiconductor substrate removing region 190.
  • the penetrating insulating portion 119 is composed of an insulating material having a shape penetrating the semiconductor substrate 110.
  • the penetrating insulating portion 119 can be formed by embedding an insulating material such as SiO 2 in a groove formed along the wall surface of the semiconductor substrate 110 and penetrating the semiconductor substrate 110.
  • the through-insulation portion 119 can also be arranged on the side surface of the semiconductor substrate 110 other than the surface adjacent to the semiconductor substrate removal region 190.
  • the wiring area 120 is an area having wiring that is arranged adjacent to the surface side of the semiconductor substrate 110 and transmits a signal of the element.
  • the wiring area 120 includes a wiring 122 and an insulating layer 121.
  • the wiring 122 transmits the signal of the element.
  • the wiring 122 can be made of, for example, a metal such as copper (Cu) or tungsten (W).
  • the insulating layer 121 insulates the wiring 122.
  • the insulating layer 121 can be made of, for example, silicon oxide (SiO 2 ). Further, the wiring 122 and the insulating layer 121 can be configured in multiple layers. Wiring 122s arranged in different layers can be connected by a via plug 123. Further, the wiring 122 and the element (semiconductor region) of the semiconductor substrate 110 can be connected by the contact plug 124.
  • the via plug 123 and the contact plug 124 can be made of a columnar metal or the like.
  • the wiring area 120 further includes an adhesive pad 125.
  • the adhesive pad 125 is an electrode to which the bonding wire 90 is adhered.
  • the adhesive pad 125 can be made of, for example, aluminum (Al).
  • An opening 171 is formed in the insulating layer 121 adjacent to the adhesive pad 125. The bonding wire 90 is bonded through the opening 171.
  • the insulating film 141 is a film arranged on the back surface side of the semiconductor substrate 110 to insulate the semiconductor substrate 110.
  • the insulating film 141 can be made of, for example, SiO 2 .
  • the color filter 142 is an optical filter that is arranged for each pixel 100 and transmits the incident light having a predetermined wavelength among the incident light of the pixel 100.
  • a color filter 142 that transmits red light, green light, and blue light can be arranged in the color filter 142.
  • a color filter 142 corresponding to any of red light, green light, and blue light is arranged in the pixel 100.
  • the on-chip lens 151 is a lens arranged for each pixel 100 and condensing the incident light on the photoelectric conversion unit 101.
  • the on-chip lens 151 can be made of an organic material such as acrylic resin or an inorganic material such as silicon nitride (SiN).
  • the members constituting the on-chip lens 151 are arranged so as to extend to the outer region of the pixel array unit 10. This region acts as a protective film 152 that protects the back surface side of the semiconductor substrate 110.
  • the insulating film 153 is a film that is arranged on the surfaces of the on-chip lens 151 and the protective film 152 to protect the pixel array unit 10.
  • the insulating film 153 can be made of, for example, SiO 2 .
  • the support substrate 160 is a substrate that is arranged adjacent to the wiring region 120 to support the image pickup device 1.
  • the semiconductor substrate 110 at the end of the image sensor 1 and the insulating film 141 and the protective film 152 arranged on the back surface side of the semiconductor substrate 110 are removed, and the back surface side of the wiring region 120 is exposed.
  • the region from which the semiconductor substrate 110 is removed is referred to as a semiconductor substrate removal region 190.
  • the adhesive pad 125 and the opening 171 are arranged in the wiring region 120 adjacent to the semiconductor substrate removal region 190, and wire bonding is performed from the back surface side of the semiconductor substrate 110 via the opening 171.
  • the bonding wire 90 can be made of, for example, a metal wire such as gold (Au). Wire bonding can be performed by the following procedure. First, the bonding wire 90 is passed through an instrument called a capillary, and the tip of the bonding wire 90 is made spherical by electric discharge heating. Next, the tip of the bonding wire 90 is heat-pressed to the adhesive pad 125 using a capillary. As a result, the tip of the bonding wire 90 is bonded (welded) to the adhesive pad 125. At this time, the spherical tip portion of the bonding wire 90 forms the bonding portion 91. The other end of the bonding wire 90 is bonded to a pad located in an external circuit and can be electrically connected by wire bonding.
  • the bonding wire 90 is an example of the connection portion described in the claims.
  • the semiconductor substrate removal region 190 is a region for performing wire bonding and a region for measuring the adhesive strength of the bonding wire 90 with the adhesive pad 125. This adhesive strength can be measured by breaking the adhesive portion 91 from the 125 surface of the adhesive pad. That is, the adhesive strength of the bonding wire 90 can be measured by measuring the load required to break the adhesive portion 91. Such a test for measuring the adhesive strength is called a shear strength test.
  • the semiconductor substrate removal region 190 is a region including regions 191 and 192.
  • the region 191 is a region between the adhesive portion 91 and the semiconductor substrate 110.
  • the region 192 is a region opposite to the region 191 with respect to the adhesive portion 91.
  • the configuration of the image sensor 1 is not limited to this example.
  • the through insulating portion 119 can be omitted.
  • the insulating film 153 can be omitted.
  • FIG. 4 is a diagram showing an example of a share strength test according to an embodiment of the present disclosure.
  • the figure shows an example of measuring the adhesive strength of the bonding wire 90 by the shear strength test.
  • the image sensor 1 in the figure is shown in a simplified manner.
  • the share strength test can be performed by the following procedure. First, the test instrument 500 is placed next to the adhesive portion 91, that is, in the area 191. Next, the test instrument 500 is moved in the direction of the arrow to be brought into contact with the adhesive portion 91, and the adhesive portion 91 is pushed to be sheared. By measuring the weight at the time of this shearing, the adhesive strength can be measured. The dotted line in the figure represents the broken adhesive portion 91.
  • the region 191 is a region for arranging the test instrument 500 that pushes and shears the bonding wire 90 for measuring the adhesive strength
  • the region 192 is a region where the pushed adhesive portion 91 moves. ..
  • the image pickup device 1 of the present disclosure has the semiconductor substrate removing region 190 including the regions 191 and 192, so that the adhesive strength of the bonding wire 90 can be accurately measured.
  • an opening having substantially the same shape as the opening 171 was formed on the semiconductor substrate 110, and the bonding wire 90 was adhered to the semiconductor substrate 110.
  • the image sensor 1 it is necessary to increase the size of the semiconductor substrate 110 in the thickness direction. This is to perform photoelectric conversion of long-wavelength light such as red light that reaches the deep part of the semiconductor substrate 110. Therefore, the opening of the semiconductor substrate becomes deep, and the bonded portion 91 of the bonding wire 90 is hidden by the semiconductor substrate 110. It will interfere with the share strength test.
  • the semiconductor substrate removal region 190 by arranging the semiconductor substrate removal region 190, a precise share strength test can be performed as described above.
  • FIG. 5A to 5F are views showing an example of a method for manufacturing an image pickup device according to the first embodiment of the present disclosure.
  • 5A to 5F are diagrams showing an example of a manufacturing process of the image pickup device 1.
  • a well region, an n-type semiconductor region 111, and the like are formed on the semiconductor substrate 110, and a wiring region 120 is formed on the surface side of the semiconductor substrate 110.
  • the support substrate 160 is adhered to the wiring region 120, and the back surface side of the semiconductor substrate 110 is ground to reduce the thickness.
  • the insulating film 141, the color filter 142, the on-chip lens 151, the protective film 152, and the insulating film 153 are sequentially arranged on the back surface side of the ground semiconductor substrate 110 to form the pixel array portion 10 (FIG. 5A).
  • the resist 401 is placed adjacent to the insulating film 153.
  • an opening 402 is formed in a region for removing the semiconductor substrate 110 in order to form the semiconductor substrate removing region 190.
  • the opening 402 can be formed by photolithography (FIG. 5B).
  • the insulating film 153, the protective film 152, and the insulating film 141 adjacent to the opening 402 are removed. This can be done by dry etching (Fig. 5C).
  • the end portion of the semiconductor substrate 110 is removed to form the semiconductor substrate removal region 190. This can be done by etching the end of the semiconductor substrate 110 with a resist 401. Dry etching can also be applied to this etching. At this time, dry etching is performed based on etching conditions different from those in FIG. 5C (FIG. 5D).
  • the resist 401 is removed and the resist 403 is placed.
  • an opening 404 is formed in a region forming the opening 171 of the wiring region 120 (FIG. 5E).
  • the insulating layer 121 of the wiring region 120 is etched using the resist 403 to form the opening 171 (FIG. 5F).
  • the resist 403 is removed, and the wafer on which the image sensor 1 is formed is diced to separate the image sensor 1.
  • the image pickup device 1 which has been die-bonded and separated into individual pieces is bonded onto a substrate such as a semiconductor package.
  • wire bonding is performed to bond the bonding wire 90 to the adhesive pad 125.
  • the image pickup device 1 can be manufactured by the above steps.
  • FIGS. 6A to 6C are diagrams showing other configuration examples of the image pickup device according to the embodiment of the present disclosure.
  • 6A to 6C are plan views showing a configuration example of the image pickup device 1 as in FIG. 2.
  • the image sensor 1 of FIGS. 6A to 6C has a shape of the semiconductor substrate removal region 190 different from that of the image sensor 1 of FIG.
  • the image pickup device 1 of FIG. 6A shows an example in which the semiconductor substrate removal region 190 is arranged along the arrangement direction of the adhesive pads 125.
  • the test instrument 500 can be arranged between the bonding portion 91 of the bonding wire 90 and the semiconductor substrate 110.
  • the adhesive portion 91 is pushed in the x-axis direction to measure the adhesive strength.
  • the test instrument 500 can be arranged on the upper side or the lower side of the bonding portion 91 of the bonding wire 90 in the figure, and the shear strength for pushing the bonding portion 91 in the y-axis direction can be measured.
  • the share strength test of the plurality of bonding wires 90 can be sequentially performed.
  • the region between the bonding wires 90 corresponds to the region included in the semiconductor substrate removal region 190 for performing the shear strength test.
  • the image pickup device 1 of FIG. 6B shows an example in which the semiconductor substrate removal region 190 is arranged for each adhesive pad 125.
  • the semiconductor substrate removal region 190 is also configured at the end of the image pickup device 1.
  • the semiconductor substrate removing region 190 having such a shape can be shared with the adjacent image pickup element 1 in the wafer-like image pickup element 1 before being fragmented. That is, the semiconductor substrate removal region 190 of FIG. 6B can be formed by removing the semiconductor substrate 110 at the end of the adjacent image sensor 1 in common and performing dicing.
  • the semiconductor substrate removal region 190 of the image pickup device 1 of FIG. 2 can be formed in the same manner.
  • the image pickup element 1 of FIG. 6C represents an example of a semiconductor substrate removal region 190 arranged for each adhesive pad 125 and arranged in a region excluding the end portion of the image pickup element 1.
  • the image sensor 1 of the first embodiment of the present disclosure can measure the adhesive strength of the bonding wire 90 by removing the semiconductor substrate in the vicinity of the adhesive pad 125.
  • the image pickup device 1 of the first embodiment described above the side surface of the semiconductor substrate 110 adjacent to the semiconductor substrate removal region 190 is insulated by the through insulating portion 119.
  • the image pickup device 1 of the second embodiment of the present disclosure is different from the above-mentioned first embodiment in that the image sensor 1 is insulated by the insulating film 153.
  • FIG. 7 is a cross-sectional view showing a configuration example of the image pickup device according to the second embodiment of the present disclosure.
  • FIG. 3 is a cross-sectional view showing a configuration example of the image pickup device 1 as in FIG.
  • the through insulating portion 119 of the semiconductor substrate 110 is omitted, and the insulating film 153 is arranged on the surfaces of the semiconductor substrate 110 and the wiring region 120 adjacent to the semiconductor substrate removal region 190. It is different from the image sensor 1 of.
  • the insulating film 153 in the figure is configured to have a shape extended to the end of the image pickup device 1 in the semiconductor substrate removal region 190 and to cover the side surface of the semiconductor substrate 110.
  • the insulating film 153 can insulate the side surface of the semiconductor substrate 110 adjacent to the semiconductor substrate removal region 190.
  • FIGS. 5A to 5F are diagrams showing an example of a manufacturing process of the image pickup device 1 as in FIGS. 5A to 5F.
  • the pixel array portion 10 other than the insulating film 153 is formed (FIG. 8A).
  • a resist 401 having an opening 402 is placed (FIG. 8B), and the protective film 152 and the insulating film 141 are removed by etching (FIG. 8C).
  • the end portion of the semiconductor substrate 110 is removed to form the semiconductor substrate removal region 190 (FIG. 8D).
  • the resist 401 is removed (FIG. 8E).
  • an insulating film is arranged on the back surface side of the image pickup device 1 to form the insulating film 153 (FIG. 8F). This can be done by forming a film such as SiO 2 by using CVD (Chemical Vapor Deposition) or the like.
  • the image pickup device 1 can be manufactured by the above steps. The above steps are examples of the methods for manufacturing semiconductor devices according to the claims.
  • the step of FIG. 8E described above can be omitted, and the insulating film described in FIG. 8F can be formed in a state where the resist 401 is arranged.
  • the insulating film 153 is formed on the side surface of the semiconductor substrate 110 adjacent to the semiconductor substrate removal region 190 and the surface of the wiring region 120.
  • the configuration of the image sensor 1 other than this is the same as the configuration of the image sensor 1 in the first embodiment of the present disclosure, the description thereof will be omitted.
  • the image pickup device 1 of the second embodiment of the present disclosure insulates the side surface of the semiconductor substrate 110 adjacent to the semiconductor substrate removal region 190 by the insulating film 153.
  • the through-insulation portion 119 can be omitted, and the configuration of the image pickup device 1 can be simplified.
  • the image pickup device 1 of the first embodiment described above the semiconductor substrate 110 in the region where wire bonding is performed is removed, and the end portion of the wiring region 120 is exposed.
  • the image pickup device 1 of the third embodiment of the present disclosure is different from the above-mentioned first embodiment in that a guard ring is arranged in the wiring region 120 at the end portion.
  • FIG. 9 is a cross-sectional view showing a configuration example of the image pickup device according to the third embodiment of the present disclosure.
  • FIG. 3 is a cross-sectional view showing a configuration example of the image pickup device 1 as in FIG.
  • the image pickup device 1 in the figure is different from the image pickup device 1 in FIG. 3 in that a guard ring 126 is provided at the end of the wiring region 120.
  • the guard ring 126 is arranged near the end of the wiring area 120 to protect the wiring area 120.
  • the guard ring 126 can be configured in a ring shape along the outer periphery of the image pickup device 1. As described above, the image pickup device 1 is individualized by dicing. During this dicing, the wiring area 120 may be cracked or chipped.
  • the guard ring 126 prevents extension such as cracks and prevents damage to the image pickup device 1.
  • the guard ring 126 can be made of a metal member. Specifically, the guard ring 126 can be configured by the wiring 122 and the via plug 123 that are alternately laminated as shown in the figure.
  • the wiring 122 and the via plug 123 which are the metal members constituting the guard ring 126, can be configured in a shape embedded in the surface adjacent to the semiconductor substrate removal region 190 of the wiring region 120. That is, the wiring 122 and the via plug 123 constituting the guard ring 126 can be configured so as not to be exposed on the surface of the wiring region 120 adjacent to the semiconductor substrate removal region 190.
  • the insulating layer 121 is arranged in a region 127 which is a region between the wiring region 120 and the surface adjacent to the semiconductor substrate removal region 190. As described above, the semiconductor substrate removal region 190 is formed by etching the semiconductor substrate 110.
  • the wiring 122 of the guard ring 126 or the like may be etched at the same time as the semiconductor substrate 110. In this case, the guard ring 126 will be damaged.
  • the guard ring 126 is an example of the wiring area protection unit described in the claims.
  • the configuration of the image sensor 1 other than this is the same as the configuration of the image sensor 1 in the first embodiment of the present disclosure, the description thereof will be omitted.
  • the image sensor 1 of the third embodiment of the present disclosure can prevent damage during dicing by arranging the guard ring 126 at the end of the wiring region 120.
  • the image pickup device 1 of the first embodiment described above uses the semiconductor substrate 110.
  • the image pickup device 1 of the fourth embodiment of the present disclosure is different from the above-mentioned first embodiment in that it is configured by laminating a plurality of semiconductor substrates.
  • FIG. 10 is a cross-sectional view showing a configuration example of the image pickup device according to the fourth embodiment of the present disclosure.
  • FIG. 3 is a cross-sectional view showing a configuration example of the image pickup device 1 as in FIG.
  • the image pickup device 1 in the figure is different from the image pickup device 1 in FIG. 3 in that a semiconductor substrate 210 is further provided and an adhesive pad for wire bonding is arranged in a wiring region of the semiconductor substrate 210.
  • the semiconductor substrate 110 in the figure is laminated with the semiconductor substrate 210 and the wiring regions bonded to each other.
  • the pad 128 is arranged on the surface of the wiring region 120.
  • the pad 128 is an electrode that is adhered to a pad in a wiring region that opposes the bonding and transmits an electric signal.
  • the pad 128 can be made of copper (Cu).
  • the semiconductor substrate 210 is a semiconductor substrate on which an element is formed in the same manner as the semiconductor substrate 110.
  • an element of a pixel circuit that generates an image signal based on the electric charge generated by the photoelectric conversion unit 101 arranged on the semiconductor substrate 110 and transferred by the electric charge transfer unit 102 may be arranged.
  • a through-insulation portion 219 having the same configuration as that of the through-insulation portion 119 can be arranged.
  • the semiconductor substrate 210 has wiring regions (wiring region 220a and wiring region 220b) arranged on both sides thereof.
  • the wiring area 220a is a wiring area bonded to the wiring area 120 of the semiconductor substrate 110.
  • the wiring region 220a includes a pad 228a in addition to the wiring 222a and the insulating layer 221a.
  • the pad 228a is a pad to be adhered to the above-mentioned pad 128.
  • the semiconductor substrates 110 and 210 can be bonded by aligning the pads 128 and 228a and then heat-pressing them to bond the insulating layer 121 of the wiring region 120 and the insulating layer 221a of the wiring region 220a. At this time, the pad 128 and the pad 228a are also adhered and electrically connected.
  • the wiring area 220b is a wiring area to which the support substrate 160 is adhered.
  • the wiring area 220b includes a wiring 222b and an insulating layer 221b.
  • the adhesive pad 225 is arranged in the wiring area 220b.
  • the adhesive pad 225 is a pad to which the bonding wire 90 is adhered.
  • An opening 271 is formed in the insulating layer 221b in the vicinity of the adhesive pad 225. Wire bonding can be performed through this opening 271.
  • the semiconductor substrate removal region 190 in the figure is a region from which the semiconductor substrate 110 and the semiconductor substrate 210 have been removed. Specifically, the semiconductor substrate removal region 190 in the figure is a region from which the insulating film 153, the protective film 152, the insulating film 141, the semiconductor substrate 110, the wiring region 120, the wiring region 220a, and the semiconductor substrate 210 have been removed. By arranging the semiconductor substrate removal region 190, wire bonding can be performed and the adhesive strength of the bonding wire 90 can be measured.
  • the semiconductor substrate 210 is an example of the second semiconductor substrate described in the claims.
  • FIG. 11 is a cross-sectional view showing another configuration example of the image pickup device according to the fourth embodiment of the present disclosure.
  • FIG. 10 is a cross-sectional view showing a configuration example of the image pickup device 1 as in FIG. 10.
  • the image pickup device 1 in the figure is different from the image pickup device 1 in FIG. 10 in that a semiconductor substrate 310 is provided instead of the support substrate 160.
  • the semiconductor substrate 210 in the figure is laminated with the semiconductor substrate 310 and the wiring regions bonded to each other.
  • the pad 228b is arranged on the surface of the wiring region 220b.
  • the semiconductor substrate 310 is a semiconductor substrate on which an element is formed in the same manner as the semiconductor substrate 110.
  • the elements of the vertical drive unit 20 and the column signal processing unit 30 described in FIG. 1 can be arranged on the semiconductor substrate 310.
  • a wiring area 320 is arranged on the semiconductor substrate 310.
  • the wiring area 320 includes a wiring 322 and an insulating layer 321. Further, a pad 328 is arranged in the wiring area 320.
  • the wiring area 320 is a wiring area bonded to the wiring area 220b of the semiconductor substrate 210. At the time of bonding, the pad 228b and the pad 328 are adhered and electrically connected.
  • FIG. 12 is a cross-sectional view showing another configuration example of the image pickup device according to the fourth embodiment of the present disclosure.
  • FIG. 11 is a cross-sectional view showing a configuration example of the image pickup device 1 as in FIG. 11.
  • the image pickup device 1 in the figure is different from the image pickup device 1 in FIG. 11 in that it includes a semiconductor substrate 310 and a support substrate 160 having a size smaller than that of the semiconductor substrate 210.
  • the semiconductor substrate 310 in the figure is a semiconductor substrate having a size smaller than that of the semiconductor substrate 210.
  • the semiconductor substrate 310 is an individualized semiconductor substrate, which is bonded to the surface side of the wafer-shaped image pickup device 1. Such an implementation form is called COW (Chip on Wafer).
  • COW Chip on Wafer
  • the semiconductor substrate 310 bonded to the semiconductor substrate 210 is sealed by the encapsulant 380 and the support substrate 160.
  • the semiconductor substrate removing region 190 in the figure can be a region from which the insulating film 153, the protective film 152, the insulating film 141, and the semiconductor substrate 110 have been removed, similarly to the semiconductor substrate removing region 190 in FIG.
  • An opening 272 is formed in the vicinity of the adhesive pad 225.
  • the opening 272 is configured to penetrate the wiring region 120, the wiring region 220a, and the semiconductor substrate 210. Wire bonding can be performed on the adhesive pad 225 through the opening 272.
  • a through insulating portion 218 is arranged around the opening 272 of the semiconductor substrate 210.
  • the through insulating portion 218 can be configured to surround the opening 272.
  • the surface of the semiconductor substrate 210 in contact with the opening 272 can be insulated.
  • the configuration of the image sensor 1 other than this is the same as the configuration of the image sensor 1 in the first embodiment of the present disclosure, the description thereof will be omitted.
  • wire bonding and bonding of the bonding wires 90 are performed by arranging the semiconductor substrate removal region 190.
  • the strength can be measured.
  • the technique according to the present disclosure can be applied to various products.
  • the technique according to the present disclosure can be applied to an image pickup device such as a camera.
  • FIG. 13 is a diagram showing a configuration example of an image pickup apparatus to which the technique according to the present disclosure can be applied.
  • the image pickup device 1000 in the figure includes an image pickup element 1001, a control unit 1002, an image processing unit 1003, a display unit 1004, a recording unit 1005, and a photographing lens 1006.
  • the photographing lens 1006 is a lens that collects light from the subject.
  • the photographing lens 1006 forms an image of the subject on the light receiving surface of the image pickup element 1001.
  • the image sensor 1001 is an element that captures an image of a subject. On the light receiving surface of the image sensor 1001, a plurality of pixels having a photoelectric conversion unit that performs photoelectric conversion of light from a subject are arranged. Each of these plurality of pixels generates an image signal based on the electric charge generated by the photoelectric conversion.
  • the image sensor 1001 converts the image signal generated by the pixels into a digital image signal and outputs the image signal to the image processing unit 1003.
  • the image signal for one screen is called a frame.
  • the image pickup device 1001 can also output an image signal in frame units.
  • the control unit 1002 controls the image pickup element 1001 and the image processing unit 1003.
  • the control unit 1002 can be configured by, for example, an electronic circuit using a microcomputer or the like.
  • the image processing unit 1003 processes the image signal from the image pickup device 1001.
  • the image signal processing in the image processing unit 1003 corresponds to, for example, demosaic processing for generating an image signal of a color that is insufficient when generating a color image and noise reduction processing for removing noise of the image signal.
  • the image processing unit 1003 can be configured by, for example, an electronic circuit using a microcomputer or the like.
  • the display unit 1004 displays an image based on the image signal processed by the image processing unit 1003.
  • the display unit 1004 can be configured by, for example, a liquid crystal monitor.
  • the recording unit 1005 records an image (frame) based on the image signal processed by the image processing unit 1003.
  • the recording unit 1005 can be configured by, for example, a hard disk or a semiconductor memory.
  • the image pickup device to which this disclosure can be applied has been described above. This technique can be applied to the image pickup device 1001 among the above-mentioned components. Specifically, the image pickup device 1 described with reference to FIG. 1 can be applied to the image pickup device 1001.
  • the image processing unit 1003 is an example of the processing circuit described in the claims.
  • the image pickup device 1000 is an example of the semiconductor device according to the claims.
  • the configuration of the second embodiment of the present disclosure can be applied to other embodiments.
  • the insulating film 153 of FIG. 7 can be applied to the third and fourth embodiments of the present disclosure.
  • the configuration of the third embodiment of the present disclosure can be applied to other embodiments.
  • the guard ring 126 of FIG. 9 can be applied to the second and fourth embodiments of the present disclosure.
  • the semiconductor element (imaging element 1) has a semiconductor substrate 110 and an adhesive pad 125.
  • a wiring region 120 having an element formed and a wiring 122 for transmitting a signal of the element is arranged adjacent to the semiconductor substrate 110.
  • the adhesive pad 125 is arranged in the wiring region 120 adjacent to the semiconductor substrate removal region 190, which is the region from which the semiconductor substrate 110 has been removed, is connected to the wiring 122, and is connected to the outside.
  • the bonding wire 90) is bonded.
  • the semiconductor substrate removal region 190 includes a region for measuring the adhesive strength of the adhesive pad 125 and the connection portion (bonding wire 90). Thereby, the adhesive strength of the adhesive pad 125 and the connection portion (bonding wire 90) can be measured.
  • the semiconductor substrate removing region 190 may include a region in which a test instrument 500 for pushing and shearing the connection portion (bonding wire 90) for measuring the adhesive strength is arranged. This makes it possible to measure the adhesive strength with the test instrument 500.
  • the semiconductor substrate removal region 190 may include a region in which the connection portion (bonding wire 90) pushed for the measurement of the adhesive strength moves. As a result, the connection portion (bonding wire 90) can be sheared for measuring the adhesive strength.
  • a penetrating insulating portion 119 which is arranged in the vicinity of the semiconductor substrate removing region 190 and is formed of an insulating material having a shape penetrating the semiconductor substrate 110 may be further provided. Thereby, the side surface of the semiconductor substrate 110 can be insulated.
  • the insulating film 153 arranged on the surface of the semiconductor substrate 110 adjacent to the semiconductor substrate removal region 190 may be further provided. Thereby, the side surface of the semiconductor substrate 110 can be insulated.
  • the semiconductor substrate removal region 190 may be a region from which the end portion of the semiconductor substrate 110 has been removed. Thereby, in the manufacturing process, the semiconductor substrate removing region 190 can be formed in common with the image pickup device 1 arranged adjacently on the wafer.
  • it may further have a wiring area protection portion (guard ring 126) arranged along the end portion of the wiring region 120. Thereby, the end portion of the wiring region 120 can be protected.
  • a wiring area protection portion (guard ring 126) arranged along the end portion of the wiring region 120.
  • the wiring area protection unit may be composed of a metal member embedded in a surface of the wiring area 120 adjacent to the semiconductor substrate removal area 190. Thereby, the end portion of the wiring region 120 can be protected by the metal member.
  • the wiring area 120 may have a plurality of the adhesive pads 125 arranged, and the semiconductor substrate removal area 190 may be an area between the adjacent adhesive pads 125. Thereby, the moving direction of the test instrument 500 at the time of measuring the adhesive strength can be limited to one direction.
  • the adhesive pad may be arranged in the wiring region 220b of the second semiconductor substrate (semiconductor substrate 210) laminated on the semiconductor substrate 110. This makes it possible to measure the adhesive strength of the adhesive pad 225 and the connection portion (bonding wire 90) of the semiconductor element, which is formed by laminating a plurality of semiconductor substrates. Brings the effect.
  • an opening 272 formed on the second semiconductor substrate (semiconductor substrate 210) for adhering the connection portion (bonding wire 90) to the adhesive pad 225 may be further provided.
  • the connecting portion (bonding wire 90) can be bonded via the opening 272.
  • a penetrating insulating portion 218 is arranged in the vicinity of the opening 272 of the second semiconductor substrate (semiconductor substrate 210) and is composed of an insulator having a shape penetrating the second semiconductor substrate (semiconductor substrate 210). May further have. Thereby, the wall surface of the opening 272 of the second semiconductor substrate (semiconductor substrate 210) can be insulated.
  • the above-mentioned element may be a photoelectric conversion unit that performs photoelectric conversion of incident light. This makes it possible to measure the adhesive strength of the adhesive pad 125 and the connection portion (bonding wire 90) of the image pickup device 1 that performs photoelectric conversion of the incident light.
  • the semiconductor device has a semiconductor substrate 110, an adhesive pad 125, and a processing circuit (image processing unit 1003).
  • a wiring region 120 having an element formed and a wiring 122 for transmitting a signal of the element is arranged adjacent to the semiconductor substrate 110.
  • the adhesive pad 125 is arranged in the wiring region 120 adjacent to the semiconductor substrate removal region 190, which is the region from which the semiconductor substrate 110 has been removed, is connected to the wiring 122, and is connected to the outside.
  • the bonding wire 90) is bonded.
  • the processing circuit (image processing unit 1003) processes the transmitted signal.
  • the semiconductor substrate removal region 190 includes a region for measuring the adhesive strength of the adhesive pad 125 and the connection portion (bonding wire 90). Thereby, the adhesive strength of the adhesive pad 125 and the connection portion (bonding wire 90) can be measured.
  • the semiconductor substrate 110 on which the element is formed is connected to a wiring 122 for transmitting the signal of the element and the wiring 122, and a connection portion for connection with the outside.
  • the semiconductor substrate 110 includes a step of arranging a wiring region 120 including an adhesive pad 125 to which (bonding wire 90) is adhered, and a step of removing the semiconductor substrate 110 in a region near the adhesive pad 125.
  • the step of removing is a method for manufacturing a semiconductor element (imaging device 1) that removes the region including the region for measuring the adhesive strength of the adhesive pad 125 and the connection portion (bonding wire 90). Thereby, the adhesive strength of the adhesive pad 125 and the connection portion (bonding wire 90) can be measured.
  • the present technology can also have the following configurations.
  • a semiconductor substrate on which an element is formed and a wiring area having a wiring for transmitting the signal of the element is arranged adjacent to the semiconductor substrate. It has an adhesive pad that is arranged in the wiring region adjacent to the semiconductor substrate removal region, which is the region from which the semiconductor substrate has been removed, and is connected to the wiring and to which a connection portion for connection with the outside is adhered.
  • the semiconductor substrate removing region is a semiconductor element including a region for measuring the adhesive strength of the adhesive pad and the connection portion.
  • the semiconductor substrate removing region includes a region in which the connection portion pushed for measuring the adhesive strength moves.
  • the semiconductor element according to any one of (1) to (3) above further comprising a penetrating insulating portion arranged in the vicinity of the semiconductor substrate removing region and formed of an insulating material having a shape penetrating the semiconductor substrate.
  • the semiconductor element according to any one of (1) to (4) further comprising an insulating film arranged on a surface of the semiconductor substrate adjacent to the semiconductor substrate removal region.
  • the semiconductor substrate removal region is a region from which the end portion of the semiconductor substrate has been removed.
  • the wiring area protection unit is composed of a metal member embedded in a surface of the wiring area adjacent to the surface adjacent to the semiconductor substrate removal area.
  • a plurality of the adhesive pads are arranged in the wiring area.
  • the semiconductor element according to (10) above which is formed on the second semiconductor substrate and further has an opening for adhering the connection portion to the adhesive pad.
  • the semiconductor device according to any one of (1) to (12) above which is a photoelectric conversion unit that performs photoelectric conversion of incident light.
  • a semiconductor substrate on which an element is formed and a wiring area having a wiring for transmitting the signal of the element is arranged adjacent to each other.
  • the semiconductor substrate removing region is a semiconductor device including a region for measuring the adhesive strength of the adhesive pad and the connection portion.
  • the step of removing the semiconductor substrate in the region near the adhesive pad, and Including The step of removing the semiconductor substrate is a method for manufacturing a semiconductor element for removing the region including a region for measuring the adhesive strength of the adhesive pad and the connection portion.
  • 1,1001 Imaging element 10 pixel array part 30 Column signal processing part 90 Bonding wire 91 Bonding part 100 pixels 110, 210, 310 Semiconductor substrate 119, 218, 219 Penetrating insulation part 120, 220a, 220b, 320 Wiring area 121, 221 221a, 221b, 321 Insulation layer 122, 222a, 222b, 322 Wiring 123 Via plug 124 Contact plug 125, 225 Adhesive pad 126 Guard ring 152 Protective film 153 Insulation film 160 Support board 171, 271, 272 Opening 190 Semiconductor board removal area 191 , 192 Area 500 Test Instrument 1000 Imaging Device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

半導体素子に接着された接続部の接着強度を測定する。半導体素子は、半導体基板及び接着パッドを有する。その半導体基板は、素子が形成されるとともにその素子の信号を伝達する配線を有する配線領域が隣接して配置される。接着パッドは、半導体基板が除去された領域である半導体基板除去領域に隣接するその配線領域に配置されてその配線に接続されるとともに外部との接続のための接続部が接着される。その半導体基板除去領域は、その接着パッド及びその接続部の接着強度の測定のための領域を含む。

Description

半導体素子、半導体装置及び半導体素子の製造方法
　本開示は、半導体素子、半導体装置及び半導体素子の製造方法に関する。
　半導体素子において、ワイヤボンディングにより外部の回路と接続される半導体素子が使用されている。このワイヤボンディングは、半導体素子を構成する半導体基板の表面側に形成された配線領域に配置されたパッドにボンディングワイヤを接着する接続方法である。ボンディングワイヤの接着は、金属製のボンディングワイヤをパッドに加熱圧接することにより行うことができる。このボンディングワイヤは、半導体基板と接する面とは異なる側から接着される。
　これに対し、パッドの近傍の半導体基板に開口部を形成してパッドを露出させ、半導体基板の裏面側から開口部を介してボンディングワイヤをパッドに接着させる半導体素子が提案されている。例えば、半導体基板の裏面側に照射された光の撮像を行う裏面照射型の撮像素子においては、入射光の集光を行うレンズが形成されるレンズ層やレンズ層の下地を平坦化する平坦化膜が半導体基板の裏面側に配置される。半導体基板の開口部は、これらレンズ層及び平坦化膜を除去した後に形成する必要がある。なお、ワイヤボンディングのパッドは半導体基板の端部に配置される。ボンディングワイヤ長を短縮するためである。また、半導体基板をウェハから個片化するダイシングのブレードが当接する領域であるスクライブラインがウェハ状の半導体基板の周囲に配置される。半導体素子の小型化に伴い、スクライブラインに近接してワイヤボンディングのパッドが配置される。このスクライブラインは、半導体基板に形成された線状の溝であり、レンズ層及び平坦化膜を除去した後の半導体基板に形成される。
　これらワイヤボンディングを行う領域とスクライブラインを形成する領域のレンズ層及び平坦化膜を同時に除去する半導体装置が提案されている（例えば、特許文献１参照）。この半導体装置においては、レンズ層及び平坦化膜が除去された開口部に隣接する半導体基板に、ワイヤボンディングの開口部とスクライブラインの溝とが個別に形成される。
特開２０１６－１３１１７９号公報
　ワイヤボンディングによる接続の信頼性を確保するためには、パッド及びボンディングワイヤの接着強度を測定して管理する必要がある。この接着強度の測定は、パッドに接着されたボンディングワイヤを破断させて強度を測定するシェア強度試験により行うことができる。このシェア強度試験は、測定用の器具によりボンディングワイヤの接着部を半導体基板の面に平行な方向に押動することにより行われる。しかし、上述の従来技術では、ボンディングワイヤの接着部が半導体基板の開口部に配置されるため、測定用の器具による押動ができず、接着強度の測定ができないという問題がある。
　そこで、本開示では、半導体基板の裏面側から接合接着されたボンディングワイヤの接着強度を測定する半導体素子、半導体装置及び半導体素子の製造方法を提案する。
　本開示に係る半導体素子は、半導体基板と、接着パッドとを有する。半導体基板は、素子が形成されるとともに上記素子の信号を伝達する配線を有する配線領域が隣接して配置される。接着パッドは、上記半導体基板が除去された領域である半導体基板除去領域に隣接する上記配線領域に配置されて上記配線に接続されるとともに外部との接続のための接続部が接着される。上記半導体基板除去領域は、上記接着パッド及び上記接続部の接着強度の測定のための領域を含む。
　また、本開示に係る半導体装置は、半導体基板と、接着パッドと、処理回路とを有する。半導体基板は、素子が形成されるとともに上記素子の信号を伝達する配線を有する配線領域が隣接して配置される。接着パッドは、上記半導体基板が除去された領域である半導体基板除去領域に隣接する上記配線領域に配置されて上記配線に接続されるとともに外部との接続のための接続部が接着される。処理回路は、伝達される信号を処理する。上記半導体基板除去領域は、上記接着パッド及び上記接続部の接着強度の測定のための領域を含む。
　また、本開示に係る半導体素子の製造方法は、素子が形成された半導体基板に上記素子の信号を伝達する配線及び上記配線に接続されるとともに外部との接続のための接続部が接着される接着パッドを備える配線領域を配置する工程と、上記接着パッドの近傍の領域の上記半導体基板を除去する工程と、を含み、上記半導体基板を除去する工程は、上記接着パッド及び上記接続部の接着強度の測定のための領域を含む上記領域を除去する。
本開示の実施形態に係る撮像素子の構成例を示す図である。 本開示の実施形態に係る撮像素子の構成例を示す平面図である。 本開示の第１の実施形態に係る撮像素子の構成例を示す断面図である。 本開示の実施形態に係るシェア強度試験の一例を示す図である。 本開示の第１の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第１の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の実施形態に係る撮像素子の他の構成例を示す図である。 本開示の実施形態に係る撮像素子の他の構成例を示す図である。 本開示の実施形態に係る撮像素子の他の構成例を示す図である。 本開示の第２の実施形態に係る撮像素子の構成例を示す断面図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。 本開示の第３の実施形態に係る撮像素子の構成例を示す断面図である。 本開示の第４の実施形態に係る撮像素子の構成例を示す断面図である。 本開示の第４の実施形態に係る撮像素子の他の構成例を示す断面図である。 本開示の第４の実施形態に係る撮像素子の他の構成例を示す断面図である。 本開示に係る技術が適用され得る撮像装置の構成例を示す図である。
　以下、本開示の実施形態について図面に基づいて詳細に説明する。説明は、以下の順に行う。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
１．第１の実施形態
２．第２の実施形態
３．第３の実施形態
４．第４の実施形態
５．撮像装置の構成
　（１．第１の実施形態）
　［撮像素子の構成］
　図１は、本開示の実施形態に係る撮像素子の構成例を示す図である。同図は、撮像素子１の構成例を表すブロック図である。この撮像素子１を例に挙げて本開示の実施形態に係る半導体素子を説明する。撮像素子１は、被写体の画像データを生成する半導体素子である。撮像素子１は、画素アレイ部１０と、垂直駆動部２０と、カラム信号処理部３０とを備える。
　画素アレイ部１０は、複数の画素１００が配置されて構成されたものである。同図の画素アレイ部１０は、複数の画素１００が２次元行列の形状に配列される例を表したものである。ここで、画素１００は、入射光の光電変換を行う光電変換部を備え、照射された入射光に基づいて被写体の画像信号を生成するものである。この光電変換部には、例えば、フォトダイオードを使用することができる。それぞれの画素１００には、信号線２１及び３１が配線される。画素１００は、信号線２１により伝達される制御信号に制御されて画像信号を生成し、信号線３１を介して生成した画像信号を出力する。なお、信号線２１は、２次元行列の形状の行毎に配置され、１行に配置された複数の画素１００に共通に配線される。信号線３１は、２次元行列の形状の列毎に配置され、１列に配置された複数の画素１００に共通に配線される。
　垂直駆動部２０は、上述の画素１００の制御信号を生成するものである。同図の垂直駆動部２０は、画素アレイ部１０の２次元行列の行毎に制御信号を生成し、信号線２１を介して出力することができる。
　カラム信号処理部３０は、画素１００により生成された画像信号の処理を行うものである。同図のカラム信号処理部３０は、画素アレイ部１０の１行に配置された複数の画素１００からの画像信号の処理を同時に行う。この処理として、例えば、画素１００により生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換や画像信号のオフセット誤差を除去する相関二重サンプリング（ＣＤＳ：Correlated　Double　Sampling）を行うことができる。処理後の画像信号は、撮像素子１の外部の回路等に対して出力される。なお、同図の撮像素子１は、請求の範囲に記載の半導体素子の一例である。
　［撮像素子の平面の構成］
　図２は、本開示の実施形態に係る撮像素子の構成例を示す平面図である。同図は、撮像素子１の構成例を表す平面図であり、撮像素子１の裏面側の構成例を表す図である。撮像素子１は、半導体基板１１０及び配線領域１２０を備える。配線領域１２０は、半導体基板１１０の表面側に配置される。なお、同図の撮像素子１の裏面側は、半導体基板１１０の裏面側に対応する。図１において説明した画素アレイ部１０は、半導体基板１１０の裏面側の中央部に形成される。同図に於ける左右の端部近傍の半導体基板１１０は除去され、配線領域１２０が露出した領域が形成される。この領域を半導体基板除去領域１９０と称する。同図の半導体基板除去領域１９０は、撮像素子１の左右の側面に沿って形成される例を表したものである。
　この半導体基板除去領域１９０に接着パッド１２５が配置される。この接着パッド１２５は、ワイヤボンディングによりボンディングワイヤが接着される電極である。後述するように、接着パッド１２５は、配線領域１２０に埋め込まれており、配線領域１２０に形成された開口部１７１により半導体基板除去領域１９０の側に露出する構成となる。
　［撮像素子の断面の構成］
　図３は、本開示の第１の実施形態に係る撮像素子の構成例を示す断面図である。同図は、撮像素子１の構成例を表す断面図である。同図の撮像素子１は、半導体基板１１０と、配線領域１２０と、絶縁膜１４１および１５３と、カラーフィルタ１４２と、オンチップレンズ１５１と、支持基板１６０とを備える。なお、同図には、ボンディングワイヤ９０を記載した。
　半導体基板１１０は、半導体素子が形成される基板である。具体的には、半導体基板１１０には、半導体素子の拡散領域が形成される。この半導体基板１１０は、例えば、シリコン（Ｓｉ）により構成することができる。半導体素子は、半導体基板１１０に形成されたウェル領域に配置される。便宜上、同図の半導体基板１１０は、ｐ型のウェル領域に構成されるものと想定する。このｐ型のウェル領域にｎ型又はｐ型の半導体領域を形成することにより、半導体素子を形成することができる。
　同図には、光電変換部１０１および電荷転送部１０２を例として記載した。光電変換部１０１は、図１において説明した画素１００毎に配置され、入射光の光電変換を行う素子である。光電変換部１０１は、同図の半導体基板１１０に配置されたｎ型の半導体領域１１１（白抜きの矩形の領域）により構成される。具体的には、ｎ型の半導体領域１１１及び周囲のｐ型のウェル領域の界面のｐｎ接合により構成されるフォトダイオードが光電変換部１０１に該当する。
　電荷転送部１０２は、光電変換部１０１により生成された電荷を転送する素子である。この電荷転送部１０２は、ゲート１１２を備えるＭＯＳトランジスタにより構成される。ゲート１１２は、半導体基板１１０の表面側に配置されるゲート電極に半導体基板１１０の表面からｎ型の半導体領域１１１に達する深さの柱状の埋め込みゲートが接合された形状に構成される。電荷転送部１０２は、光電変換部１０１により生成された電荷を半導体基板１１０の厚さ方向に転送する縦型のＭＯＳトランジスタである。電荷転送部１０２により転送された電荷は、半導体基板１１０の表面近傍に配置される浮遊拡散領域（不図示）に転送される。その後、この転送された電荷に基づいて、不図示の画素回路により画像信号が生成される。
　なお、光電変換部１０１及び電荷転送部１０２は、画素１００毎に配置される。
　後述するように、撮像素子１の端部には、半導体基板除去領域１９０が配置される。この半導体基板除去領域１９０に隣接する面の半導体基板１１０には、貫通絶縁部１１９を配置することができる。この貫通絶縁部１１９は、半導体基板１１０を貫通する形状の絶縁物により構成される。貫通絶縁部１１９を配置することにより、半導体基板除去領域１９０に隣接する半導体基板１１０の側面を絶縁することができる。貫通絶縁部１１９は、半導体基板１１０の壁面に沿って形成されて半導体基板１１０を貫通する溝にＳｉＯ２等の絶縁物を埋め込むことにより形成することができる。なお、貫通絶縁部１１９は、半導体基板除去領域１９０に隣接する面以外の半導体基板１１０の側面に配置することもできる。
　配線領域１２０は、半導体基板１１０の表面側に隣接して配置されて素子の信号を伝達する配線を有する領域である。この配線領域１２０は、配線１２２と、絶縁層１２１とを備える。配線１２２は、素子の信号を伝達するものである。この配線１２２は、例えば、銅（Ｃｕ）やタングステン（Ｗ）等の金属により構成することができる。絶縁層１２１は、配線１２２を絶縁するものである。この絶縁層１２１は、例えば、酸化シリコン（ＳｉＯ２）により構成することができる。また、配線１２２及び絶縁層１２１は、多層に構成することができる。異なる層に配置される配線１２２同士は、ビアプラグ１２３により接続することができる。また、配線１２２と半導体基板１１０の素子（半導体領域）との接続は、コンタクトプラグ１２４により行うことができる。ビアプラグ１２３及びコンタクトプラグ１２４は、柱状の金属等により構成することができる。
　また、配線領域１２０は、接着パッド１２５をさらに備える。この接着パッド１２５は、ボンディングワイヤ９０が接着される電極である。接着パッド１２５は、例えば、アルミニウム（Ａｌ）により構成することができる。接着パッド１２５に隣接する絶縁層１２１には、開口部１７１が形成される。この開口部１７１を介してボンディングワイヤ９０が接着される。
　絶縁膜１４１は、半導体基板１１０の裏面側に配置されて半導体基板１１０を絶縁する膜である。この絶縁膜１４１は、例えば、ＳｉＯ２により構成することができる。
　カラーフィルタ１４２は、画素１００毎に配置されて、画素１００の入射光のうち所定の波長の入射光を透過する光学的なフィルタである。カラーフィルタ１４２には、赤色光、緑色光及び青色光を透過するカラーフィルタ１４２を配置することができる。この場合、画素１００には、赤色光、緑色光及び青色光の何れかに対応するカラーフィルタ１４２が配置される。
　オンチップレンズ１５１は、画素１００毎に配置されて入射光を光電変換部１０１に集光するレンズである。このオンチップレンズ１５１は、アクリル樹脂等の有機材料や窒化シリコン（ＳｉＮ）等の無機材料により構成することができる。なお、オンチップレンズ１５１を構成する部材は、画素アレイ部１０の外側の領域に展延して配置される。この領域は、半導体基板１１０の裏面側を保護する保護膜１５２として作用する。
　絶縁膜１５３は、オンチップレンズ１５１および保護膜１５２の表面に配置されて、画素アレイ部１０を保護する膜である。この絶縁膜１５３は、例えば、ＳｉＯ２により構成することができる。
　支持基板１６０は、配線領域１２０に隣接して配置されて撮像素子１を支持する基板である。
　撮像素子１の端部の半導体基板１１０および半導体基板１１０の裏面側に配置される絶縁膜１４１および保護膜１５２は除去され、配線領域１２０の裏面側が露出する形状となる。この半導体基板１１０が除去される領域を半導体基板除去領域１９０と称する。半導体基板除去領域１９０に隣接する配線領域１２０に接着パッド１２５および開口部１７１が配置され、半導体基板１１０の裏面側から開口部１７１を介してワイヤボンディングが行われる。
　ボンディングワイヤ９０は、例えば、金（Ａｕ）等の金属線により構成することができる。ワイヤボンディングは、次の手順により行うことができる。まず、キャピラリーと称される器具にボンディングワイヤ９０を通し、放電加熱によりボンディングワイヤ９０の先端部を球状にする。次に、キャピラリーを使用してボンディングワイヤ９０の先端部を接着パッド１２５に加熱圧接する。これにより、ボンディングワイヤ９０の先端部が接着パッド１２５に接着（溶着）される。この際、ボンディングワイヤ９０の球状の先端部が接着部９１を形成する。ボンディングワイヤ９０の他方の端部は、外部の回路に配置されたパッドに接着され、ワイヤボンディングによる電気的な接続を行うことができる。なお、ボンディングワイヤ９０は、請求の範囲に記載の接続部の一例である。
　半導体基板除去領域１９０は、ワイヤボンディングを行うための領域であるとともに、ボンディングワイヤ９０の接着パッド１２５との間の接着強度を測定するための領域である。この接着強度は、接着部９１を接着パッド１２５面から破断させることにより測定することができる。すなわち、接着部９１を破断させる際に必要となる荷重を測定することにより、ボンディングワイヤ９０の接着強度を測定することができる。このような接着強度測定のための試験は、シェア強度試験と称される。同図に表したように、半導体基板除去領域１９０は、領域１９１及び１９２を含んだ領域である。領域１９１は、接着部９１と半導体基板１１０との間の領域である。領域１９２は、接着部９１を基準とする領域１９１の反対側の領域である。
　なお、撮像素子１の構成は、この例に限定されない。例えば、貫通絶縁部１１９を省略することもできる。また、絶縁膜１５３を省略することもできる。
　［シェア強度試験］
　図４は、本開示の実施形態に係るシェア強度試験の一例を示す図である。同図は、シェア強度試験によりボンディングワイヤ９０の接着強度を測定する例を表したものである。便宜上、同図の撮像素子１は、簡略化して記載した。シェア強度試験は、次の手順により行うことができる。まず、試験器具５００を接着部９１の横、すなわち領域１９１に配置する。次に、試験器具５００を矢印の方向に移動させて接着部９１に当接させるとともに接着部９１を押動して剪断する。この剪断の際の加重を測定することにより、接着強度を測定することができる。同図の点線は、破断された接着部９１を表す。このように、領域１９１は接着強度の測定のためにボンディングワイヤ９０を押動して剪断する試験器具５００を配置する領域であり、領域１９２は押動された接着部９１が移動する領域である。本開示の撮像素子１は、領域１９１及び１９２を含む半導体基板除去領域１９０を有することにより、ボンディングワイヤ９０の接着強度を精密に測定することができる。
　従来技術の半導体素子では、半導体基板１１０にも開口部１７１と略同じ形状の開口部が形成され、ボンディングワイヤ９０が接着されていた。しかし、撮像素子１においては、半導体基板１１０の厚み方向のサイズを大きくする必要がある。半導体基板１１０の深部にまで到達する赤色光等の長波長の光の光電変換を行うためである。このため、半導体基板の開口部が深くなり、ボンディングワイヤ９０の接着部９１が半導体基板１１０に隠れる形状となる。シェア強度試験に支障を来すこととなる。本開示の半導体素子では、半導体基板除去領域１９０を配置することにより、上述のように精密なシェア強度試験が可能となる。
　［撮像素子の製造方法］
　図５Ａ乃至５Ｆは、本開示の第１の実施形態に係る撮像素子の製造方法の一例を示す図である。図５Ａ乃至５Ｆは、撮像素子１の製造工程の一例を表す図である。まず、半導体基板１１０にウェル領域およびｎ型の半導体領域１１１等を形成し、半導体基板１１０の表面側に配線領域１２０を形成する。次に、配線領域１２０に支持基板１６０を接着し、半導体基板１１０の裏面側を研削して薄肉化する。次に研削した半導体基板１１０の裏面側に絶縁膜１４１、カラーフィルタ１４２、オンチップレンズ１５１および保護膜１５２並びに絶縁膜１５３を順に配置し、画素アレイ部１０を形成する（図５Ａ）。
　次に、絶縁膜１５３に隣接してレジスト４０１を配置する。このレジスト４０１には、半導体基板除去領域１９０の形成のために半導体基板１１０を除去する領域に開口部４０２が形成される。この開口部４０２は、フォトリソグラフィにより形成することができる（図５Ｂ）。
　次に、開口部４０２に隣接する絶縁膜１５３、保護膜１５２及び絶縁膜１４１を除去する。これは、ドライエッチングにより行うことができる（図５Ｃ）。
　次に、半導体基板１１０の端部を除去し、半導体基板除去領域１９０を形成する。これは、レジスト４０１を使用して半導体基板１１０の端部をエッチングすることにより行うことができる。このエッチングにもドライエッチングを適用することができる。この際、図５Ｃとは異なるエッチング条件に基づいてドライエッチングを行う（図５Ｄ）。
　次に、レジスト４０１を除去し、レジスト４０３を配置する。このレジスト４０３には、配線領域１２０の開口部１７１を形成する領域に開口部４０４が形成される（図５Ｅ）。
　次に、レジスト４０３を使用して配線領域１２０の絶縁層１２１をエッチングして開口部１７１を形成する（図５Ｆ）。
　その後、レジスト４０３を除去し、撮像素子１が形成されたウェハのダイシングを行って、撮像素子１を個片化する。次に、ダイボンディングを行って個片化した撮像素子１を半導体パッケージ等の基板上に接着する。次に、ワイヤボンディングを行って、接着パッド１２５にボンディングワイヤ９０を接着する。以上の工程により撮像素子１を製造することができる。
　［撮像素子の他の構成］
　図６Ａ乃至６Ｃは、本開示の実施形態に係る撮像素子の他の構成例を示す図である。図６Ａ乃至６Ｃは、図２と同様に撮像素子１の構成例を表す平面図である。図６Ａ乃至６Ｃの撮像素子１は、半導体基板除去領域１９０の形状が図２の撮像素子１と異なる。
　図６Ａの撮像素子１は、接着パッド１２５の並び方向に沿って半導体基板除去領域１９０が配置される例を表したものである。シェア強度試験を行う際には、図４に表したように、試験器具５００をボンディングワイヤ９０の接着部９１と半導体基板１１０の間に配置して行うことができる。この場合には、同図の紙面の横方向及び縦方向をそれぞれｘ軸及びｙ軸とすると、ｘ軸の方向に接着部９１を押動して接着強度を測定することとなる。また、試験器具５００をボンディングワイヤ９０の接着部９１の同図における上側または下側に配置してｙ軸の方向に接着部９１を押動するシェア強度の測定も可能となる。この場合には、試験器具５００を撮像素子１の端部からｙ軸の方向に動かすことにより、複数のボンディングワイヤ９０のシェア強度試験を順次行うことができる。この場合、半導体基板除去領域１９０に含まれるシェア強度試験を行うための領域には、ボンディングワイヤ９０の間の領域が該当する。
　図６Ｂの撮像素子１は、接着パッド１２５毎に半導体基板除去領域１９０を配置する場合の例を表したものである。半導体基板除去領域１９０は、撮像素子１の端部にも構成される。このような形状の半導体基板除去領域１９０は、個片化する前のウェハ状の撮像素子１において、隣接する撮像素子１と共有することができる。すなわち、図６Ｂの半導体基板除去領域１９０は、隣接する撮像素子１の端部の半導体基板１１０を共通に除去し、ダイシングを行うことにより形成することができる。図２の撮像素子１の半導体基板除去領域１９０も同様に形成することができる。
　図６Ｃの撮像素子１は、接着パッド１２５毎に配置されるとともに撮像素子１の端部を除く領域に配置される半導体基板除去領域１９０の例を表したものである。
　このように、本開示の第１の実施形態の撮像素子１は、接着パッド１２５の近傍の半導体基板を除去することにより、ボンディングワイヤ９０の接着強度の測定を行うことができる。
　（２．第２の実施形態）
　上述の第１の実施形態の撮像素子１は、貫通絶縁部１１９により半導体基板除去領域１９０に隣接する半導体基板１１０の側面を絶縁していた。これに対し、本開示の第２の実施形態の撮像素子１は、絶縁膜１５３により絶縁を行う点で、上述の第１の実施形態と異なる。
　［撮像素子の断面の構成］
　図７は、本開示の第２の実施形態に係る撮像素子の構成例を示す断面図である。同図は、図３と同様に、撮像素子１の構成例を表す断面図である。同図の撮像素子１は、半導体基板１１０の貫通絶縁部１１９が省略され、半導体基板除去領域１９０に隣接する半導体基板１１０及び配線領域１２０の面に絶縁膜１５３が配置される点で、図３の撮像素子１と異なる。
　同図の絶縁膜１５３は、半導体基板除去領域１９０における撮像素子１の端部に展延された形状に構成され、半導体基板１１０の側面を覆う形状に構成される。この絶縁膜１５３により半導体基板除去領域１９０に隣接する半導体基板１１０の側面を絶縁することができる。
　［撮像素子の製造方法］
　図８Ａ乃至８Ｈは、本開示の第２の実施形態に係る撮像素子の製造方法の一例を示す図である。図８Ａ乃至８Ｈは、図５Ａ乃至５Ｆと同様に、撮像素子１の製造工程の一例を表す図である。
　図５Ａにおいて説明した工程に従って、絶縁膜１５３以外の画素アレイ部１０を形成する（図８Ａ）。
　次に、開口部４０２を有するレジスト４０１を配置し（図８Ｂ）、保護膜１５２及び絶縁膜１４１をエッチングにより除去する（図８Ｃ）。次に、半導体基板１１０の端部を除去し、半導体基板除去領域１９０を形成する（図８Ｄ）。次に、レジスト４０１を除去する（図８Ｅ）。
　次に、撮像素子１の裏面側に絶縁物の膜を配置し、絶縁膜１５３を形成する（図８Ｆ）。これは、ＳｉＯ２等の膜をＣＶＤ（Chemical　Vapor　Deposition）等を使用して成膜することにより行うことができる。
　次に、開口部４０４を有するレジスト４０３を配置し（図８Ｇ）、配線領域１２０の絶縁層１２１をエッチングして開口部１７１を形成する（図８Ｈ）。その後、レジスト４０３を除去する。以上の工程により、撮像素子１を製造することができる。なお、以上の工程は、請求の範囲に記載の半導体素子の製造方法の一例である。
　なお、上述の図８Ｅの工程を省略し、レジスト４０１が配置された状態で、図８Ｆにおいて説明した絶縁膜を成膜することもできる。この場合には、半導体基板除去領域１９０に隣接する半導体基板１１０の側面および配線領域１２０の面に絶縁膜１５３が形成される。
　これ以外の撮像素子１の構成は本開示の第１の実施形態における撮像素子１の構成と同様であるため、説明を省略する。
　このように、本開示の第２の実施形態の撮像素子１は、絶縁膜１５３により半導体基板除去領域１９０に隣接する半導体基板１１０の側面を絶縁する。貫通絶縁部１１９を省略することができ、撮像素子１の構成を簡略化することができる。
　（３．第３の実施形態）
　上述の第１の実施形態の撮像素子１は、ワイヤボンディングを行う領域の半導体基板１１０が除去され、配線領域１２０の端部が露出していた。これに対し、本開示の第３の実施形態の撮像素子１は、端部の配線領域１２０にガードリングを配置する点で、上述の第１の実施形態と異なる。
　［撮像素子の断面の構成］
　図９は、本開示の第３の実施形態に係る撮像素子の構成例を示す断面図である。同図は、図３と同様に、撮像素子１の構成例を表す断面図である。同図の撮像素子１は、配線領域１２０の端部にガードリング１２６を備える点で、図３の撮像素子１と異なる。
　ガードリング１２６は、配線領域１２０の端部の近傍に配置されて配線領域１２０を保護するものである。このガードリング１２６は、撮像素子１の外周に沿うリング状に構成することができる。前述のように、撮像素子１は、ダイシングにより個片化される。このダイシングの際、配線領域１２０にひび割れや欠けを生じる場合がある。ガードリング１２６は、ひび割れ等の伸展を防ぎ、撮像素子１の破損を防止するものである。ガードリング１２６は、金属部材により構成することができる。具体的には、ガードリング１２６は、同図に表したように交互に積層された配線１２２及びビアプラグ１２３により構成することができる。
　また、ガードリング１２６を構成する金属部材である配線１２２及びビアプラグ１２３は、配線領域１２０の半導体基板除去領域１９０に隣接する面に対して埋設された形状に構成することができる。すなわち、ガードリング１２６を構成する配線１２２およびビアプラグ１２３は、配線領域１２０の半導体基板除去領域１９０に隣接する面に露出しない形状に構成することができる。同図のガードリング１２６は、配線領域１２０の半導体基板除去領域１９０に隣接する面との間の領域である領域１２７に絶縁層１２１が配置される。前述のように、半導体基板除去領域１９０は、半導体基板１１０をエッチングすることにより形成される。半導体基板１１０がエッチングされる領域の配線領域１２０にガードリング１２６の配線１２２等が露出する構成の場合には、半導体基板１１０と同時にエッチングされる可能性がある。この場合には、ガードリング１２６が破損することとなる。ガードリング１２６を構成する配線１２２及びビアプラグ１２３を配線領域１２０の半導体基板除去領域１９０に隣接する面において絶縁層２２１に埋設された形状にすることにより、ガードリング１２６の破損を防ぐことができる。なお、ガードリング１２６は、請求の範囲に記載の配線領域保護部の一例である。
　これ以外の撮像素子１の構成は本開示の第１の実施形態における撮像素子１の構成と同様であるため、説明を省略する。
　このように、本開示の第３の実施形態の撮像素子１は、配線領域１２０の端部にガードリング１２６を配置することにより、ダイシングの際の破損を防ぐことができる。
　（４．第４の実施形態）
　上述の第１の実施形態の撮像素子１は、半導体基板１１０を使用していた。これに対し、本開示の第４の実施形態の撮像素子１は、複数の半導体基板が積層されて構成される点で、上述の第１の実施形態と異なる。
　［撮像素子の断面の構成］
　図１０は、本開示の第４の実施形態に係る撮像素子の構成例を示す断面図である。同図は、図３と同様に、撮像素子１の構成例を表す断面図である。同図の撮像素子１は、半導体基板２１０をさらに備え、ワイヤボンディングのための接着パッドが半導体基板２１０の配線領域に配置される点で、図３の撮像素子１と異なる。
　同図の半導体基板１１０は、半導体基板２１０と配線領域同士が貼り合わされて積層される。同図の半導体基板１１０には、配線領域１２０の表面にパッド１２８が配置される。このパッド１２８は、貼り合わせの際に対抗する配線領域のパッドと接着されて電気信号の伝達を行う電極である。パッド１２８は、銅（Ｃｕ）により構成することができる。
　半導体基板２１０は、半導体基板１１０と同様に素子が形成される半導体の基板である。この半導体基板２１０には、例えば、半導体基板１１０に配置された光電変換部１０１により生成されて電荷転送部１０２により転送される電荷に基づいて画像信号を生成する画素回路の素子を配置することができる。半導体基板２１０には、貫通絶縁部１１９と同様の構成の貫通絶縁部２１９を配置することができる。また、半導体基板２１０は、両面に配線領域（配線領域２２０ａおよび配線領域２２０ｂ）が配置される。
　配線領域２２０ａは、半導体基板１１０の配線領域１２０と貼り合わされる配線領域である。この配線領域２２０ａは、配線２２２ａ及び絶縁層２２１ａに加えてパッド２２８ａを備える。パッド２２８ａは、上述のパッド１２８と接着されるパッドである。半導体基板１１０および２１０の貼り合わせは、パッド１２８及び２２８ａの位置合わせを行った後に加熱圧接して配線領域１２０の絶縁層１２１および配線領域２２０ａの絶縁層２２１ａを接着することにより行うことができる。この際、パッド１２８およびパッド２２８ａも接着され、電気的に接続される。
　配線領域２２０ｂは、支持基板１６０が接着される配線領域である。この配線領域２２０ｂは、配線２２２ｂ及び絶縁層２２１ｂを備える。また、配線領域２２０ｂには、接着パッド２２５が配置される。この接着パッド２２５は、ボンディングワイヤ９０が接着されるパッドである。接着パッド２２５の近傍の絶縁層２２１ｂには、開口部２７１が形成される。この開口部２７１を介してワイヤボンディングを行うことができる。
　同図の半導体基板除去領域１９０は、半導体基板１１０および半導体基板２１０が除去された領域である。具体的には、同図の半導体基板除去領域１９０は、絶縁膜１５３、保護膜１５２、絶縁膜１４１、半導体基板１１０、配線領域１２０、配線領域２２０ａ及び半導体基板２１０が除去された領域である。この半導体基板除去領域１９０を配置することにより、ワイヤボンディングを行うことができ、ボンディングワイヤ９０の接着強度を測定することができる。なお、半導体基板２１０は、請求の範囲に記載の第２の半導体基板の一例である。
　［撮像素子の他の構成］
　図１１は、本開示の第４の実施形態に係る撮像素子の他の構成例を示す断面図である。同図は、図１０と同様に、撮像素子１の構成例を表す断面図である。同図の撮像素子１は、支持基板１６０の代わりに半導体基板３１０を備える点で、図１０の撮像素子１と異なる。
　同図の半導体基板２１０は、半導体基板３１０と配線領域同士が貼り合わされて積層される。同図の半導体基板２１０には、配線領域２２０ｂの表面にパッド２２８ｂが配置される。
　半導体基板３１０は、半導体基板１１０と同様に素子が形成される半導体の基板である。この半導体基板３１０には、例えば、図１において説明した垂直駆動部２０やカラム信号処理部３０の素子を配置することができる。半導体基板３１０には、配線領域３２０が配置される。
　配線領域３２０は、配線３２２及び絶縁層３２１を備える。また、配線領域３２０には、パッド３２８が配置される。この配線領域３２０は、半導体基板２１０の配線領域２２０ｂと貼り合わされる配線領域である。貼り合わせの際、パッド２２８ｂ及びパッド３２８が接着され、電気的に接続される。
　図１２は、本開示の第４の実施形態に係る撮像素子の他の構成例を示す断面図である。同図は、図１１と同様に、撮像素子１の構成例を表す断面図である。同図の撮像素子１は、半導体基板２１０より小さいサイズの半導体基板３１０と支持基板１６０を備える点で、図１１の撮像素子１と異なる。
　同図の半導体基板３１０は、半導体基板２１０より小さいサイズに構成される半導体の基板である。この半導体基板３１０は、個片化された半導体基板であり、ウェハ状の撮像素子１の表面側に接合されたものである。このような実装形態は、ＣＯＷ(Chip　on　Wafer)と称される。半導体基板２１０に接合された半導体基板３１０は、封止材３８０および支持基板１６０により封止される。
　同図の半導体基板除去領域１９０は、図３の半導体基板除去領域１９０と同様に絶縁膜１５３、保護膜１５２、絶縁膜１４１及び半導体基板１１０が除去された領域にすることができる。接着パッド２２５の近傍には開口部２７２が形成される。この開口部２７２は、配線領域１２０、配線領域２２０ａ及び半導体基板２１０を貫通する形状に構成される。この開口部２７２を介して接着パッド２２５にワイヤボンディングを行うことができる。
　なお、半導体基板２１０の開口部２７２の周囲には、貫通絶縁部２１８が配置される。この貫通絶縁部２１８は、開口部２７２を囲む形状に構成することができる。貫通絶縁部２１８を配置することにより、半導体基板２１０の開口部２７２に接する面を絶縁することができる。
　これ以外の撮像素子１の構成は本開示の第１の実施形態における撮像素子１の構成と同様であるため、説明を省略する。
　このように、本開示の第４の実施形態の撮像素子１は、３つ以上の半導体基板が積層される場合において、半導体基板除去領域１９０を配置することにより、ワイヤボンディング及びボンディングワイヤ９０の接着強度の測定を行うことができる。
　（５．撮像装置の構成）
　本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、カメラ等の撮像装置に適用することができる。
　図１３は、本開示に係る技術が適用され得る撮像装置の構成例を示す図である。同図の撮像装置１０００は、撮像素子１００１と、制御部１００２と、画像処理部１００３と、表示部１００４と、記録部１００５と、撮影レンズ１００６とを備える。
　撮影レンズ１００６は、被写体からの光を集光するレンズである。この撮影レンズ１００６により、被写体が撮像素子１００１の受光面に結像される。
　撮像素子１００１は、被写体の撮像を行う素子である。この撮像素子１００１の受光面には、被写体からの光の光電変換を行う光電変換部を有する複数の画素が配置される。これら複数の画素は、光電変換により生成された電荷に基づく画像信号をそれぞれ生成する。撮像素子１００１は、画素により生成された画像信号をデジタルの画像信号に変換して画像処理部１００３に対して出力する。なお、１画面分の画像信号はフレームと称される。撮像素子１００１は、フレーム単位で画像信号を出力することもできる。
　制御部１００２は、撮像素子１００１および画像処理部１００３を制御するものである。制御部１００２は、例えば、マイコン等を使用した電子回路により構成することができる。
　画像処理部１００３は、撮像素子１００１からの画像信号を処理するものである。画像処理部１００３における画像信号の処理には、例えば、カラーの画像を生成する際に不足する色の画像信号を生成するデモザイク処理や画像信号のノイズを除去するノイズリダクション処理が該当する。画像処理部１００３は、例えば、マイコン等を使用した電子回路により構成することができる。
　表示部１００４は、画像処理部１００３により処理された画像信号に基づいて、画像を表示するものである。表示部１００４は、例えば、液晶モニタにより構成することができる。
　記録部１００５は、画像処理部１００３により処理された画像信号に基づく画像（フレーム）を記録するものである。記録部１００５は、例えば、ハードディスクや半導体メモリにより構成することができる。
　以上、本開示が適用され得る撮像装置について説明した。本技術は上述の構成要素のうちの撮像素子１００１に適用することができる。具体的には、図１において説明した撮像素子１は、撮像素子１００１に適用することができる。なお、画像処理部１００３は、請求の範囲に記載の処理回路の一例である。撮像装置１０００は、請求の範囲に記載の半導体装置の一例である。
　なお、本開示の第２の実施形態の構成は、他の実施形態に適用することができる。具体的には、図７の絶縁膜１５３は、本開示の第３及び第４の実施形態に適用することができる。
　本開示の第３の実施形態の構成は、他の実施形態に適用することができる。具体的には、図９のガードリング１２６は、本開示の第２及び第４の実施形態に適用することができる。
　（効果）
　半導体素子（撮像素子１）は、半導体基板１１０と、接着パッド１２５とを有する。半導体基板１１０は、素子が形成されるとともに上記素子の信号を伝達する配線１２２を有する配線領域１２０が隣接して配置される。接着パッド１２５は、上記半導体基板１１０が除去された領域である半導体基板除去領域１９０に隣接する上記配線領域１２０に配置されて上記配線１２２に接続されるとともに外部との接続のための接続部（ボンディングワイヤ９０）が接着される。上記半導体基板除去領域１９０は、上記接着パッド１２５及び上記接続部（ボンディングワイヤ９０）の接着強度の測定のための領域を含む。これにより、接着パッド１２５及び接続部（ボンディングワイヤ９０）の接着強度を測定することができる。
　また、上記半導体基板除去領域１９０は、上記接着強度の測定のために上記接続部（ボンディングワイヤ９０）を押動して剪断する試験器具５００を配置する領域を含んでもよい。これにより、試験器具５００による接着強度の測定を行うことができる。
　また、上記半導体基板除去領域１９０は、上記接着強度の測定のために押動された上記接続部（ボンディングワイヤ９０）が移動する領域を含んでもよい。これにより、接着強度の測定のために接続部（ボンディングワイヤ９０）を剪断することができる。
　また、上記半導体基板除去領域１９０の近傍に配置されて上記半導体基板１１０を貫通する形状の絶縁物により構成される貫通絶縁部１１９をさらに有してもよい。これにより、半導体基板１１０の側面を絶縁することができる。
　また、上記半導体基板１１０の上記半導体基板除去領域１９０に隣接する面に配置される絶縁膜１５３をさらに有してもよい。これにより、半導体基板１１０の側面を絶縁することができる。
　また、上記半導体基板除去領域１９０は、上記半導体基板１１０の端部が除去された領域であってもよい。これにより、製造工程において、ウェハ上に隣接して配置される撮像素子１との間において半導体基板除去領域１９０を共通に形成することができる。
　また、上記配線領域１２０の端部に沿って配置される配線領域保護部（ガードリング１２６）をさらに有してもよい。これにより、配線領域１２０の端部を保護することができる。
　また、上記配線領域保護部（ガードリング１２６）は、上記配線領域１２０の上記半導体基板除去領域１９０に隣接する面に対して埋設された金属部材により構成されてもよい。これにより、金属部材により配線領域１２０の端部を保護することができる。
　また、上記配線領域１２０は、上記接着パッド１２５が複数配置され、上記半導体基板除去領域１９０は、隣接する上記接着パッド１２５の間の領域であってもよい。これにより、接着強度の測定の際の試験器具５００の移動方向を１方向に限定することができる。
　また、上記接着パッドは、上記半導体基板１１０に積層される第２の半導体基板（半導体基板２１０）の配線領域２２０ｂに配置されてもよい。これにより、複数の半導体基板が積層されて構成される半導体素子の接着パッド２２５及び接続部（ボンディングワイヤ９０）の接着強度を測定することができる。
という作用をもたらす。
　また、上記第２の半導体基板（半導体基板２１０）に形成されて上記接続部（ボンディングワイヤ９０）を上記接着パッド２２５に接着するための開口部２７２をさらに有してもよい。これにより、開口部２７２を介した接続部（ボンディングワイヤ９０）の接着を行うことができる。
　また、上記第２の半導体基板（半導体基板２１０）の上記開口部２７２の近傍に配置されて上記第２の半導体基板（半導体基板２１０）を貫通する形状の絶縁物により構成される貫通絶縁部２１８をさらに有してもよい。これにより、第２の半導体基板（半導体基板２１０）の開口部２７２の壁面を絶縁することができる。
　また、上記素子は、入射光の光電変換を行う光電変換部であってもよい。これにより、入射光の光電変換を行う撮像素子１の接着パッド１２５及び接続部（ボンディングワイヤ９０）の接着強度を測定することができる。
　また、半導体装置（撮像装置１０００）は、半導体基板１１０と、接着パッド１２５と、処理回路（画像処理部１００３）とを有する。半導体基板１１０は、素子が形成されるとともに上記素子の信号を伝達する配線１２２を有する配線領域１２０が隣接して配置される。接着パッド１２５は、上記半導体基板１１０が除去された領域である半導体基板除去領域１９０に隣接する上記配線領域１２０に配置されて上記配線１２２に接続されるとともに外部との接続のための接続部（ボンディングワイヤ９０）が接着される。処理回路（画像処理部１００３）は、上記伝達される信号を処理する。上記半導体基板除去領域１９０は、上記接着パッド１２５及び上記接続部（ボンディングワイヤ９０）の接着強度の測定のための領域を含む。これにより、接着パッド１２５及び接続部（ボンディングワイヤ９０）の接着強度を測定することができる。
　また、半導体素子（撮像素子１）の製造方法は、素子が形成された半導体基板１１０に上記素子の信号を伝達する配線１２２及び上記配線１２２に接続されるとともに外部との接続のための接続部（ボンディングワイヤ９０）が接着される接着パッド１２５を備える配線領域１２０を配置する工程と、上記接着パッド１２５の近傍の領域の上記半導体基板１１０を除去する工程と、を含み、上記半導体基板１１０を除去する工程は、上記接着パッド１２５及び上記接続部（ボンディングワイヤ９０）の接着強度の測定のための領域を含む上記領域を除去する半導体素子（撮像素子１）の製造方法である。これにより、接着パッド１２５及び接続部（ボンディングワイヤ９０）の接着強度を測定することができる。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　素子が形成されるとともに前記素子の信号を伝達する配線を有する配線領域が隣接して配置される半導体基板と、
　前記半導体基板が除去された領域である半導体基板除去領域に隣接する前記配線領域に配置されて前記配線に接続されるとともに外部との接続のための接続部が接着される接着パッドと
を有し、
　前記半導体基板除去領域は、前記接着パッド及び前記接続部の接着強度の測定のための領域を含む
半導体素子。
（２）
　前記半導体基板除去領域は、前記接着強度の測定のために前記接続部を押動して剪断する器具を配置する領域を含む前記（１）に記載の半導体素子。
（３）
　前記半導体基板除去領域は、前記接着強度の測定のために押動された前記接続部が移動する領域を含む前記（１）に記載の半導体素子。
（４）
　前記半導体基板除去領域の近傍に配置されて前記半導体基板を貫通する形状の絶縁物により構成される貫通絶縁部をさらに有する前記（１）から（３）の何れかに記載の半導体素子。
（５）
　前記半導体基板の前記半導体基板除去領域に隣接する面に配置される絶縁膜をさらに有する前記（１）から（４）の何れかに記載の半導体素子。
（６）
　前記半導体基板除去領域は、前記半導体基板の端部が除去された領域である前記（１）から（５）の何れかに記載の半導体素子。
（７）
　前記配線領域の端部に沿って配置される配線領域保護部をさらに有する前記（６）に記載の半導体素子。
（８）
　前記配線領域保護部は、前記配線領域の前記半導体基板除去領域に隣接する面に対して埋設された金属部材により構成される前記（７）に記載の半導体素子。
（９）
　前記配線領域は、前記接着パッドが複数配置され、
　前記半導体基板除去領域は、隣接する前記接着パッドの間の領域である
前記（１）から（５）の何れかに記載の半導体素子。
（１０）
　前記接着パッドは、前記半導体基板に積層される第２の半導体基板の配線領域に配置される前記（１）から（９）の何れかに記載の半導体素子。
（１１）
　前記第２の半導体基板に形成されて前記接続部を前記接着パッドに接着するための開口部をさらに有する前記（１０）に記載の半導体素子。
（１２）
　前記第２の半導体基板の前記開口部の近傍に配置されて前記第２の半導体基板を貫通する形状の絶縁物により構成される貫通絶縁部をさらに有する前記（１１）に記載の半導体素子。
（１３）
　前記素子は、入射光の光電変換を行う光電変換部である前記（１）から（１２）の何れかに記載の半導体素子。
（１４）
　素子が形成されるとともに前記素子の信号を伝達する配線を有する配線領域が隣接して配置される半導体基板と、
　前記半導体基板が除去された領域である半導体基板除去領域に隣接する前記配線領域に配置されて前記配線に接続されるとともに外部との接続のための接続部が接着される接着パッドと、
　前記伝達される信号を処理する処理回路と
を有し、
　前記半導体基板除去領域は、前記接着パッド及び前記接続部の接着強度の測定のための領域を含む
半導体装置。
（１５）
　素子が形成された半導体基板に前記素子の信号を伝達する配線及び前記配線に接続されるとともに外部との接続のための接続部が接着される接着パッドを備える配線領域を配置する工程と、
　前記接着パッドの近傍の領域の前記半導体基板を除去する工程と、
を含み、
　前記半導体基板を除去する工程は、前記接着パッド及び前記接続部の接着強度の測定のための領域を含む前記領域を除去する
半導体素子の製造方法。
　１、１００１　撮像素子
　１０　画素アレイ部
　３０　カラム信号処理部
　９０　ボンディングワイヤ
　９１　接着部
　１００　画素
　１１０、２１０、３１０　半導体基板
　１１９、２１８、２１９　貫通絶縁部
　１２０、２２０ａ、２２０ｂ、３２０　配線領域
　１２１、２２１、２２１ａ、２２１ｂ、３２１　絶縁層
　１２２、２２２ａ、２２２ｂ、３２２　配線
　１２３　ビアプラグ
　１２４　コンタクトプラグ
　１２５、２２５　接着パッド
　１２６　ガードリング
　１５２　保護膜
　１５３　絶縁膜
　１６０　支持基板
　１７１、２７１、２７２　開口部
　１９０　半導体基板除去領域
　１９１、１９２　領域
　５００　試験器具
　１０００　撮像装置

Claims (15)

  1. 　素子が形成されるとともに前記素子の信号を伝達する配線を有する配線領域が隣接して配置される半導体基板と、
    　前記半導体基板が除去された領域である半導体基板除去領域に隣接する前記配線領域に配置されて前記配線に接続されるとともに外部との接続のための接続部が接着される接着パッドと
    を有し、
    　前記半導体基板除去領域は、前記接着パッド及び前記接続部の接着強度の測定のための領域を含む
    半導体素子。
  2. 　前記半導体基板除去領域は、前記接着強度の測定のために前記接続部を押動して剪断する器具を配置する領域を含む請求項１に記載の半導体素子。
  3. 　前記半導体基板除去領域は、前記接着強度の測定のために押動された前記接続部が移動する領域を含む請求項１に記載の半導体素子。
  4. 　前記半導体基板除去領域の近傍に配置されて前記半導体基板を貫通する形状の絶縁物により構成される貫通絶縁部をさらに有する請求項１に記載の半導体素子。
  5. 　前記半導体基板の前記半導体基板除去領域に隣接する面に配置される絶縁膜をさらに有する請求項１に記載の半導体素子。
  6. 　前記半導体基板除去領域は、前記半導体基板の端部が除去された領域である請求項１に記載の半導体素子。
  7. 　前記配線領域の端部に沿って配置される配線領域保護部をさらに有する請求項６に記載の半導体素子。
  8. 　前記配線領域保護部は、前記配線領域の前記半導体基板除去領域に隣接する面に対して埋設された金属部材により構成される請求項７に記載の半導体素子。
  9. 　前記配線領域は、前記接着パッドが複数配置され、
    　前記半導体基板除去領域は、隣接する前記接着パッドの間の領域である
    請求項１に記載の半導体素子。
  10. 　前記接着パッドは、前記半導体基板に積層される第２の半導体基板の配線領域に配置される請求項１に記載の半導体素子。
  11. 　前記第２の半導体基板に形成されて前記接続部を前記接着パッドに接着するための開口部をさらに有する請求項１０に記載の半導体素子。
  12. 　前記第２の半導体基板の前記開口部の近傍に配置されて前記第２の半導体基板を貫通する形状の絶縁物により構成される貫通絶縁部をさらに有する請求項１１に記載の半導体素子。
  13. 　前記素子は、入射光の光電変換を行う光電変換部である請求項１に記載の半導体素子。
  14. 　素子が形成されるとともに前記素子の信号を伝達する配線を有する配線領域が隣接して配置される半導体基板と、
    　前記半導体基板が除去された領域である半導体基板除去領域に隣接する前記配線領域に配置されて前記配線に接続されるとともに外部との接続のための接続部が接着される接着パッドと、
    　前記伝達される信号を処理する処理回路と
    を有し、
    　前記半導体基板除去領域は、前記接着パッド及び前記接続部の接着強度の測定のための領域を含む
    半導体装置。
  15. 　素子が形成された半導体基板に前記素子の信号を伝達する配線及び前記配線に接続されるとともに外部との接続のための接続部が接着される接着パッドを備える配線領域を配置する工程と、
    　前記接着パッドの近傍の領域の前記半導体基板を除去する工程と、
    を含み、
    　前記半導体基板を除去する工程は、前記接着パッド及び前記接続部の接着強度の測定のための領域を含む前記領域を除去する
    半導体素子の製造方法。
PCT/JP2021/037309 2020-10-16 2021-10-08 半導体素子、半導体装置及び半導体素子の製造方法 WO2022080248A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180068829.3A CN116348997A (zh) 2020-10-16 2021-10-08 半导体元件、半导体设备和用于制造半导体元件的方法
DE112021005454.6T DE112021005454T5 (de) 2020-10-16 2021-10-08 Halbleiterelement, halbleitervorrichtung und verfahren zur herstellung eines halbleiterelements
JP2022556907A JPWO2022080248A1 (ja) 2020-10-16 2021-10-08
US18/248,264 US20230378223A1 (en) 2020-10-16 2021-10-08 Semiconductor element, semiconductor device, and method for manufacturing semiconductor element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-174382 2020-10-16
JP2020174382 2020-10-16

Publications (1)

Publication Number Publication Date
WO2022080248A1 true WO2022080248A1 (ja) 2022-04-21

Family

ID=81208109

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/037309 WO2022080248A1 (ja) 2020-10-16 2021-10-08 半導体素子、半導体装置及び半導体素子の製造方法

Country Status (5)

Country Link
US (1) US20230378223A1 (ja)
JP (1) JPWO2022080248A1 (ja)
CN (1) CN116348997A (ja)
DE (1) DE112021005454T5 (ja)
WO (1) WO2022080248A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109137A (ja) * 2008-10-30 2010-05-13 Sony Corp 半導体装置
US20100248399A1 (en) * 2009-03-25 2010-09-30 E-Phocus, Inc Method for manufacturing hybrid image sensors
JP2012033878A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置および固体撮像装置の製造方法
WO2016117124A1 (ja) * 2015-01-23 2016-07-28 オリンパス株式会社 撮像装置および内視鏡
JP2018170471A (ja) * 2017-03-30 2018-11-01 キヤノン株式会社 半導体装置および機器
US20190333947A1 (en) * 2018-04-27 2019-10-31 Db Hitek Co., Ltd. Backside illuminated image sensor and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016131179A (ja) 2015-01-13 2016-07-21 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109137A (ja) * 2008-10-30 2010-05-13 Sony Corp 半導体装置
US20100248399A1 (en) * 2009-03-25 2010-09-30 E-Phocus, Inc Method for manufacturing hybrid image sensors
JP2012033878A (ja) * 2010-06-30 2012-02-16 Canon Inc 固体撮像装置および固体撮像装置の製造方法
WO2016117124A1 (ja) * 2015-01-23 2016-07-28 オリンパス株式会社 撮像装置および内視鏡
JP2018170471A (ja) * 2017-03-30 2018-11-01 キヤノン株式会社 半導体装置および機器
US20190333947A1 (en) * 2018-04-27 2019-10-31 Db Hitek Co., Ltd. Backside illuminated image sensor and method of manufacturing the same

Also Published As

Publication number Publication date
CN116348997A (zh) 2023-06-27
DE112021005454T5 (de) 2023-07-27
JPWO2022080248A1 (ja) 2022-04-21
US20230378223A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
TWI401793B (zh) Semiconductor device
US7923798B2 (en) Optical device and method for fabricating the same, camera module using optical device, and electronic equipment mounting camera module
JP4443865B2 (ja) 固体撮像装置およびその製造方法
US10109663B2 (en) Chip package and method for forming the same
US7663213B2 (en) Wafer level chip size packaged chip device with a double-layer lead structure and method of fabricating the same
WO2013137049A1 (ja) 半導体装置、半導体装置の製造方法、半導体ウエハ、及び、電子機器
US20110169118A1 (en) Optical device, method of manufacturing the same, and electronic apparatus
US20190386053A1 (en) Semiconductor device and manufacturing method of semiconductor device
TWI442535B (zh) 電子元件封裝體及其製作方法
US9117715B2 (en) Wafer-level device packaging
JP2008053287A (ja) 半導体装置及び半導体装置の製造方法
WO2022080248A1 (ja) 半導体素子、半導体装置及び半導体素子の製造方法
WO2022239464A1 (ja) 固体撮像装置、固体撮像装置の製造方法及び電子機器
WO2021199679A1 (ja) 撮像素子および撮像素子の製造方法
WO2005031872A1 (ja) 半導体装置及びその製造方法
WO2005031871A1 (ja) 半導体装置
US20090026562A1 (en) Package structure for optoelectronic device
JP7184772B2 (ja) 撮像装置および撮像装置の製造方法
WO2021090545A1 (ja) 撮像素子および撮像装置
US9570428B1 (en) Tiled hybrid array and method of forming
CN220569663U (zh) 芯片封装结构
US20100068847A1 (en) Method for manufacturing an image sensor
JP3796202B2 (ja) 半導体集積装置の製造方法
WO2023145388A1 (ja) 固体撮像装置及び電子機器
WO2021199695A1 (ja) 撮像素子および撮像素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21879987

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022556907

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21879987

Country of ref document: EP

Kind code of ref document: A1