WO2005031872A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2005031872A1
WO2005031872A1 PCT/JP2004/013965 JP2004013965W WO2005031872A1 WO 2005031872 A1 WO2005031872 A1 WO 2005031872A1 JP 2004013965 W JP2004013965 W JP 2004013965W WO 2005031872 A1 WO2005031872 A1 WO 2005031872A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
wiring board
semiconductor device
electrode
resin
Prior art date
Application number
PCT/JP2004/013965
Other languages
English (en)
French (fr)
Inventor
Hiroya Kobayashi
Masaharu Muramatsu
Original Assignee
Hamamatsu Photonics K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics K.K. filed Critical Hamamatsu Photonics K.K.
Priority to EP04788124.8A priority Critical patent/EP1672695B1/en
Priority to US10/573,467 priority patent/US7696595B2/en
Publication of WO2005031872A1 publication Critical patent/WO2005031872A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a back illuminated semiconductor device and a method for manufacturing the same.
  • a so-called back-illuminated semiconductor photodetector has been known.
  • This type of semiconductor device has a semiconductor substrate, and has a photodetector on one surface of the semiconductor substrate. Then, a part of the semiconductor substrate is shaved on the side opposite to the photodetecting portion to form a concave portion in the semiconductor substrate. For this reason, the semiconductor substrate is provided with a thinned portion having a photodetector. This thinned portion is provided in response to energy rays, such as ultraviolet rays, soft X-rays, and electron beams, which cannot be detected with high sensitivity because it is absorbed by a thick semiconductor substrate. Light incident on the surface of the semiconductor substrate on the concave side is detected by the light detection unit.
  • BT-CCD back-illuminated thin-plate CCD
  • a BT-CCD is used as a detection unit of a semiconductor inspection device.
  • Patent Document 1 As a conventional semiconductor device having a BT-CCD, for example, there is one described in Patent Document 1.
  • FIG. 7 is a cross-sectional view showing a configuration of the semiconductor device described in Patent Document 1.
  • a P-type silicon layer 104 as a semiconductor substrate having a CCD 103 on a surface facing the wiring substrate 102 is provided on a wiring substrate 102 fixed to the bottom in the knockout 101. It is installed via a metal bump 105.
  • a bonding pad (not shown) for extracting a detection signal from an external force is provided at the other end of the wiring 106 on the wiring board 102, one end of which is connected to the metal bump 105.
  • the wire 107 is electrically connected to a lead terminal (not shown) of the package 101.
  • a gap between the wiring board 102 and the P-type silicon layer 104 is filled with an underfill resin 108 for reinforcing the bonding strength of the metal bump 105.
  • Patent Document 1 JP-A-6-196680
  • the underfill resin when the underfill resin is filled between the thinned portion of the semiconductor substrate and the wiring board while heating, the heating or cooling during curing of the underfill resin is performed. At this time, the thinned portion may be broken due to stress generated between the underfill resin and the semiconductor substrate based on the difference in thermal expansion coefficient between the underfill resin and the semiconductor substrate. In addition, even if it does not crack, the thinned portion may be pulled by the underfill resin that shrinks and may be bent. When the thinned portion of the semiconductor substrate is bent in this way, the uniformity (uniformity) and the stability of the sensitivity of the focusing-to-light detection unit with respect to the light detection unit may be adversely affected during use of the semiconductor device.
  • the present invention has been made in view of the above-described problems, and prevents a thinned portion of a semiconductor substrate from being bent or cracked, achieves high-precision focusing on a light detection unit, and high sensitivity in a light detection unit. It is an object of the present invention to provide a semiconductor device capable of maintaining uniformity and stability and a method for manufacturing the same.
  • this semiconductor device is a thin device formed by etching a photodetection unit formed on one surface and a region facing the photodetection unit on the other surface.
  • a semiconductor substrate having a modified portion, a first electrode provided on one surface of an outer edge portion of the thinned portion, and electrically connected to the photodetection portion;
  • a wiring board having a second electrode connected to the first electrode via the conductive bump, and a bonding strength between each of the first electrode and the second electrode and the conductive bump.
  • the resin is filled in the gap between the outer edge of the thinned portion and the wiring board.
  • the bonding strength between the first electrode provided on the outer edge of the thinned portion and the conductive bump, and the bonding strength between this conductive bump and the second electrode of the wiring board are improved. Strength is reinforced.
  • the resin is not filled in the gap between the thinned portion of the semiconductor substrate and the wiring substrate, the space between the resin and the semiconductor substrate is required during heating or cooling when the resin is cured.
  • the semiconductor device can perform high-precision forcing on the light detection unit and can exhibit high sensitivity uniformity and stability in the light detection unit during use.
  • a resin sheet previously formed into a desired shape that is, a shape surrounding a gap between the thinned portion and the wiring board while leaving a part of the periphery thereof is used. ing.
  • the gap between the thinned portion and the wiring board is left, and the gap in which the conductive bump exists, that is, the gap between the outer edge of the thinned portion and the wiring board is filled with resin.
  • the resin is configured to surround the gap with a part of the periphery being left, thereby preventing the gap from being tightly closed.
  • the use of a preformed resin sheet also makes it possible to easily and reliably realize a strong structure.
  • the light detection section may have a plurality of pixels arranged one-dimensionally or two-dimensionally. In this case, high sensitivity uniformity and stability are required among a plurality of pixels, so that the semiconductor device according to the present invention is particularly useful.
  • the method for manufacturing a semiconductor device may further comprise a photodetector formed on one surface, and a thinned portion formed by etching a region of the other surface facing the photodetector.
  • the semiconductor device having the above-described function can be easily manufactured by attaching a resin sheet.
  • FIG. 1 is a cross-sectional view showing one embodiment of a semiconductor device according to the present invention.
  • FIG. 2 is a plan view for explaining a configuration of a resin 32 in FIG. 1.
  • FIG. 3 is a cross-sectional view for explaining an example of a method for manufacturing the semiconductor device 1 of FIG.
  • FIG. 4 is a plan view showing one configuration example of a wiring board 20 of FIG. 1.
  • FIG. 5 is a cross-sectional view showing a configuration of internal wiring of wiring board 20 according to the configuration example of FIG.
  • FIG. 6 is a cross-sectional view for describing a configuration of internal wiring 60 in FIG.
  • FIG. 7 is a cross-sectional view showing a configuration of a conventional semiconductor device.
  • FIG. 1 is a cross-sectional view showing one embodiment of a semiconductor device according to the present invention.
  • the semiconductor device 1 includes a semiconductor substrate 10, a wiring substrate 20, conductive bumps 30, and a resin 32.
  • the semiconductor substrate 10 is a BT-CCD (back-thinned thin-plate CCD), and a CCD 12 as a light detection unit is formed on a part of the surface layer on the front surface S1 side.
  • the semiconductor substrate 10 includes, for example, a P + layer of silicon, a P-type epitaxial layer formed thereon, and a transfer electrode group (not shown) formed thereon and to which a driving signal is applied.
  • the CCD 12 has a plurality of pixels arranged two-dimensionally.
  • a thinned portion 14 is formed by etching a region of the back surface S2 facing the CCD 12.
  • the contour of the etched part has a truncated quadrangular pyramid shape.
  • the thinned portion 14 has a flat light incident surface S3 having a rectangular shape on the side to be etched, and the light incident surface S3 is formed to have substantially the same size as the CCD 12.
  • the semiconductor substrate 10 as a whole has a rectangular shape in plan view.
  • the thickness of the semiconductor substrate 10 is, for example, about 15 to 40 m for the thinned portion 14 and about 300 to 600 / zm for the outer edge 15 of the thinned portion 14.
  • the outer edge 15 of the thinned portion 14 is a portion of the semiconductor substrate 10 around the thinned portion 14 that is thicker than the thinned portion 14.
  • An electrode 16 (first electrode) is formed on the surface S1 of the outer edge portion 15.
  • the electrode 16 is electrically connected to a transfer electrode group of the CCD 12 by a wiring not shown.
  • the back surface S2 of the semiconductor substrate 10 is entirely covered with the accumulation layer 18 including the light incident surface S3. Covered by The accumulation layer 18 has the same conductivity type as the semiconductor substrate 10, but has a higher impurity concentration than the semiconductor substrate 10.
  • the semiconductor substrate 10 is mounted on the wiring substrate 20 by flip chip bonding. That is, the wiring substrate 20 is disposed to face the surface S1 of the semiconductor substrate 10.
  • An electrode 22 (second electrode) is formed on the wiring substrate 20 at a position facing the electrode 16 of the semiconductor substrate 10, and the electrode 22 is connected to the electrode 16 via the conductive bump 30. . That is, the lead terminal 24, the electrode 22, the conductive bump 30, and the electrode 16 are connected to the CCD transfer electrode, and the lead terminal 24 receives a CCD drive signal.
  • the output of the amplifier that outputs the CCD readout signal is taken out of the lead terminal 24 via any one of the electrodes 16, the conductive bumps 30, and the electrodes 22.
  • the wiring substrate 20 is made of, for example, a multilayer ceramic substrate.
  • the upper surface S4 of the wiring substrate 20 (the surface facing the semiconductor substrate 10) has a larger area than the semiconductor substrate 10, and there is a region not facing the semiconductor substrate 10 at the edge of the upper surface S4.
  • a lead terminal 24 is provided on the bottom surface S5 (surface opposite to the upper surface S4) of the wiring board 20.
  • the lead terminals 24 are connected to internal wiring (not shown) of the wiring board 20.
  • the bonding strength between the conductive bumps 30 (specifically, the bonding strength between each of the electrodes 16 and 22 and the conductive bumps 30) is provided in a portion of the gap between the outer edge 15 and the wiring board 20.
  • Insulating resin 32 (underfill resin) is filled for reinforcement.
  • the resin 32 is a resin sheet.
  • an epoxy resin, a urethane resin, a silicone resin, or an acrylic resin, or a resin sheet in which a combination thereof is formed into a sheet is used. Can be used.
  • FIG. 2 is a plan view of the wiring board 20 as viewed from the upper surface S4 side.
  • dashed lines LI and L2 indicate the contours of the semiconductor substrate 10 and the thinned portion 14, respectively.
  • the cross-sectional view along the line II in this figure corresponds to FIG.
  • the resin 32 is a force surrounding the gap between the thinned portion 14 of the semiconductor substrate 10 and the wiring board 20. Is left around.
  • the thinned portion The resin 32 is provided except for the region extending to the outside of the region facing the semiconductor substrate 10 at each of the four corners of the region (the rectangular region surrounded by the broken line L2) opposed to the minute.
  • a communication part 34 that communicates the gap between the thinned portion 14 and the wiring board 20 with the outside of the semiconductor device 1 is defined. .
  • a plurality of chip resistors 28 are provided on the upper surface S4 of the wiring board 20.
  • the chip resistors 28 are one-dimensionally arranged in the left and right directions in the figure at the upper and lower parts in the figure in the region facing the thinned part 14 of the wiring board 20.
  • the operation of the semiconductor device 1 will be described.
  • Light incident on the thinned portion 14 of the semiconductor substrate 10 from the light incident surface S3 is detected by the CCD 12.
  • the detection signal is transmitted to the wiring board 20 through the electrode 16, the conductive bump 30, and the electrode 22 in order.
  • the detection signal is transmitted to the lead terminal 24 through the internal wiring, and is output from the lead terminal 24 to the outside of the semiconductor device 1.
  • the resin 32 is filled in the gap between the outer edge 15 of the thinned portion 14 and the wiring board 20. Thereby, the bonding strength between the electrode 16 provided on the outer edge portion 15 of the thinned portion 14 and the conductive bump 30 and the bonding strength between the conductive bump 30 and the electrode 22 of the wiring board 20 are reinforced.
  • the space between the thinned portion 14 of the semiconductor substrate 10 and the wiring board 20 is not filled with the resin 32, so that when the resin 32 is heated or cooled during hardening or the like, the resin 32 is not filled.
  • the semiconductor device 1 can perform high-precision focusing on the CCD 12 and exhibit high sensitivity uniformity and stability in the CCD 12. Also, since the cracks in the thinned portion 14 are prevented, the yield of the semiconductor device 1 is also improved.
  • the resin 32 a resin pre-formed in a desired shape, that is, a shape surrounding a gap between the thinned portion 14 and the wiring board 20 except for a part of the periphery. One is used. This leaves a gap between the thinned portion 14 and the wiring board 20, leaving a gap between the conductive bump 30 and the outer edge of the thinned portion 14 and the wiring board 20. A configuration in which the resin 32 is filled in the gaps between them can be easily and reliably realized.
  • a sealed space may be formed.
  • the air in the sealed space expands or contracts during heating or cooling such as during hardening of the resin, so that the thinned portion 14 may warp.
  • the resin 32 surrounds the cavity while leaving a part of the periphery of the cavity, thereby preventing the cavity from being sealed.
  • the use of a preformed resin sheet also makes it possible to easily and reliably realize a strong structure.
  • An accumulation layer 18 is provided on the semiconductor substrate 10. Thereby, the accumulation state of the semiconductor substrate 10 is maintained. Therefore, the uniformity (uniformity) and the stability of the sensitivity of the CCD 12 to short-wavelength light can be further improved.
  • the semiconductor substrate 10 since the semiconductor substrate 10 is mounted on the wiring substrate 20 via the conductive bumps 30, it is necessary to wire bond the semiconductor substrate 10 and the wiring substrate 20. Absent. Further, since the lead terminals 24 are provided on the wiring board 20, in the semiconductor device 1, it is not necessary to provide a package in addition to the wiring board 20, so that the wiring board 20 and the lead terminals of the package are connected. There is no need for wire bonding. As described above, in the semiconductor device 1, all the wirings can be performed without using wire bonding. Therefore, even if a large area is formed, the above-described problems, that is, an increase in resistance and an increase in crosstalk are prevented. And the problem of generation of capacitance does not occur.
  • the semiconductor device 1 can satisfy both the requirements of large area size and high speed response. For example, if the number of pixels of the CCD 12 is 2054 pixels x 1024 pixels (the chip size (the area of the semiconductor substrate 10) is slightly more than 40 mm x 20 mm), it is difficult to increase the speed to 1.6 G pixels or more with the conventional semiconductor device. On the other hand, according to the semiconductor device 1, a high-speed operation of 3.2 G pixels Zsec is possible.
  • FIG. 3 is a cross-sectional view for explaining an example of a method for manufacturing the semiconductor device 1 of FIG.
  • a solid transfer sheet resin sheet
  • the solid transfer sheet is pasted on a predetermined area on the surface S1 of the semiconductor substrate 10.
  • the predetermined area is an area surrounding the thinned portion 14 except for a part of the circumference.
  • the semiconductor device 10 shown in FIG. 1 is obtained by thermocompression bonding the semiconductor substrate 10 to the wiring substrate 20. Since the bumps 30 penetrate the solid transfer sheet at the time of thermocompression bonding, it is not necessary to previously form an opening or the like in a portion corresponding to the bumps 30 in the solid transfer sheet.
  • FIG. 4 is a plan view showing one configuration example of the wiring board 20 of FIG.
  • the wiring substrate 20 of this configuration example is a multilayer ceramic substrate.
  • This wiring board 20 has a substantially square shape in plan view of 58.420 mm square.
  • a plurality of chip resistors 28 are provided in a rectangular area (indicated by broken lines L2) facing the thinned portion 14 of the wiring board 20.
  • the chip resistors 28 are one-dimensionally arranged in the left and right direction (long side direction of the rectangle) in the drawing, two rows in each of the upper and lower parts in the drawing.
  • a plurality of electrodes 22 are formed in a region outside the region.
  • the electrodes 22 are arranged along each of the four sides of the rectangle, three rows in the long side direction and two rows in the short side direction.
  • the diameter of the electrode 22 is 0.080 mm.
  • FIG. 5 is a cross-sectional view showing the configuration of the internal wiring of the wiring board 20 according to the configuration example of FIG.
  • the internal wiring 60 includes signal output wirings 60a and 60b, clock supply wirings 60c and 60d, and DC bias (ground) supply wiring 60e.
  • Each internal wiring 60 electrically connects the electrode 22, the lead terminal 24, and the chip resistor 28 to each other.
  • the configuration of the internal wiring 60 will be described in more detail with reference to FIG. In FIG. 6, for convenience of description, the lead terminals 24 are shown superimposed on the plan view of the wiring board 20. As shown in this figure, Only the signal output wirings 60a and 60b are formed in the area facing the minute 14, while the clock supply wirings 60c and 60d and the DC bias (clock) supply wiring 60e are located outside the area. Is formed.
  • the drive system signal and the output system signal are provided. It is possible to prevent the occurrence of crosstalk between them.
  • This invention can be utilized for a semiconductor device and its manufacturing method, especially a back-illuminated type semiconductor device and its manufacturing method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Wire Bonding (AREA)

Abstract

　この半導体装置では、半導体基板の薄型化部分の撓み及び割れを防止し、光検出部に対する高精度なフォーカシング及び光検出部における高い感度の均一性及び安定性を維持することができる。半導体装置１は、半導体基板１０、配線基板２０、導電性バンプ３０、及び樹脂３２を備える。半導体基板１０にはＣＣＤ１２と薄型化部分１４とが形成されている。半導体基板１０の電極１６は、導電性バンプ３０を介して配線基板２０の電極２２と接続されている。薄型化部分１４の外縁部１５と配線基板２０との間の空隙には、導電性バンプ３０の接合強度を補強するため、絶縁性の樹脂３２が充填されている。この樹脂３２は、薄型化部分１４と配線基板２０との間の空隙の周囲をその周囲の一部を残して囲むように予め成形された樹脂シートである。

Description

明 細 書
半導体装置及びその製造方法
技術分野
[0001] 本発明は、半導体装置及びその製造方法に係り、特に裏面入射型の半導体装置 及びその製造方法に関する。
背景技術
[0002] 従来からある半導体装置として、いわゆる裏面入射型の半導体光検出装置が知ら れている。この種の半導体装置は半導体基板を有し、その半導体基板の一面に光 検出部を有している。そして、半導体基板には、光検出部と反対側で半導体基板の 一部が削られて凹部が形成されている。このため、半導体基板には、光検出部があ る薄型化部分が設けられている。この薄型化部分は、厚い半導体基板では吸収され て高感度に検出することができない紫外線、軟 X線、電子線等のエネルギー線に対 応して設けられるものであり、この薄型化部分では、半導体基板の凹部側の面に入 射する光が光検出部で検出される。
[0003] 裏面入射型の半導体装置の一つとして、 BT-CCD (裏面入射薄板型 CCD)を有 する半導体装置がある。 BT— CCDは、半導体検査装置の検出部として用いられて いる。 BT-CCDを有する従来の半導体装置としては、例えば特許文献 1に記載され たものがある。
[0004] 図 7は、特許文献 1に記載された半導体装置の構成を示す断面図である。図 7に示 すように、ノ ッケージ 101内の底部に固定されている配線基板 102上には、その配 線基板 102に対向する面に CCD103を有する半導体基板としての P型シリコン層 10 4が金属バンプ 105を介して設置されている。金属バンプ 105に一端が接続された 配線基板 102上の配線 106の他端には、検出信号を外部力も取り出すためのボン デイングパッド（図示せず）が設けられており、そのボンディングパッドは、ボンディング ワイヤ 107によりパッケージ 101のリード端子（図示せず）と電気的に接続されている 。さらに、配線基板 102と P型シリコン層 104との間の空隙には、金属バンプ 105の接 合強度を補強するためのアンダーフィル榭脂 108が充填されている。 特許文献 1：特開平 6— 196680号公報
発明の開示
発明が解決しょうとする課題
[0005] し力しながら、図 7に示すように、アンダーフィル榭脂が半導体基板の薄型化部分と 配線基板との間に充填されると、アンダーフィル榭脂の硬化時の加熱或いは冷却の 際に、アンダーフィル榭脂と半導体基板との間に両者の熱膨張係数の違いに基づい て発生する応力により、薄型化部分が割れてしまう場合がある。また、割れないまでも 、薄型化部分が収縮するアンダーフィル榭脂により引張られて橈んでしまう場合があ る。このように半導体基板の薄型化部分が橈むと、半導体装置の使用時において光 検出部に対するフォーカシングゃ光検出部における感度の均一性 (ュニフォミティ） 及び安定性に悪影響が出る場合がある。
[0006] 本発明は、前記課題に鑑みてなされたものであり、半導体基板の薄型化部分の橈 み及び割れを防止し、光検出部に対する高精度なフォーカシング及び光検出部に おける高い感度の均一性及び安定性を維持することができる半導体装置及びその 製造方法を提供することを目的とする。
課題を解決するための手段
[0007] 上述の課題を解決するために、この半導体装置は、一方の面に形成された光検出 部と、他方の面の光検出部に対向する領域がエッチングされることにより形成された 薄型化部分と、該薄型化部分の外縁部の一方の面上に設けられ、光検出部と電気 的に接続された第 1の電極とを有する半導体基板と、半導体基板の一方の面側に対 向配置され、導電性バンプを介して第 1の電極に接続された第 2の電極を有する配 線基板と、第 1の電極及び第 2の電極のそれぞれと導電性バンプとの接合強度を補 強するために、薄型化部分の外縁部と配線基板との間の空隙に充填された榭脂と、 を備え、榭脂は、薄型化部分と配線基板との間の空隙の周囲を該周囲の一部を残し て囲むように予め成形された榭脂シートであることを特徴とする。
[0008] この半導体装置においては、榭脂が薄型化部分の外縁部と配線基板との間の空 隙に充填されている。これにより、薄型化部分の外縁部に設けられた第 1の電極と導 電性バンプとの接合強度、及びこの導電性バンプと配線基板の第 2の電極との接合 強度が補強される。その一方で、半導体基板の薄型化部分と配線基板との間の空隙 に榭脂が充填されないため、榭脂の硬化時等の加熱或いは冷却の際に、榭脂と半 導体基板との間に両者の熱膨張係数の違!ヽに基づく応力が発生しても、その応力が 薄型化部分に及ぼす影響は小さいため、薄型化部分の橈み及び割れが防止される 。したがって、この半導体装置は、使用時において、光検出部に対する高精度なフォ 一力シングが可能であるとともに光検出部における高い感度の均一性及び安定性を 呈することができる。
[0009] さらに、前記榭脂として、所望の形状、すなわち薄型化部分と配線基板との間の空 隙の周囲をその周囲の一部を残して囲む形状に予め成形された榭脂シートを用いて いる。これにより、薄型化部分と配線基板との間の空隙を残して、導電性バンプが存 在する空隙すなわち薄型化部分の外縁部と配線基板との間の空隙に榭脂が充填さ れた構成を容易且つ確実に実現することができる。
[0010] また、薄型化部分と配線基板との間の空隙を前記榭脂によって完全に包囲すると、 密閉された空間ができる場合がある。この場合、榭脂の硬化時等の加熱或いは冷却 の際に、密閉された空間内の空気が膨張或いは収縮することにより、薄型化部分が 橈んでしまうことがある。かかる問題に対して、この半導体装置においては、榭脂が前 記空隙の周囲をその周囲の一部を残して囲む構成とすることにより、前記空隙が密 閉されるのを防いでいる。し力も、予め成形された榭脂シートを用いていることにより、 力かる構成もまた容易且つ確実に実現することができる。
[0011] 光検出部は、一次元又は二次元に配列された複数の画素を有することを特徴とし てもよい。この場合、複数の画素間において高い感度の均一性及び安定性が要求さ れるため、本発明による半導体装置が特に有用となる。
また、本発明に係る半導体装置の製造方法は、一方の面に形成された光検出部と 、他方の面の前記光検出部に対向する領域がエッチングされることにより形成された 薄型化部分と、該薄型化部分の外縁部の前記一方の面上に設けられ、前記光検出 部と電気的に接続された第 1の電極とを有する半導体基板を用意する工程と、半導 体基板の前記一方の面側に対向配置され、導電性バンプを介して前記第 1の電極 に接続された第 2の電極を有する配線基板を用意する工程と、固体の榭脂シートを 前記半導体基板の前記他方の面上の所定領域上に貼り付ける工程と、榭脂シートを 有する前記半導体基板を前記配線基板に熱圧着する工程とを備え、所定領域は、 薄型化部分と前記配線基板との間の空隙の周囲を該周囲の一部を残して囲むように 設定されることを特徴とする。
この場合、上述の機能を有する半導体装置を、榭脂シートを貼り付けることで容易 に製造することができる。
発明の効果
[0012] 本発明によれば、半導体基板の薄型化部分の橈み及び割れを防止し、光検出部 に対する高精度なフォーカシング及び光検出部における高い感度の均一性及び安 定性を維持することができる半導体装置が実現される。
図面の簡単な説明
[0013] [図 1]図 1は本発明による半導体装置の一実施形態を示す断面図である。
[図 2]図 2は図 1の榭脂 32の構成を説明するための平面図である。
[図 3]図 3は図 1の半導体装置 1を製造する方法の一例を説明するための断面図であ る。
[図 4]図 4は図 1の配線基板 20の一構成例を示す平面図である。
[図 5]図 5は図 4の構成例に係る配線基板 20の内部配線の構成を示す断面図である
[図 6]図 6は図 5の内部配線 60の構成を説明するための断面図である。
[図 7]図 7は従来の半導体装置の構成を示す断面図である。
符号の説明
[0014] 1…半導体装置
10· '半導体基板
14· ' ··薄型化部分
15· ' '·外縁部
16· ' '.電極
18· ' '·アキュムレーシヨン層
20· ' '·配線基板 22· ··電極
24· ··リード端子
28· "チップ抵抗
30…導電性バンプ
32…榭脂
34…連通部
発明を実施するための最良の形態
[0015] 以下、図面とともに本発明による半導体装置の好適な実施形態について詳細に説 明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明 を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
[0016] 図 1は、本発明による半導体装置の一実施形態を示す断面図である。半導体装置 1は、半導体基板 10、配線基板 20、導電性バンプ 30、及び榭脂 32を備えている。 半導体基板 10は、 BT - CCD (裏面入射薄板型 CCD)であり、その表面 S1側の表層 の一部に光検出部としての CCD12が形成されている。半導体基板 10は、例えばシ リコンの P+層とその上に形成された P型のェピタキシャル層と、その上に形成され駆 動信号が与えられる図示しない転送電極群とから構成される。 CCD12は、二次元的 に配列された複数の画素を有している。また、裏面 S2の CCD12に対向する領域が エッチングされることにより薄型化された薄型化部分 14が形成されて ヽる。エツチン グされた部分の輪郭は四角錐台状をしている。薄型化部分 14は、エッチングされて いる側の面が矩形状の平坦な光入射面 S3となっており、この光入射面 S3は CCD1 2と略同じ大きさに形成されている。また、半導体基板 10全体としても平面視矩形状 をしている。半導体基板 10の厚さは、例えば、薄型化部分 14が約 15— 40 m、薄 型化部分 14の外縁部 15が約 300— 600 /z mである。なお、薄型化部分 14の外縁 部 15とは、半導体基板 10のうち薄型化部分 14周囲の、薄型化部分 14よりも厚い部 分をいう。
[0017] 外縁部 15の表面 S1上には電極 16 (第 1の電極）が形成されている。この電極 16は 、図示を省略する配線により CCD12の転送電極群に電気的に接続されている。また 、半導体基板 10の裏面 S2は、光入射面 S3を含めて全体がアキュムレーシヨン層 18 によって覆われている。アキュムレーシヨン層 18は、半導体基板 10と同じ導電型を有 するが、その不純物濃度は半導体基板 10よりも高い。
[0018] 半導体基板 10は、フリップチップボンディングにより配線基板 20に実装されている 。すなわち、配線基板 20は、半導体基板 10の表面 S1側に対向配置されている。配 線基板 20には半導体基板 10の電極 16と対向する位置に電極 22 (第 2の電極）が形 成されており、この電極 22は導電性バンプ 30を介して電極 16に接続されている。す なわち、リード端子 24、電極 22、導電性バンプ 30、電極 16は、 CCD転送電極に接 続されており、リード端子 24には CCDの駆動信号が入力される。 CCDの読み出し信 号を出力するアンプの出力は、いずれかの電極 16、導電性バンプ 30、電極 22を介 して、リード端子 24から取り出される。配線基板 20は、例えば多層セラミック基板から なる。また、配線基板 20の上面 S4 (半導体基板 10と対向する面）は、半導体基板 10 よりも広い面積を有しており、上面 S4の縁部には半導体基板 10と対向しない領域が 存在する。
[0019] 配線基板 20の底面 S5 (上面 S4と反対側の面）にはリード端子 24が設けられている 。リード端子 24は、配線基板 20の内部配線（図示せず）と接続されている。
[0020] 半導体基板 10と配線基板 20との間には導電性バンプ 30が介在しているため空隙 が存在する。この空隙のうち外縁部 15と配線基板 20とで挟まれる部分には、導電性 バンプ 30の接合強度（具体的には電極 16及び電極 22のそれぞれと導電性バンプ 3 0との接合強度)を補強するため、絶縁性の榭脂 32 (アンダーフィル榭脂)が充填さ れている。榭脂 32は榭脂シートであり、例えば、エポキシ系榭脂、ウレタン系榭脂、シ リコーン系榭脂、若しくはアクリル系榭脂、又はこれらを複合させたものをシート状に した榭脂シートを用いることができる。
[0021] 図 2を用いて、榭脂 32の構成をより詳細に説明する。図 2は、配線基板 20をその上 面 S4側から見た平面図である。図 2において、破線 LI, L2は、それぞれ半導体基 板 10及び薄型化部分 14の輪郭を示している。この図の I I線に沿った断面図が図 1 に対応している。この図に示すように、榭脂 32は、半導体基板 10の薄型化部分 14と 配線基板 20との間の空隙の周囲を囲んでいる力 その周囲の全てを囲むのではなく その周囲の一部を残して囲んでいる。具体的には、配線基板 20において、薄型化部 分に対向する領域 (破線 L2で囲まれる長方形の領域)の四隅のそれぞれ力 半導 体基板 10と対向する領域の外側まで延びる領域を残して榭脂 32が設けられている。 これにより、半導体基板 10と配線基板 20との間の空隙には、薄型化部分 14と配線 基板 20との間の空隙と半導体装置 1の外部とを連通する連通部 34が画成されてい る。
[0022] さらに、配線基板 20の上面 S4には、複数のチップ抵抗 28が設けられている。チッ プ抵抗 28は、配線基板 20の薄型化部分 14に対向する領域内の図中上部及び下部 それぞれにお 、て、図中左右方向に一次元的に配列されて 、る。
[0023] 図 1に戻って、半導体装置 1の動作を説明する。光入射面 S3から半導体基板 10の 薄型化部分 14に入射した光は CCD12により検出される。その検出信号は、電極 16 、導電性バンプ 30及び電極 22を順に通って、配線基板 20に伝えられる。配線基板 20において、その検出信号は、内部配線を通ってリード端子 24に伝えられ、リード端 子 24から半導体装置 1の外部へと出力される。
[0024] 続いて、半導体装置 1の効果を説明する。榭脂 32が薄型化部分 14の外縁部 15と 配線基板 20との間の空隙に充填されている。これにより、薄型化部分 14の外縁部 1 5に設けられた電極 16と導電性バンプ 30との接合強度、及び導電性バンプ 30と配 線基板 20の電極 22との接合強度が補強される。その一方で、半導体基板 10の薄型 化部分 14と配線基板 20との間の空隙に榭脂 32が充填されないため、榭脂 32の硬 化時等の加熱或いは冷却の際に、榭脂 32と半導体基板 10との間に両者の熱膨張 係数の違いに基づく応力が発生しても、その応力が薄型化部分 14に及ぼす影響は 小さいため、薄型化部分 14の橈み及び割れが防止される。したがって、半導体装置 1は、使用時において、 CCD12に対する高精度なフォーカシングが可能であるととも に CCD12における高い感度の均一性及び安定性を呈することができる。また、薄型 化部分 14の割れが防止されているので、半導体装置 1の歩留まりも向上する。
[0025] さらに、前記榭脂 32として、所望の形状、すなわち薄型化部分 14と配線基板 20と の間の空隙の周囲をその周囲の一部を残して囲む形状に予め成形された榭脂シ一 トを用いている。これにより、薄型化部分 14と配線基板 20との間の空隙を残して、導 電性バンプ 30が存在する空隙すなわち薄型化部分 14の外縁部と配線基板 20との 間の空隙に榭脂 32が充填された構成を容易且つ確実に実現することができる。
[0026] また、薄型化部分 14と配線基板 20との間の空隙を前記榭脂 32によって完全に包 囲すると、密閉された空間ができる場合がある。この場合、榭脂の硬化時等の加熱或 いは冷却の際に、密閉された空間内の空気が膨張或いは収縮することにより、薄型 化部分 14が橈んでしまうことがある。力かる問題に対して、この半導体装置 1におい ては、榭脂 32が前記空隙の周囲をその周囲の一部を残して囲む構成とすることによ り、前記空隙が密閉されるのを防いでいる。し力も、予め成形された榭脂シートを用い ていることにより、力かる構成もまた容易且つ確実に実現することができる。
[0027] また、半導体基板 10にアキュムレーシヨン層 18が設けられている。これにより、半導 体基板 10のアキュムレーシヨン状態が維持される。このため、 CCD12における短波 長光に対する感度の均一性 (ュニフォミティ)及び安定性を一層向上させることができ る。
[0028] ところで、近年、裏面入射型の半導体装置においては、大面積化、及び高速応答 特性の要求が高まっている。し力しながら、図 7に示す半導体装置のように、半導体 基板を配線基板に一旦ダイボンドした上で、その配線基板とパッケージのリード端子 とをワイヤボンディングする構成では、大面積化と高速応答化とを共に実現すること が困難である。すなわち、力かる構成の半導体装置において大面積ィ匕を図ろうとする と、それに伴いワイヤが長くなることにより抵抗が増大してしまうという問題がある。しか も、大面積ィ匕に伴って、ワイヤ同士が近接して高密度化することにより、クロストークが 発生するとともに、ワイヤ間に容量 (キャパシタ）が生じてしまう等の問題があり、高速 応答化が一層困難となってしまう。
[0029] これに対し、半導体装置 1においては、半導体基板 10が導電性バンプ 30を介して 配線基板 20に実装されて ヽるため、半導体基板 10と配線基板 20とをワイヤボンディ ングする必要がない。さらに、配線基板 20にリード端子 24が設けられているため、半 導体装置 1においては、配線基板 20の他にパッケージを設ける必要がなぐしたがつ て、配線基板 20とパッケージのリード端子とをワイヤボンディングする必要もない。こ のように半導体装置 1にお ヽては全ての配線をワイヤボンディングを用いずに行うこと ができるため、大面積ィ匕を図っても、上述の問題、すなわち抵抗の増大、クロストーク の発生及び容量の発生という問題が生じない。このため、半導体装置 1は、大面積ィ匕 及び高速応答化の要求を共に満たすことが可能である。例えば CCD12の画素数を 2054ピクセル X 1024ピクセル（チップサイズ（半導体基板 10の面積）は 40. Omm X 20mm強）とする場合、従来の半導体装置では 1. 6Gピクセル Zsec以上の高速 化は困難であるのに対し、半導体装置 1によれば 3. 2Gピクセル Zsecの高速動作が 可能である。
[0030] 図 3は、図 1の半導体装置 1を製造する方法の一例を説明するための断面図である 。本例では、榭脂 32として固体転写シート (榭脂シート）を用い、この固体転写シート を半導体基板 10の表面 S1上の所定領域上に貼り付けておく。この所定領域とは、 薄型化部分 14の周囲をその周囲の一部を残して囲む領域である。その後、半導体 基板 10を配線基板 20に熱圧着することにより、図 1に示す半導体装置 1が得られる。 なお、熱圧着の際にバンプ 30が固体転写シートを貫くため、固体転写シートにおけ るバンプ 30に対応する部分に開口等を予め形成しておく必要はない。
[0031] 図 4は、図 1の配線基板 20の一構成例を示す平面図である。本構成例の配線基板 20は、多層セラミック基板である。この配線基板 20は 58. 420mm四方の平面視略 正方形状をしている。配線基板 20の薄型化部分 14に対向する長方形状の領域 (破 線 L2で示している）には、複数のチップ抵抗 28が設けられている。チップ抵抗 28は 、この領域内の図中上部及び下部それぞれに 2列ずつ、図中左右方向（前記長方形 の長辺方向）に一次元的に配列されている。また、前記領域の外側の領域には、複 数の電極 22が形成されている。電極 22は、前記長方形の四辺それぞれに沿って配 列されており、長辺方向には 3列ずつ、短辺方向には 2列ずつ配列されている。電極 22の直径は 0. 080mmである。
[0032] 図 5は、図 4の構成例に係る配線基板 20の内部配線の構成を示す断面図である。
内部配線 60は、信号出力用配線 60a, 60b、クロック供給用配線 60c, 60d、及び D Cバイアス (グランド)供給用配線 60eからなる。各内部配線 60は、電極 22、リード端 子 24及びチップ抵抗 28の相互間を電気的に接続している。図 6を用いて内部配線 6 0の構成をより詳細に説明する。図 6においては、説明の便宜のために、配線基板 20 の平面図上にリード端子 24を重ねて表示している。この図に示すように、薄型化部 分 14に対向する領域内には、信号出力用配線 60a, 60bのみが形成されており、一 方クロック供給用配線 60c, 60d及び DCバイアス (クロック)供給用配線 60eは、前記 領域の外側に形成されている。このように、クロック供給用配線 60c, 60d及び DCバ ィァス供給用配線 60e等の駆動系配線と、信号出力用配線 60a, 60bとを分離して 配置することにより、駆動系信号と出力系信号との間におけるクロストークの発生を防 ぐことができる。
産業上の利用可能性
本発明は、半導体装置及びその製造方法、特に裏面入射型の半導体装置及びそ の製造方法に利用できる。

Claims

請求の範囲
[1] 一方の面に形成された光検出部と、他方の面の前記光検出部に対向する領域が エッチングされることにより形成された薄型化部分と、該薄型化部分の外縁部の前記 一方の面上に設けられ、前記光検出部と電気的に接続された第 1の電極とを有する 半導体基板と、
前記半導体基板の前記一方の面側に対向配置され、導電性バンプを介して前記 第 1の電極に接続された第 2の電極を有する配線基板と、
前記第 1の電極及び前記第 2の電極のそれぞれと前記導電性バンプとの接合強度 を補強するために、前記薄型化部分の外縁部と前記配線基板との間の空隙に充填 された榭脂と、を備え、
前記榭脂は、前記薄型化部分と前記配線基板との間の空隙の周囲を該周囲の一 部を残して囲むように予め成形された榭脂シートであることを特徴とする半導体装置
[2] 前記光検出部は、一次元又は二次元に配列された複数の画素を有することを特徴 とする請求項 1に記載の半導体装置。
[3] 半導体装置の製造方法にぉ 、て、
一方の面に形成された光検出部と、他方の面の前記光検出部に対向する領域が エッチングされることにより形成された薄型化部分と、該薄型化部分の外縁部の前記 一方の面上に設けられ、前記光検出部と電気的に接続された第 1の電極とを有する 半導体基板を用意する工程と、
前記半導体基板の前記一方の面側に対向配置され、導電性バンプを介して前記 第 1の電極に接続された第 2の電極を有する配線基板を用意する工程と、
固体の榭脂シートを前記半導体基板の前記他方の面上の所定領域上に貼り付け る工程と、
前記榭脂シートを有する前記半導体基板を前記配線基板に熱圧着する工程と、 を備え、
前記所定領域は、前記薄型化部分と前記配線基板との間の空隙の周囲を該周囲 の一部を残して囲むように設定されることを特徴とする半導体装置の製造方法。
PCT/JP2004/013965 2003-09-25 2004-09-24 半導体装置及びその製造方法 WO2005031872A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP04788124.8A EP1672695B1 (en) 2003-09-25 2004-09-24 Semiconductor device and process for manufacturing the same
US10/573,467 US7696595B2 (en) 2003-09-25 2004-09-24 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003333690A JP4494745B2 (ja) 2003-09-25 2003-09-25 半導体装置
JP2003-333690 2003-09-25

Publications (1)

Publication Number Publication Date
WO2005031872A1 true WO2005031872A1 (ja) 2005-04-07

Family

ID=34385998

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/013965 WO2005031872A1 (ja) 2003-09-25 2004-09-24 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US7696595B2 (ja)
EP (1) EP1672695B1 (ja)
JP (1) JP4494745B2 (ja)
CN (1) CN100440520C (ja)
WO (1) WO2005031872A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4351012B2 (ja) * 2003-09-25 2009-10-28 浜松ホトニクス株式会社 半導体装置
JP4494746B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4641820B2 (ja) 2005-02-17 2011-03-02 三洋電機株式会社 半導体装置の製造方法
WO2006090684A1 (ja) * 2005-02-23 2006-08-31 A. L. M. T. Corp. 半導体素子搭載部材とそれを用いた半導体装置
EP1879230A1 (en) * 2006-07-10 2008-01-16 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same
JP4451864B2 (ja) * 2006-07-11 2010-04-14 浜松ホトニクス株式会社 配線基板及び固体撮像装置
US8907473B2 (en) * 2009-02-02 2014-12-09 Estivation Properties Llc Semiconductor device having a diamond substrate heat spreader
JP5940887B2 (ja) * 2012-05-18 2016-06-29 浜松ホトニクス株式会社 固体撮像装置
US20240310537A1 (en) * 2023-03-16 2024-09-19 Canon Kabushiki Kaisha Radiation detector and radiation imaging system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629506A (ja) * 1992-07-09 1994-02-04 Hamamatsu Photonics Kk 半導体エネルギー検出器
JPH06196680A (ja) * 1992-12-22 1994-07-15 Hamamatsu Photonics Kk 半導体エネルギー検出器とその製造方法
JP2000156487A (ja) * 1998-11-19 2000-06-06 Sharp Corp 二次元画像検出器およびその製造方法
US6204163B1 (en) 1998-04-13 2001-03-20 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
EP1154457A1 (en) 1999-01-21 2001-11-14 Hamamatsu Photonics K.K. Electron tube

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318651A (en) 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
JP3263288B2 (ja) 1995-09-13 2002-03-04 株式会社東芝 半導体装置
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JPH1041694A (ja) 1996-07-25 1998-02-13 Sharp Corp 半導体素子の基板実装構造及びその実装方法
JP3687280B2 (ja) 1997-07-02 2005-08-24 松下電器産業株式会社 チップ実装方法
JP3663938B2 (ja) 1997-10-24 2005-06-22 セイコーエプソン株式会社 フリップチップ実装方法
DE19854733A1 (de) 1998-11-27 2000-05-31 Heidenhain Gmbh Dr Johannes Abtasteinheit einer Positionsmeßeinrichtung
JP2000228573A (ja) 1999-02-05 2000-08-15 Canon Inc モジュールの基板構造
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
EP1179851B1 (en) * 1999-04-13 2007-07-18 Hamamatsu Photonics K.K. Semiconductor device
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
JP3880278B2 (ja) * 2000-03-10 2007-02-14 オリンパス株式会社 固体撮像装置及びその製造方法
US6571466B1 (en) 2000-03-27 2003-06-03 Amkor Technology, Inc. Flip chip image sensor package fabrication method
EP1223612A4 (en) 2000-05-12 2005-06-29 Matsushita Electric Ind Co Ltd PCB FOR SEMICONDUCTOR COMPONENTS, THEIR MANUFACTURING METHOD AND MANUFACTURING OF THE FITTING PLANT FOR THE PCB
US6201305B1 (en) 2000-06-09 2001-03-13 Amkor Technology, Inc. Making solder ball mounting pads on substrates
JP2002009265A (ja) 2000-06-21 2002-01-11 Sony Corp 固体撮像装置
KR100343432B1 (ko) 2000-07-24 2002-07-11 한신혁 반도체 패키지 및 그 패키지 방법
US7242088B2 (en) 2000-12-29 2007-07-10 Intel Corporation IC package pressure release apparatus and method
JP3696132B2 (ja) 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
JP2003078120A (ja) 2001-08-31 2003-03-14 Seiko Precision Inc 固体撮像装置
US6580174B2 (en) 2001-09-28 2003-06-17 Intel Corporation Vented vias for via in pad technology yield improvements
JP2003124259A (ja) * 2001-10-15 2003-04-25 Seiko Epson Corp 電子部品の実装構造、電子部品モジュール、および電子部品の実装方法
JP3773177B2 (ja) * 2001-11-30 2006-05-10 松下電器産業株式会社 固体撮像装置およびその製造方法
JP3787765B2 (ja) 2001-11-30 2006-06-21 松下電器産業株式会社 固体撮像装置およびその製造方法
JP3891133B2 (ja) * 2003-03-26 2007-03-14 セイコーエプソン株式会社 電子部品の製造方法および電子部品の実装方法
JP4271625B2 (ja) 2004-06-30 2009-06-03 株式会社フジクラ 半導体パッケージ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629506A (ja) * 1992-07-09 1994-02-04 Hamamatsu Photonics Kk 半導体エネルギー検出器
JPH06196680A (ja) * 1992-12-22 1994-07-15 Hamamatsu Photonics Kk 半導体エネルギー検出器とその製造方法
US6204163B1 (en) 1998-04-13 2001-03-20 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
JP2000156487A (ja) * 1998-11-19 2000-06-06 Sharp Corp 二次元画像検出器およびその製造方法
EP1154457A1 (en) 1999-01-21 2001-11-14 Hamamatsu Photonics K.K. Electron tube

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1672695A4

Also Published As

Publication number Publication date
EP1672695A4 (en) 2008-10-01
EP1672695A1 (en) 2006-06-21
US20070272997A1 (en) 2007-11-29
CN1853274A (zh) 2006-10-25
US7696595B2 (en) 2010-04-13
EP1672695B1 (en) 2014-07-23
JP2005101315A (ja) 2005-04-14
JP4494745B2 (ja) 2010-06-30
CN100440520C (zh) 2008-12-03

Similar Documents

Publication Publication Date Title
US6313529B1 (en) Bump bonding and sealing a semiconductor device with solder
US7556975B2 (en) Method for manufacturing backside-illuminated optical sensor
US9093450B2 (en) Chip package and manufacturing method thereof
TW200830434A (en) Electronic devices, CMOS image sensor device chip scale packages and fabrication methods thereof
WO2005031872A1 (ja) 半導体装置及びその製造方法
US7605455B2 (en) Semiconductor device
TWI231580B (en) Semiconductor integrate device and the manufacturing method thereof
US7612442B2 (en) Semiconductor device
CN110610952A (zh) 一种图像传感器装置及其制造方法
CN111211140B (zh) 一种固态图像拾取装置及其制造方法
JP4799746B2 (ja) 放射線検出器モジュール
US20090026562A1 (en) Package structure for optoelectronic device
JP2004063765A (ja) 固体撮像装置およびその製造方法
CN220569663U (zh) 芯片封装结构
JP3796202B2 (ja) 半導体集積装置の製造方法
WO2022080248A1 (ja) 半導体素子、半導体装置及び半導体素子の製造方法
JPS62256472A (ja) 密着型イメ−ジセンサ−の組み立て方法
CN117038594A (zh) 芯片封装结构及芯片封装方法
JP4338718B2 (ja) 半導体集積装置の製造方法
CN114651324A (zh) 图像传感器模块以及图像传感器模块的制造方法
JPH07114253B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480026661.6

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004788124

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004788124

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10573467

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10573467

Country of ref document: US