CN110870071A - 成像装置以及成像装置的制造方法 - Google Patents

成像装置以及成像装置的制造方法 Download PDF

Info

Publication number
CN110870071A
CN110870071A CN201880044548.2A CN201880044548A CN110870071A CN 110870071 A CN110870071 A CN 110870071A CN 201880044548 A CN201880044548 A CN 201880044548A CN 110870071 A CN110870071 A CN 110870071A
Authority
CN
China
Prior art keywords
semiconductor substrate
section
pad
signal
signal transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880044548.2A
Other languages
English (en)
Other versions
CN110870071B (zh
Inventor
井上启司
神田英一朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110870071A publication Critical patent/CN110870071A/zh
Application granted granted Critical
Publication of CN110870071B publication Critical patent/CN110870071B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

根据本发明，接合焊盘设置在元件表面附近，并且形成具有期望的厚度的接合焊盘。成像装置设置有：半导体基板、布线部和信号传输部。在所述半导体基板上形成生成与照射光相对应图像信号的光电转换部。所述布线部通过在所述半导体基板的与所述光照射到的光接收表面不同的表面上顺序层叠绝缘层和布线层构成，通过所述布线层传输所生成的图像信号。所述信号传输部在所述布线部和在所述半导体基板的与所述光接收表面不同的表面上形成的凹部之间形成，部分设置在所述凹部中，并且通过从所述半导体基板的所述光接收表面朝向所述凹部形成的开口传输由所述布线层传输的所述图像信号。

Description

成像装置以及成像装置的制造方法
技术领域
本技术涉及一种成像装置以及成像装置的制造方法。更具体地，该技术涉及一种具有接合焊盘的成像装置及其制造方法。
背景技术
迄今为止，背照式固态图像传感器使用接合焊盘以允许引线接合以将其中产生的图像信号输出到外部。例如，这里，引线接合是通过焊接将由金(Au)构成的接合线电连接到接合焊盘的方法。例如，将接合线穿过称为毛细管的仪器。通过放电加热将接合线的尖端形成为球形。然后使用毛细管来执行引线接合，其中接合线的尖端被热压接合到接合焊盘上。这时，接合焊盘需要靠近固态图像传感器的表面布置以便防止毛细管和固态图像传感器之间的干扰。当在引线接合之前检查固态图像传感器时，接合焊盘可以用作检查焊盘。具体地，通过使检查探针与接合焊盘接触以测量图像信号来检查固态图像传感器。在这一点上，也将接合焊盘靠近固态图像传感器的表面布置以便于检查探针与接合焊盘的接触。
例如，这里通常用作固态图像传感器的图像传感器包括具有用于执行入射光的光电转换的像素部的硅层、与硅层相邻布置的多个层间电介质膜和铜布线层以及由铝(Al)等构成的接合焊盘。在该固态图像传感器中，接合焊盘形成在与最靠近硅层的铜布线层中的铜线相同的位置处。固态图像传感器进一步地具有以穿透硅层和与硅层相邻布置的层间电介质膜的方式在接合焊盘上形成的开口。通过开口进行引线接合以连接接合线(例如，参见PTL1)。
在该固态图像传感器中，接合焊盘布置在与最靠近硅层的铜线层中的铜线相同的位置处。这使得接合焊盘能够形成为相对靠近固态图像传感器的表面。另一方面，接合焊盘形成为具有与上面提到的铜线基本上相同的膜厚度。
[引用列表]
[专利文献]
[PTL 1]
日本专利公开第2010-287638号
发明内容
[技术问题]
在接合时，被加热的接合焊盘与接合线发生反应而变成合金。因此，为了提高接合焊盘的连接强度，必须考虑到将变成合金的接合焊盘部分的量来形成接合焊盘的厚度。然而，根据上面描述的现有技术，接合焊盘形成为与铜线基本上相同的厚度，因此在厚度上是不足的。
鉴于上述问题发明了本技术。因此，该技术的目的是在将接合焊盘靠近图像传感器的表面布置的同时使接合焊盘形成为具有期望的厚度。
[问题的解决方案]
本技术的目的在于解决上述问题。根据本技术的第一方面，提供了一种成像装置，该成像装置包括：半导体基板，在其上形成有配置成生成与照射光相对应的图像信号的光电转换部；布线部，其配置成在所述半导体基板的与被照射所述光的光接收表面不同的表面上具有彼此堆叠的绝缘层和布线层，所述布线层传输所生成的图像信号；和信号传输部，其配置成在形成在所述半导体基板的与所述光接收表面不同的表面上的凹部与所述布线部之间形成，所述信号传输部进一步地部分布置在所述凹部中，并且进一步地通过从所述半导体基板的所述光接收表面朝向所述凹部形成的开口传输由所述布线层传输的图像信号。这提供了以下效果：允许嵌入半导体基板和布线部之间的信号传输部通过形成在半导体基板中的开口传输图像信号。所设想的是信号传输部的尺寸增大到通向包括半导体基板和其上形成的布线层的区域。
另外根据本技术的第一方面，所述成像装置可以进一步地包括入射光传输部，其配置成与所述光接收表面相邻布置并且将所述照射光传输到所述光电转换部。所述信号传输部可以通过在制造所述入射光传输部之后形成的所述开口传输所述图像信号。这提供了以下效果：在制作通向信号传输部的开口之前形成入射光传输部。所设想的是简化入射光传输部的制造。
另外根据本技术的第一方面，所述信号传输部可以由焊盘构成。这提供了以下效果：允许通过开口从由焊盘构成的信号传输传输图像信号。
另外根据本技术的第一方面，所述成像装置可以进一步地包括过孔插塞，其配置成布置在所述布线层和所述信号传输部之间并且传输所述图像信号。这提供了以下效果：允许通过过孔插塞从布线层向信号传输部传输图像信号。
另外根据本技术的第一方面，所述成像装置可以进一步地包括：第二半导体基板，在其上形成有配置成处理由所述布线层传输的图像信号的处理电路；第二布线部，其配置成在所述第二半导体基板上具有彼此堆叠的第二绝缘层和第二布线层，所述第二布线层传输处理后的图像信号；和第二信号传输部，其配置成将由所述第二布线层传输的处理后的图像信号传输到所述信号传输部。所述信号传输部可以传输由所述处理电路处理并且由所述第二信号传输部传输的图像信号。这提供了以下效果：允许将由所述半导体基板生成并且由所述第二半导体基板的所述处理电路处理的图像信号通过所述第二信号传输部传输到所述信号传输部。
另外根据本技术的第一方面，所述第二信号传输部可以由布置在所述布线部中的焊盘和布置在所述第二布线部中的焊盘构成。这提供了以下效果：允许由两焊盘构成的第二信号传输部传输图像信号。
另外根据本技术的第一方面，所述第二信号传输部可以由以穿透所述布线部和所述半导体基板的方式布置的过孔插塞构成。这提供了以下效果：允许由过孔插塞构成的第二信号传输部传输图像信号。
根据本技术的第二方面，提供了一种成像装置的制造方法，该方法包括以下步骤：形成信号传输部的步骤，其中在形成在半导体基板的与光接收表面不同的表面上的凹部中部分地形成信号传输部，在所述半导体基板的所述光接收表面上形成有用于生成与照射到所述光接收表面的光相对应的图像信号的光电转换部，所述信号传输部配置成传输所述图像信号；形成布线部的步骤，其中使得布线层与所述半导体基板的与所述光接收表面不同的表面相邻并且与所述信号传输部相邻，所述布线层配置成将由所述光电转换部生成的图像信号传输到所述信号传输部；以及形成开口的步骤，其中从所述半导体基板的所述光接收表面朝向所述凹部形成开口，所述开口配置成允许传输来自所述信号传输部的信号。这提供了以下效果：允许从嵌入半导体基板和布线部之间的信号传输部通过半导体基板中形成的开口传输图像信号。所设想的是信号传输部的尺寸增大到通向包括半导体基板和其上形成的布线层的区域。
[发明的有益效果]
本技术提供了在将接合焊盘靠近图像传感器的表面布置的同时使接合焊盘形成为具有期望的厚度的有益效果。
附图说明
图1是示出了根据本技术的实施方案的成像装置的配置示例的图。
图2是示出了根据本技术的实施方案的像素电路的配置示例的图。
图3是示出了根据本技术的第一实施方案的图像传感器的配置示例的图。
图4是示出了根据本技术的第一实施方案的图像传感器的示例性制造方法的图。
图5是示出了根据本技术的第一实施方案的图像传感器的示例性制造方法的另一个图。
图6是示出了根据本技术的第一实施方案的图像传感器的示例性制造方法的另一个图。
图7是示出了根据本技术的第一实施方案的图像传感器的示例性制造方法的另一个图。
图8是示出了根据本技术的第一实施方案的信号传输部的示例性制造方法的图。
图9是示出了根据本技术的第一实施方案的信号传输部的另一个示例性制造方法的另一个图。
图10是示出了根据本技术的第二实施方案的图像传感器的配置示例的图。
图11是示出了根据本技术的第三实施方案的图像传感器的配置示例的图。
图12是示出了根据本技术的第四实施方案的成像装置的配置示例的图。
图13是示出了根据本技术的第五实施方案的成像装置的配置示例的图。
图14是示出了根据本技术的第五实施方案的过孔插塞的配置示例的图。
图15是示出了根据本技术的第五实施方案的变形例的成像装置的配置示例的图。
图16是示出了根据本技术的第五实施方案的变形例的过孔插塞的配置示例的图。
具体实施方式
下面参照附图描述用于实现本技术的一些实施方案(以下称为实施方案)。在整个附图中，相同或者相应的部件用相同或者相应的附图标记表示。应该注意的是，附图仅仅是示意性的并且其中示出的部件的尺寸和比例可能与实际出现的不一致。显然，不同的附图可能包括相同部件的尺寸或者比例上的差异。将按以下顺序进行描述：
1.第一实施方案
2.第二实施方案
3.第三实施方案
4.第四实施方案
5.第五实施方案
<1.第一实施方案>
[成像装置的配置]
图1是示出了根据本技术的实施方案的成像装置的配置示例的图。图1中的成像装置1包括图像传感器100、垂直驱动部2、列信号处理部3和控制部4。
图像传感器100配置有布置成二维格子图案的像素10。这里，像素10生成与来自被摄体的光相对应的图像信号。每个像素10包括生成与照射光相对应的电荷的光电转换部和基于由光电转换部生成的电荷生成图像信号的像素电路。随后将详细讨论像素10的配置。
进一步地，图像传感器100具有以XY矩阵图案布置的信号线101和102，每一条信号线连线到多个像素10。这里，传输控制信号以控制像素10的像素电路的信号线101分别对应于图像传感器100中的像素10的每一行进行设置。每一条信号线101与一行的多个像素10共同连线。传输由像素10的像素电路生成的像素信号的信号线102分别对应于像素10的每一列进行设置。每一条信号线102与一列的多个像素10共同连线。
生成用于像素10的控制信号的垂直驱动部2通过信号线101输出生成的信号。垂直驱动部2生成不同的控制信号并且将该不同的控制信号输出到布置在图像传感器100中的像素10的每一行。
处理由像素10生成的图像信号的列信号处理部3输出处理后的图像信号。例如，由列信号处理部3进行的处理对应于将由每一个像素10生成的模拟图像信号转换成数字图像信号的模拟数字转换处理。从列信号处理部3输出的图像信号对应于成像装置1的输出信号。顺便一提，列信号处理部3是所附权利要求中描述的处理电路的示例。
控制部4控制垂直驱动部2和列信号处理部3。控制部4通过生成控制信号并且将控制信号输出到垂直驱动部2和列信号处理部3来执行控制。
需要注意的是，垂直驱动部2、列信号处理部3和控制部4构成外围电路芯片200。即，垂直驱动部2、列信号处理部3和控制部4形成在一个半导体芯片中。类似地，图像传感器100也形成在一个半导体芯片中。因此，成像装置1配置有图像传感器100和外围电路芯片200的两个半导体芯片。应该注意的是，该示例不限制成像装置1如何配置。例如，垂直驱动部2和图像传感器100可以形成在一个半导体芯片中。
[像素电路的配置]
图2是示出了根据本技术的实施方案的像素电路的配置示例的图。图2中的像素10包括光电转换部13、电荷保持部14和MOS晶体管15到18。
光电转换部13的阳极接地。光电转换部13的阴极连接到MOS晶体管15的源极。MOS晶体管15的漏极连接到MOS晶体管16的源极、MOS晶体管17的栅极和电荷保持部14的一端。电荷保持部14的另一端接地。MOS晶体管16的漏极和MOS晶体管17的漏极共同连接到电源线Vdd。MOS晶体管17的源极连接到MOS晶体管18的漏极。MOS晶体管18的源极连接到信号线102。MOS晶体管15、16和18的栅极分别连接到传输信号线TR、复位信号线RST和选择信号线SEL。传输信号线TR、复位信号线RST和选择信号线SEL构成信号线101。
如上面提到的，光电转换部13生成与照射光相对应的电荷。光电二极管可以用作光电转换部13。电荷保持部14和MOS晶体管15到18构成像素电路。
MOS晶体管15是将由光电转换部13的光电转换生成的电荷传输到电荷保持部14的晶体管。MOS晶体管15的电荷传输由通过信号传输线TR传输的信号控制。电荷保持部14是保持由MOS晶体管15传输的电荷的电容器。MOS晶体管17是基于保持在电荷保持部14中的电荷生成信号的晶体管。MOS晶体管18是将由MOS晶体管17生成的信号作为图像信号输出到信号线102的晶体管。MOS晶体管18由在选择信号线SEL上传输的信号控制。MOS晶体管16是通过将保持在电荷保持部14中的电荷释放到电源线Vdd来将电荷保持部14复位的晶体管。在MOS晶体管15传输电荷之前执行由在复位信号线RST上传输的信号控制的MOS晶体管16进行的复位。以这种方式，像素电路将由光电转换部(光电转换部13)生成的电荷转换成像素信号。
[图像传感器的配置]
图3是示出了根据本技术的第一实施方案的图像传感器的配置示例的图。图3中的图像传感器100包括入射光传输部110、半导体基板120、布线部130、支撑基板140和焊盘152。
入射光传输部110将入射到图像传感器100上的光传输到半导体基板120中的光电转换部13。入射光传输部110包括片上透镜111和滤色器112。片上透镜111是将入射光聚焦到光电转换部13上的透镜。滤色器112是透射由片上透镜111聚焦的光中的预定波长的光的光学滤波器。滤色器112和片上透镜111按该顺序在装配在半导体基板120上的保护膜113的表面上形成。
半导体基板120是在其上形成像素10中的光电转换部13和像素电路的半导体部分的半导体基板。在图3中，半导体基板120配置为P型阱区域。构成光电转换部13的N型半导体区域121形成在阱区域中。N型半导体区域121在与周围的阱区域的边界上形成PN结。入射到PN结区域的光引起光电转换。由光电转换生成的电荷存储在N型半导体区域121中，然后由像素电路(未示出)转换成电信号并且作为像素10的图像信号输出。
布线部130配置有传输半导体基板120的信号的布线层132和使布线层132绝缘的绝缘层131。此外，布线层132构成图1中的信号线101和102。由布线层132传输的信号对应于由像素10生成的像素信号和用于像素10中的像素电路的控制信号。图3中的布线部130是多层布线的示例，其中布线层132和绝缘层131交替堆叠成多层。在半导体基板120上的像素电路和布线层132之间由过孔插塞133提供连接。具体地，过孔插塞133在作为一方面的布线层132与作为另一方面的像素电路中的在半导体基板120的扩散层中形成的那些MOS晶体管的漏极和源极区域以及在半导体基板120的表面上经由氧化膜形成的栅极电极之间提供连接。过孔插塞133也用于将布线层132彼此连接。
支撑基板140支撑半导体基板120、布线部130和入射光传输部110。例如，支撑基板140使用半导体基板来配置。在制造图像传感器100的步骤中，支撑基板140接合到布线部130。此后，在抛光半导体基板120的步骤中，支撑基板140支撑并且加强半导体基板120。
布置在半导体基板120和布线部130之间的焊盘152传输由布线层132传输的像素信号和控制信号。焊盘152部分位于在半导体基板120中形成的凹部122中。焊盘152进一步地与布线层132连接。由布线层132发送的图像信号通过半导体基板120中形成的开口151从图像传感器100中传输出去。具体地，焊盘152在作为一方面的在半导体基板120中形成的凹部122与作为另一方面的与半导体基板120相邻的绝缘层131的凹部135之间形成。该形成在焊盘152与最靠近半导体基板120的布线层132之间提供最短路径连接。焊盘152进一步地传输用于从图像传感器100外部输入的像素10的控制信号。例如，在图3的图像传感器100中，多个焊盘152布置在构成图像传感器100的芯片周围。该布置允许多个图像信号和控制信号在该芯片和外围电路芯片200之间交换。
图3中的焊盘152用作与接合线153连接的接合焊盘。焊盘152可以使用Al来构成而Au线可以用于接合线。在接合时，形成Au和Al的合金以将焊盘152与接合线153电连接。合金的形成减小了焊盘152的膜厚度。此外，在接合时，接合线通过毛细管热压接合到焊盘152。这要求焊盘152具备机械强度。为此，焊盘152形成为具有相对较大的膜厚度。相比之下，绝缘层131形成为层间绝缘所需的膜厚度，该膜厚度小于焊盘152的膜厚度。鉴于此，在半导体基板120中形成凹部122以容纳焊盘152的超过绝缘层131的膜厚度的部分。因此，在不引起绝缘层131的膜厚度增大的情况下，布置具有期望厚度的焊盘152。
由于焊盘152布置在半导体基板120中形成的凹部122中，焊盘152通过图像传感器100的光接收表面侧形成的开口151进行接合。因此，焊盘152的待接合的表面位于靠近作为图像传感器100的表面的光接收表面处。因为防止了毛细管和图像传感器100之间的干扰，所以这允许容易接合。顺便一提，根据球剪切强度来评估接合的连接强度。这里，球剪切强度指的是连接后接合部分的剪切强度。该强度通过使用专用检查仪器破坏(剪切)连接部分来测量。此外在这种情况下，焊盘152位于靠近光接收表面的区域中，以便防止检查仪器和图像传感器100之间的干扰。这便于使用检查仪器进行的球剪切强度的测量。
在检查图像传感器100的步骤中，焊盘152可以用作检查焊盘。此外，在这种情况下，焊盘152位于靠近光接收表面的区域中，使得易于在焊盘152与用于输入控制信号并检测通过其的图像信号的探针之间建立接触。因此，简化了图像传感器100的检查。
在制造图像传感器100的步骤中，如稍后将讨论的，开口151可以在入射光传输部110制作之后形成。在形成滤色器112和片上透镜111时，滤色器112和其他部分的材料可以施加到还没形成开口151的半导体基板120的平坦表面上。因此，可以使滤色器112和其他部分的材料在膜厚度上均匀。这提高了入射光传输部110的性能并且便于其的形成。顺便一提，焊盘152是在所附权利要求中描述的信号传输部的示例。
上面的示例不限制图像传感器100如何配置。例如，焊球可以在焊盘152的表面上形成以便图像信号和其他数据可以通过焊球传输。作为另一个示例，焊盘152可以布置在从半导体基板120中形成的凹部122到布线部130中的多个绝缘层和布线层的区域中。即，焊盘152可以布置在形成半导体基板120和布线部130的区域中。焊盘152的尺寸可以确定为至多那个区域的尺寸。本技术也可以适用于前照式图像传感器。在具有厚的半导体基板的前照式图像传感器中或者在布线部的膜厚度由于多层布线而扩大的前照式图像传感器中，焊盘的一部分可以布置在半导体基板中形成的凹部中，同时在半导体基板中形成开口以允许通过其进行引线接合。该布置缩短了接合表面和焊盘之间的距离。
[图像传感器的制造方法]
图4到图7是示出了根据本技术的第一实施方案的图像传感器的示例性制造方法的图。下面使用图4到图7说明图像传感器100的制造过程。首先，在半导体基板120中形成P型阱区域。在该阱区域中，形成N型半导体区域121和像素电路的扩散区域部分。例如，这通过离子注入实现。然后形成栅极绝缘膜和栅极电极(未示出)，并且制作绝缘材料139的膜。例如，二氧化硅(SiO2)可以用作绝缘材料139。然后，形成过孔插塞133。这通过在绝缘材料139的膜中形成通孔并且通过使用如钨(W)等金属填充通孔来实现(图4中的子图a)。
然后，在绝缘材料139上以及在半导体基板120上进行干法蚀刻，并且在半导体基板120上形成凹部122。在整个表面上形成绝缘材料139的薄膜(图4中的子图b)。绝缘材料139的薄膜使半导体基板120和焊盘152绝缘。然后，在整个表面上形成金属膜301(图4中的子图c)。金属膜301是充当焊盘152的材料的Al膜。然后，去除过量的金属膜301以形成焊盘152。随后将详细讨论焊盘152的形成。如此形成的焊盘152的一部分布置在形成在半导体基板120中的凹部122中(图5中的子图d)。形成焊盘152的这个步骤是在所附权利要求中描述的形成信号传输部的步骤的示例。
然后，在整个表面上形成通常由Cu制成的金属膜之后，通过蚀刻去除该膜的除了期望的布线图案之外的部分以形成布线层132(图5中的子图e)。以部分与焊盘152和过孔插塞133相邻的方式形成的布线层132与焊盘152等电连接。此后，多次形成绝缘层131、布线层132和过孔插塞133以构成多层结构的布线部130(图5中的子图f)。例如，在这种情况下，第二次或之后形成的过孔插塞133可以使用Cu来构成。例如，第二次或之后形成的绝缘层131可以使用TEOS(原硅酸四乙酯(Tetra Ethyl Ortho Silicate))来构成。顺便一提，形成绝缘层131和布线层132等的步骤是在所附权利要求中描述的形成布线部的步骤的示例。
接着，将半导体基板120上下颠倒。将支撑基板140接合到布线部130。这通过如通过施加粘合剂等已知方法实现。然后，使半导体基板120通过抛光而变薄(图6中的子图g)。然后，形成入射光传输部110。这通过在半导体基板120的抛光的表面上按顺序形成保护膜113、滤色器112和片上透镜111来完成(图6中的子图h)。例如，通过将树脂材料均匀地涂布在半导体基板120的保护膜113上，让涂布的材料变硬，并且使变硬的材料图案化来形成滤色器112。例如，也通过均匀地涂布树脂材料并且用如热熔流动法等已知的方法处理涂布的材料来形成片上透镜111。
然后，在保护膜113中和在半导体基板120中形成开口151。干法蚀刻等可以用于形成从半导体基板120的表面侧(光接收表面)直到焊盘152的开口151(图7)。形成开口151的步骤是在所附权利要求中描述的形成开口的步骤的示例。此后，通过开口151实现到焊盘152上的接合。在上面描述的步骤中制造了图像传感器100。
在上面的图像传感器100的制造步骤中，在相对较高的温度(400℃以上)下执行在半导体基板120中形成像素10的MOS晶体管一直到形成过孔插塞133(使用W)(图4中的子图a)的那些步骤。例如，在形成MOS晶体管期间，在半导体基板120中形成扩散层时，需要在离子注入之后进行退火。该退火步骤将半导体基板120加热到600℃左右。因为在这样的高温过程之后执行上面的形成焊盘152的步骤，所以焊盘152可以在不受热限制的情况下制造。具体地，作为用于接合焊盘的常见材料并且具有相对较低的熔点的Al可以用作焊盘152的材料。
另一方面，在形成焊盘152的步骤之后形成入射光传输部110(图6中的子图h)。形成入射光传输部110之后，制作通向焊盘152的开口151(图7)。如上面所讨论的，当要形成滤色器112和片上透镜111时，需要均匀地涂布树脂材料。这使光学特性的变化最小化。因为在制作开口151之前形成入射光传输部110，所以开口151不会干扰树脂的涂布。这有助于形成均匀的滤色器112和均匀的片上透镜111。
[信号传输部的制造方法]
图8是示出了根据本技术的第一实施方案的信号传输部的示例性制造方法的图。该图示出了构成信号传输部的焊盘152的制造步骤，并且给出了图5的子图d中的制造步骤的细节。
抗蚀剂302堆叠在图4的子图c中的在半导体基板120上形成的金属膜301的上方(图8中的子图a)。在这一点上，抗蚀剂302以形成均匀的表面形状的方式涂布。这使得半导体基板120的凹部122中的抗蚀剂302的膜厚度大于其他区域中的抗蚀剂302的膜厚度。然后，抗蚀剂302被蚀刻以使除了凹部122之外的区域中形成的金属膜301露出(图8中的子图b)。此后，抗蚀剂302和金属膜301被蚀刻。该蚀刻可以作为干法蚀刻来执行。在这种情况下，使用氧气(O2)或者氮气(N2)与氯气(Cl2)组合在一起作为气体。该气体允许抗蚀剂302和金属膜301(Al)的蚀刻同时进行以形成焊盘152。
图9是示出了根据本技术的第一实施方案的信号传输部的另一个示例性制造方法的另一个图。在半导体基板120上制造的金属膜301的表面上形成抗蚀剂304(图9中的子图a)。这通过在涂布抗蚀剂之后执行曝光和显影以及通过从除了半导体基板120中的凹部122之外的区域中去除抗蚀剂来实现。然后，蚀刻除了被抗蚀剂304覆盖的区域以外的金属膜301。对于这种蚀刻，也可以采用干法蚀刻。在这种情况下，Cl2和三氯化硼(BCl3)用作气体。该气体允许仅蚀刻金属膜301(Al)(图9中的子图b)。此后，去除抗蚀剂304以形成焊盘152。
可选择地，焊盘152可以通过除了参照图8和图9描述的那些制造方法之外的制造方法来形成。例如，在图4中的子图c的情况下，焊盘152可以通过对半导体基板120上制造的金属膜301进行抛光以便从除了半导体基板120中的凹部122之外的区域中去除金属膜301来形成。例如，通过化学机械抛光(CMP)来完成金属膜301的抛光。
如上面阐述的，在根据本技术的第一实施方案的图像传感器100中，焊盘152布置在半导体基板120和绝缘层131之间并且部分位于在半导体基板120中形成的凹部122中。然后，通过在位于图像传感器100的表面侧的半导体基板120的光接收表面上形成的开口151经由焊盘152传输信号。在该布置中，可以在使焊盘152位于靠近图像传感器100的表面的位置的同时使焊盘152制成具有较大的膜厚度。在要在焊盘152上进行引线接合的情况下，焊盘152可以形成为具有期望的厚度。
<2.第二实施方案>
在上面描述的第一实施方案中，在布线层132和焊盘152之间的接合部中，布线层132的一部分连接到焊盘152。相比之下，本技术的第二实施方案与第一实施方案的不同之处在于根据流过接合部的电流，改变接合部分之间的连接面积。
[图像传感器的配置]
图10是示出了根据本技术的第二实施方案的图像传感器的配置示例的图。图10中的图像传感器100与参照图3讨论的图像传感器100的不同之处在于图10中的图像传感器100在焊盘152和布线层132之间具有比图3中的图像传感器100更宽的接合面积。图10中的子图a示出了图像传感器100的断面，而图10中的子图b示出了焊盘152和布线层132如何布置。图10中的子图b示出了当从与图像传感器100的光接收表面相对的表面观察时焊盘152和布线层132的状态。图10的子图b中的虚线表示开口151。
如从图10中的子图a和子图b明显看到的，布线层132接合到焊盘152的较宽区域。这减小了布线层132和焊盘152之间的连接电阻。例如，在相对较大的电流从与焊盘152连接的电源线流到焊盘152或者信号需要通过焊盘152以高速传输的情况下，可以采用该布置。进一步地，在布线层132和焊盘152之间较宽的接合面积有助于减少如接合失败等连接不规则的缺陷的影响。
与图10中的子图b一样，图10中的子图c示出了当从与图像传感器100的光接收表面相对的表面观察时，焊盘152和布线层132的状态。在图10的子图c中，布线层132布置在焊盘152周围。布置布线层132的位置对应于开口151和焊盘152的边缘之间的间距。如上面描述的，在引线接合到焊盘152时，接合线热压接合到焊盘152。来自热和压力接合的冲击可能破坏焊盘152和布线层132之间的连接部，可能导致如连接部的电阻增大等连接可靠性的降低。通过将布线层132布置在开口151和焊盘152的边缘之间，可以减小来自接合冲击的影响。这有助于提高焊盘152和布线层132之间的连接可靠性。
图像传感器100的其余配置类似于结合本技术的第一实施方案说明的图像传感器100的配置并且因此不再进一步地讨论。
如上面阐述的，在根据本技术的第二实施方案的图像传感器100中，布线层132和焊盘152之间的连接面积根据连接部的使用状态而变化。这减少了如连接电阻的增大等不规则的发生。
<3.第三实施方案>
在上面描述的第一实施方案中，布线层132直接连接到焊盘152。相比之下，本技术的第三实施方案与第一实施方案的不同之处在于布线层132通过过孔插塞133连接到焊盘152。
[图像传感器的配置]
图11是示出了根据本技术的第三实施方案的图像传感器的配置示例的图。图11中的子图a是图像传感器100的断面图。图11中的子图a中的图像传感器100与参照图3说明的图像传感器100的不同之处在于在图11中的图像传感器100中，布线层132和焊盘152通过一个过孔插塞133连接。在与半导体基板120相邻的绝缘层131具有相对较大的膜厚度或者布线层132具有相对较小的膜厚度的情况下，过孔插塞133可以以调节布线层132和焊盘152之间的间距的方式布置在布线层132和焊盘152之间。
另一方面，图11中的子图b和子图c示出了多个过孔插塞133用于将布线层132与焊盘152连接的示例。顺便一提，示出了焊盘152和过孔插塞133如何布置的图11中的子图b和子图c示出了与在图10的情况下一样当从与图像传感器100的光接收表面相对的表面观察时焊盘152和其他部分的状态。在图11的子图b中，过孔插塞133以在焊盘152的宽范围上分布的方式布置。该布置减小了连接部的电阻。在图11的子图c中，过孔插塞133布置在开口151和焊盘152的边缘之间。该布置降低了来自接合冲击的影响并且提高了焊盘152和布线层132之间的连接可靠性。
图像传感器100的其余配置类似于结合本技术的第一实施方案说明的图像传感器100并且因此不再进一步地讨论。
如上面阐述的，在根据本技术的第三实施方案的图像传感器100中，过孔插塞133以调节布线层132和焊盘152之间间距的方式布置在布线层132和焊盘152之间。这允许使用具有期望的膜厚度的布线层132等。
<4.第四实施方案>
在上面描述的第一实施方案中，图像传感器100具有接合到半导体基板120的布线部130的支撑基板140。相比之下，本技术的第四实施方案与第一实施方案的不同之处在于成像装置通过将具有布线层的半导体基板接合到图像传感器100来配置。
[成像装置的配置]
图12是示出了根据本技术的第四实施方案的成像装置的配置示例的图。图12中的成像装置1通过将参照图1说明的外围电路芯片200接合到图像传感器100来配置。
图12中的图像传感器100与参照图3说明的图像传感器100的不同之处在于焊盘134设置在布线部130中的绝缘层131的最外面。焊盘134接合到随后要讨论的外围电路芯片200的焊盘234，以允许向和从外围电路芯片200传输图像信号和其他信号。信号通过过孔插塞133和布线层132传输到焊盘134。焊盘134可以使用如Cu等金属构成。
图12中的外围电路芯片200包括半导体基板220和布线部230。半导体基板220是其中形成有参照图1说明的垂直驱动部2、列信号处理部3和控制部4的半导体部分的半导体基板。布线部230配置有用于传输半导体基板220的信号的布线层232和绝缘层231。进一步地，通常由Cu等构成的焊盘234布置在布线部230中的绝缘层231的最外面。过孔插塞233可以用来使半导体基板120、布线层232和焊盘234互相连接。
焊盘134和焊盘234当彼此连接时在图像传感器100和外围电路芯片200之间传输信号。具体地，焊盘134和焊盘234彼此相互接触的定位。图像传感器100的布线部130与外围电路芯片200的布线部230面对面接合。在这种情况下，图像传感器100和外围电路芯片200彼此热压接合以在确保焊盘134和焊盘234之间的机械接合强度的同时在焊盘134和焊盘234之间提供电连接。因为焊盘134和焊盘234可以通过与布线层132和布线层232的制造方法类似的方法形成，所以焊盘134和焊盘234可以位于布线部130和布线部230的表面上期望的位置。这缩短了图像传感器100和外围电路芯片200之间的布线距离。
在图12中的图像传感器100中，焊盘152传输由外围电路芯片200处理后的图像信号。信号通过布线层132和布线层232以及通过焊盘134和焊盘234传输到焊盘152。通过使用焊盘134和焊盘234传输信号的方法可以适用于图像信号从图像传感器100到外围电路芯片200的传输并且适用于控制信号从外围电路芯片200到图像传感器100的传输。顺便一提，焊盘134和焊盘234是在所附权利要求中描述的第二信号传输部的示例。
图像传感器100的其余配置类似于结合本技术的第一实施方案说明的图像传感器100并且因此不再进一步地讨论。
如上面阐述的，根据本技术的第四实施方案的图像传感器100接合到外围电路芯片200以构成成像装置1。这使得成像装置1的尺寸较小。在这种情况下，通过在图像传感器100和外围电路芯片200之间传输信号的焊盘134和焊盘234缩短了信号传输路径。
<5.第五实施方案>
根据上面描述的第四实施方案的成像装置1的特征在于在图像传感器100和外围电路芯片200之间传输信号的焊盘134和焊盘234。相比之下，根据本技术的第五实施方案的成像装置1与第四实施方案的不同之处在于穿透半导体基板120的过孔插塞传输信号。
[成像装置的配置]
图13是示出了根据本技术的第五实施方案的成像装置的配置示例的图。图13中的成像装置1与参照图12说明的成像装置1的不同之处在于设置了过孔插塞154和过孔插塞155来代替焊盘134和焊盘234。过孔插塞154和过孔插塞155以穿透半导体基板120的方式形成。这种类型的过孔插塞被称为TSV(硅通孔)。过孔插塞154是穿透半导体基板120和布线部130以到达外围电路芯片200的TSV。具体地，过孔插塞154在作为一方面的在外围电路芯片200的布线部230中的绝缘层231的最外面制造的焊盘253与作为另一方面的在图像传感器100的保护膜113中形成的布线层156之间形成，过孔插塞154在其间传输信号。布线层156和焊盘152之间形成的过孔插塞155以类似于过孔插塞154的方式传输信号。
在这种情况下，由外围电路芯片200处理后的图像信号按顺序通过焊盘253、过孔插塞154、布线层156、过孔插塞155和焊盘152进行传输。过孔插塞154和过孔插塞155通过将图像传感器100和外围电路芯片200接合在一起，然后在半导体基板120中通常地制造通孔，并且在通孔的内表面上制造绝缘膜，然后使用如Cu等金属填充通孔来形成。与在焊盘152的情况下一样，焊盘253可以由如Al或者Cu等金属构成。用来填充通孔的金属允许连接，从而提高了连接可靠性。因为图像传感器100和外围电路芯片200在制造过孔插塞155之前接合在一起，所以使图像传感器100和外围电路芯片200之间的接合很容易。
如过孔插塞154等TSV也可以用于在图像传感器100和外围电路芯片200之间传输信号(图像信号和控制信号)。顺便一提，过孔插塞154是在所附权利要求中描述的第二信号传输部的示例。
[过孔插塞的布置]
图14是示出了根据本技术的第五实施方案的过孔插塞的配置示例的图。图14示出了焊盘152和过孔插塞155如何布置。与图10和图11相反，图14示出了当从光接收表面观察时的布置。图14中的子图a示出了参照图13说明的成像装置1中的焊盘152和过孔插塞155如何布置，并且给出了过孔插塞155具有相对较小的面积的示例。过孔插塞154和布线层156在图中未示出。相比之下，图14中的子图b示出了环状过孔插塞155布置成具有相对较大的面积的示例。因此，过孔插塞155的面积可以根据连接电阻来确定。在任何情况下，过孔插塞155都位于开口151和焊盘152的边缘之间。
成像装置1的其余配置类似于结合本技术的第四实施方案说明的成像装置1的配置并且因此不再进一步地讨论。
[变形例]
在根据上面描述的第五实施方案的成像装置1中，芯片之间的信号传输通过使用如过孔插塞154和过孔插塞155等多个TSV来完成。可选择地，单个过孔插塞可以用来允许芯片之间的信号传输。
[成像装置的其他配置]
图15是示出了根据本技术的第五实施方案的变形例的成像装置的配置示例的图。图15中的成像装置1与参照图13说明的成像装置1的不同之处在于设置了过孔插塞157来代替过孔插塞154和过孔插塞155以及布线层156。
过孔插塞157是与填充通孔的金属等的侧表面也可电连接的TSV。在图15中，使过孔插塞157的侧表面与焊盘152接触来在其间建立连接。该连接允许传输信号。
图16是示出了根据本技术的第五实施方案的变形例的过孔插塞的配置示例的图。图16示出了与在图14的情况下一样当从光接收表面观察时焊盘152和过孔插塞157的布置状态。图16中的子图a示出了参照图15说明的成像装置1中的焊盘152和过孔插塞157如何布置。具有矩形横截面的过孔插塞157以过孔插塞157的四个侧面中的一个侧面与焊盘152相邻的方式来布置。另一方面，图16中的子图b示出了过孔插塞157布置在焊盘152周围的示例。这是过孔插塞157和焊盘152之间的接触面积如何扩大的示例。在图16的子图b中，过孔插塞157和焊盘152之间的连接电阻减小了。
成像装置1的其余配置类似于结合本技术的第五实施方案说明的成像装置1的配置并且因此不再进一步地讨论。
如上面阐述的，在根据上面描述的本技术的第五实施方案的成像装置1中，如过孔插塞154等TSV用来在图像传感器100和外围电路芯片200之间传输信号。这提高了图像传感器100和外围电路芯片200之间的连接可靠性。
最后，上面描述的本技术的实施方案仅仅是示例并且不限制本技术。明显地，上面的实施方案之外的各种修改、变形和替代只要在本技术范围内可以包含本技术。
优选地，本公开可以在以下配置中实现：
(1)一种成像装置，包括：
半导体基板，在其上形成有配置成生成与照射光相对应的图像信号的光电转换部；
布线部，其配置成在所述半导体基板的与被照射所述光的光接收表面不同的表面上具有彼此堆叠的绝缘层和布线层，所述布线层传输所生成的图像信号；和
信号传输部，其配置成在形成在所述半导体基板的与所述光接收表面不同的表面上的凹部与所述布线部之间形成，所述信号传输部进一步地部分布置在所述凹部中，并且进一步地通过从所述半导体基板的所述光接收表面朝向所述凹部形成的开口传输由所述布线层传输的图像信号。
(2)根据(1)所述的成像装置，进一步地包括：
入射光传输部，其配置成与所述光接收表面相邻布置并且将所述照射光传输到所述光电转换部，其中
所述信号传输部通过在制造所述入射光传输部之后形成的所述开口传输所述图像信号。
(3)根据(1)或者(2)所述的成像装置，其中
所述信号传输部由焊盘构成。
(4)根据(1)到(3)中任一项所述的成像装置，进一步地包括：
过孔插塞，其配置成布置在所述布线层和所述信号传输部之间并且传输所述图像信号。
(5)根据(1)到(4)中任一项所述的成像装置，进一步地包括：
第二半导体基板，在其上形成有配置成处理由所述布线层传输的图像信号的处理电路；
第二布线部，其配置成在所述第二半导体基板上具有彼此堆叠的第二绝缘层和第二布线层，所述第二布线层传输处理后的图像信号；和
第二信号传输部，其配置成将由所述第二布线层传输的处理后的图像信号传输到所述信号传输部，其中
所述信号传输部传输由所述处理电路处理并且由所述第二信号传输部传输的图像信号。
(6)根据(5)所述的成像装置，其中
所述第二信号传输部由布置在所述布线部中的焊盘和布置在所述第二布线部中的焊盘构成。
(7)根据(5)所述的成像装置，其中
所述第二信号传输部由以穿透所述布线部和所述半导体基板的方式布置的过孔插塞构成。
(8)一种成像装置的制造方法，所述方法包括以下步骤：
形成信号传输部的步骤，其中在形成在半导体基板的与光接收表面不同的表面上的凹部中部分地形成信号传输部，在所述半导体基板的所述光接收表面上形成有用于生成与照射到所述光接收表面的光相对应的图像信号的光电转换部，所述信号传输部配置成传输所述图像信号；
形成布线部的步骤，其中使得布线层与所述半导体基板的与所述光接收表面不同的表面相邻并且与所述信号传输部相邻，所述布线层配置成将由所述光电转换部生成的图像信号传输到所述信号传输部；以及
形成开口的步骤，其中从所述半导体基板的所述光接收表面朝向所述凹部形成开口，所述开口配置成允许传输来自所述信号传输部的信号。
附图标记列表
1 成像装置
2 垂直驱动部
3 列信号处理部
4 控制部
10 像素
13 光电转换部
14 电荷保持部
100 图像传感器
110 入射光传输部
111 片上透镜
112 滤色器
113 保护膜
120 半导体基板
122，135 凹部
130，156，230 布线部
131，231 绝缘层
132，232 布线层
133，154，155，157，233 过孔插塞
134，152，234，253 焊盘
140 支撑基板
151 开口
153 接合线
200 外围电路芯片
220 半导体基板

Claims (8)

1.一种成像装置，包括：
半导体基板，在其上形成有配置成生成与照射光相对应的图像信号的光电转换部；
布线部，其配置成在所述半导体基板的与被照射所述光的光接收表面不同的表面上具有彼此堆叠的绝缘层和布线层，所述布线层传输所生成的图像信号；和
信号传输部，其配置成在形成在所述半导体基板的与所述光接收表面不同的表面上的凹部与所述布线部之间形成，所述信号传输部进一步地部分布置在所述凹部中，并且进一步地通过从所述半导体基板的所述光接收表面朝向所述凹部形成的开口传输由所述布线层传输的图像信号。
2.根据权利要求1所述的成像装置，进一步地包括：
入射光传输部，其配置成与所述光接收表面相邻布置并且将所述照射光传输到所述光电转换部，其中
所述信号传输部通过在制造所述入射光传输部之后形成的所述开口传输所述图像信号。
3.根据权利要求1所述的成像装置，其中
所述信号传输部由焊盘构成。
4.根据权利要求1所述的成像装置，进一步地包括：
过孔插塞，其配置成布置在所述布线层和所述信号传输部之间并且传输所述图像信号。
5.根据权利要求1所述的成像装置，进一步地包括：
第二半导体基板，在其上形成有配置成处理由所述布线层传输的图像信号的处理电路；
第二布线部，其配置成在所述第二半导体基板上具有彼此堆叠的第二绝缘层和第二布线层，所述第二布线层传输处理后的图像信号；和
第二信号传输部，其配置成将由所述第二布线层传输的处理后的图像信号传输到所述信号传输部，其中
所述信号传输部传输由所述处理电路处理并且由所述第二信号传输部传输的图像信号。
6.根据权利要求5所述的成像装置，其中
所述第二信号传输部由布置在所述布线部中的焊盘和布置在所述第二布线部中的焊盘构成。
7.根据权利要求5所述的成像装置，其中
所述第二信号传输部由以穿透所述布线部和所述半导体基板的方式布置的过孔插塞构成。
8.一种成像装置的制造方法，所述方法包括以下步骤：
形成信号传输部的步骤，其中在形成在半导体基板的与光接收表面不同的表面上的凹部中部分地形成信号传输部，在所述半导体基板的所述光接收表面上形成有用于生成与照射到所述光接收表面的光相对应的图像信号的光电转换部，所述信号传输部配置成传输所述图像信号；
形成布线部的步骤，其中使得布线层与所述半导体基板的与所述光接收表面不同的表面相邻并且与所述信号传输部相邻，所述布线层配置成将由所述光电转换部生成的图像信号传输到所述信号传输部；以及
形成开口的步骤，其中从所述半导体基板的所述光接收表面朝向所述凹部形成开口，所述开口配置成允许传输来自所述信号传输部的信号。
CN201880044548.2A 2017-07-18 2018-06-22 成像装置以及成像装置的制造方法 Active CN110870071B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017139111 2017-07-18
JP2017-139111 2017-07-18
PCT/JP2018/023740 WO2019017147A1 (ja) 2017-07-18 2018-06-22 撮像装置および撮像装置の製造方法

Publications (2)

Publication Number Publication Date
CN110870071A true CN110870071A (zh) 2020-03-06
CN110870071B CN110870071B (zh) 2024-03-22

Family

ID=65016661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880044548.2A Active CN110870071B (zh) 2017-07-18 2018-06-22 成像装置以及成像装置的制造方法

Country Status (4)

Country Link
US (1) US20200144322A1 (zh)
JP (1) JP7184772B2 (zh)
CN (1) CN110870071B (zh)
WO (1) WO2019017147A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117652029A (zh) * 2021-07-27 2024-03-05 索尼半导体解决方案公司 固体摄像元件、摄像装置和电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191492A (ja) * 2003-12-26 2005-07-14 Sony Corp 固体撮像素子及びその製造方法
CN1838423A (zh) * 2005-03-07 2006-09-27 索尼株式会社 固态图像拾取器件和使用其的电子装置及制造其的方法
CN101494234A (zh) * 2008-01-21 2009-07-29 索尼株式会社 固体摄像装置、固体摄像装置制造方法以及照相机
CN101582393A (zh) * 2008-05-12 2009-11-18 索尼株式会社 固体摄像器件制造方法和电子装置制造方法
CN101930944A (zh) * 2009-06-17 2010-12-29 索尼公司 制造固态成像器件的方法以及固态成像器件
CN101969065A (zh) * 2009-07-27 2011-02-09 索尼公司 固体摄像器件、固体摄像器件制造方法和电子装置
CN102683359A (zh) * 2011-02-24 2012-09-19 索尼公司 固体摄像装置、其制造方法、电子设备和半导体装置
CN102971851A (zh) * 2010-07-09 2013-03-13 佳能株式会社 固态图像拾取设备
CN104718622A (zh) * 2012-10-18 2015-06-17 索尼公司 半导体装置、固体摄像装置和电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5640630B2 (ja) * 2010-10-12 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
CN106449676A (zh) * 2011-07-19 2017-02-22 索尼公司 半导体装置和电子设备
US9281338B2 (en) * 2014-04-25 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor image sensor device having back side illuminated image sensors with embedded color filters
US9748301B2 (en) * 2015-01-09 2017-08-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR102619666B1 (ko) * 2016-11-23 2023-12-29 삼성전자주식회사 이미지 센서 패키지
KR102619669B1 (ko) * 2016-12-30 2023-12-29 삼성전자주식회사 이미지 센서

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191492A (ja) * 2003-12-26 2005-07-14 Sony Corp 固体撮像素子及びその製造方法
CN1838423A (zh) * 2005-03-07 2006-09-27 索尼株式会社 固态图像拾取器件和使用其的电子装置及制造其的方法
CN101494234A (zh) * 2008-01-21 2009-07-29 索尼株式会社 固体摄像装置、固体摄像装置制造方法以及照相机
CN101582393A (zh) * 2008-05-12 2009-11-18 索尼株式会社 固体摄像器件制造方法和电子装置制造方法
CN101930944A (zh) * 2009-06-17 2010-12-29 索尼公司 制造固态成像器件的方法以及固态成像器件
CN101969065A (zh) * 2009-07-27 2011-02-09 索尼公司 固体摄像器件、固体摄像器件制造方法和电子装置
CN102971851A (zh) * 2010-07-09 2013-03-13 佳能株式会社 固态图像拾取设备
CN102683359A (zh) * 2011-02-24 2012-09-19 索尼公司 固体摄像装置、其制造方法、电子设备和半导体装置
CN104718622A (zh) * 2012-10-18 2015-06-17 索尼公司 半导体装置、固体摄像装置和电子设备

Also Published As

Publication number Publication date
WO2019017147A1 (ja) 2019-01-24
JP7184772B2 (ja) 2022-12-06
CN110870071B (zh) 2024-03-22
JPWO2019017147A1 (ja) 2020-07-16
US20200144322A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
TWI401793B (zh) Semiconductor device
JP5618348B2 (ja) 半導体イメージセンサ装置及びその製造方法
US7180149B2 (en) Semiconductor package with through-hole
CN105938825B (zh) 半导体图像接收装置
TWI798198B (zh) 半導體裝置及半導體裝置之製造方法
JP6140965B2 (ja) 半導体装置およびその製造方法
JP4534484B2 (ja) 固体撮像素子及びその製造方法
JP2010199602A (ja) 固体撮像素子及びその製造方法
CN110870071B (zh) 成像装置以及成像装置的制造方法
CN103779245A (zh) 芯片封装方法及封装结构
US10825730B2 (en) Manufacturing method for solid-state imaging device and solid-state imaging device
JP4351012B2 (ja) 半導体装置
JP2009295859A (ja) 半導体装置および半導体装置の製造方法
JP6851773B2 (ja) 半導体装置
US9754995B2 (en) Manufacturing method for solid-state imaging device and solid-state imaging device
WO2022080248A1 (ja) 半導体素子、半導体装置及び半導体素子の製造方法
US20240145445A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic device
JP2017147465A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment