JP3070473B2 - 半導体装置の実装方法及び構造 - Google Patents
半導体装置の実装方法及び構造Info
- Publication number
- JP3070473B2 JP3070473B2 JP8067124A JP6712496A JP3070473B2 JP 3070473 B2 JP3070473 B2 JP 3070473B2 JP 8067124 A JP8067124 A JP 8067124A JP 6712496 A JP6712496 A JP 6712496A JP 3070473 B2 JP3070473 B2 JP 3070473B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- sealing resin
- main surface
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000000034 method Methods 0.000 title claims description 31
- 239000011347 resin Substances 0.000 claims description 35
- 229920005989 resin Polymers 0.000 claims description 35
- 238000007789 sealing Methods 0.000 claims description 25
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 229920002379 silicone rubber Polymers 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims 1
- 238000010276 construction Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 10
- 230000000191 radiation effect Effects 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- 241000272168 Laridae Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- WABPQHHGFIMREM-AHCXROLUSA-N lead-203 Chemical compound [203Pb] WABPQHHGFIMREM-AHCXROLUSA-N 0.000 description 1
- WABPQHHGFIMREM-YPZZEJLDSA-N lead-205 Chemical compound [205Pb] WABPQHHGFIMREM-YPZZEJLDSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、放熱性樹脂封止型
半導体装置、特に、フィルムキャリア型半導体素子を樹
脂封止した放熱性樹脂封止型半導体装置の実装方法及び
構造に関する。
半導体装置、特に、フィルムキャリア型半導体素子を樹
脂封止した放熱性樹脂封止型半導体装置の実装方法及び
構造に関する。
【0002】
【従来の技術】一般に、フィルムキャリア型半導体装置
においては、ポリイミド、ポリエステル、ガラスエポキ
シ等の絶縁フィルムに、搬送用スプロケット、位置決め
用スプロケット及び半導体素子搭載用開孔部(デバイス
ホールという)を設けたものをベースフィルムとし、こ
れに銅等の金属箔を接着してエッチングすることにより
所定形状のリード及び電気選別用パッドを形成する。次
に、このようにして形成されたフィルムキャリアテープ
のデバイスホール内に突出したリード(インナリードと
いう)と半導体素子(チップ)の金属突起物(バンプ)
とを熱圧着法もしくは共晶法によりインナリードボンデ
ィング(ILB)し、この状態で電気選別及びバーイン
テスト(BT)を行う。次に、デバイスホールと反対側
のリード(アウタリードという)を所定長さで切断し、
たとえばプリント基板上のボンディングパッドにアウタ
リードボンディング(OLB)して実装を完了する。
においては、ポリイミド、ポリエステル、ガラスエポキ
シ等の絶縁フィルムに、搬送用スプロケット、位置決め
用スプロケット及び半導体素子搭載用開孔部(デバイス
ホールという)を設けたものをベースフィルムとし、こ
れに銅等の金属箔を接着してエッチングすることにより
所定形状のリード及び電気選別用パッドを形成する。次
に、このようにして形成されたフィルムキャリアテープ
のデバイスホール内に突出したリード(インナリードと
いう)と半導体素子(チップ)の金属突起物(バンプ)
とを熱圧着法もしくは共晶法によりインナリードボンデ
ィング(ILB)し、この状態で電気選別及びバーイン
テスト(BT)を行う。次に、デバイスホールと反対側
のリード(アウタリードという)を所定長さで切断し、
たとえばプリント基板上のボンディングパッドにアウタ
リードボンディング(OLB)して実装を完了する。
【0003】上述のフィルムキャリア型半導体装置にお
いても、半導体チップの発熱量が大きい場合には、図7
に示すごとく、ヒートシンクを設ける(参照:特開平4
−245462号公報)。すなわち、図7の(A)に示
すごとく、フィルムキャリアテープ101のリード(イ
ンナリード)102に半導体チップ103のバンプ10
4をインナリードボンディングし、さらに、半導体チッ
プ103をヒートシンク105に接着剤106によって
接続する。しかる後に、図7の(B)に示すごとく、樹
脂107によって封止してキュアにより硬化させる。
いても、半導体チップの発熱量が大きい場合には、図7
に示すごとく、ヒートシンクを設ける(参照:特開平4
−245462号公報)。すなわち、図7の(A)に示
すごとく、フィルムキャリアテープ101のリード(イ
ンナリード)102に半導体チップ103のバンプ10
4をインナリードボンディングし、さらに、半導体チッ
プ103をヒートシンク105に接着剤106によって
接続する。しかる後に、図7の(B)に示すごとく、樹
脂107によって封止してキュアにより硬化させる。
【0004】しかしながら、図7の(A)に示すごと
く、インナリードボンディングした直後では、半導体チ
ップ103は浮いた状態にあり、このとき、半導体チッ
プ103をヒートシンク105に接着させる際に、フィ
ルムキャリアテープ101に十分な荷重を印加すると、
リード102が変形しもしくは破損し、この結果。信頼
性は低下する。逆に、フィルムキャリアテープへの荷重
が不十分であると、ヒートシンク105の接着が不十分
となり、従って、放熱効果が低下して半導体チップ10
3のクラック等を招く。
く、インナリードボンディングした直後では、半導体チ
ップ103は浮いた状態にあり、このとき、半導体チッ
プ103をヒートシンク105に接着させる際に、フィ
ルムキャリアテープ101に十分な荷重を印加すると、
リード102が変形しもしくは破損し、この結果。信頼
性は低下する。逆に、フィルムキャリアテープへの荷重
が不十分であると、ヒートシンク105の接着が不十分
となり、従って、放熱効果が低下して半導体チップ10
3のクラック等を招く。
【0005】従って、樹脂封止後にヒートシンク等の放
熱器を取付けることが好ましい。図8、図9は放熱器を
取付ける前に樹脂封止を行う従来の放熱性樹脂封止型半
導体装置の製造方法を示す。
熱器を取付けることが好ましい。図8、図9は放熱器を
取付ける前に樹脂封止を行う従来の放熱性樹脂封止型半
導体装置の製造方法を示す。
【0006】図8の(A)においては、フィルムキャリ
アテープ201とソルダレジスト202とによって挟ま
れたリード203のインナリードに半導体チップ204
のバンプ205をフェイスアップで接着させ、つまり、
インナリードボンディングする。次いで、図8の(B)
に示すように、液状の樹脂206によってポッティング
法もしくはスクリーン印刷法により封止してキュアによ
り硬化させる。図9の(A)、(B)においては、フェ
イスダウンでインナリードボンディングした場合であ
る。
アテープ201とソルダレジスト202とによって挟ま
れたリード203のインナリードに半導体チップ204
のバンプ205をフェイスアップで接着させ、つまり、
インナリードボンディングする。次いで、図8の(B)
に示すように、液状の樹脂206によってポッティング
法もしくはスクリーン印刷法により封止してキュアによ
り硬化させる。図9の(A)、(B)においては、フェ
イスダウンでインナリードボンディングした場合であ
る。
【0007】
【発明が解決しようとする課題】しかしながら、図8、
図9に示す放熱性樹脂封止型半導体装置の製造方法によ
れば、封止樹脂206の半導体チップ204の裏面への
回り込み206aが発生する。この回り込み206aの
量は、ポッティング法あるいはスクリーン印刷法の条
件、樹脂206の種類、粘度、半導体チップ204の側
面及び裏面状態等に依存するが、30〜50μm程度に
なることがある。従って、通常、半導体チップ204の
裏面に放熱器を接着させる際の接着剤の厚さは通常10
〜20μmであることから、半導体チップ204の裏面
と放熱器との接着が不均一となり、この結果、低熱抵抗
化が図れず放熱効果が低下するという課題がある。
図9に示す放熱性樹脂封止型半導体装置の製造方法によ
れば、封止樹脂206の半導体チップ204の裏面への
回り込み206aが発生する。この回り込み206aの
量は、ポッティング法あるいはスクリーン印刷法の条
件、樹脂206の種類、粘度、半導体チップ204の側
面及び裏面状態等に依存するが、30〜50μm程度に
なることがある。従って、通常、半導体チップ204の
裏面に放熱器を接着させる際の接着剤の厚さは通常10
〜20μmであることから、半導体チップ204の裏面
と放熱器との接着が不均一となり、この結果、低熱抵抗
化が図れず放熱効果が低下するという課題がある。
【0008】従って、本発明の目的は、半導体チップの
裏面への封止樹脂206の回り込み206aを防止する
ことにある。他の目的は、半導体チップと放熱器との接
着を均一にして放熱効果を向上せしめた放熱性樹脂封止
型半導体装置を提供することにある。
裏面への封止樹脂206の回り込み206aを防止する
ことにある。他の目的は、半導体チップと放熱器との接
着を均一にして放熱効果を向上せしめた放熱性樹脂封止
型半導体装置を提供することにある。
【0009】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、半導体チップの側面に凸部を形成し、こ
の半導体チップの裏面への樹脂の回り込みを凸部によっ
て防止するように半導体チップを樹脂により封止する。
この樹脂封止後、半導体チップの裏面に放熱器を取り付
けるものである。これにより、半導体素子の裏面と放熱
器との接着は均一となる。
めに本発明は、半導体チップの側面に凸部を形成し、こ
の半導体チップの裏面への樹脂の回り込みを凸部によっ
て防止するように半導体チップを樹脂により封止する。
この樹脂封止後、半導体チップの裏面に放熱器を取り付
けるものである。これにより、半導体素子の裏面と放熱
器との接着は均一となる。
【0010】
【発明の実施の形態】図1〜図3は本発明に係る放熱性
樹脂封止型半導体装置の製造方法の第1の実施の形態を
示す断面図である。
樹脂封止型半導体装置の製造方法の第1の実施の形態を
示す断面図である。
【0011】始めに、図1の(A)を参照すると、ウエ
ハ1をダイシング用シート2上に貼付ける。次に、図1
の(B)を参照すると、第1回目のダイシングを行う。
すなわち、ブレード厚さT1が50〜60μmのブレー
ド3を用いてウエハ1の厚さt1が50〜100μmに
なるまでダイシングを行う。次に、図1の(C)を参照
すると、第2回目のダイシングを行う。すなわち、ブレ
ード厚さT2が25〜35μmのブレード4を用いてダ
イシング用シート2の厚さt2が30〜60μmになる
までダイシングを行う。このように、2工程カット法に
よりダイシングを行い、ウエハ1に段差1aを形成し、
この結果、図1の(D)に示す凸部5aを有する半導体
チップ5を得ることができる。この凸部5aは、たとえ
ば、幅12〜18μm、高さ50〜100μmであり、
後述の封止樹脂の半導体チップ5の裏面への回り込みを
防止する。その後、紫外線照射等を行う。また、半導体
チップ5の表面には約10〜30μm厚さのAu等のバ
ンプ6が形成される。なお、バンプ6の代りに約1〜2
μm厚さのAl等のパッド電極を用いることもできる。
ハ1をダイシング用シート2上に貼付ける。次に、図1
の(B)を参照すると、第1回目のダイシングを行う。
すなわち、ブレード厚さT1が50〜60μmのブレー
ド3を用いてウエハ1の厚さt1が50〜100μmに
なるまでダイシングを行う。次に、図1の(C)を参照
すると、第2回目のダイシングを行う。すなわち、ブレ
ード厚さT2が25〜35μmのブレード4を用いてダ
イシング用シート2の厚さt2が30〜60μmになる
までダイシングを行う。このように、2工程カット法に
よりダイシングを行い、ウエハ1に段差1aを形成し、
この結果、図1の(D)に示す凸部5aを有する半導体
チップ5を得ることができる。この凸部5aは、たとえ
ば、幅12〜18μm、高さ50〜100μmであり、
後述の封止樹脂の半導体チップ5の裏面への回り込みを
防止する。その後、紫外線照射等を行う。また、半導体
チップ5の表面には約10〜30μm厚さのAu等のバ
ンプ6が形成される。なお、バンプ6の代りに約1〜2
μm厚さのAl等のパッド電極を用いることもできる。
【0012】次に、図2の(A)を参照すると、フィル
ムキャリアテープ7とソルダレジスト8とによって挟ま
れたリード9のインナリードを半導体チップ5のバンプ
6に対応させてインナリードボンダにセットする。たと
えば、リード9は約22〜32μm厚さの銅箔で形成さ
れ、その表面は約0.2〜1.0μm厚さのAuメッキ
あるいは約0.2〜1.0μm厚さのSnメッキが施さ
れている。なお、このメッキ層はなくてもよい。次に、
図2の(B)を参照すると、インナリードボンダによっ
てインナリードボンディングを行う。この場合、電極が
バンプ6である場合には、一括(ギャング)方法あるい
はシングルポイント法によるインナリードボンディング
を行い、また、電極がパッド電極である場合には、シン
グルポイント法によるインナリードボンディングを行
う。次に、図2の(C)を参照すると、液状の樹脂10
によってポッティング法もしくはスクリーン印刷法によ
り封止してキュアにより硬化させる。これにより、半導
体チップ5の保護とパッケージの強度を保つ。このと
き、封止樹脂10の粘度は時間の経過と共に変化して封
止樹脂10の流れは凸部5aにより止まる。従って、封
止樹脂10の半導体チップ5の裏面への回り込みは防止
できる。
ムキャリアテープ7とソルダレジスト8とによって挟ま
れたリード9のインナリードを半導体チップ5のバンプ
6に対応させてインナリードボンダにセットする。たと
えば、リード9は約22〜32μm厚さの銅箔で形成さ
れ、その表面は約0.2〜1.0μm厚さのAuメッキ
あるいは約0.2〜1.0μm厚さのSnメッキが施さ
れている。なお、このメッキ層はなくてもよい。次に、
図2の(B)を参照すると、インナリードボンダによっ
てインナリードボンディングを行う。この場合、電極が
バンプ6である場合には、一括(ギャング)方法あるい
はシングルポイント法によるインナリードボンディング
を行い、また、電極がパッド電極である場合には、シン
グルポイント法によるインナリードボンディングを行
う。次に、図2の(C)を参照すると、液状の樹脂10
によってポッティング法もしくはスクリーン印刷法によ
り封止してキュアにより硬化させる。これにより、半導
体チップ5の保護とパッケージの強度を保つ。このと
き、封止樹脂10の粘度は時間の経過と共に変化して封
止樹脂10の流れは凸部5aにより止まる。従って、封
止樹脂10の半導体チップ5の裏面への回り込みは防止
できる。
【0013】次に、図3の(A)を参照すると、Agペ
ーストもしくはエポキシ等の約10〜20μmの接着剤
11を半導体チップ5の裏面もしくはヒートスプレッダ
12に塗布し、半導体チップ5とヒートスプレッダ12
とを接着させる。ヒートスプレッダ12は、厚さ約0.
1〜0.3μmのCuコバール、Mo,W,Cu/W等
により製造されている。次に、図3の(B)を参照する
と、リード9のアウタリードを切断、成形し、後述のプ
リント基板13等に実装できるガルウィング形状を得
る。最後に、図3の(C)を参照すると、リード9のア
ウタリードをプリント基板13のアウタリード用パッド
14に接続して実装を完了する。
ーストもしくはエポキシ等の約10〜20μmの接着剤
11を半導体チップ5の裏面もしくはヒートスプレッダ
12に塗布し、半導体チップ5とヒートスプレッダ12
とを接着させる。ヒートスプレッダ12は、厚さ約0.
1〜0.3μmのCuコバール、Mo,W,Cu/W等
により製造されている。次に、図3の(B)を参照する
と、リード9のアウタリードを切断、成形し、後述のプ
リント基板13等に実装できるガルウィング形状を得
る。最後に、図3の(C)を参照すると、リード9のア
ウタリードをプリント基板13のアウタリード用パッド
14に接続して実装を完了する。
【0014】このように、図1〜図3に示す本発明の第
1の実施の形態によれば、封止樹脂10に対して半導体
チップ5の凸部5aがダムとなり、この結果、封止樹脂
10の半導体チップ5の裏面への回り込みは防止され
る。従って、ヒートスプレッダ12を半導体チップ5の
裏面に安定的に取り付けることができる。
1の実施の形態によれば、封止樹脂10に対して半導体
チップ5の凸部5aがダムとなり、この結果、封止樹脂
10の半導体チップ5の裏面への回り込みは防止され
る。従って、ヒートスプレッダ12を半導体チップ5の
裏面に安定的に取り付けることができる。
【0015】図4は本発明に係る放熱性樹脂封止型半導
体装置の製造方法の第2の実施の形態を示す断面図であ
る。図4の(A)においては、図1〜図3におけるプリ
ント基板13への実装の前に、弾性部材としてのシリコ
ンラバー15を接着剤16によってプリント基板13に
接着しておく。このシリコンラバー15は封止樹脂10
の直下に配置させてあるので、パッケージの重量を支え
る構造として作用し、この結果、リード9のアウタリー
ドのプリント基板13への接着強度を安定化できる。図
4の(B)は、図4の(A)の変形例であって、半導体
チップ5をフィルムキャリアテープ7に対してフェイス
ダウンでインナリードボンディングした点のみが異な
る。このように図4に示す発明の第2の実施の形態によ
れば、シリコンラバー15によりアウタリードの構造を
安定化できる。なお、図4の(A)、(B)において
は、シリコンラバー15がヒートスプレッダ12の装着
時の荷重を吸収できるので、プリント基板13への実装
つまりアウタリードボンディングの後に、ヒートスプレ
ッダ12を半導体チップ5に装着してもよい。
体装置の製造方法の第2の実施の形態を示す断面図であ
る。図4の(A)においては、図1〜図3におけるプリ
ント基板13への実装の前に、弾性部材としてのシリコ
ンラバー15を接着剤16によってプリント基板13に
接着しておく。このシリコンラバー15は封止樹脂10
の直下に配置させてあるので、パッケージの重量を支え
る構造として作用し、この結果、リード9のアウタリー
ドのプリント基板13への接着強度を安定化できる。図
4の(B)は、図4の(A)の変形例であって、半導体
チップ5をフィルムキャリアテープ7に対してフェイス
ダウンでインナリードボンディングした点のみが異な
る。このように図4に示す発明の第2の実施の形態によ
れば、シリコンラバー15によりアウタリードの構造を
安定化できる。なお、図4の(A)、(B)において
は、シリコンラバー15がヒートスプレッダ12の装着
時の荷重を吸収できるので、プリント基板13への実装
つまりアウタリードボンディングの後に、ヒートスプレ
ッダ12を半導体チップ5に装着してもよい。
【0016】図5は本発明に係る放熱性樹脂封止型半導
体装置の第3の実施の形態を示す断面図である。図5に
おいては、図4の(A)の実装後に、ヒートシンク17
を接着剤18によってヒートスプレッダ12の上に装着
する。この場合にも、シリコンラバー15がヒートシン
ク17の装着時の荷重を吸収する。従って、リード19
のアウタリードの構造を安定化できる。このように、図
5に示す本発明の第3の実施の形態によれば、半導体チ
ップ5がたとえば20〜40Wの高パワーであっても、
放熱効果を向上でき、従って、低熱抵抗化できる。
体装置の第3の実施の形態を示す断面図である。図5に
おいては、図4の(A)の実装後に、ヒートシンク17
を接着剤18によってヒートスプレッダ12の上に装着
する。この場合にも、シリコンラバー15がヒートシン
ク17の装着時の荷重を吸収する。従って、リード19
のアウタリードの構造を安定化できる。このように、図
5に示す本発明の第3の実施の形態によれば、半導体チ
ップ5がたとえば20〜40Wの高パワーであっても、
放熱効果を向上でき、従って、低熱抵抗化できる。
【0017】図6は本発明に係る放熱性樹脂封止型半導
体装置の第4の実施の形態を示す断面図である。図6に
おいては、リード19のアウタリードの代わりに半田バ
ンプ19を用い、この半田バンプ19をプリント基板1
3のパッド14に接続する。なお、半田バンプ19は、
半田ボール供給法、スクリーン法、ディスペンサ法、イ
ンジェクション法、半田ワイヤを用いるボールボンディ
ング法等によって形成する。これにより、本発明はテー
プボールグリッドアレイ(BGA)にも適用できること
になる。
体装置の第4の実施の形態を示す断面図である。図6に
おいては、リード19のアウタリードの代わりに半田バ
ンプ19を用い、この半田バンプ19をプリント基板1
3のパッド14に接続する。なお、半田バンプ19は、
半田ボール供給法、スクリーン法、ディスペンサ法、イ
ンジェクション法、半田ワイヤを用いるボールボンディ
ング法等によって形成する。これにより、本発明はテー
プボールグリッドアレイ(BGA)にも適用できること
になる。
【0018】
【発明の効果】以上説明したように本発明によれば、封
止樹脂の半導体チップの裏面への回り込みを防止でき、
この結果、半導体チップへの放熱器の取付けが安定化で
き、従って、放熱効果の上昇及び低熱抵抗化を達成でき
る。
止樹脂の半導体チップの裏面への回り込みを防止でき、
この結果、半導体チップへの放熱器の取付けが安定化で
き、従って、放熱効果の上昇及び低熱抵抗化を達成でき
る。
【図1】本発明に係る放熱性樹脂封止型半導体装置の製
造方法の第1の実施の形態を示す断面図である。
造方法の第1の実施の形態を示す断面図である。
【図2】本発明に係る放熱性樹脂封止型半導体装置の製
造方法の第1の実施の形態を示す断面図である。
造方法の第1の実施の形態を示す断面図である。
【図3】本発明に係る放熱性樹脂封止型半導体装置の製
造方法の第1の実施の形態を示す断面図である。
造方法の第1の実施の形態を示す断面図である。
【図4】本発明に係る放熱性樹脂封止型半導体装置の製
造方法の第2の実施の形態を示す断面図である。
造方法の第2の実施の形態を示す断面図である。
【図5】本発明に係る放熱性樹脂封止型半導体装置の製
造方法の第3の実施の形態を示す断面図である。
造方法の第3の実施の形態を示す断面図である。
【図6】本発明に係る放熱性樹脂封止型半導体装置の製
造方法の第4の実施の形態を示す断面図である。
造方法の第4の実施の形態を示す断面図である。
【図7】第1の従来の放熱性樹脂封止型半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図8】第2の従来の放熱性樹脂封止型半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
【図9】第3の従来の放熱性樹脂封止型半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
1…ウエハ 1a…段差 2…ダイシング用シート 3,4…ブレード 5…半導体チップ 5a…凸部 6…バンプ 7…フィルムキャリアテープ 8…ソルダレジスト 9…リード 10…封止樹脂 11…接着剤 12…ヒートスプレッダ 13…プリント基板 14…アウタリード用パッド 15…シリコンラバー 16…接着剤 17…ヒートシンク 18…接着剤 19…半田バンプ 101…フィルムキャリアテープ 102…リード 103…半導体チップ 104…バンプ 105…ヒートシンク 106…接着剤 107…封止樹脂 201…フィルムキャリアテープ 202…ソルダレジスト 203…半導体チップ 204…リード 205…バンプ 206…封止樹脂 206a…回り込み
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−29532(JP,A) 特開 昭63−89305(JP,A) 特開 昭62−9640(JP,A) 特開 平3−255641(JP,A) 特開 平1−270335(JP,A) 特開 平4−34958(JP,A) 特開 昭54−15172(JP,A) 特開 平3−119786(JP,A) 実開 昭61−121741(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 23/28,21/60,23/34 H05K 1/02 - 1/18
Claims (8)
- 【請求項1】 弾性部材を接着剤によってプリント基板
に接着させる工程と、 半導体チップが搭載されたパッケージを、該半導体チッ
プの電極が形成された主面側の封止樹脂を前記弾性部材
の直上に位置させかつ該封止樹脂を前記弾性部材から所
定距離だけ離間させることにより、前記プリント板上に
実装する工程と、 前記半導体チップの前記電極が形成された主面と反対の
主面にヒートスプレッダを装着する工程とを具備する半
導体装置の実装方法。 - 【請求項2】 さらに、前記ヒートスプレッダを装着後
に、該ヒートスプレッダ上にヒートシンクを装着する工
程を具備する請求項1に記載の半導体装置の実装方法。 - 【請求項3】 前記弾性部材がシリコンラバーである請
求項1に記載の半導体装置の実装方法。 - 【請求項4】 半導体チップの電極が形成された第1の
主面に封止樹脂が設けられ、前記半導体チップの前記第
1の主面の反対の第2の主面にヒートスプレッダが装着
された半導体装置の実装構造において、 前記封止樹脂の直下にありかつ該封止樹脂から所定距離
だけ離間するように、弾性部材をプリント基板上に設け
られたことを特徴とする半導体装置の実装構造。 - 【請求項5】 半導体チップの電極が形成された第1の
主面に封止樹脂が設けられ、前記半導体チップの前記第
1の主面の反対の第2の主面にヒートシンクが装着され
た半導体装置の実装構造において、 前記封止樹脂の直下にありかつ該封止樹脂から所定距離
だけ離間するように、弾性部材をプリント基板上に設け
られたことを特徴とする半導体装置の実装構造。 - 【請求項6】 半導体チップの電極が形成された第1の
主面に封止樹脂が設けられ、前記半導体チップの前記第
1の主面の反対の第2の主面にヒートスプレッダ及びヒ
ートシンクが装着された半導体装置の実装構造におい
て、 前記封止樹脂の直下にありかつ該封止樹脂から所定距離
だけ離間するように、弾性部材をプリント基板上に設け
られたことを特徴とする半導体装置の実装構造。 - 【請求項7】 前記弾性部材がシリコンラバーである請
求項4,5または6に記載の半導体装置の実装構造。 - 【請求項8】 前記弾性部材が接着剤によって前記プリ
ント基板に接着された請求項4,5または6に記載の半
導体装置の実装構造。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8067124A JP3070473B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体装置の実装方法及び構造 |
US08/808,531 US5789820A (en) | 1996-02-28 | 1997-02-28 | Method for manufacturing heat radiating resin-molded semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8067124A JP3070473B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体装置の実装方法及び構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09237807A JPH09237807A (ja) | 1997-09-09 |
JP3070473B2 true JP3070473B2 (ja) | 2000-07-31 |
Family
ID=13335852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8067124A Expired - Lifetime JP3070473B2 (ja) | 1996-02-28 | 1996-02-28 | 半導体装置の実装方法及び構造 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5789820A (ja) |
JP (1) | JP3070473B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2891665B2 (ja) | 1996-03-22 | 1999-05-17 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
US20040061220A1 (en) * | 1996-03-22 | 2004-04-01 | Chuichi Miyazaki | Semiconductor device and manufacturing method thereof |
US6651320B1 (en) * | 1997-10-02 | 2003-11-25 | Matsushita Electric Industrial Co., Ltd. | Method for mounting semiconductor element to circuit board |
US6975021B1 (en) * | 1999-09-03 | 2005-12-13 | Micron Technology, Inc. | Carrier for substrate film |
US6703707B1 (en) * | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
US6693350B2 (en) | 1999-11-24 | 2004-02-17 | Denso Corporation | Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure |
JP3414342B2 (ja) * | 1999-11-25 | 2003-06-09 | 日本電気株式会社 | 集積回路チップの実装構造および実装方法 |
US6541310B1 (en) * | 2000-07-24 | 2003-04-01 | Siliconware Precision Industries Co., Ltd. | Method of fabricating a thin and fine ball-grid array package with embedded heat spreader |
TW445615B (en) * | 2000-08-04 | 2001-07-11 | Siliconware Precision Industries Co Ltd | Semiconductor package with enhanced heat dissipation function |
JP4479121B2 (ja) * | 2001-04-25 | 2010-06-09 | 株式会社デンソー | 半導体装置の製造方法 |
KR100701380B1 (ko) * | 2002-12-30 | 2007-03-28 | 동부일렉트로닉스 주식회사 | 열발산형 반도체 패키지 구조 |
US7294533B2 (en) * | 2003-06-30 | 2007-11-13 | Intel Corporation | Mold compound cap in a flip chip multi-matrix array package and process of making same |
CN100411121C (zh) * | 2004-11-22 | 2008-08-13 | 矽品精密工业股份有限公司 | 散热型封装结构及其制法 |
US20090091021A1 (en) * | 2007-10-03 | 2009-04-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
TW201011869A (en) * | 2008-09-10 | 2010-03-16 | Cyntec Co Ltd | Chip package structure |
WO2021215108A1 (ja) * | 2020-04-24 | 2021-10-28 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5415172A (en) * | 1977-07-07 | 1979-02-03 | Fujitsu Ltd | Way of fixing electronic parts |
JPS6329532A (ja) * | 1986-07-23 | 1988-02-08 | Hitachi Ltd | フイルムキヤリアパツケ−ジ |
JPH01270335A (ja) * | 1988-04-22 | 1989-10-27 | Hitachi Ltd | 半導体装置 |
JPH02154482A (ja) * | 1988-12-06 | 1990-06-13 | Nec Corp | 樹脂封止型半導体発光装置 |
JPH0434958A (ja) * | 1990-05-31 | 1992-02-05 | Toshiba Corp | 樹脂封止型半導体装置およびその製造方法 |
JPH04245462A (ja) * | 1991-01-30 | 1992-09-02 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JPH04312933A (ja) * | 1991-03-29 | 1992-11-04 | Mitsubishi Electric Corp | 半導体装置 |
JPH06140563A (ja) * | 1992-10-23 | 1994-05-20 | Rohm Co Ltd | 半導体装置 |
US5397746A (en) * | 1993-11-03 | 1995-03-14 | Intel Corporation | Quad flat package heat slug composition |
-
1996
- 1996-02-28 JP JP8067124A patent/JP3070473B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-28 US US08/808,531 patent/US5789820A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5789820A (en) | 1998-08-04 |
JPH09237807A (ja) | 1997-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6621160B2 (en) | Semiconductor device and mounting board | |
JP3070473B2 (ja) | 半導体装置の実装方法及び構造 | |
KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
US6765291B2 (en) | IC package with dual heat spreaders | |
JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
KR101075169B1 (ko) | 파워 모듈 플립 칩 패키지 | |
JPH11219984A (ja) | 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 | |
JP2000077563A (ja) | 半導体装置およびその製造方法 | |
KR100268505B1 (ko) | 캐리어 필름 | |
JP2002083903A (ja) | 半導体装置およびその製造方法 | |
US20040070080A1 (en) | Low cost, high performance flip chip package structure | |
JP2003017625A (ja) | インターポーザおよび半導体パッケージ | |
JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
JP3529507B2 (ja) | 半導体装置 | |
JP2806362B2 (ja) | 半導体装置の製造方法 | |
JPS61137349A (ja) | 半導体装置 | |
JPH11176873A (ja) | Bga形半導体装置およびその実装構造体 | |
JP4856821B2 (ja) | 半導体装置 | |
JP3328146B2 (ja) | 半導体装置 | |
JP2002158315A (ja) | 半導体装置およびその製造方法 | |
JPH08153826A (ja) | 半導体集積回路装置 | |
JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
KR950006441Y1 (ko) | 고 발열용 반도체 패키지 | |
JP2002083890A (ja) | 半導体モジュール | |
KR970077561A (ko) | 금속 기판을 이용한 칩 스케일 패키지(Chip Scale Package) |