JP2001044241A - Ｉｃチップの実装方法 - Google Patents

Ｉｃチップの実装方法

Info

Publication number
JP2001044241A
JP2001044241A JP21811499A JP21811499A JP2001044241A JP 2001044241 A JP2001044241 A JP 2001044241A JP 21811499 A JP21811499 A JP 21811499A JP 21811499 A JP21811499 A JP 21811499A JP 2001044241 A JP2001044241 A JP 2001044241A
Authority
JP
Japan
Prior art keywords
chip
chips
silicon wafer
heat
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21811499A
Other languages
English (en)
Inventor
Kazunari Kodama
一成 児玉
Yasuhiro Endo
康博 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Edge Inc
Original Assignee
Toppan Forms Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Forms Co Ltd filed Critical Toppan Forms Co Ltd
Priority to JP21811499A priority Critical patent/JP2001044241A/ja
Publication of JP2001044241A publication Critical patent/JP2001044241A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8322—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83868—Infrared [IR] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83871—Visible light curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】予めＩＣチップ側に接着剤を設け、接着剤によ
りＩＣチップを回路の端子部分に実装するとともに、Ｉ
Ｃチップの実装状態をＩＣチップそれぞれで異なること
なく均一なものにし、均一な実装状態で効率よくＩＣチ
ップを実装する。 【解決手段】複数のＩＣチップ２が区分形成されている
シリコンウエハーにＩＣチップ２の実装面を覆うように
して熱／電磁波硬化用接着層４を印刷形成し、シリコン
ウエハーから分離したＩＣチップ２に熱及び／または電
磁波９を与えながら、ＩＣチップ２を基材６に形成され
た回路８に圧着する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＩＣチップの実装方
法に関するものであり、例えば、非接触ＩＣタグを始め
とするＲＦ−ＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ
ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）用途機材、各種電気機
器用のプリント配線板などに利用することのできるＩＣ
チップの実装方法に関するものである。
【０００２】
【発明が解決しようとする課題】従来、ＩＣチップはシ
リコンウエハーに複数が一体的にして設けられていて、
そのシリコンウエハーに縦横の切削溝を入れることで前
記複数のＩＣチップそれぞれを区分形成し、シリコンウ
エハーから分離した各ＩＣチップを所要の回路上などに
実装するようにしていた。しかしながら、上記非接触Ｉ
Ｃタグなどにおいて用いられるＩＣチップは小型のもの
であって、薄形基板上に設けられた回路の端子部分にＩ
Ｃチップが対応できるように、極めて狭い範囲に接着剤
を塗布し、或いはその小型のＩＣチップを取り出してＩ
Ｃチップごとに接着剤を塗布して、これにＩＣチップを
接着形式にて配置固定するものであるため、ＩＣチップ
それぞれにおいて接着剤層厚が異なるなどして実装状態
を同じにすることが困難なものとなっていた。そして、
シリコンウエハーかた分離されてトレイやテープキャリ
アに移されたＩＣチップをそのトレイやテープキャリア
から回路の端子部分に配置する工程とＩＣを配置する位
置に接着剤を塗布する工程とが、それぞれの処理スピー
ドの違いなどを理由として別工程になり、非接触ＩＣタ
グなどの生産システムが複雑になるという不都合があっ
た。そこで本発明は上記事情に鑑み、予めＩＣチップ側
に接着剤を設け、その接着剤によりＩＣチップを回路の
端子部分に実装するとともに、ＩＣチップの実装状態を
ＩＣチップそれぞれで異なることなく均一なものにする
ことを課題とし、均一な実装状態で効率よくＩＣチップ
を実装することを目的とする。
【０００３】
【課題を解決するための手段】本発明は上記課題を考慮
してなされたもので、複数のＩＣチップが区分形成され
ているシリコンウエハーに前記ＩＣチップの実装面を覆
うようにして熱／電磁波硬化用接着層を印刷形成し、前
記シリコンウエハーから分離したＩＣチップに熱及び／
または電磁波を与えながら、該ＩＣチップを基材に形成
された回路に圧着することを特徴とするＩＣチップの実
装方法を提供して、上記課題を解消するものである。
【０００４】
【発明の実施の形態】つぎに本発明を実施の形態に基づ
いて詳細に説明する。即ち、本発明は、ＩＣチップを切
り離す前のシリコンウェハーの段階でＩＣチップの実装
面側に熱／電磁波硬化用接着層を印刷によって形成する
もので、各ＩＣチップに分離した後、ＩＣチップを熱あ
るいは光を与えながら、基材の上に形成された回路に圧
着するものであり、これによって前記接着層が硬化して
ＩＣチップの接続と位置固定が達成されるものである。
【０００５】本発明では、上記ＩＣチップの実装面を覆
うようにして上記熱／電磁波硬化用接着層を形成するも
のであるが、この熱／電磁波硬化用接着層を形成するた
めに用いる接着性物質は、圧着時に揮発成分がほとんど
出ないものであり、熱／電磁波処理後にＩＣチップとの
接着性がよく発現し、実装後の信頼性、例えば、耐衝撃
性、耐水性、耐湿性、耐熱性などを保持するものから選
択する。形態保持の点からは架橋構造を有しているも
の、または熱／電磁波処理により架橋構造を形成するも
のが好ましい。上記接着性物質は、接着によるＩＣチッ
プの位置固定と、導電接続部同士の短絡を防ぎ、さらに
外的衝撃から導電接続部の保護という働きをもつため
に、金属、基材、基材上の回路部いずれにも接着性が高
く、絶縁性に優れ、しかも熱衝撃や物理衝撃などからく
る応力ひずみが吸収できるような樹脂を含むことが好ま
しい。樹脂単独で絶縁が達成されにくい場合には、絶縁
性フィラー、例えばシリカ、アルミナ、ガラス、タル
ク、ゴムなどを添加してもよい。また、絶縁性に支障を
来たさない範囲であれば導電性物質を添加してもよい。
【０００６】接着性物質の必須成分となる樹脂は、公知
の熱可塑性樹脂あるいは架橋性樹脂、またその両方を用
いることができる。熱可塑性樹脂は、例示すれば、ポリ
エチレン、ポリプロピレン、ポリスチレン、ＡＢＳ樹
脂、ポリメタクリル酸メチル、ポリ塩化ビニル、ポリ塩
化ビニリデン、ポリ酢酸ビニル、ポリビニルアルコー
ル、ポリアセタール、ポリカーボネート、ホリエステ
ル、ポリフェニレンオキサイド、ポリスルフォン、ポリ
イミド、ポリエーテルスルフォン、ポリアリレート、ポ
リエーテルエーテルケトン、ポリ４フッ化エチレン、シ
リコーン樹脂などが挙げられ、一種または二種以上の組
み合わせも可能であるがこれらに限定されない。架橋性
樹脂組成物は、硬化時に揮発成分を発生しない反応をす
るものから選ばれ、例示すれば、 （１）ビスフェノールＡやビスフェノールＦのグリシジ
ル化物や、３，４−エポキシシクロヘキシルメチル−
３，４−エポキシシクロへキシルカルボキシレートに代
表される液状エポキシ樹脂と、アミノ化合物、フェノー
ル化合物、酸無水物化合物、有機酸化合物あるいはオニ
ウム塩化合物 （２）１，１−ビス（４−シアナートフェニル）エタン
に代表される液状シアン酸エステル樹脂と、金属塩触媒 （３）ビスマレイミド類またはビスマレイミド類とジア
ミン化合物との付加重合物と、アミノ化合物、アリル化
合物あるいはラジカル発生剤 （４）ジアリルフタレートに代表される液状アリル化合
物と、アミノ化合物あるいはラジカル発生剤 （５）トリアリルイソシアヌレートあるいはトリアリル
シアヌレートと、アミノ化合物あるいは過酸化物 （６）ポリエチレングリコール、ヘキサメチレングリコ
ール、グリセリンに代表される多価活性水素化合物と、
イソシアネート化合物 （７）ポリエチレングリコールジアクリレート、トリメ
チロールプロパンアルキレンオキシド変性トリアクリレ
ートなどに代表される、液状アクリレート化合物と、ラ
ジカル発生剤 （８）ビニル基含有液状ポリオレフィンと、ラジカル発
生剤 （９）ビニルシラン化合物とＳｉＨ基を有する化合物
と、白金触媒 等の熱硬化性樹脂組成物、もしくはそれらに適切な触媒
を加えたもの、あるいは、光照射によりフリーラジカル
活性種あるいはカチオン活性種を発生させる光開始剤
（例えばフリーラジカル活性種を発生するものとして
は、ベンゾフェノン誘導体、チオキサントン誘導体、ア
ントラキノン誘導体、トリクロロメチルトリアジン誘導
体、アシルホスフィンオキサイド誘導体、α−ヒドロキ
シケトン誘導体、α−アミノケトン誘導体、ベンゾイン
誘導体、ベンジルケタール誘導体、アクリジン誘導体、
カルバゾール・フェノン誘導体、あるいはそれらの組み
合わせが好ましく、カチオン活性種を発生するものとし
ては、芳香族スルホニウム塩化合物、芳香族ヨードニウ
ム塩化合物あるいはそれらの組み合わせが好ましい。）
と、それらの活性種と反応する官能基を有する光反応性
樹脂（例えばフリーラジカル種で反応するものとして
は、アクリレート化合物およびメタクリレート化合物が
好ましく、カチオン活性種で反応するものとしては、脂
環式エポキシ化合物、オキセタン化合物、アルケンオキ
シド化合物、グリシジルエーテル化合物、ビニルエーテ
ル化合物が好ましい。また、いずれの場合にも２種以上
を混合して用いてもよい。）とを、配合した光硬化性樹
脂組成物を用いることができる。必要に応じて適切な触
媒を加えてもよい。
【０００７】上記接着性物質は、ＩＣチップの圧着の前
に除くことが可能ならば、溶剤を含んでいてもよい。添
加溶剤は、公知のものが使用可能である。ただし硬化反
応の後に系内への残存を避けるため、沸点は２５０℃以
下が好ましい。例えば、トルエン、シクロへキサン、メ
チルシクロヘキサン、ｎ−ヘキサン、ペンタンなどの炭
化水素溶媒、イソプロピルアルコール、ブチルアルコー
ルなどのアルコール類、シクロへキサノン、メチルエチ
ルケトン、メチルイソブチルケトン、ジエチルケトン、
イソホロンなどのケトン類、酢酸エチル、酢酸プロピ
ル、酢酸ブチルなどのエステル類、エチレングリコール
モノメチルエーテル、プロピレングリコールモノエチル
エーテル、ジエチレングリコールモノメチルエーテル、
３−メトキシ−３−メチルブチルアセテートなどのグリ
コールモノエーテル類およびそれらのアセテート化物、
さらに以上挙げた溶剤の一種ないしは二種以上の混合系
が用いられる。さらに、離型剤、表面処理剤、充填剤、
顔料、染料等の公知の添加剤を加えても良い。離型剤と
してはワックス類、ステアリン酸亜鉛等を、表面処理剤
としてはシランカップリング剤を挙げることができる。
充填剤としてはシリカ、アルミナ、タルク、クレー等を
挙げることができる。
【０００８】上記接着性物質は、それぞれの各成分を混
合することにより、均一化したワニスの形態のもの、あ
るいはニーダー、３本ロールなどの公知な適当な方法で
混練して均一分散せしめたものとして得られ、印刷時に
基材が劣化しない温度範囲で粘稠な液状であるように調
整する。これを、印刷法でシリコンウエハーにおけるＩ
Ｃチップの実装面を覆うように塗工する。印刷法は公知
の方法で行われるが、スクリーン印刷法が特に望まし
い。
【０００９】上記熱／電磁波硬化用接着層の形成を図１
〜４で具体的に説明する。図１はシリコンウエハー１に
設けられた複数のＩＣチップ２が切削溝３にて区分形成
されている状態を示していて、ＩＣチップ２の実装面側
が示されている。このように複数のＩＣチップ２を区分
形成した状態で実装面を覆うように上記熱／電磁波硬化
用接着層４を設ける。前記接着層４は上述のように印刷
形成するものであって、図２のようにシリコンウエハー
１の片面全面に形成するようにしても、図３のようにＩ
Ｃチップ形成分を矩形あるいは適切な形状に形成しても
良い。好ましくは、ウエハー切削溝３を避けて図４
（イ）（ロ）のようにＩＣチップ２それぞれに形成す
る。その場合に、図４（イ）のように端子部５も含めて
も、図４（ロ）のように端子部５を除いた状態でも構わ
ない。図においては分かり易いように２端子のものを例
とした。勿論、さらに端子が多い場合でも同様である。
なお、図示した例において上記切削溝に溝底が残ってい
てＩＣチップそれぞれが完全に分離されている状態のも
のではなく、所要時に前記溝底を割ってＩＣチップそれ
ぞれを切り離すようにしており、そのＩＣチップの切り
離し時を含め実装前の段階で接着層４が流動しない程度
に、熱或いは電磁波によって半硬化の状態にしておいて
もよい。
【００１０】以上のように上記接着層４を形成した後に
各ＩＣチップを切り離し、非接触ＩＣタグなどとなる基
材の上に形成された回路に実装を行う。ここで、基材と
しては、ガラス繊維、アルミナ繊維、ポリエステル繊
維、ポリアミド繊維等の無機または有機繊維からなる織
布、不織布、マット、紙あるいはこれらを組み合わせた
もの、あるいはこれらに樹脂ワニスを含浸させて成形し
た複合基材、ポリアミド系樹脂基材、ポリエステル系樹
脂基材、ポリプロピレン系樹脂基材、ポリイミド系樹脂
基材、エチレン・ビニルアルコール共重合体基材、ポリ
ビニルアルコール系樹脂基材、ポリ塩化ビニル系樹脂基
材、ポリ塩化ビニリデン系樹脂基材、ポリスチレン系樹
脂基材、ポリカーボネート系樹脂基材、アクリロニトリ
ルブタジエンスチレン共重合系樹脂基材、ポリエーテル
スルホン系樹脂基材などのプラスチック基材、あるいは
これらにコロナ放電処理、プラズマ処理、紫外線照射処
理、電子線照射処理、フレームプラズマ処理およびオゾ
ン処理などの表面処理を施したもの、などの公知のもの
を用いることができる。基材上の回路形成については、
金属エッチング、金属巻線溶着、金属蒸着膜転写、金属
薄膜テープ貼付、導電性ペースト印刷などの公知の方法
で行うことができる。
【００１１】実装は、図５（イ）（ロ）（ハ）に示した
ように、ＩＣチップ２の端子部５が基材６の上の回路７
における端子部分に対応するようにして実装位置に適切
な装置にて配置し（イ）、実装面側に熱／電磁波硬化用
接着層４が形成されているＩＣチップ２を圧着８し、熱
あるいは電磁波９を与えて前記接着層４を硬化させて完
遂する（ロ）（ハ）。熱あるいは電磁波は、基材回路形
成面である表面のみに限らず、裏面からでもあるいは表
裏面からも与えてもよい。なお、電磁波は、マイクロ波
から、赤外線、可視光、紫外光、真空紫外線、Ｘ線に至
る、波長にして１〜１０-12 ｍの範囲内に任意に用いる
ことができ、公知な電磁波源を用いることができる。
【００１２】
【発明の効果】以上説明したように、本発明のＩＣチッ
プの実装方法によれば、複数のＩＣチップが区分形成さ
れているシリコンウエハーに前記ＩＣチップの実装面を
覆うようにして熱／電磁波硬化用接着層を印刷形成し、
前記シリコンウエハーから分離したＩＣチップに熱及び
／または電磁波を与えながら、該ＩＣチップを基材に形
成された回路に圧着することを特徴とするものである。
このようにシリコンウエハーからＩＣチップを切り離す
前の段階で印刷法により予め熱／電磁波硬化用接着層を
形成するので、ＩＣチップそれぞれに対して均一な接着
層が形成されて実装状態のばらつきを抑えることができ
る。そして、切り離されたＩＣチップ側が予め接着層を
備えているため、ＩＣチップを実装する基材の製造ライ
ンが簡略化されて効率よく製造できるようになるなど、
実用性に優れた効果を奏するものである。
【図面の簡単な説明】
【図１】本発明に係るＩＣチップの実装方法の一例にお
いてＩＣチップが形成されたシリコンウエハーを示す説
明図である。
【図２】一例における熱／電磁波硬化用接着層をシリコ
ンウエハー片面全面に形成した状態を示す説明図であ
る。
【図３】一例における熱／電磁波硬化用接着層をＩＣチ
ップ形成領域に形成した状態を示す説明図である。
【図４】一例における熱／電磁波硬化用接着層をＩＣチ
ップごとに形成した状態を示す説明図である。
【図５】本発明に係るＩＣチップの実装方法の一例を示
す説明図である。
【符号の説明】
１…シリコンウエハー ２…ＩＣチップ ３…切削溝 ４…熱／電磁波硬化用接着層 ５…端子部 ６…基材 ７…回路 ８…圧着 ９…熱あるいは電磁波

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】複数のＩＣチップが区分形成されているシ
    リコンウエハーに前記ＩＣチップの実装面を覆うように
    して熱／電磁波硬化用接着層を印刷形成し、前記シリコ
    ンウエハーから分離したＩＣチップに熱及び／または電
    磁波を与えながら、該ＩＣチップを基材に形成された回
    路に圧着することを特徴とするＩＣチップの実装方法。
JP21811499A 1999-07-30 1999-07-30 Ｉｃチップの実装方法 Pending JP2001044241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21811499A JP2001044241A (ja) 1999-07-30 1999-07-30 Ｉｃチップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21811499A JP2001044241A (ja) 1999-07-30 1999-07-30 Ｉｃチップの実装方法

Publications (1)

Publication Number Publication Date
JP2001044241A true JP2001044241A (ja) 2001-02-16

Family

ID=16714853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21811499A Pending JP2001044241A (ja) 1999-07-30 1999-07-30 Ｉｃチップの実装方法

Country Status (1)

Country Link
JP (1) JP2001044241A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941644B1 (ko) 2007-02-15 2010-02-11 후지쯔 마이크로일렉트로닉스 가부시키가이샤 전자부품의 실장 방법
EP2747129A1 (en) * 2012-12-18 2014-06-25 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Curing a heat-curable material in an embedded curing zone

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941644B1 (ko) 2007-02-15 2010-02-11 후지쯔 마이크로일렉트로닉스 가부시키가이샤 전자부품의 실장 방법
EP2747129A1 (en) * 2012-12-18 2014-06-25 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Curing a heat-curable material in an embedded curing zone
WO2014098577A1 (en) 2012-12-18 2014-06-26 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Curing a heat-curable material in an embedded curing zone
KR20150097585A (ko) * 2012-12-18 2015-08-26 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 임베디드 경화 영역 내의 열경화성 재료의 경화
CN104937703A (zh) * 2012-12-18 2015-09-23 荷兰应用自然科学研究组织Tno 在嵌入式固化区中固化热可固化材料
US20150367560A1 (en) * 2012-12-18 2015-12-24 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Curing a heat-curable material in an embedded curing zone
JP2016503235A (ja) * 2012-12-18 2016-02-01 ネーデルランセ オルハニサチエ フォール トゥーヘパスト−ナツールウェーテンシャッペルック オンデルズク テーエヌオーＮｅｄｅｒｌａｎｄｓｅ Ｏｒｇａｎｉｓａｔｉｅ ｖｏｏｒ ｔｏｅｇｅｐａｓｔ−ｎａｔｕｕｒｗｅｔｅｎｓｃｈａｐｐｅｌｉｊｋ ｏｎｄｅｒｚｏｅｋ ＴＮＯ 組み込まれた硬化ゾーン中の熱硬化性材料を硬化させること
TWI668772B (zh) * 2012-12-18 2019-08-11 荷蘭Ｔｎｏ自然科學組織公司 於一埋置式固化區固化一熱可固化之材料的技術
US10717236B2 (en) * 2012-12-18 2020-07-21 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Curing a heat-curable material in an embedded curing zone
KR102244094B1 (ko) 2012-12-18 2021-04-26 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 임베디드 경화 영역 내의 열경화성 재료의 경화

Similar Documents

Publication Publication Date Title
KR101878109B1 (ko) 터치 입력 센서의 제조 방법 및 감광성 도전 필름
WO2008044884A1 (en) Laminating film of plastic/teflon-silicon and method for preparing the same
WO1997028673A1 (en) Polymer based circuit and method of making same
WO2008050577A1 (en) Process for producing resin porous membrane with adhesive layer, resin porous membrane with adhesive layer, and filter member
TWI657105B (zh) 樹脂絕緣層之形成方法、樹脂絕緣層以及印刷配線板
JP6980153B2 (ja) デバイス用接着シート
JP6741157B2 (ja) 積層体およびそれを用いた凹部付き多層体の製造方法
JP2001044241A (ja) Ｉｃチップの実装方法
JP2001127415A (ja) Ｉｃチップの実装方法
JP2000315705A (ja) Ｉｃベアチップの実装方法
JP2001015555A (ja) Ｉｃベアチップの実装方法
JP4335384B2 (ja) Ｉｃチップの実装方法
CN110536796A (zh) 树脂片、半导体装置及树脂片的使用方法
JP2003162221A (ja) 電気回路が形成されてなるシート
JP2784453B2 (ja) 貼着型耐熱性積層シートおよびその製造法
US20040099368A1 (en) Transfer printing
JPH08204296A (ja) マルチワイヤ配線板およびその製造方法
CN114555744A (zh) 粘接剂组合物和粘接片
JP2002197434A (ja) Ｉｃチップの実装法
JP6967171B2 (ja) デバイス用硬化性接着シート
JPH081858Y2 (ja) キュアシート
KR101392442B1 (ko) 전자부품용 액상 접착제 및 이를 이용하여 리드프레임에 도포하는 방법
KR20090080783A (ko) 할로겐프리 커버레이 접착제 조성물 및 이를 이용한커버레이 필름
KR101963746B1 (ko) 고속전송용 플렉시블 플랫 케이블
JP2523216B2 (ja) フレキシブルプリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060628

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20080514

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20080520

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930