JP2998798B2 - 半導体チップ実装方法 - Google Patents
半導体チップ実装方法Info
- Publication number
- JP2998798B2 JP2998798B2 JP9222552A JP22255297A JP2998798B2 JP 2998798 B2 JP2998798 B2 JP 2998798B2 JP 9222552 A JP9222552 A JP 9222552A JP 22255297 A JP22255297 A JP 22255297A JP 2998798 B2 JP2998798 B2 JP 2998798B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting
- circuit board
- flexible circuit
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体チップ実装方
法に関する。詳しくは、ＦＰＣ等の柔軟な基板上に半導
体チップ部品を実装する方法の改良に関する。
法に関する。詳しくは、ＦＰＣ等の柔軟な基板上に半導
体チップ部品を実装する方法の改良に関する。
【０００２】
【従来の技術】半導体チップ部品（ベアチップ）を基板
上に直接実装するＣＯＢ（ＣＨＩＰＯＮ ＢＯＡＲＤ）
技術には目的や用途に応じて種々の方式が提案されてお
り、その一つの方式としてフリップチップ実装方式があ
る。この実装方法は、半導体チップ部品と基板との間を
ワイヤを使用することなく、半導体チップ部品を直接基
板に搭載するものであり、ワイヤレスボンディング実装
方式とも呼ばれている。
上に直接実装するＣＯＢ（ＣＨＩＰＯＮ ＢＯＡＲＤ）
技術には目的や用途に応じて種々の方式が提案されてお
り、その一つの方式としてフリップチップ実装方式があ
る。この実装方法は、半導体チップ部品と基板との間を
ワイヤを使用することなく、半導体チップ部品を直接基
板に搭載するものであり、ワイヤレスボンディング実装
方式とも呼ばれている。
【０００３】従来のフリップチップ実装方式の実装工程
を図５および図６を用いて説明すると、先ず、図５
（ａ）に示すように、ボンディングツールのキャピラリ
１の中を通した金線（金ワイヤ）２の先端と放電用電極
３との間に高電圧を印加して放電させ、その放電エネル
ギにより図５（ｂ）の如く金線２の先端を溶融させ、そ
の表面張力により金ボール４を形成する。
を図５および図６を用いて説明すると、先ず、図５
（ａ）に示すように、ボンディングツールのキャピラリ
１の中を通した金線（金ワイヤ）２の先端と放電用電極
３との間に高電圧を印加して放電させ、その放電エネル
ギにより図５（ｂ）の如く金線２の先端を溶融させ、そ
の表面張力により金ボール４を形成する。
【０００４】次に、図５（ｃ）に示すように、半導体チ
ップ部品５の表面に形成されている電極パッド６に前記
キャピラリ１により金ボール４を押圧し、同時に超音波
振動を与えて図５（ｄ）の如く金ボール４をパッド６に
圧着する。このとき、キャピラリ１の先端内面に形成さ
れた凹型により金ボール４を塑性変形させて図５（ｅ）
に示すような大径部と小径部よりなる２段形状のバンプ
７を形成する。
ップ部品５の表面に形成されている電極パッド６に前記
キャピラリ１により金ボール４を押圧し、同時に超音波
振動を与えて図５（ｄ）の如く金ボール４をパッド６に
圧着する。このとき、キャピラリ１の先端内面に形成さ
れた凹型により金ボール４を塑性変形させて図５（ｅ）
に示すような大径部と小径部よりなる２段形状のバンプ
７を形成する。
【０００５】次いで、図５（ｅ）の如く、金線２をクラ
ンパー８によりクランプして上方に引張りバンプ７の上
方で金線２を切断する。このようにして各パッド６にバ
ンプ７を形成したのち、各バンプ７の高さにバラツキが
あるため、図５（ｆ）に示すように、半導体チップ部品
５を裏返し、平面度の良いガラス板９に押圧して各バン
プ７の先端を塑性変形させて高さを揃える。
ンパー８によりクランプして上方に引張りバンプ７の上
方で金線２を切断する。このようにして各パッド６にバ
ンプ７を形成したのち、各バンプ７の高さにバラツキが
あるため、図５（ｆ）に示すように、半導体チップ部品
５を裏返し、平面度の良いガラス板９に押圧して各バン
プ７の先端を塑性変形させて高さを揃える。
【０００６】次いで、図６（ｇ）の如く、平板上に数ミ
クロンの厚さに塗布した導電性ペースト１０にバンプ７
を押し付けて図６（ｈ）の如く、導電性ペースト１０を
バンプ７に転写する。この導電性ペースト１０は基板上
に半導体チップ部品５を実装した時に、バンプ７と基板
のパッドとの電気的な導通をより確実に行うものであ
り、エポキシ樹脂中に銀のフィラーを多数分散したもの
が使用される。
クロンの厚さに塗布した導電性ペースト１０にバンプ７
を押し付けて図６（ｈ）の如く、導電性ペースト１０を
バンプ７に転写する。この導電性ペースト１０は基板上
に半導体チップ部品５を実装した時に、バンプ７と基板
のパッドとの電気的な導通をより確実に行うものであ
り、エポキシ樹脂中に銀のフィラーを多数分散したもの
が使用される。
【０００７】次いで、この導電性ペースト１０を後工程
（樹脂接着工程）で流れ出さないように半硬化させる。
次いで、図６（ｉ）の如く、半導体チップ部品５を搭載
する基板１１の所定位置に熱硬化性の樹脂接着剤１２を
盛り、基板１１の表面に形成されている配線パターンに
接続されたパッド１３に半導体チップ部品のバンプ７を
位置合わせして載置する。次いで、図６（ｊ）の如く、
半導体チップ部品５の上から加圧加熱治具１４により加
圧・加熱して樹脂接着剤１２を硬化させ完成する。
（樹脂接着工程）で流れ出さないように半硬化させる。
次いで、図６（ｉ）の如く、半導体チップ部品５を搭載
する基板１１の所定位置に熱硬化性の樹脂接着剤１２を
盛り、基板１１の表面に形成されている配線パターンに
接続されたパッド１３に半導体チップ部品のバンプ７を
位置合わせして載置する。次いで、図６（ｊ）の如く、
半導体チップ部品５の上から加圧加熱治具１４により加
圧・加熱して樹脂接着剤１２を硬化させ完成する。
【０００８】この場合、樹脂接着剤１２が半導体チップ
部品５により押し広げられた際、バンプ７に塗布されて
いる導電性ペースト１０と基板１１のパッド１３との間
に入り込まないように、樹脂接着剤１２はバンプ７に塗
布されている導電性ペースト１０が基板１１のパッド１
３に接するまではバンプ７に到達せず、その到達後に半
導体チップ部品５の端部に到達して該半導体チップ部品
５を密封するようになっている。
部品５により押し広げられた際、バンプ７に塗布されて
いる導電性ペースト１０と基板１１のパッド１３との間
に入り込まないように、樹脂接着剤１２はバンプ７に塗
布されている導電性ペースト１０が基板１１のパッド１
３に接するまではバンプ７に到達せず、その到達後に半
導体チップ部品５の端部に到達して該半導体チップ部品
５を密封するようになっている。
【０００９】
【発明が解決しようとする課題】上記従来の半導体チッ
プ実装方法により、例えば磁気ディスク装置等の狭く且
つ屈曲した場所に配線するために使用されるＦＰＣ基板
（フレキシブルプリント回路基板）に半導体チップ部品
を実装しようとすると、次のような問題が生ずる。即
ち、従来ＦＰＣ基板への半導体チップ部品の実装は、図
７に示すように、厚さ２ｍｍ程度のステンレス板等で形
成した搬送パレット１５に、ＦＰＣ基板１６を接着テー
プ１７にて固定し、この搬送パレット１５をボンディン
グステージ１８上に載置してＦＰＣ基板１６の所定位置
に半導体チップ部品１９をフエースボンディングするの
である。
プ実装方法により、例えば磁気ディスク装置等の狭く且
つ屈曲した場所に配線するために使用されるＦＰＣ基板
（フレキシブルプリント回路基板）に半導体チップ部品
を実装しようとすると、次のような問題が生ずる。即
ち、従来ＦＰＣ基板への半導体チップ部品の実装は、図
７に示すように、厚さ２ｍｍ程度のステンレス板等で形
成した搬送パレット１５に、ＦＰＣ基板１６を接着テー
プ１７にて固定し、この搬送パレット１５をボンディン
グステージ１８上に載置してＦＰＣ基板１６の所定位置
に半導体チップ部品１９をフエースボンディングするの
である。
【００１０】ところが、上記ＦＰＣ基板への半導体チッ
プ部品の実装を量産する時は、大量の搬送パレット１５
を必要とするが、その搬送パレット個々の板厚、反りな
どのバラツキがあると、図７（ｂ）に示すように半導体
チップ部品実装時にＦＰＣ基板１６と加圧加熱治具１４
の表面との平行度が得られない。そのため半導体チップ
部品１９の一部のバンプ７がパッド１３にボンディング
されずボンディング不良が生ずるという問題が生ずる。
また、ＦＰＣ基板１６自身に反りがあっても同様であ
る。また、搬送パレット１５にＦＰＣ基板１６を固定す
るテープ１７の剥離等があると、半導体チップ部品１９
のボンディング位置にずれを生ずるという問題がある。
プ部品の実装を量産する時は、大量の搬送パレット１５
を必要とするが、その搬送パレット個々の板厚、反りな
どのバラツキがあると、図７（ｂ）に示すように半導体
チップ部品実装時にＦＰＣ基板１６と加圧加熱治具１４
の表面との平行度が得られない。そのため半導体チップ
部品１９の一部のバンプ７がパッド１３にボンディング
されずボンディング不良が生ずるという問題が生ずる。
また、ＦＰＣ基板１６自身に反りがあっても同様であ
る。また、搬送パレット１５にＦＰＣ基板１６を固定す
るテープ１７の剥離等があると、半導体チップ部品１９
のボンディング位置にずれを生ずるという問題がある。
【００１１】本発明は、上記従来の問題点に鑑み、ＦＰ
Ｃ基板への半導体チップ部品の実装時において、ＦＰＣ
基板と加圧加熱治具の表面との平行度を確保し、確実な
ボンディングができ、またテープ剥離による位置ずれを
生じないようにした半導体チップ実装方法を実現するこ
とを目的とする。
Ｃ基板への半導体チップ部品の実装時において、ＦＰＣ
基板と加圧加熱治具の表面との平行度を確保し、確実な
ボンディングができ、またテープ剥離による位置ずれを
生じないようにした半導体チップ実装方法を実現するこ
とを目的とする。
【００１２】
【課題を解決するための手段】本発明の請求項１の発明
は、搬送パレットに位置決めされた柔軟性回路基板上に
半導体チップ部品を実装する場合に、穴を貫通させた搬
送パレットを用い、半導体製造設備に備え付けのステー
ジに前記搬送パレットに設けられた穴に対応した突部を
設け、該突部により柔軟性回路基板の半導体チップ部品
実装部をバックアップすることを特徴とする。この構成
を採ることにより、搬送パレットに板厚、反りなどのバ
ラツキがあってもステージに設けられた突部によって柔
軟性回路基板を支持するため加圧加熱治具の表面との平
行度を確保し確実なボンディングをすることができる。
は、搬送パレットに位置決めされた柔軟性回路基板上に
半導体チップ部品を実装する場合に、穴を貫通させた搬
送パレットを用い、半導体製造設備に備え付けのステー
ジに前記搬送パレットに設けられた穴に対応した突部を
設け、該突部により柔軟性回路基板の半導体チップ部品
実装部をバックアップすることを特徴とする。この構成
を採ることにより、搬送パレットに板厚、反りなどのバ
ラツキがあってもステージに設けられた突部によって柔
軟性回路基板を支持するため加圧加熱治具の表面との平
行度を確保し確実なボンディングをすることができる。
【００１３】また請求項２の発明は、搬送パレットに位
置決めされた柔軟性回路基板上に半導体チップ部品を実
装する場合に、予め柔軟性回路基板の反りを機械強制手
段により矯正し、半導体チッブ部品実装部はさらに加熱
・吸着手段により矯正を行うことを特徴とする。この構
成を採ることにより、柔軟性回路基板の平面度を良好に
することにより半導体チップ部品実装時の加圧加熱治具
の表面と柔軟性回路基板との平行度が確保される。
置決めされた柔軟性回路基板上に半導体チップ部品を実
装する場合に、予め柔軟性回路基板の反りを機械強制手
段により矯正し、半導体チッブ部品実装部はさらに加熱
・吸着手段により矯正を行うことを特徴とする。この構
成を採ることにより、柔軟性回路基板の平面度を良好に
することにより半導体チップ部品実装時の加圧加熱治具
の表面と柔軟性回路基板との平行度が確保される。
【００１４】また請求項３の発明は、搬送パレットに位
置決めされた柔軟性回路基板上に半導体チップ部品を実
装する場合に、搬送パレットに柔軟性回路基板を張り付
けるテープをリールからシリンダ動作により引き出すと
同時に、テープにたるみを持たせることでテンョンを除
去することを特徴とする。この構成を採ることにより、
柔軟性回路基板を搬送パレットに固定したテープの剥離
を防止することができ、実装する半導体チップ部品の位
置ずれを防止することができる。
置決めされた柔軟性回路基板上に半導体チップ部品を実
装する場合に、搬送パレットに柔軟性回路基板を張り付
けるテープをリールからシリンダ動作により引き出すと
同時に、テープにたるみを持たせることでテンョンを除
去することを特徴とする。この構成を採ることにより、
柔軟性回路基板を搬送パレットに固定したテープの剥離
を防止することができ、実装する半導体チップ部品の位
置ずれを防止することができる。
【００１５】また請求項４の発明は、柔軟性回路基板上
に半導体チップ部品を実装する場合に、複数のステージ
がコンベアに取り付けられ、該ステージには真空吸着装
置が設けられ、該ステージは始終柔軟性回路基板を吸着
した状態を維持して周回し、半導体チップ部品の実装作
業を行うことを特徴とする。この構成を採ることによ
り、ステージに半導体チップ部品を吸着したまま実装の
各工程を行うことができるため半導体チップ部品の位置
ずれを防止することができる。
に半導体チップ部品を実装する場合に、複数のステージ
がコンベアに取り付けられ、該ステージには真空吸着装
置が設けられ、該ステージは始終柔軟性回路基板を吸着
した状態を維持して周回し、半導体チップ部品の実装作
業を行うことを特徴とする。この構成を採ることによ
り、ステージに半導体チップ部品を吸着したまま実装の
各工程を行うことができるため半導体チップ部品の位置
ずれを防止することができる。
【００１６】
【発明の実施の形態】図１は本発明の半導体チップ実装
方法の第１の実施の形態を説明するための図である。同
図において、２０、２１は本実施の形態の半導体チップ
実装方法に用いる搬送パレットとボンディングステージ
を示す図で、２０は搬送パレット、２１は設備に設けら
れたボンディングステージである。そして搬送パレット
２０は厚さ２ｍｍ程度のステンレス等で形成され、ＦＰ
Ｃ基板２２を所定位置に支持したとき半導体チップ部品
２３が実装される部分を含んで、それより大きな穴２４
が穿設されている。また、ボンディングステージ２１
は、搬送パレット２０に設けられた穴２４に対応した位
置に、該穴２４に挿入され且つ搬送パレットの厚さと同
等な高さを有する突部２５が設けられている。
方法の第１の実施の形態を説明するための図である。同
図において、２０、２１は本実施の形態の半導体チップ
実装方法に用いる搬送パレットとボンディングステージ
を示す図で、２０は搬送パレット、２１は設備に設けら
れたボンディングステージである。そして搬送パレット
２０は厚さ２ｍｍ程度のステンレス等で形成され、ＦＰ
Ｃ基板２２を所定位置に支持したとき半導体チップ部品
２３が実装される部分を含んで、それより大きな穴２４
が穿設されている。また、ボンディングステージ２１
は、搬送パレット２０に設けられた穴２４に対応した位
置に、該穴２４に挿入され且つ搬送パレットの厚さと同
等な高さを有する突部２５が設けられている。
【００１７】そして、ＦＰＣ基板２２に半導体チップ部
品２３を実装する時は、ＦＰＣ基板２２を搬送パレット
２０の所定位置に接着テープ２６で固定する。次いで、
ＦＰＣ基板２２を固定した搬送パレット２０をボンディ
ングステージ２１の上に載置し、搬送パレット２０の穴
２４をボンディングステージ２１の突部２５に嵌合させ
る。次いで、ＦＰＣ基板２２の所定位置に半導体チップ
部品２３を載置し、図示なき加圧加熱治具にて半導体チ
ップ部品２３を加圧加熱してＦＰＣ基板２２に実装する
のである。
品２３を実装する時は、ＦＰＣ基板２２を搬送パレット
２０の所定位置に接着テープ２６で固定する。次いで、
ＦＰＣ基板２２を固定した搬送パレット２０をボンディ
ングステージ２１の上に載置し、搬送パレット２０の穴
２４をボンディングステージ２１の突部２５に嵌合させ
る。次いで、ＦＰＣ基板２２の所定位置に半導体チップ
部品２３を載置し、図示なき加圧加熱治具にて半導体チ
ップ部品２３を加圧加熱してＦＰＣ基板２２に実装する
のである。
【００１８】このように半導体チップ部品２３を実装す
る本実施の形態は搬送パレット２２に反り、経時変化に
よる歪み、あるいは板厚のバラツキ等があっても、ＦＰ
Ｃ基板２２の半導体チップ部品２３を実装する部分はボ
ンディングステージ２１に設けられた突部２５に支持さ
れるため加圧加熱時の治具との平行度は確保され、確実
な実装が可能となる。
る本実施の形態は搬送パレット２２に反り、経時変化に
よる歪み、あるいは板厚のバラツキ等があっても、ＦＰ
Ｃ基板２２の半導体チップ部品２３を実装する部分はボ
ンディングステージ２１に設けられた突部２５に支持さ
れるため加圧加熱時の治具との平行度は確保され、確実
な実装が可能となる。
【００１９】図２は本発明の半導体チップ実装方法の第
２の実施の形態を説明するための図である。本実施の形
態は、ＦＰＣ基板（厚さ０．１〜０．２ｍｍのポリイミ
ドテープ等）が、製造、保管時に反りを生じているの
を、半導体チップ部品実装前に予め矯正する方法であ
り、先ず図２（ａ）の如くＦＰＣ基板２２を、その反り
と反対方向に曲げるように円筒状または円柱状の矯正治
具２７に巻付け、基板全体を機械的に矯正するのであ
る。
２の実施の形態を説明するための図である。本実施の形
態は、ＦＰＣ基板（厚さ０．１〜０．２ｍｍのポリイミ
ドテープ等）が、製造、保管時に反りを生じているの
を、半導体チップ部品実装前に予め矯正する方法であ
り、先ず図２（ａ）の如くＦＰＣ基板２２を、その反り
と反対方向に曲げるように円筒状または円柱状の矯正治
具２７に巻付け、基板全体を機械的に矯正するのであ
る。
【００２０】さらに、半導体チップ部品実装部分は図２
（ｂ）に示すように、加熱吸着治具２８により矯正する
のである。この加熱吸着治具２８は内部に図示なきヒー
タが設けられ、上部の平面部に図示なき真空源に接続さ
れた複数個の真空吸着孔２９が設けられている。そし
て、該平面部にＦＰＣ基板２２を載置し真空吸着孔２９
から吸引し且つヒータで加熱することによりＦＰＣ基板
２２の歪みを矯正することができる。
（ｂ）に示すように、加熱吸着治具２８により矯正する
のである。この加熱吸着治具２８は内部に図示なきヒー
タが設けられ、上部の平面部に図示なき真空源に接続さ
れた複数個の真空吸着孔２９が設けられている。そし
て、該平面部にＦＰＣ基板２２を載置し真空吸着孔２９
から吸引し且つヒータで加熱することによりＦＰＣ基板
２２の歪みを矯正することができる。
【００２１】図３は本発明の半導体チップ実装方法の第
３の実施の形態を説明するための図である。本実施の形
態の半導体チップ実装方法は、ＦＰＣ基板を搬送パレッ
トに接着テープで固定するとき、その接着テープの張力
を除去しながら貼り付ける方法であり、図はそのための
装置である。同図において、２０は搬送パレット、２１
はボンディングステージ、３０は接着テープを巻回した
接着テープ供給リール、３１はローラ３１ａを有する揺
動レバー、３２は該揺動レバーを揺動駆動するエアシリ
ンダ、３３〜３６はガイドローラ、３７は押圧ローラ、
３８はカッタである。
３の実施の形態を説明するための図である。本実施の形
態の半導体チップ実装方法は、ＦＰＣ基板を搬送パレッ
トに接着テープで固定するとき、その接着テープの張力
を除去しながら貼り付ける方法であり、図はそのための
装置である。同図において、２０は搬送パレット、２１
はボンディングステージ、３０は接着テープを巻回した
接着テープ供給リール、３１はローラ３１ａを有する揺
動レバー、３２は該揺動レバーを揺動駆動するエアシリ
ンダ、３３〜３６はガイドローラ、３７は押圧ローラ、
３８はカッタである。
【００２２】本発明の半導体チップ実装方法の第３の実
施の形態は、同図に示すように、接着テープ２６が揺動
レバーのローラ３１ａ、ガイドローラ３３〜３６を経て
押圧ローラ３７まで引き出された状態で、揺動レバー３
１をエアシリンダ３２により二点鎖線で示す位置に押し
出してテープ供給リール３０より接着テープ２６を引出
す。次いで、エアシリンダ３２を元に戻す。これにより
接着テープ２６にはローラ３１ａとローラ３３との間に
弛み２６ａができる。
施の形態は、同図に示すように、接着テープ２６が揺動
レバーのローラ３１ａ、ガイドローラ３３〜３６を経て
押圧ローラ３７まで引き出された状態で、揺動レバー３
１をエアシリンダ３２により二点鎖線で示す位置に押し
出してテープ供給リール３０より接着テープ２６を引出
す。次いで、エアシリンダ３２を元に戻す。これにより
接着テープ２６にはローラ３１ａとローラ３３との間に
弛み２６ａができる。
【００２３】この状態で接着テープ２６はボンディング
ステージ２１と共に矢印Ａ方向に送られる搬送パレット
２０上に押圧ローラ３７により貼り付けられＦＰＣ基板
２２を搬送パレット２０上に固定する。その後接着テー
プ２６は押圧ローラ３７の近傍でカッタ３８により切断
される。このようにして貼り付けるられた接着テープ２
６は、ローラ３１ａとローラ３３との間に形勢された弛
み２６ａにより張力が残らず、従って、組立工程での熱
ストレスによる剥離は防止される。
ステージ２１と共に矢印Ａ方向に送られる搬送パレット
２０上に押圧ローラ３７により貼り付けられＦＰＣ基板
２２を搬送パレット２０上に固定する。その後接着テー
プ２６は押圧ローラ３７の近傍でカッタ３８により切断
される。このようにして貼り付けるられた接着テープ２
６は、ローラ３１ａとローラ３３との間に形勢された弛
み２６ａにより張力が残らず、従って、組立工程での熱
ストレスによる剥離は防止される。
【００２４】図４は本発明の半導体チップ実装方法の第
４の実施の形態を説明するための図である。本実施の形
態の半導体チップ実装方法を実施する装置は（ａ）図に
示すように例えばＦＰＣ基板への接着剤の供給、半導体
チップ部品の搭載位置合わせ、加圧加熱等を行う複数の
装置Ａ，Ｂ，Ｃ間を通過するように設けられたコンベア
４０に複数のステージ４１が設けられており、該ステー
ジ４１は（ｂ）図に示すようにＦＰＣ基板２２を吸着保
持する複数の真空吸着孔４２が穿設されパイプ４３に接
続されている。このパイプ４３には真空源に接続されて
いるが、その真空源は各ステージに設けられても良く、
あるいはコンベアに１個の真空源を設け、該真空源に各
ステージのパイプを接続しても良い。
４の実施の形態を説明するための図である。本実施の形
態の半導体チップ実装方法を実施する装置は（ａ）図に
示すように例えばＦＰＣ基板への接着剤の供給、半導体
チップ部品の搭載位置合わせ、加圧加熱等を行う複数の
装置Ａ，Ｂ，Ｃ間を通過するように設けられたコンベア
４０に複数のステージ４１が設けられており、該ステー
ジ４１は（ｂ）図に示すようにＦＰＣ基板２２を吸着保
持する複数の真空吸着孔４２が穿設されパイプ４３に接
続されている。このパイプ４３には真空源に接続されて
いるが、その真空源は各ステージに設けられても良く、
あるいはコンベアに１個の真空源を設け、該真空源に各
ステージのパイプを接続しても良い。
【００２５】このように構成された装置を用いた本半導
体チップ実装方法の第４の実施の形態は、装置Ａの手前
でステージ４１にＦＰＣ基板２２を真空吸着し、その状
態を維持してコンベア４０により装置Ａ，Ｂ，Ｃを順次
搬送されその間に実装作業が行なわれ、最終工程の装置
Ｃを出たところでＦＰＣ基板２２が取り出される。これ
によりＦＰＣ基板２２はステージ４１に真空吸着された
まま各装置で実装工程が行われるためＦＰＣ基板２２の
平面度および実装位置を確保することができる。
体チップ実装方法の第４の実施の形態は、装置Ａの手前
でステージ４１にＦＰＣ基板２２を真空吸着し、その状
態を維持してコンベア４０により装置Ａ，Ｂ，Ｃを順次
搬送されその間に実装作業が行なわれ、最終工程の装置
Ｃを出たところでＦＰＣ基板２２が取り出される。これ
によりＦＰＣ基板２２はステージ４１に真空吸着された
まま各装置で実装工程が行われるためＦＰＣ基板２２の
平面度および実装位置を確保することができる。
【００２６】
【発明の効果】本発明の半導体チップ実装方法及び実装
装置に依れば、ＦＰＣ基板への半導体チップ部品の実装
時において、ステージに設けた突部によりＦＰＣ基板を
支持し、あるいはＦＰＣ基板の歪みを矯正することによ
り加圧加熱治具の表面とＦＰＣ基板との平行度を確保
し、ボンディング位置にずれを生じないようにすること
ができる。また、ステージにＦＰＣ基板を固定した接着
テープの剥離を防止することにより半導体チップ部品の
実装時の位置ずれを防止することができる。さらに真空
吸着手段を有する複数のステージを設けたコンベアを用
いることにより半導体チップ部品実装時の平面度及び実
装位置を確保することができる。
装置に依れば、ＦＰＣ基板への半導体チップ部品の実装
時において、ステージに設けた突部によりＦＰＣ基板を
支持し、あるいはＦＰＣ基板の歪みを矯正することによ
り加圧加熱治具の表面とＦＰＣ基板との平行度を確保
し、ボンディング位置にずれを生じないようにすること
ができる。また、ステージにＦＰＣ基板を固定した接着
テープの剥離を防止することにより半導体チップ部品の
実装時の位置ずれを防止することができる。さらに真空
吸着手段を有する複数のステージを設けたコンベアを用
いることにより半導体チップ部品実装時の平面度及び実
装位置を確保することができる。
【図１】本発明の半導体チップ実装方法の第１の実施の
形態を説明するための図である。
形態を説明するための図である。
【図２】本発明の半導体チップ実装方法の第２の実施の
形態を説明するための図である。
形態を説明するための図である。
【図３】本発明の半導体チップ実装方法の第３の実施の
形態を説明するための図である。
形態を説明するための図である。
【図４】図４は本発明の半導体チップ実装方法の第４の
実施の形態を説明するための図である。
実施の形態を説明するための図である。
【図５】従来のフリップチップ実装方式の実装工程を説
明するための図である。
明するための図である。
【図６】従来のフリップチップ実装方式の実装工程を説
明するための図である。
明するための図である。
【図７】発明が解決しようとする課題を説明するための
図である。
図である。
２０…搬送パレット ２１…ボンディングステージ ２２…ＦＰＣ基板 ２３…半導体チップ部品 ２４…穴 ２５…突部 ２６…接着テープ ２７…矯正治具 ２８…加熱吸着治具 ２９，４２…真空吸着孔 ３０…テープ供給リール ３１…揺動レバー ３２…エアシリンダ ３３〜３６…ガイドローラ ３７…押圧ローラ ３８…カッタ ４０…コンベア ４１…ステージ
フロントページの続き (72)発明者 石川 直樹 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 江本 哲 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311
Claims (4)
- 【請求項１】 搬送パレットに位置決めされた柔軟性回
路基板上に半導体チップ部品を実装する場合に、穴を貫
通させた搬送パレットを用い、半導体製造設備に備え付
けのステージに前記搬送パレットに設けられた穴に対応
した突部を設け、該突部により柔軟性回路基板の半導体
チップ部品実装部をバックアップすることを特徴とする
半導体チップ実装方法。 - 【請求項２】 搬送パレットに位置決めされた柔軟性回
路基板上に半導体チップ部品を実装する場合に、予め柔
軟性回路基板の反りを機械的強制手段により矯正し、半
導体チップ部品実装部はさらに加熱・吸着手段により矯
正を行うことを特徴とする半導体チップ実装方法。 - 【請求項３】 搬送パレットに位置決めされた柔軟性回
路基板上に半導体チップ部品を実装する場合に、搬送パ
レットに柔軟性回路基板を張り付けるテープをリールか
らシリンダ動作により引き出すと同時に、テープにたる
みを持たせることでテンョンを除去することを特徴とす
る半導体チップ実装方法。 - 【請求項４】 柔軟性回路基板上に半導体チップ部品を
実装する場合に、複数のステージがコンベアに取り付け
られ、該ステージには真空吸着装置が設けられ、該ステ
ージは始終柔軟性回路基板を吸着した状態を維持して周
回し、半導体チップ部品の実装作業を行うことを特徴と
する半導体チップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9222552A JP2998798B2 (ja) | 1997-08-19 | 1997-08-19 | 半導体チップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9222552A JP2998798B2 (ja) | 1997-08-19 | 1997-08-19 | 半導体チップ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167822A JPH1167822A (ja) | 1999-03-09 |
| JP2998798B2 true JP2998798B2 (ja) | 2000-01-11 |
Family
ID=16784244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9222552A Expired - Fee Related JP2998798B2 (ja) | 1997-08-19 | 1997-08-19 | 半導体チップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2998798B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB201816838D0 (en) * | 2018-10-16 | 2018-11-28 | Smith & Nephew | Systems and method for applying biocompatible encapsulation to sensor enabled wound monitoring and therapy dressings |
-
1997
- 1997-08-19 JP JP9222552A patent/JP2998798B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1167822A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4708401B2 (ja) | 半導体チップの順応性インターフェースを形成する方法 | |
| JP4139713B2 (ja) | 補強板貼り付け装置および貼り付け方法 | |
| JP2000058709A (ja) | 突起電極構造および突起電極形成方法 | |
| JP2003264205A (ja) | 半導体装置の製造方法 | |
| JPH07240435A (ja) | 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置 | |
| JP2009289959A (ja) | ボンディング装置およびボンディング方法 | |
| JP2998798B2 (ja) | 半導体チップ実装方法 | |
| JPH10150072A (ja) | 半導体装置および半導体装置用のリードフレーム | |
| JP4057875B2 (ja) | 半導体装置の製造方法 | |
| JP3369082B2 (ja) | 半導体チップ実装方法及び実装装置 | |
| JP2000091403A (ja) | ダイピックアップ方法およびそれを用いた半導体製造装置ならびに半導体装置の製造方法 | |
| JPH11111756A (ja) | 半導体装置及びその製造方法 | |
| JP3881447B2 (ja) | Ｔａｂテープ貼付け装置およびｔａｂテープ貼付け方法 | |
| JP3357301B2 (ja) | 半導体パッケージ、その製造方法及び搬送フレーム | |
| JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JP3212881B2 (ja) | 半導体装置の製造装置および製造方法 | |
| JPH11135561A (ja) | 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板 | |
| JP2002270637A (ja) | フリップチップ接続方法およびチップボンディング装置 | |
| JP3594502B2 (ja) | 半導体パッケージの製造方法及びその装置 | |
| JP3001483B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
| JP3265316B2 (ja) | 半導体装置およびその製造方法 | |
| JP3704229B2 (ja) | 半導体装置の製造方法および装置 | |
| JP3017136B2 (ja) | 半導体チップ接続バンプ形成方法及び形成用治具 | |
| JPH04130636A (ja) | チップのボンディング装置及びその方法 | |
| JPH1074767A (ja) | 微細ボールバンプ形成方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991019 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |