JPH1167822A - 半導体チップ実装方法 - Google Patents

半導体チップ実装方法

Info

Publication number
JPH1167822A
JPH1167822A JP9222552A JP22255297A JPH1167822A JP H1167822 A JPH1167822 A JP H1167822A JP 9222552 A JP9222552 A JP 9222552A JP 22255297 A JP22255297 A JP 22255297A JP H1167822 A JPH1167822 A JP H1167822A
Authority
JP
Japan
Prior art keywords
semiconductor chip
mounting
circuit board
chip component
flexible circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9222552A
Other languages
English (en)
Other versions
JP2998798B2 (ja
Inventor
Kenji Koyae
健二 小八重
Hidehiko Kira
秀彦 吉良
Norio Kainuma
則夫 海沼
Naoki Ishikawa
直樹 石川
Satoru Emoto
哲 江本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9222552A priority Critical patent/JP2998798B2/ja
Publication of JPH1167822A publication Critical patent/JPH1167822A/ja
Application granted granted Critical
Publication of JP2998798B2 publication Critical patent/JP2998798B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明は半導体チップ実装方法に関し、FP
C基板への半導体チップ部品の実装時において、FPC
基板と加圧加熱治具の表面との平行度を確保し、ボ確実
なボンディングができ、またテープ剥離による位置ずれ
を生じないようにした半導体チップ実装方法を実現する
ことを目的とする。 【解決手段】 搬送パレット20に位置決めされた柔軟
性回路基板22上に半導体チッブ部品23を実装する場
合に、穴24を貫通させた搬送パレット20を用い、半
導体製造設備に備え付けのステージ21に前記搬送パレ
ット20に設けられた穴24に対応した突部25を設
け、該突部25により柔軟性回路基板22の半導体チッ
ブ部品実装部をバックアップするように構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体チップ実装方
法に関する。詳しくは、FPC等の柔軟な基板上に半導
体チップ部品を実装する方法の改良に関する。
【0002】
【従来の技術】半導体チップ部品(ベアチップ)を基板
上に直接実装するCOB(CHIPON BOARD)
技術には目的や用途に応じて種々の方式が提案されてお
り、その一つの方式としてフリップチップ実装方式があ
る。この実装方法は、半導体チップ部品と基板との間を
ワイヤを使用することなく、半導体チップ部品を直接基
板に搭載するものであり、ワイヤレスボンディング実装
方式とも呼ばれている。
【0003】従来のフリップチップ実装方式の実装工程
を図5および図6を用いて説明すると、先ず、図5
(a)に示すように、ボンディングツールのキャピラリ
1の中を通した金線(金ワイヤ)2の先端と放電用電極
3との間に高電圧を印加して放電させ、その放電エネル
ギにより図5(b)の如く金線2の先端を溶融させ、そ
の表面張力により金ボール4を形成する。
【0004】次に、図5(c)に示すように、半導体チ
ップ部品5の表面に形成されている電極パッド6に前記
キャピラリ1により金ボール4を押圧し、同時に超音波
振動を与えて図5(d)の如く金ボール4をパッド6に
圧着する。このとき、キャピラリ1の先端内面に形成さ
れた凹型により金ボール4を塑性変形させて図5(e)
に示すような大径部と小径部よりなる2段形状のバンプ
7を形成する。
【0005】次いで、図5(e)の如く、金線2をクラ
ンパー8によりクランプして上方に引張りバンプ7の上
方で金線2を切断する。このようにして各パッド6にバ
ンプ7を形成したのち、各バンプ7の高さにバラツキが
あるため、図5(f)に示すように、半導体チップ部品
5を裏返し、平面度の良いガラス板9に押圧して各バン
プ7の先端を塑性変形させて高さを揃える。
【0006】次いで、図6(g)の如く、平板上に数ミ
クロンの厚さに塗布した導電性ペースト10にバンプ7
を押し付けて図6(h)の如く、導電性ペースト10を
バンプ7に転写する。この導電性ペースト10は基板上
に半導体チップ部品5を実装した時に、バンプ7と基板
のパッドとの電気的な導通をより確実に行うものであ
り、エポキシ樹脂中に銀のフィラーを多数分散したもの
が使用される。
【0007】次いで、この導電性ペースト10を後工程
(樹脂接着工程)で流れ出さないように半硬化させる。
次いで、図6(i)の如く、半導体チップ部品5を搭載
する基板11の所定位置に熱硬化性の樹脂接着剤12を
盛り、基板11の表面に形成されている配線パターンに
接続されたパッド13に半導体チップ部品のバンプ7を
位置合わせして載置する。次いで、図6(j)の如く、
半導体チップ部品5の上から加圧加熱治具14により加
圧・加熱して樹脂接着剤12を硬化させ完成する。
【0008】この場合、樹脂接着剤12が半導体チップ
部品5により押し広げられた際、バンプ7に塗布されて
いる導電性ペースト10と基板11のパッド13との間
に入り込まないように、樹脂接着剤12はバンプ7に塗
布されている導電性ペースト10が基板11のパッド1
3に接するまではバンプ7に到達せず、その到達後に半
導体チップ部品5の端部に到達して該半導体チップ部品
5を密封するようになっている。
【0009】
【発明が解決しようとする課題】上記従来の半導体チッ
プ実装方法により、例えば磁気ディスク装置等の狭く且
つ屈曲した場所に配線するために使用されるFPC基板
(フレキシブルプリント回路基板)に半導体チップ部品
を実装しようとすると、次のような問題が生ずる。即
ち、従来FPC基板への半導体チップ部品の実装は、図
7に示すように、厚さ2mm程度のステンレス板等で形
成した搬送パレット15に、FPC基板16を接着テー
プ17にて固定し、この搬送パレット15をボンディン
グステージ18上に載置してFPC基板16の所定位置
に半導体チップ部品19をフエースボンディングするの
である。
【0010】ところが、上記FPC基板への半導体チッ
プ部品の実装を量産する時は、大量の搬送パレット15
を必要とするが、その搬送パレット個々の板厚、反りな
どのバラツキがあると、図7(b)に示すように半導体
チップ部品実装時にFPC基板16と加圧加熱治具14
の表面との平行度が得られない。そのため半導体チップ
部品19の一部のバンプ7がパッド13にボンディング
されずボンディング不良が生ずるという問題が生ずる。
また、FPC基板16自身に反りがあっても同様であ
る。また、搬送パレット15にFPC基板16を固定す
るテープ17の剥離等があると、半導体チップ部品19
のボンディング位置にずれを生ずるという問題がある。
【0011】本発明は、上記従来の問題点に鑑み、FP
C基板への半導体チップ部品の実装時において、FPC
基板と加圧加熱治具の表面との平行度を確保し、確実な
ボンディングができ、またテープ剥離による位置ずれを
生じないようにした半導体チップ実装方法を実現するこ
とを目的とする。
【0012】
【課題を解決するための手段】本発明の請求項1の発明
は、搬送パレットに位置決めされた柔軟性回路基板上に
半導体チップ部品を実装する場合に、穴を貫通させた搬
送パレットを用い、半導体製造設備に備え付けのステー
ジに前記搬送パレットに設けられた穴に対応した突部を
設け、該突部により柔軟性回路基板の半導体チップ部品
実装部をバックアップすることを特徴とする。この構成
を採ることにより、搬送パレットに板厚、反りなどのバ
ラツキがあってもステージに設けられた突部によって柔
軟性回路基板を支持するため加圧加熱治具の表面との平
行度を確保し確実なボンディングをすることができる。
【0013】また請求項2の発明は、搬送パレットに位
置決めされた柔軟性回路基板上に半導体チップ部品を実
装する場合に、予め柔軟性回路基板の反りを機械強制手
段により矯正し、半導体チッブ部品実装部はさらに加熱
・吸着手段により矯正を行うことを特徴とする。この構
成を採ることにより、柔軟性回路基板の平面度を良好に
することにより半導体チップ部品実装時の加圧加熱治具
の表面と柔軟性回路基板との平行度が確保される。
【0014】また請求項3の発明は、搬送パレットに位
置決めされた柔軟性回路基板上に半導体チップ部品を実
装する場合に、搬送パレットに柔軟性回路基板を張り付
けるテープをリールからシリンダ動作により引き出すと
同時に、テープにたるみを持たせることでテンョンを除
去することを特徴とする。この構成を採ることにより、
柔軟性回路基板を搬送パレットに固定したテープの剥離
を防止することができ、実装する半導体チップ部品の位
置ずれを防止することができる。
【0015】また請求項4の発明は、柔軟性回路基板上
に半導体チップ部品を実装する場合に、複数のステージ
がコンベアに取り付けられ、該ステージには真空吸着装
置が設けられ、該ステージは始終柔軟性回路基板を吸着
した状態を維持して周回し、半導体チップ部品の実装作
業を行うことを特徴とする。この構成を採ることによ
り、ステージに半導体チップ部品を吸着したまま実装の
各工程を行うことができるため半導体チップ部品の位置
ずれを防止することができる。
【0016】
【発明の実施の形態】図1は本発明の半導体チップ実装
方法の第1の実施の形態を説明するための図である。同
図において、20、21は本実施の形態の半導体チップ
実装方法に用いる搬送パレットとボンディングステージ
を示す図で、20は搬送パレット、21は設備に設けら
れたボンディングステージである。そして搬送パレット
20は厚さ2mm程度のステンレス等で形成され、FP
C基板22を所定位置に支持したとき半導体チップ部品
23が実装される部分を含んで、それより大きな穴24
が穿設されている。また、ボンディングステージ21
は、搬送パレット20に設けられた穴24に対応した位
置に、該穴24に挿入され且つ搬送パレットの厚さと同
等な高さを有する突部25が設けられている。
【0017】そして、FPC基板22に半導体チップ部
品23を実装する時は、FPC基板22を搬送パレット
20の所定位置に接着テープ26で固定する。次いで、
FPC基板22を固定した搬送パレット20をボンディ
ングステージ21の上に載置し、搬送パレット20の穴
24をボンディングステージ21の突部25に嵌合させ
る。次いで、FPC基板22の所定位置に半導体チップ
部品23を載置し、図示なき加圧加熱治具にて半導体チ
ップ部品23を加圧加熱してFPC基板22に実装する
のである。
【0018】このように半導体チップ部品23を実装す
る本実施の形態は搬送パレット22に反り、経時変化に
よる歪み、あるいは板厚のバラツキ等があっても、FP
C基板22の半導体チップ部品23を実装する部分はボ
ンディングステージ21に設けられた突部25に支持さ
れるため加圧加熱時の治具との平行度は確保され、確実
な実装が可能となる。
【0019】図2は本発明の半導体チップ実装方法の第
2の実施の形態を説明するための図である。本実施の形
態は、FPC基板(厚さ0.1〜0.2mmのポリイミ
ドテープ等)が、製造、保管時に反りを生じているの
を、半導体チップ部品実装前に予め矯正する方法であ
り、先ず図2(a)の如くFPC基板22を、その反り
と反対方向に曲げるように円筒状または円柱状の矯正治
具27に巻付け、基板全体を機械的に矯正するのであ
る。
【0020】さらに、半導体チップ部品実装部分は図2
(b)に示すように、加熱吸着治具28により矯正する
のである。この加熱吸着治具28は内部に図示なきヒー
タが設けられ、上部の平面部に図示なき真空源に接続さ
れた複数個の真空吸着孔29が設けられている。そし
て、該平面部にFPC基板22を載置し真空吸着孔29
から吸引し且つヒータで加熱することによりFPC基板
22の歪みを矯正することができる。
【0021】図3は本発明の半導体チップ実装方法の第
3の実施の形態を説明するための図である。本実施の形
態の半導体チップ実装方法は、FPC基板を搬送パレッ
トに接着テープで固定するとき、その接着テープの張力
を除去しながら貼り付ける方法であり、図はそのための
装置である。同図において、20は搬送パレット、21
はボンディングステージ、30は接着テープを巻回した
接着テープ供給リール、31はローラ31aを有する揺
動レバー、32は該揺動レバーを揺動駆動するエアシリ
ンダ、33〜36はガイドローラ、37は押圧ローラ、
38はカッタである。
【0022】本発明の半導体チップ実装方法の第3の実
施の形態は、同図に示すように、接着テープ26が揺動
レバーのローラ31a、ガイドローラ33〜36を経て
押圧ローラ37まで引き出された状態で、揺動レバー3
1をエアシリンダ32により二点鎖線で示す位置に押し
出してテープ供給リール30より接着テープ26を引出
す。次いで、エアシリンダ32を元に戻す。これにより
接着テープ26にはローラ31aとローラ33との間に
弛み26aができる。
【0023】この状態で接着テープ26はボンディング
ステージ21と共に矢印A方向に送られる搬送パレット
20上に押圧ローラ37により貼り付けられFPC基板
22を搬送パレット20上に固定する。その後接着テー
プ26は押圧ローラ37の近傍でカッタ38により切断
される。このようにして貼り付けるられた接着テープ2
6は、ローラ31aとローラ33との間に形勢された弛
み26aにより張力が残らず、従って、組立工程での熱
ストレスによる剥離は防止される。
【0024】図4は本発明の半導体チップ実装方法の第
4の実施の形態を説明するための図である。本実施の形
態の半導体チップ実装方法を実施する装置は(a)図に
示すように例えばFPC基板への接着剤の供給、半導体
チップ部品の搭載位置合わせ、加圧加熱等を行う複数の
装置A,B,C間を通過するように設けられたコンベア
40に複数のステージ41が設けられており、該ステー
ジ41は(b)図に示すようにFPC基板22を吸着保
持する複数の真空吸着孔42が穿設されパイプ43に接
続されている。このパイプ43には真空源に接続されて
いるが、その真空源は各ステージに設けられても良く、
あるいはコンベアに1個の真空源を設け、該真空源に各
ステージのパイプを接続しても良い。
【0025】このように構成された装置を用いた本半導
体チップ実装方法の第4の実施の形態は、装置Aの手前
でステージ41にFPC基板22を真空吸着し、その状
態を維持してコンベア40により装置A,B,Cを順次
搬送されその間に実装作業が行なわれ、最終工程の装置
Cを出たところでFPC基板22が取り出される。これ
によりFPC基板22はステージ41に真空吸着された
まま各装置で実装工程が行われるためFPC基板22の
平面度および実装位置を確保することができる。
【0026】
【発明の効果】本発明の半導体チップ実装方法及び実装
装置に依れば、FPC基板への半導体チップ部品の実装
時において、ステージに設けた突部によりFPC基板を
支持し、あるいはFPC基板の歪みを矯正することによ
り加圧加熱治具の表面とFPC基板との平行度を確保
し、ボンディング位置にずれを生じないようにすること
ができる。また、ステージにFPC基板を固定した接着
テープの剥離を防止することにより半導体チップ部品の
実装時の位置ずれを防止することができる。さらに真空
吸着手段を有する複数のステージを設けたコンベアを用
いることにより半導体チップ部品実装時の平面度及び実
装位置を確保することができる。
【図面の簡単な説明】
【図1】本発明の半導体チップ実装方法の第1の実施の
形態を説明するための図である。
【図2】本発明の半導体チップ実装方法の第2の実施の
形態を説明するための図である。
【図3】本発明の半導体チップ実装方法の第3の実施の
形態を説明するための図である。
【図4】図4は本発明の半導体チップ実装方法の第4の
実施の形態を説明するための図である。
【図5】従来のフリップチップ実装方式の実装工程を説
明するための図である。
【図6】従来のフリップチップ実装方式の実装工程を説
明するための図である。
【図7】発明が解決しようとする課題を説明するための
図である。
【符号の説明】
20…搬送パレット 21…ボンディングステージ 22…FPC基板 23…半導体チップ部品 24…穴 25…突部 26…接着テープ 27…矯正治具 28…加熱吸着治具 29,42…真空吸着孔 30…テープ供給リール 31…揺動レバー 32…エアシリンダ 33〜36…ガイドローラ 37…押圧ローラ 38…カッタ 40…コンベア 41…ステージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 海沼 則夫 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 石川 直樹 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 江本 哲 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 搬送パレットに位置決めされた柔軟性回
    路基板上に半導体チップ部品を実装する場合に、穴を貫
    通させた搬送パレットを用い、半導体製造設備に備え付
    けのステージに前記搬送パレットに設けられた穴に対応
    した突部を設け、該突部により柔軟性回路基板の半導体
    チップ部品実装部をバックアップすることを特徴とする
    半導体チップ実装方法。
  2. 【請求項2】 搬送パレットに位置決めされた柔軟性回
    路基板上に半導体チップ部品を実装する場合に、予め柔
    軟性回路基板の反りを機械的強制手段により矯正し、半
    導体チップ部品実装部はさらに加熱・吸着手段により矯
    正を行うことを特徴とする半導体チップ実装方法。
  3. 【請求項3】 搬送パレットに位置決めされた柔軟性回
    路基板上に半導体チップ部品を実装する場合に、搬送パ
    レットに柔軟性回路基板を張り付けるテープをリールか
    らシリンダ動作により引き出すと同時に、テープにたる
    みを持たせることでテンョンを除去することを特徴とす
    る半導体チップ実装方法。
  4. 【請求項4】 柔軟性回路基板上に半導体チップ部品を
    実装する場合に、複数のステージがコンベアに取り付け
    られ、該ステージには真空吸着装置が設けられ、該ステ
    ージは始終柔軟性回路基板を吸着した状態を維持して周
    回し、半導体チップ部品の実装作業を行うことを特徴と
    する半導体チップ実装方法。
JP9222552A 1997-08-19 1997-08-19 半導体チップ実装方法 Expired - Fee Related JP2998798B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9222552A JP2998798B2 (ja) 1997-08-19 1997-08-19 半導体チップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9222552A JP2998798B2 (ja) 1997-08-19 1997-08-19 半導体チップ実装方法

Publications (2)

Publication Number Publication Date
JPH1167822A true JPH1167822A (ja) 1999-03-09
JP2998798B2 JP2998798B2 (ja) 2000-01-11

Family

ID=16784244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9222552A Expired - Fee Related JP2998798B2 (ja) 1997-08-19 1997-08-19 半導体チップ実装方法

Country Status (1)

Country Link
JP (1) JP2998798B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020078978A3 (en) * 2018-10-16 2020-08-13 Smith & Nephew Plc Systems and method for applying biocompatible encapsulation to sensor enabled wound monitoring and therapy dressings

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020078978A3 (en) * 2018-10-16 2020-08-13 Smith & Nephew Plc Systems and method for applying biocompatible encapsulation to sensor enabled wound monitoring and therapy dressings
CN112839613A (zh) * 2018-10-16 2021-05-25 史密夫及内修公开有限公司 用于将生物相容性包封施加到实施传感器的伤口监测和治疗敷料的系统和方法
GB2592804A (en) * 2018-10-16 2021-09-08 Smith & Nephew Systems and method for applying biocompatible encapsulation to sensor enabled wound monitoring and therapy dressings
GB2592804B (en) * 2018-10-16 2023-01-11 Smith & Nephew Systems and method for applying biocompatible encapsulation to sensor enabled wound monitoring and therapy dressings
CN112839613B (zh) * 2018-10-16 2023-02-21 史密夫及内修公开有限公司 用于将生物相容性包封施加到实施传感器的伤口监测和治疗敷料的系统和方法

Also Published As

Publication number Publication date
JP2998798B2 (ja) 2000-01-11

Similar Documents

Publication Publication Date Title
JP4708401B2 (ja) 半導体チップの順応性インターフェースを形成する方法
JP4139713B2 (ja) 補強板貼り付け装置および貼り付け方法
JP2003264205A (ja) 半導体装置の製造方法
JPH07240435A (ja) 半導体パッケージの製造方法、半導体の実装方法、および半導体実装装置
JP2009289959A (ja) ボンディング装置およびボンディング方法
JP2002110744A (ja) 半導体実装装置、および半導体実装方法
JP2007214291A (ja) フリップチップ実装方法
JP4619209B2 (ja) 半導体素子実装方法および半導体素子実装装置
JP2998798B2 (ja) 半導体チップ実装方法
JPH10150072A (ja) 半導体装置および半導体装置用のリードフレーム
JP2004128339A (ja) 半導体装置の製造方法
JP3369082B2 (ja) 半導体チップ実装方法及び実装装置
JP3723761B2 (ja) 電子部品の実装装置
JP2000091403A (ja) ダイピックアップ方法およびそれを用いた半導体製造装置ならびに半導体装置の製造方法
JPH11111756A (ja) 半導体装置及びその製造方法
JP3881447B2 (ja) Tabテープ貼付け装置およびtabテープ貼付け方法
JP3357301B2 (ja) 半導体パッケージ、その製造方法及び搬送フレーム
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JP2002270637A (ja) フリップチップ接続方法およびチップボンディング装置
JP3594502B2 (ja) 半導体パッケージの製造方法及びその装置
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板
JP3212881B2 (ja) 半導体装置の製造装置および製造方法
JP3265316B2 (ja) 半導体装置およびその製造方法
JP2004172356A (ja) 半導体装置の製造方法
JP3704229B2 (ja) 半導体装置の製造方法および装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991019

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121105

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121105

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees