JP3001483B2 - リードフレーム、半導体装置及びその製造方法 - Google Patents

リードフレーム、半導体装置及びその製造方法

Info

Publication number
JP3001483B2
JP3001483B2 JP9311114A JP31111497A JP3001483B2 JP 3001483 B2 JP3001483 B2 JP 3001483B2 JP 9311114 A JP9311114 A JP 9311114A JP 31111497 A JP31111497 A JP 31111497A JP 3001483 B2 JP3001483 B2 JP 3001483B2
Authority
JP
Japan
Prior art keywords
adhesive
shape memory
memory alloy
die pad
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9311114A
Other languages
English (en)
Other versions
JPH11135705A (ja
Inventor
忠之 新谷
Original Assignee
九州日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 九州日本電気株式会社 filed Critical 九州日本電気株式会社
Priority to JP9311114A priority Critical patent/JP3001483B2/ja
Publication of JPH11135705A publication Critical patent/JPH11135705A/ja
Application granted granted Critical
Publication of JP3001483B2 publication Critical patent/JP3001483B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレームに
形状記憶合金を用いた半導体装置およびその製造方法の
技術に関する。
【０００２】
【従来の技術】図５、図６を用いて従来技術の説明を行
う。図５は、従来技術の半導体装置用リードフレームの
平面図であり、図６は、従来技術の工程断面図を示す。
【０００３】まず、図６（ａ）に示すように、半導体素
子７をダイパッド１に接着固定して、半導体素子７とイ
ンナーリード２の先端部をワイヤ８にて結線するが、そ
の際、固定治具５でリードフレーム全体を固定してリー
ド押さえ治具１１にてインナーリード２を固定する。そ
のボンディング迄は室温で行われ、次工程にて加熱を行
う。
【０００４】次に、１２は加熱時の固定治具であり、加
熱することにより、吊りリード３の形状記憶合金が復元
してダイパッド１が図６（ｂ）に示すように下方へ下が
り固定治具１２に固定され半導体素子７の角とワイヤ８
のショートを防止する構造となっている。ちなみに、図
５のリードフレームにおいて形状記憶合金は、吊りリー
ド３又はリードフレーム全体に使用されている。
【０００５】
【発明が解決しようとする課題】第１の問題点は、従来
の技術においてボンディング工程後に加熱となっている
が、それ迄の工程内で形状記憶合金が復元することであ
る。その理由は、ボンディング工程前に半導体素子７と
ダイパッド１間の接着剤を硬化させる工程を経る為、そ
こで復元するからである。
【０００６】第２の問題点は、半導体素子７をダイパッ
ド１上へ接着する時にズレが生じてしまい、ボンディン
グ時にコーナー部分のワイヤ８の角度が変わり、隣接ワ
イヤと接触することである。その理由は、半導体素子７
を搭載する装置自体の精度や接着剤硬化迄にリードフレ
ーム全体で受ける装置の振動により柔らかい接着剤上の
半導体素子７は位置ズレして、半導体素子７へのワイヤ
８の入射角度は急になりキャピラリィが隣接ワイヤ８に
接触するからである。
【０００７】よって、本発明では、ダイパッド上に接着
された半導体素子の位置ズレを無くして、ボンディング
時のワイヤ接触を防止することができる技術を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】請求項１に記載の発明の
要旨は、常温において板状の形状記憶合金をダイパッド
上に複数設けるとともに、接着剤硬化の為の加熱により
当該形状記憶合金がＬ字型に戻ることで位置ズレを発生
している半導体素子を固定するように構成されているこ
とを特徴とするリードフレームに存する。また、請求項
２に記載の発明の要旨は、前記形状記憶合金がＬ字型に
戻るための温度が、前記ダイパッド上に半導体素子を接
着固定する接着剤の硬化温度より低く設定され、前記接
着剤硬化の為の加熱時に、形状記憶合金がＬ字型に戻る
ための温度で当該形状記憶合金が復元しＬ字型になり、
前記位置ズレを発生している半導体素子を固定し位置ズ
レを無くすようにして前記接着剤を当該接着剤の硬化温
度で完全に硬化させるように構成されていることを特徴
とする請求項１に記載のリードフレームに存する。ま
た、請求項３に記載の発明の要旨は、前記接着剤が熱硬
化型接着剤であることを特徴とする請求項２に記載のリ
ードフレームに存する。また、請求項４に記載の発明の
要旨は、形状記憶合金を用いたリードフレームを備えた
半導体装置において、常温において板状の形状記憶合金
をダイパッド上に複数設けるとともに、接着剤硬化の為
の加熱により当該形状記憶合金がＬ字型に戻ることで位
置ズレを発生している半導体素子を固定するように構成
されているリードフレームを有することを特徴とする半
導体装置に存する。また、請求項５に記載の発明の要旨
は、リードフレームのダイパット上に接着剤を塗布した
後にその接着剤の上からダイパッド上に半導体素子を載
せて接着する工程と、前記接着剤を加熱して硬化させる
工程とを有する半導体装置の製造方法において、常温に
おいて板状の形状記憶合金をダイパッド上に複数設ける
とともに、接着剤硬化の為の加熱により当該形状記憶合
金がＬ字型に戻ることで位置ズレを発生している半導体
素子を固定するように構成し、前記ダイパッド上に接着
剤を塗布する前に、そのダイパッド上に形状記憶合金を
固定しておく工程を含み、その形状記憶合金を、接着剤
の加熱工程時に接着剤の加熱温度よりも低い温度で所定
の高さに突出させて前記半導体素子を定位置に位置決め
することを特徴 とする半導体装置の製造方法に存する。
また、請求項６に記載の発明の要旨は、前記形状記憶合
金を、前記ダイパッド上における半導体素子の周囲を囲
む形態となる位置に複数配置しておくことを特徴とする
請求項５に記載の半導体装置の製造方法に存する。ま
た、請求項７に記載の発明の要旨は、前記形状記憶合金
は、常温において板状であり、常温以上でかつ前記接着
剤の加熱温度以下の特定の温度による形状記憶状態がＬ
形であり、そのＬ形の一辺となる部分を前記ダイパッド
に対して固定しておくことを特徴とする請求項５又は６
に記載の半導体装置の製造方法に存する。また、請求項
８に記載の発明の要旨は、前記特定の温度が８５℃付近
であることを特徴とする請求項７に記載の半導体装置の
製造方法に存する。また、請求項９に記載の発明の要旨
は、前記形状記憶合金をダイパッドに対して溶接により
固定することを特徴とする請求項５乃至８のいずれか一
項に記載の半導体装置の製造方法に存する。
【０００９】本発明によれば、ダイパッドと半導体素子
間の接着材を加熱することにより硬化させる時、ダイパ
ッド上の形状記憶合金が復元して半導体素子の位置ズレ
を無くす。
【００１０】
【発明の実施の形態】本発明の好適な実施の形態につい
て、まず、図１のリードフレーム平面図を用いて説明す
る。リードフレーム自体は一般的な構造なものを用い、
ダイパッド１上に形状記憶合金４を溶接する。その形状
記憶合金４の製造方法は図４にて示す。まず、図４
（ａ）に示すように、凹凸金型９間に形状記憶合金４を
入れてＬ字型に形成するが、その時にある温度にて加工
する。その後、図４（ｂ）に示すように、室温にて平打
ち用金型１０で形状記憶合金４を平坦にする。
【００１１】次に、製造方法例について図２を用いて説
明する。まず、図２（ａ）に示すように、固定治具５上
に本発明のリードフレームを置く。次に、図２（ｂ）に
示すように、形状記憶合金４が溶接されたダイパッド１
上に接着剤６を塗布する。そして、図２（ｃ）に示すよ
うに、その塗布された接着剤６上に半導体素子７を載せ
て接着する。その後に、接着剤６を硬化させるために加
熱する。
【００１２】柔らかい接着剤６上の半導体素子７は、搭
載時に装置の精度や振動を受け位置ズレを発生してい
る。そこで、接着剤硬化の為の加熱時に形状記憶合金４
が図２（ｄ）に示すように復元してＬ字型になり、位置
ズレを発生している半導体素子７を固定し位置ズレを無
くすようにして接着剤６を完全に硬化させる。
【００１３】
【実施例】本発明の実施の形態について図１のリードフ
レーム平面図を用いて説明する。リードフレーム自体は
一般的な構造のものを用い、ダイパッド１上形状記憶合
金４を溶接する。その形状記憶合金４の製造方法は図４
にて示す。まず、凹凸金型９間に形状記憶合金４を入れ
てＬ字型に形成するが、その形状記憶合金はＴｉ−Ｎｉ
−Ｃｕ材を用い温度は８５℃以上で加工する（ａ）。そ
の後、室温にて平打ち用金型１０で形状記憶合金４を平
坦にする（ｂ）。
【００１４】次に、製造方法例について図２を用いて説
明する。まず、図２（ａ）に示すように、固定治具５上
に本発明のリードフレームを置く。次に、図２（ｂ）に
示すように、形状記憶合金４が溶接されたダイパッド１
上に接着剤６を塗布する。この接着剤６は主にＡｇペー
ストを使用し塗布する厚みは３０μｍほどである。そし
て、図２（ｃ）に示すように、その塗布された接着剤６
上に半導体素子７を載せて接着する。
【００１５】その後に接着剤６を硬化させるために２１
０℃で４５ｓｅｃの時間加熱する。また、柔らかい接着
剤６上の半導体素子７は、搭載時に装置の精度や振動を
受け位置ズレを発生している。通常の位置ズレは±５０
〜±２５０μｍである。そこで接着剤硬化の為の加熱時
にＴｉ−Ｎｉ−Ｃｕ材の形状記憶合金４が８５℃で図２
（ｄ）に示すように、復元しＬ字型になり位置ズレを発
生している半導体素子７を固定し位置ズレを無くすよう
にして２１０℃で接着剤６を完全に硬化させる。
【００１６】本発明は、形状記憶合金４をダイパッド１
上に溶接を施している為、リードフレーム全体を形状記
憶合金にするより既存のリードフレームを使用できる
分、コストが安く済む。
【００１７】ここで、半導体素子７の位置ズレが大きい
場合の説明を図３をもって説明する。吊りリード３隣の
ワイヤ８をボンディングする時、半導体素子７の上のボ
ンディングパッドにボンディングしてループ形成の為に
半導体素子中心側に進む（図３内）その後キャピラリ
ィはインナーリード２の方向（図３内）へ進む動きを
するが、半導体素子７に対するワイヤ８入射角度（図３
内Ａ゜）が小さい為最初にの動作で隣接ワイヤ８に接
触してしまう。ワイヤ８の入射角度Ａ゜は２５゜より小
さければ発生しうる。しかし、本発明によりその半導体
素子７の位置ズレが無いので、キャピラリィのワイヤ８
接触は発生しない。
【００１８】
【発明の効果】第１の効果は、半導体装置をダイパッド
に接着後に加熱して硬化させるが、それ迄の工程内で形
状記憶合金が復元することがない。その理由は、接着剤
を硬化させる工程で初めて加熱され接着剤が完全に硬化
する前に形状記憶合金が復元するからである。
【００１９】第２の効果は、半導体素子をダイパッド上
へ接着する時に生じた位置ズレを無くして、ボンディン
グ時コーナー部のワイヤーの角度が変わり、隣接ワイヤ
と接触することが無い。その理由は、半導体素子を搭載
する装置自体の精度や接着剤硬化迄にリードフレーム全
体で受ける装置の振動により柔らかい接着剤上の半導体
素子は位置ズレするが、形状記憶合金にて固定する為そ
の位置ズレは無くなり半導体素子へのワイヤ入射角度は
緩やかになりキャピラリィが隣接ワイヤに接触すること
もないからである。
【図面の簡単な説明】
【第１図】本発明の実施の形態を示す半導体装置用リー
ドフレームの平面図である。
【第２図】本発明の実施の形態を示す工程断面図であ
り、（ａ）はダイパッド上に形状記憶合金を固定した状
態の断面図、（ｂ）は接着剤を塗布した状態の断面図、
（ｃ）は半導体素子を載せた状態の断面図、（Ｄ）は形
状記憶合金が復元した状態の断面図である。
【第３図】本発明の実施の形態の効果を説明する平面図
である。
【第４図】本発明の実施の形態を示す形状記憶合金製造
方法の断面図である。
【第５図】従来技術の半導体装置用リードフレームの平
面図である。
【第６図】 従来技術の工程断面図であり、（ａ）は加
熱前の断面図、（ｂ）は加熱時の断面図である。
【符号の説明】
１ ダイパッド ２ インナーリード ３ 吊りリード ４ 形状記憶合金 ５ 固定治具 ６ 接着剤 ７ 半導体素子 ８ ワイヤ ９ 凹凸金型 １０ 平打ち用金型 １１ リード押さえ治具 １２ 加熱時の固定治具

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 形状記憶合金を用いたリードフレームに
    おいて、 常温において板状の形状記憶合金をダイパッド上に複数
    設けるとともに、接着剤硬化の為の加熱により当該形状
    記憶合金がＬ字型に戻ることで位置ズレを発生している
    半導体素子を固定するように構成されていることを特徴
    とするリードフレーム。
  2. 【請求項２】 前記形状記憶合金がＬ字型に戻るための
    温度が、前記ダイパッド上に半導体素子を接着固定する
    接着剤の硬化温度より低く設定され、 前記接着剤硬化の為の加熱時に、形状記憶合金がＬ字型
    に戻るための温度で当該形状記憶合金が復元しＬ字型に
    なり、前記位置ズレを発生している半導体素子を固定し
    位置ズレを無くすようにして前記接着剤を当該接着剤の
    硬化温度で完全に硬化させるように構成されていること
    を特徴とする請求項１に記載のリードフレーム。
  3. 【請求項３】 前記接着剤が熱硬化型接着剤であること
    を特徴とする請求項２に記載のリードフレーム。
  4. 【請求項４】 形状記憶合金を用いたリードフレームを
    備えた半導体装置において、 常温において板状の形状記憶合金をダイパッド上に複数
    設けるとともに、接着剤硬化の為の加熱により当該形状
    記憶合金がＬ字型に戻ることで位置ズレを発生している
    半導体素子を固定するように構成されているリードフレ
    ームを有することを特徴とする半導体装置。
  5. 【請求項５】 リードフレームのダイパット上に接着剤
    を塗布した後にその接着剤の上からダイパッド上に半導
    体素子を載せて接着する工程と、前記接着剤を加熱して
    硬化させる工程とを有する半導体装置の製造方法におい
    て、 常温において板状の形状記憶合金をダイパッド上に複数
    設けるとともに、接着剤硬化の為の加熱により当該形状
    記憶合金がＬ字型に戻ることで位置ズレを発生している
    半導体素子を固定するように構成し、 前記ダイパッド上に接着剤を塗布する前に、そのダイパ
    ッド上に形状記憶合金を固定しておく工程を含み、その
    形状記憶合金を、接着剤の加熱工程時に接着剤 の加熱温
    度よりも低い温度で所定の高さに突出させて前記半導体
    素子を定位置に位置決めすることを特徴とする半導体装
    置の製造方法。
  6. 【請求項６】 前記形状記憶合金を、前記ダイパッド上
    における半導体素子の周囲を囲む形態となる位置に複数
    配置しておくことを特徴とする請求項５に記載の半導体
    装置の製造方法。
  7. 【請求項７】 前記形状記憶合金は、常温において板状
    であり、常温以上でかつ前記接着剤の加熱温度以下の特
    定の温度による形状記憶状態がＬ形であり、そのＬ形の
    一辺となる部分を前記ダイパッドに対して固定しておく
    ことを特徴とする請求項５又は６に記載の半導体装置の
    製造方法。
  8. 【請求項８】 前記特定の温度が８５℃付近であること
    を特徴とする請求項７に記載の半導体装置の製造方法。
  9. 【請求項９】 前記形状記憶合金をダイパッドに対して
    溶接により固定することを特徴とする請求項５乃至８の
    いずれか一項に記載の半導体装置の製造方法。
JP9311114A 1997-10-28 1997-10-28 リードフレーム、半導体装置及びその製造方法 Expired - Fee Related JP3001483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9311114A JP3001483B2 (ja) 1997-10-28 1997-10-28 リードフレーム、半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9311114A JP3001483B2 (ja) 1997-10-28 1997-10-28 リードフレーム、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11135705A JPH11135705A (ja) 1999-05-21
JP3001483B2 true JP3001483B2 (ja) 2000-01-24

Family

ID=18013319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9311114A Expired - Fee Related JP3001483B2 (ja) 1997-10-28 1997-10-28 リードフレーム、半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3001483B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5279196B2 (ja) * 2007-05-02 2013-09-04 盛岡セイコー工業株式会社 半導体素子固定方法
JP5267540B2 (ja) * 2010-11-08 2013-08-21 富士通セミコンダクター株式会社 半導体装置

Also Published As

Publication number Publication date
JPH11135705A (ja) 1999-05-21

Similar Documents

Publication Publication Date Title
US5888847A (en) Technique for mounting a semiconductor die
KR20020031044A (ko) 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의실장 방법
JP2586344B2 (ja) キャリアフィルム
JP3001483B2 (ja) リードフレーム、半導体装置及びその製造方法
JP3022910B2 (ja) 半導体装置の製造方法
JPH0294552A (ja) リードフレームおよび半導体装置の製造方法
JP3232954B2 (ja) 電子部品の製造方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JPH0974149A (ja) 小型パッケージ及びその製造方法
JP3235456B2 (ja) チップの実装方法
JP3255796B2 (ja) 半導体装置の実装方法
JP2628412B2 (ja) リードフレームおよびこれを用いた半導体装置
JP3059408B2 (ja) 半導体チップ部品の実装方法及び半導体チップ部品の実装体
JPH11289146A (ja) 複合配線材及びその製造方法
JP2582534B2 (ja) 半導体装置の製造方法
JPH03124055A (ja) リードフレームの製造方法およびこれを用いた半導体装置
JPH03284857A (ja) 半導体装置の製造方法
JPH05198615A (ja) 半導体装置の製造方法
JPH03284868A (ja) リードフレームおよびこれを用いた半導体装置
JPH03102859A (ja) 半導体装置の製造方法
JPH05299569A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置
JPH02222569A (ja) リードフレーム，半導体装置及びその製造方法
JP2005277415A (ja) リードチップ直接付着型半導体パッケージ、その製造方法及び装置
JP2002100696A (ja) 半導体装置及びその製造方法
JPH08181270A (ja) 樹脂封止型半導体装置用リードフレームとそれを用いた半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees