JP3059408B2 - 半導体チップ部品の実装方法及び半導体チップ部品の実装体 - Google Patents
半導体チップ部品の実装方法及び半導体チップ部品の実装体Info
- Publication number
- JP3059408B2 JP3059408B2 JP27560397A JP27560397A JP3059408B2 JP 3059408 B2 JP3059408 B2 JP 3059408B2 JP 27560397 A JP27560397 A JP 27560397A JP 27560397 A JP27560397 A JP 27560397A JP 3059408 B2 JP3059408 B2 JP 3059408B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip component
- mounting substrate
- mounting
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体チップ部品の
実装方法及び半導体チップ部品の実装体に関するもので
ある。
実装方法及び半導体チップ部品の実装体に関するもので
ある。
【０００２】
【従来の技術】ベアチップ等の半導体チップ部品２を実
装基板３上に実装する方法としては、図３に示すものが
知られている。この従来例において、半導体チップ部品
２の裏面には実装基板３への接合用バンプ５が形成さ
れ、実装基板３側には各該接合用バンプ５に対応するラ
ンド６が形成される。半導体チップ部品２の実装に際し
て実装基板３には例えば熱硬化性の接着剤４が塗布さ
れ、半導体チップ部品２を各接合用バンプ５がランド６
に一致するように位置合わせして実装基板３上に積層し
た後、接着剤４を硬化させる。
装基板３上に実装する方法としては、図３に示すものが
知られている。この従来例において、半導体チップ部品
２の裏面には実装基板３への接合用バンプ５が形成さ
れ、実装基板３側には各該接合用バンプ５に対応するラ
ンド６が形成される。半導体チップ部品２の実装に際し
て実装基板３には例えば熱硬化性の接着剤４が塗布さ
れ、半導体チップ部品２を各接合用バンプ５がランド６
に一致するように位置合わせして実装基板３上に積層し
た後、接着剤４を硬化させる。
【０００３】
【発明が解決しようとする課題】しかし上述した従来例
において、半導体チップ部品２を実装基板３上に積層し
た状態では接着剤４は硬化していないために、接着剤４
の硬化作業時等に位置ずれを起こし、接続不良の原因と
なりやすいという欠点がある。
において、半導体チップ部品２を実装基板３上に積層し
た状態では接着剤４は硬化していないために、接着剤４
の硬化作業時等に位置ずれを起こし、接続不良の原因と
なりやすいという欠点がある。
【０００４】本発明は、以上の欠点を解消すべくなされ
たもので、作業途中における接合用バンプとランドとの
位置ずれを防止することにより接続信頼性の高い半導体
チップ部品の実装方法と、実装体の提供を目的とする。
たもので、作業途中における接合用バンプとランドとの
位置ずれを防止することにより接続信頼性の高い半導体
チップ部品の実装方法と、実装体の提供を目的とする。
【０００５】
【課題を解決するための手段】本発明によれば上記目的
は、半導体チップ部品を実装基板の所定位置に仮止めで
きる程度の粘性を有すると共に該実装基板に形成された
ランド形成領域の内方領域に塗布されたタッキング材を
介して該半導体チップ部品を該実装基板上に仮固定した
後、該仮固定後の接着剤硬化工程において硬化すると共
に該タッキング材との干渉を避けられる位置で且つ該内
方領域に塗布された絶縁性接着剤にて該半導体チップ部
品と該実装基板とを固定する半導体チップ部品の実装方
法を提供することにより達成される。
は、半導体チップ部品を実装基板の所定位置に仮止めで
きる程度の粘性を有すると共に該実装基板に形成された
ランド形成領域の内方領域に塗布されたタッキング材を
介して該半導体チップ部品を該実装基板上に仮固定した
後、該仮固定後の接着剤硬化工程において硬化すると共
に該タッキング材との干渉を避けられる位置で且つ該内
方領域に塗布された絶縁性接着剤にて該半導体チップ部
品と該実装基板とを固定する半導体チップ部品の実装方
法を提供することにより達成される。
【０００６】本発明において半導体チップ部品２は柔軟
で粘着性を有するタッキング材１により実装基板３上の
所定位置に仮固定される。このため、後工程である接着
剤４の硬化工程までの間に位置ずれすることがなくな
り、位置ずれによる例えばバンプと実装基板３上のラン
ド６とのずれによる接続不良を完全に防止することがで
きる。ここでタッキング材１とは、粘着性を有する柔軟
体をいうもので、少なくとも半導体チップ部品２を実装
基板３上に積層する際の作業環境において半導体チップ
部品２、および実装基板３に粘着する程度の粘着性と、
半導体チップ部品２を所定位置に仮止めできる程度の粘
性を有していれば足り、接着剤４が硬化した後の性状は
特に問わない。
で粘着性を有するタッキング材１により実装基板３上の
所定位置に仮固定される。このため、後工程である接着
剤４の硬化工程までの間に位置ずれすることがなくな
り、位置ずれによる例えばバンプと実装基板３上のラン
ド６とのずれによる接続不良を完全に防止することがで
きる。ここでタッキング材１とは、粘着性を有する柔軟
体をいうもので、少なくとも半導体チップ部品２を実装
基板３上に積層する際の作業環境において半導体チップ
部品２、および実装基板３に粘着する程度の粘着性と、
半導体チップ部品２を所定位置に仮止めできる程度の粘
性を有していれば足り、接着剤４が硬化した後の性状は
特に問わない。
【０００７】また、上述した方法により製造された請求
項３以下に係る半導体チップ部品２の実装体は製造歩留
まりが良好であるために、コストの低減を達成できる。
項３以下に係る半導体チップ部品２の実装体は製造歩留
まりが良好であるために、コストの低減を達成できる。
【０００８】
【発明の実施の形態】図１に本発明の実施の形態を示
す。半導体チップ本体２０の裏面にはＡｌ等の導体薄膜
からなるバンプ接合用パッド２１が形成されており、該
バンプ接合用パッド２１には予め金製の接合用バンプ５
が接合される。図示の実施の形態は２０μｍ程度の直径
の金細線２２を使用した接合用バンプ５の形成方法を示
すもので、図１（ａ）に示すように、金細線２２の先端
を溶融させて球状部２３を形成した後、この球状部２３
をボンディングツールを使用して実装基板３側のランド
６に熱、および振動を与えながら圧接させて圧着させた
後、金細線２２をひきちぎり（図１（ｂ）参照）、次い
で、破断部を平板７に押し付けて先端部を平坦にすると
ともに、各接合用バンプ５の高さを一定にする（図１
（ｃ）参照）。
す。半導体チップ本体２０の裏面にはＡｌ等の導体薄膜
からなるバンプ接合用パッド２１が形成されており、該
バンプ接合用パッド２１には予め金製の接合用バンプ５
が接合される。図示の実施の形態は２０μｍ程度の直径
の金細線２２を使用した接合用バンプ５の形成方法を示
すもので、図１（ａ）に示すように、金細線２２の先端
を溶融させて球状部２３を形成した後、この球状部２３
をボンディングツールを使用して実装基板３側のランド
６に熱、および振動を与えながら圧接させて圧着させた
後、金細線２２をひきちぎり（図１（ｂ）参照）、次い
で、破断部を平板７に押し付けて先端部を平坦にすると
ともに、各接合用バンプ５の高さを一定にする（図１
（ｃ）参照）。
【０００９】なお、接合用バンプ５の形成方法は、上述
した方法に限られず、例えば予め用意された金製ボール
をバンプ接合用パッド２１に圧着させたり、あるいは特
公平７−５０７２６号公報に示されるように、ホトエッ
チング法やメッキ技術を使用することができる。
した方法に限られず、例えば予め用意された金製ボール
をバンプ接合用パッド２１に圧着させたり、あるいは特
公平７−５０７２６号公報に示されるように、ホトエッ
チング法やメッキ技術を使用することができる。
【００１０】以上のように形成される半導体チップ部品
２の接合用バンプ５には図１（ｄ）、（ｅ）に示すよう
に、導電性ペースト８が塗布される。導電性ペースト８
としては、半流動体のエポキシ樹脂に複数の細かい銀片
（フィラー）を混入したものが使用できる。
２の接合用バンプ５には図１（ｄ）、（ｅ）に示すよう
に、導電性ペースト８が塗布される。導電性ペースト８
としては、半流動体のエポキシ樹脂に複数の細かい銀片
（フィラー）を混入したものが使用できる。
【００１１】一方、実装基板３には図１（ｆ）、および
図２に示すように、タッキング材１と熱硬化性の接着剤
４が供給される。タッキング材１としては、粘着テープ
に使用される粘着材等が使用できる。タッキング材１は
実装基板３上のランド６を覆わない位置、すなわち、矩
形枠形状のランド形成領域９の内方に配置される。タッ
キング材１の個数、および配置は半導体チップ部品２の
面積、あるいはランド形成領域９の内方領域９０の面積
により適宜決定されるが、当該面積が小さな場合には、
図２（ａ）に示すように、上記内方領域９０の中心に１
個配置させればよい。また、接着剤４を介して半導体チ
ップ部品２を実装基板３上に積層させた状態において半
導体チップ部品２の位置ずれは、平行移動方向と回転方
向に生じる可能性があるために、上記内方領域９０が十
分な面積を有する場合には、例えば図２（ｂ）に示すよ
うに、対角方向の２点に配置して回転方向の移動モード
の発生も防止するのが望ましい。
図２に示すように、タッキング材１と熱硬化性の接着剤
４が供給される。タッキング材１としては、粘着テープ
に使用される粘着材等が使用できる。タッキング材１は
実装基板３上のランド６を覆わない位置、すなわち、矩
形枠形状のランド形成領域９の内方に配置される。タッ
キング材１の個数、および配置は半導体チップ部品２の
面積、あるいはランド形成領域９の内方領域９０の面積
により適宜決定されるが、当該面積が小さな場合には、
図２（ａ）に示すように、上記内方領域９０の中心に１
個配置させればよい。また、接着剤４を介して半導体チ
ップ部品２を実装基板３上に積層させた状態において半
導体チップ部品２の位置ずれは、平行移動方向と回転方
向に生じる可能性があるために、上記内方領域９０が十
分な面積を有する場合には、例えば図２（ｂ）に示すよ
うに、対角方向の２点に配置して回転方向の移動モード
の発生も防止するのが望ましい。
【００１２】接着剤４にはエポキシ系の絶縁性接着剤を
使用できるが、このほかに、紫外線硬化型の接着剤を使
用することもできる。また、絶縁性接着剤の代わりに、
荷重負荷方向にのみ導電性を示すいわゆる異方性接着剤
の使用も可能である。接着剤４は上記タッキング材１に
触れてタッキング材１の粘着性を消失させることのない
ように、タッキング材１との干渉を避ける位置に塗布さ
れ、絶縁性接着剤４を使用する場合には、さらに、実装
基板３上のランド６を覆うことがないように、上述した
内方領域９０に塗布される。
使用できるが、このほかに、紫外線硬化型の接着剤を使
用することもできる。また、絶縁性接着剤の代わりに、
荷重負荷方向にのみ導電性を示すいわゆる異方性接着剤
の使用も可能である。接着剤４は上記タッキング材１に
触れてタッキング材１の粘着性を消失させることのない
ように、タッキング材１との干渉を避ける位置に塗布さ
れ、絶縁性接着剤４を使用する場合には、さらに、実装
基板３上のランド６を覆うことがないように、上述した
内方領域９０に塗布される。
【００１３】実装基板３上に接着剤４とタッキング材１
を供給した後、実装基板３上に半導体チップ部品２を各
接合用バンプ５がランド６に対応するように位置合わせ
して積層する。この状態で半導体チップ部品２はタッキ
ング材１を介して実装基板３上に仮止めされているため
に、搬送時等における位置ずれが完全に防止され、この
後、例えば図１（ｇ）に示すように、加熱ヘッド４０を
利用して接着剤４を硬化させると、半導体チップ部品２
は実装基板３上の所定位置に固定され、半導体チップ部
品２の実装体が得られる。
を供給した後、実装基板３上に半導体チップ部品２を各
接合用バンプ５がランド６に対応するように位置合わせ
して積層する。この状態で半導体チップ部品２はタッキ
ング材１を介して実装基板３上に仮止めされているため
に、搬送時等における位置ずれが完全に防止され、この
後、例えば図１（ｇ）に示すように、加熱ヘッド４０を
利用して接着剤４を硬化させると、半導体チップ部品２
は実装基板３上の所定位置に固定され、半導体チップ部
品２の実装体が得られる。
【００１４】なお、以上の説明においては、タッキング
材１、および接着剤４を実装基板３側に供給する場合を
示したが、半導体チップ部品２側に供給することも可能
である。
材１、および接着剤４を実装基板３側に供給する場合を
示したが、半導体チップ部品２側に供給することも可能
である。
【００１５】
【発明の効果】以上の説明から明らかなように、本発明
によれば、半導体チップ部品の位置ずれを確実に防止で
きるので、接合信頼性を高めることができる。
によれば、半導体チップ部品の位置ずれを確実に防止で
きるので、接合信頼性を高めることができる。
【図１】本発明を示す図で、（ａ）は球状部を形成した
状態を示す図、（ｂ）は接合用バンプを接合させた状態
を示す図、（ｃ）は接合用バンプを平板に押し付けた状
態を示す図、（ｄ）は導電性ペーストの塗布作業を示す
図、（ｅ）は導電性ペーストを塗布した状態を示す図、
（ｆ）は実装基板への積層工程を示す図、（ｇ）は接着
剤の硬化工程を示す図である。
状態を示す図、（ｂ）は接合用バンプを接合させた状態
を示す図、（ｃ）は接合用バンプを平板に押し付けた状
態を示す図、（ｄ）は導電性ペーストの塗布作業を示す
図、（ｅ）は導電性ペーストを塗布した状態を示す図、
（ｆ）は実装基板への積層工程を示す図、（ｇ）は接着
剤の硬化工程を示す図である。
【図２】タッキング材の配置を示す図で、（ａ）はタッ
キング材を中央に１個配置した状態を示す平面図、
（ｂ）は２個対角位置に配置した状態を示す平面図であ
る。
キング材を中央に１個配置した状態を示す平面図、
（ｂ）は２個対角位置に配置した状態を示す平面図であ
る。
【図３】従来例を示す図である。
１ タッキング材 ２ 半導体チップ部品 ３ 実装基板 ４ 接着剤
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (3)
- 【請求項１】半導体チップ部品を実装基板の所定位置に
仮止めできる程度の粘性を有すると共に該実装基板に形
成された矩形枠形状のランド形成領域の内方領域に塗布
されたタッキング材を介して該半導体チップ部品を該実
装基板上に仮固定した後、該仮固定後の接着剤硬化工程
において硬化すると共に該タッキング材との干渉を避け
られる位置で且つ該内方領域に塗布された絶縁性接着剤
にて該半導体チップ部品と該実装基板とを固定する半導
体チップ部品の実装方法。 - 【請求項２】半導体チップ部品と実装基板間に介装され
る絶縁性接着剤により半導体チップ部品を該実装基板上
に実装した半導体チップの実装体であって、 前記半導体チップ部品と実装基板間には、該半導体チッ
プ部品を実装基板の所定位置に仮止めできる程度の粘性
を有すると共に、該実装基板に形成された矩形枠形状の
ランド形成領域の内方領域に塗布されたタッキング材
と、 該タッキング材による仮固定後の硬化工程において硬化
することによって該半導体チップ部品と該実装基板とを
接着すると共に、該タッキング材との干渉を避けられる
位置で且つ内方領域内に塗布された絶縁性接着剤と、 を備えた半導体チップの実装体。 - 【請求項３】前記タッキング材は、前記実装基板のラン
ド形成領域内における対角方向の２点に塗布されている
ことを特徴とする請求項２記載の半導体チップの実装
体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27560397A JP3059408B2 (ja) | 1997-10-08 | 1997-10-08 | 半導体チップ部品の実装方法及び半導体チップ部品の実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27560397A JP3059408B2 (ja) | 1997-10-08 | 1997-10-08 | 半導体チップ部品の実装方法及び半導体チップ部品の実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11111762A JPH11111762A (ja) | 1999-04-23 |
| JP3059408B2 true JP3059408B2 (ja) | 2000-07-04 |
Family
ID=17557750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27560397A Expired - Fee Related JP3059408B2 (ja) | 1997-10-08 | 1997-10-08 | 半導体チップ部品の実装方法及び半導体チップ部品の実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3059408B2 (ja) |
-
1997
- 1997-10-08 JP JP27560397A patent/JP3059408B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11111762A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6166434A (en) | Die clip assembly for semiconductor package | |
| JP4703556B2 (ja) | 電気基板にフリップ・チップを取り付ける方法、フリップ・チップ・アセンブリ及びアンダーフィル塗布ウエハを形成する方法 | |
| JP3962449B2 (ja) | 基板を結合する方法および構造 | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| JPH09148479A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3622435B2 (ja) | 半導体装置とその製造方法 | |
| KR20040103780A (ko) | 반도체장치 및 반도체장치의 제조방법 | |
| US6002171A (en) | Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package | |
| JP2586344B2 (ja) | キャリアフィルム | |
| JP2003264205A (ja) | 半導体装置の製造方法 | |
| JP3565092B2 (ja) | 半導体装置の製造方法 | |
| KR100379823B1 (ko) | 반도체집적회로장치의제조방법 | |
| JP3059408B2 (ja) | 半導体チップ部品の実装方法及び半導体チップ部品の実装体 | |
| JP4085572B2 (ja) | 半導体装置及びその製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP4195541B2 (ja) | 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート | |
| JP4441090B2 (ja) | プリント配線基板に半導体チップを装着する方法 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JP3525331B2 (ja) | 半導体チップの実装基板および半導体装置の実装方法 | |
| JPH0442922Y2 (ja) | ||
| JP3457547B2 (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア | |
| JPH1197569A (ja) | 半導体パッケージ | |
| JP4342577B2 (ja) | 半導体チップの実装構造 | |
| JP3001483B2 (ja) | リードフレーム、半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000411 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |