JPH0294552A - リードフレームおよび半導体装置の製造方法 - Google Patents

リードフレームおよび半導体装置の製造方法

Info

Publication number
JPH0294552A
JPH0294552A JP24641688A JP24641688A JPH0294552A JP H0294552 A JPH0294552 A JP H0294552A JP 24641688 A JP24641688 A JP 24641688A JP 24641688 A JP24641688 A JP 24641688A JP H0294552 A JPH0294552 A JP H0294552A
Authority
JP
Japan
Prior art keywords
leads
thermosetting resin
inner leads
lead
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24641688A
Other languages
English (en)
Inventor
Atsuo Nosumi
能隅 厚生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP24641688A priority Critical patent/JPH0294552A/ja
Publication of JPH0294552A publication Critical patent/JPH0294552A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はリードフレームの製造方法に係り、特にリード
本数の多い高密度集積回路用のリードフレームの製造方
法に関する。
(従来の技術) 例えば通常のICは、第4図に示すように、リードフレ
ーム1のダイパッド2に、半導体素子3を固着し、この
半導体素子3のポンディングパッドとリードフレームの
インナーリード4とを金線あるいはアルミ線のボンディ
ングワイヤ5によって結線し、更にこれらを樹脂6で封
止することにより製造されている。
ここで用いられるリードフレームは、第5図に1例を示
す如く、半導体素子を搭載するためのダイパッド2と、
先端が該ダイパッドをとり囲むように延在せしめられた
24本のインナーリード4と、該インナーリードとほぼ
直交する方向に延びこれ・らインナーリードを一体的に
支持するタイバー7と、該タイバーの外側に前記各イン
ナーリドに接続するように配役せしめられたアウターリ
ード8とダイパッド2を支持するサポートパー9とから
構成されている。
ところで、半導体装置の高密度化および高集積化に伴い
、リードビン数は増加するものの、パッケージは従来通
りかもしくは小型化の傾向にある。
同一面積内においてインナーリードの本数が増加すれば
、当然ながらインナーリードの幅および隣接するインナ
ーリードとの間隔は狭くなる。このため、強度の低下に
よるインナーリードの変形およびその変形によるインナ
ーリード間の短絡を生じることがある。
更に、半導体素子のポンディングパッドとインナーリー
ドとをボンディングワイヤによって接続するワイヤボン
ディングに際しては、リード幅が小さいことに起因して
ボンディングエリアが狭くなり、ボンディングミスが発
生し易くなる。また、リード数が多いなめ、リード先端
をダイパッドのすぐ近くまで伸ばすことができず、ボン
ディングワイヤを長くする必要がある。これはボンディ
ングワイヤの無駄であるのみならず、ワイヤボンディン
グが順調に行なわれた後においてもワイヤ同志またはワ
イヤとリードとの短絡事故を生じるおそれがある等、多
くの問題があった。
このような問題を解決するため、第6図に要部拡大図を
示す如く、ダイパッド2の周囲に伸長するインナーリー
ド4の先端部のボンディングエリアを除く領域を、ポリ
イミド等の絶縁性テープ10により連結固定するいわゆ
るテーピング法が提案されている。
しかしながら、リードフレームがスタンピングにより成
型されている場合、機械的加工時に受けた残留応力が大
きく既にリードが変形した状態で連結固定してしまうと
いうような問題があった。
そこで本出願人は、特願昭59−247390号(特開
昭61−125161号公報)において、インナーリー
ド先端を連結片で繋いだ状態でテーピングを行い、イン
ナーリード間の間隔を所定寸法に゛保持した状態で連結
片を取り除く方法を提案している。
しかしながら、実装工程等の後続1稈で、熱履歴により
テープが伸縮し、インナーリードが変形することがあっ
た。
そこで、本出願人は、従来の絶縁性テープによるテーピ
ングに代えて、熱硬化性樹脂によってインナーリード間
を接続する方法を提案しているが、この方法によっても
、数本のリードが微妙に跳ね上がった状態で固定されて
いれば、ワイヤボンディング時等に、インナーリード先
端がボンディングヘッドの押圧力により位置ずれを起こ
すことがあった。
(発明が解決しようとする課題) このように、半導体装置の高集積化に伴い、リード間隔
は小さくなる一方であり、インナーリード先端の位置す
れか、半導体装置の信頼性低下の原因となっていた。
本発明は、前記実情に孟みてなされたもので、インナー
リード先端の位置ずれを防止し、半導体装置の信頼性の
向上をはかることを目的とする。
〔発明の構成〕
(課題を解決するための手段) そこで本発明では、インナーリード先端を連結片で繋い
だ状態で熱硬化性樹脂により隣接リード間を連結固定し
、インナーリード間の間隔を所定寸法に保持した状態で
連結片を取り除くようにしている。
また、本発明では、インナーリード先端を連結片で繋い
だ状態で成型した後、所定のめっき処理を行い、熱硬化
性樹脂により隣接リード間を連結固定し、インナーリー
ド間の間隔を所定寸法に保持した状態で連結片を取り除
くようにしている。
(作用) 本発明の方法によれば、インナルリード先端を連結片で
繋いだ状態で熱硬化性樹脂によって隣接リード間を連結
固定し、インナーリード間の間隔を所定寸法に保持した
状態で連結片を取り除くようにしているため、インナー
リードのリード幅が狭く、十分な強度が得られないよう
なリードフレーム・においても、熱履歴によって変形を
生じることのない熱硬化性樹脂により補強され、互いの
位置関係を保持することができ、リード同志の短絡が防
止されるのみならず、ボンディングワイヤとの短絡も防
止される。
また、本発明の方法によれば、インナーリード先端を連
結片で繋いだ状態で成型した後、所定のめつき処理を行
い、熱硬化性樹脂により隣接リード間を連結固定し、イ
ンナーリード間の間隔を所定寸法に保持した状態で連結
片を取り除くようにしているため、めっき途中における
障害によってインナーリードが変形するおそれがなくな
り、また熱硬化性樹脂にめっき金属が付着し、短絡をお
こすようなこともない。
さらにまた、この方法において、連結片をインナーリー
ド先端のめっきエリアを含むように配設するようにすれ
ば、連結片の除去後の、連結片部のリード側面にはめっ
き金属が付着していないため、マイグレーションの発生
を抑制することも可能である。
このように、インナーリードの先端部を熱硬化性樹脂で
固定しているため熱歪を生じることもなく、強度が高め
られ、ボンディングに際してもインナーリードが変形を
生じることなく、ボンディングエリアが正しい位置間隔
で配列されているため、ボンディング精度が高められる
上、ボンディング時の衝撃による変形も防止され、半導
体装置の信頼性を高めることができる。
(実施例) 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
第1図(a)乃至第1図(C)は、本発明実施例のリー
ドフレームの製造工程を示す図である6まず、第1図(
a)に示すように、スタンピング法により、帯状材料を
加工し、グイバッド2と対峙するインナーリード4の先
端を、隣接するインナーリードと連結片11によって僅
かに接続するように成型する。
次いで、コイニング処理を行い、インナーリード先端部
の平坦幅を確保したのち、先端部にめっきを′行うめっ
き工程を経て、第1図fb)に示すように、インナーリ
ード先端部のボンディングエリアを避けるようにポリイ
ミド樹脂等の熱硬化性樹脂20を塗布し、加熱工程を経
て硬化させ、固定する。
こののち、第1図(C)に示すように、連結片を打ち抜
き、インナーリード先端を分離する。このインナーリー
ド先端部の拡大図を第2図に示す。
ここでDは切断線を示す。
このようにして形成されたリードフレームは、熱履歴に
よって変形を生じることのない熱硬化性樹脂により補強
され、さらに互いの位置関係を保持することができるた
め、リード同志の短絡が防止されるのみならず、ボンデ
ィングワイヤとの短絡も防止され、極めて信頼性の高い
ものとなる。
次に、本発明の他の実施例について説明する。
まず、前記実施例と同様にして、スタンピング法により
、帯状材料を加工し、ダイパッド2と対峙するインナー
リード4の先端を、隣接するインナーリードと連結片1
1によって僅かに接続するように成型し、さらに、コイ
ニング処理を行い、インナーリード先端部の平坦幅を確
保したのち、先端部にめっきを行うめつき工程を経て、
第3図(a)に示すように、インナーリード先端部のボ
ンディングエリアを避けるようにポリイミド樹脂等の熱
硬化性樹脂30aを塗布する。ここで、連結片はインナ
ーリード先端のめっきエリアMを含むように配設されて
いる。
こののち、第3図(b)に示すように、半導体チップ3
を接着剤の塗布されたダイパッド2上に載置し、120
〜180℃に加熱し、該接着剤を硬化させ、ダイボンド
を行うと共に、熱硬化性樹脂を硬化させ(硬化状態の熱
硬化性樹脂を30で示す)、インナーリード先端部を固
定する。
この後、第3図(C)に示すように、連結片11を除去
し、インナーリード先端部を分離する。
この後、通常の如く、ワイヤボンディング工程、樹脂封
止工程を経て、タイバー7を切除すると共にアウターリ
ード8を成型し、第4図に示したような半導体装置が完
成する。
この方法によれば、めっき途中における障害によってイ
ンナーリードが変形するおそれがなくなり、また熱硬化
性樹脂にめっき金属が付着し、短絡をおこすようなこと
もない。
また、インナーリード先端のめつきエリアは連結片を含
むように形成され、めっき工程後、連結片は除去される
ため、連結片除去部のリード側面はめっき金属の付着し
ない状態で、得ることができ、マイグレーションの発生
が抑制される。
この方法によれば、連結片によってインナーリード4が
互いの位置間隔を保持した状態で熱硬化性樹脂で固定さ
れ、熱履歴による歪みもなく正しい位置間隔を維持し、
ワイヤボンディングがなされるため、位置ずれ等も低減
されボンディングの信頼性が高められる。
また、連結片および熱硬化性樹脂による補強がなされる
ため、インナーリードは先端でのリード幅を連日くする
ことができる。これによりダイパッドに対してインナー
リードの先端を更に近接せしめ得、ボンディングワイヤ
の使用量が低減し、製造コストが節減される。更にまた
、ボンディングワイヤを短くすることができ、短絡が防
止されるのに加え、長いボンディングワイヤの下には絶
縁性テープがあるため、ワイヤがたるんでも短絡のおそ
れは極めて少ない。
加えて、各インナーリードの先端は、熱硬化性樹脂で固
定されると共に、末端はタイバーで固定されており、樹
脂封止工程における短絡事故も大幅に低減され、極めて
信頼性の高い半導体装置を高歩留りで形成することがで
きる。
更に、熱硬化性樹脂はインナーリードの裏面すなわちボ
ンディングエリアの裏面に形成してもよい。
〔発明の効果〕
以上説明してきたように、本発明の方法によれば、イン
ナーリード先端を連結片で繋いだ状態で熱硬化性樹脂に
よって隣接リード間を連結固定し、インナーリード間の
間隔を所定寸法に保持した状態で連結片を取り除くよう
にしているため、信頼性の高い半導体装置を得ることが
できる。
【図面の簡単な説明】
第1図(a)乃至第1図(C)は、本発明実施例のリー
ドフレームの製造工程を示す図、第2図は、同リードフ
レームの要部説明図、第3図(a)乃至第3図(C)は
、本発明の他の実施例の半導体装置の製造工程図、第4
図は従来の半導体装置を示す図、第5図は同半導体装置
のリードフレームを示す図、第6図は、リードフレーム
の改良例を示す図である。 1・・・リードフレーム、2・・・ダイパツド、3・・
・半導体素子、4・・・インナーリード、5・・・ボン
ディングワイヤ、6・・・樹脂、7・・・タイバー、8
・・・アウターリード、9・・・サポートパー 10・
・・絶縁性テープ、11・・・連結片、20・・・熱硬
化性樹脂、30a・・・熱硬化性樹脂(未硬化)、30
・・・熱硬化性樹脂。 図(C) 第 図(b) 第 図 第 図(C) 第 図

Claims (3)

    【特許請求の範囲】
  1. (1)半導体素子搭載部分近傍から放射状に延びる複数
    のインナーリードを有するリードフレームの製造方法に
    おいて、 インナーリード先端付近を一体的に繋ぐ連 結片を残した状態で成型する成型工程と、 前記インナーリード先端付近で隣接リード 間を熱硬化性樹脂により連結固定する固定工程と、隣接
    リード間を熱硬化性樹脂により連結固 定することにより、インナーリード間の間隔を所定寸法
    に保持した状態で連結片を取り除きインナーリード先端
    を解放する連結片除去工程とを含むことを特徴とするリ
    ードフレームの製造方法。
  2. (2)半導体素子搭載部分近傍から放射状に延びる複数
    のインナーリードを有するリードフレームの製造方法に
    おいて、 インナーリード先端付近を一体的に繋ぐ連 結片を残した状態で成型する成型工程と、 インナーリード先端近傍にめっきを行うめ っき処理工程と、 前記インナーリード先端付近で隣接リード 間を熱硬化性樹脂により連結固定する固定工程と、隣接
    リード間を熱硬化性樹脂により連結固 定することにより、インナーリード間の間隔を所定寸法
    に保持した状態で連結片を取り除きインナーリード先端
    を解放する連結片除去工程とを含むことを特徴とするリ
    ードフレームの製造方法。
  3. (3)ダイパッドのまわりから放射状に延びる複数のイ
    ンナーリードを有するリードフレーム上に半導体素子を
    実装してなる半導体装置の製造方法において、 インナーリード先端付近を一体的に繋ぐ連 結片を残した状態でリードフレームを成型する成型工程
    と、 インナーリード先端近傍にめっきを行うめ っき処理工程と、 隣接リード間を繋ぐように前記インナーリ ード先端付近に熱硬化性樹脂を供給する熱硬化性樹脂供
    給工程と、 ダイパッド上に接着剤を介して半導体素子 を載置する工程と、 前記熱硬化性樹脂および接着剤の硬化温度 以上に加熱し、ダイパッド上に接着剤を半導体素子を固
    着すると共に、隣接リード間を熱硬化性樹脂により連結
    固定する固着工程と、 インナーリード間の間隔を所定寸法に保持 した状態で連結片を取り除きインナーリード先端を解放
    する連結片除去工程と、 前記半導体素子とインナーリードとの間を ワイヤを介して電気的に接続するワイヤボンディング工
    程と、 前記半導体素子とインナーリード先端部を 覆うように樹脂封止する樹脂封止工程とを含むことを特
    徴とする半導体装置の製造方法。
JP24641688A 1988-09-30 1988-09-30 リードフレームおよび半導体装置の製造方法 Pending JPH0294552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24641688A JPH0294552A (ja) 1988-09-30 1988-09-30 リードフレームおよび半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24641688A JPH0294552A (ja) 1988-09-30 1988-09-30 リードフレームおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0294552A true JPH0294552A (ja) 1990-04-05

Family

ID=17148160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24641688A Pending JPH0294552A (ja) 1988-09-30 1988-09-30 リードフレームおよび半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0294552A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653404A (ja) * 1992-07-29 1994-02-25 Nec Corp リードフレーム
US5683944A (en) * 1995-09-01 1997-11-04 Motorola, Inc. Method of fabricating a thermally enhanced lead frame
KR100726039B1 (ko) * 2005-11-17 2007-06-08 엘에스전선 주식회사 복층 리드프레임 및 이를 위한 제조방법
WO2008075654A1 (ja) * 2006-12-18 2008-06-26 Shiima Electronics Inc. リードフレーム、その製造方法及びそのリードフレームを搭載した半導体装置
JP2009049072A (ja) * 2007-08-15 2009-03-05 Panasonic Corp リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125161A (ja) * 1984-11-22 1986-06-12 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
JPS63181358A (ja) * 1987-01-23 1988-07-26 Hitachi Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125161A (ja) * 1984-11-22 1986-06-12 Mitsui Haitetsuku:Kk リ−ドフレ−ムの製造方法
JPS63181358A (ja) * 1987-01-23 1988-07-26 Hitachi Ltd 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653404A (ja) * 1992-07-29 1994-02-25 Nec Corp リードフレーム
US5683944A (en) * 1995-09-01 1997-11-04 Motorola, Inc. Method of fabricating a thermally enhanced lead frame
KR100726039B1 (ko) * 2005-11-17 2007-06-08 엘에스전선 주식회사 복층 리드프레임 및 이를 위한 제조방법
WO2008075654A1 (ja) * 2006-12-18 2008-06-26 Shiima Electronics Inc. リードフレーム、その製造方法及びそのリードフレームを搭載した半導体装置
TWI408789B (zh) * 2006-12-18 2013-09-11 Shiima Electronics Inc A lead frame, a method of manufacturing the same, and a semiconductor device carrying the lead frame
JP5378800B2 (ja) * 2006-12-18 2013-12-25 シーマ電子株式会社 リードフレーム、その製造方法及びそのリードフレームを搭載した半導体装置
JP2009049072A (ja) * 2007-08-15 2009-03-05 Panasonic Corp リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4994411A (en) Process of producing semiconductor device
US6265762B1 (en) Lead frame and semiconductor device using the lead frame and method of manufacturing the same
JP2009010423A (ja) 半導体装置
US5309018A (en) Lead frame having deformable supports
JPH0294552A (ja) リードフレームおよび半導体装置の製造方法
US4865193A (en) Tape carrier for tape automated bonding process and a method of producing the same
JPH01161743A (ja) 半導体装置
JPH03124055A (ja) リードフレームの製造方法およびこれを用いた半導体装置
JPH02281750A (ja) リードフレームの製造方法
JP2528192B2 (ja) 半導体装置
JPH0338056A (ja) リードフレームの製造方法
JPH03284868A (ja) リードフレームおよびこれを用いた半導体装置
JP3001483B2 (ja) リードフレーム、半導体装置及びその製造方法
JPH03102859A (ja) 半導体装置の製造方法
JPH02156660A (ja) 半導体装置の製造方法
JPH0720925Y2 (ja) リードフレーム
JP2516712B2 (ja) 半導体装置の製造方法
JP3626831B2 (ja) リードフレーム
JPH06350009A (ja) 半導体装置の製造方法及びリードフレーム
KR100632256B1 (ko) 더미리드들을 포함하는 리드 온 칩형 리드 프레임
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP2667901B2 (ja) 半導体装置の製造方法
JPH0583178B2 (ja)
JP2564595B2 (ja) 半導体装置の製造方法