JP2516712B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2516712B2
JP2516712B2 JP3061920A JP6192091A JP2516712B2 JP 2516712 B2 JP2516712 B2 JP 2516712B2 JP 3061920 A JP3061920 A JP 3061920A JP 6192091 A JP6192091 A JP 6192091A JP 2516712 B2 JP2516712 B2 JP 2516712B2
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
semiconductor device
lead
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3061920A
Other languages
English (en)
Other versions
JPH04211142A (ja
Inventor
厚生 能隅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP3061920A priority Critical patent/JP2516712B2/ja
Publication of JPH04211142A publication Critical patent/JPH04211142A/ja
Application granted granted Critical
Publication of JP2516712B2 publication Critical patent/JP2516712B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】 [発明の目的]
【0002】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特にパッケージの薄型化に関する。
【0003】
【従来の技術】近年、ICカード等、半導体装置の超薄
型化が急速に進められている。
【0004】このような超薄型パッケージを用いる場合
のリ―ドフレ―ムと半導体素子(チップ)との接続方式
は、ワイヤを用いることなく半導体素子をインナーリー
ドに直接固着するワイヤレスボンディング方式が用いら
れる。
【0005】ワイヤレスボンディング方式にもいろいろ
な方式があるが、その代表的なものの1つに、インナ―
リ―ドの先端に伸長する肉薄のパタ―ンの先端に形成さ
れたバンプをチップのボンディングパッドに直接接続す
ることによりチップとインナ―リ―ドとを電気的に接続
するダイレクトボンディング方式がある。そして、チッ
プとインナーリードとを覆うように封止樹脂が形成され
ている上記ダイレクトボンディングは、ワイヤボンディ
ングのように1本づつボンディングするのではなく、チ
ップに全リ―ドの先端を1度にボンディングすることが
できるため、ボンディング時間の大幅な短縮をはかるこ
とができる上、ワイヤボンディング方式で必要であった
ワイヤル−プ分の高さが不要となり半導体装置の薄形化
をはかることができる。
【0006】しかしながら、この場合、ダイパッドがな
いため、半導体チップとリードフレームとの間の接続は
ボンディング領域でなされているのみである。そして、
封止樹脂を注入する際、半導体チップは支持できず、リ
ードフレームのアウターリード部分を支持しているのみ
である。このため、樹脂の重みと半導体チップの重みと
で、インナーリード先端がたわんだり、パッケージの裏
面の厚みが不均一になったりすることがあり、このたわ
み分を考慮して半導体チップ裏面側の樹脂の厚みを大き
くしておく必要があり、これが超薄型化を阻む問題とな
っていた。
【0007】これは、半導体素子配置部に配設された孔
に突出する舌片を備え、これらの舌片の先端が半導体素
子配置部の回りに沿って配列された複数のインナーリー
ドと、これら複数のインナーリードのそれぞれに対応し
て外方に突出する舌片からなるアウターリードとを配設
してなる樹脂フィルムからなり、該舌片を半導体素子チ
ップのボンディングパッドに直接接続するように構成さ
れたいわゆるTAB技術を用いたフィルムキャリアを用
いた場合にも、フィルムキャリア自体が薄いため、樹脂
の重みと半導体チップの重みとで、インナーリード先端
がたわんだり、パッケージの裏面の厚みが不均一になっ
たりすることがあり、同様の問題を抱えていた。
【0008】
【発明が解決しようとする課題】このように、従来のダ
イレクトボンディング方式のリードフレームを用いた半
導体装置では、樹脂封止工程において半導体チップを支
持する手段がないため、封止樹脂の重みと半導体チップ
の重みとで、インナーリード先端がたわんだり、パッケ
ージ裏面の厚みが不均一になったりすることがあり、こ
のたわみ分を考慮して半導体チップ裏面側の樹脂の厚み
を大きくしておかなければならないという問題があっ
た。
【0009】本発明は前記実情に鑑みてなされたもの
で、超薄型パッケージの半導体装置を提供することを目
的とする。
【0010】
【問題点を解決するための手段】そこで、本発明の半導
体装置の製造方法では、インナーリードの先端肉薄部に
ボンディングパッドが当接するように半導体素子を固着
したのち、半導体素子の少なくとも一か所を裏面から支
柱によって支持した状態で、封止樹脂を注入し、半導体
素子および前記インナーリードを樹脂封止し、この後支
柱を除去するようにしている。
【0011】本発明の第2の半導体装置の製造方法で
は、フィルムキャリアを用いた実装に際し、フィルムキ
ャリアのインナーリードの先端肉薄部にボンディングパ
ッドが当接するように半導体素子を固着したのち、半導
体素子の少なくとも一か所を裏面から支柱によって支持
した状態で、封止樹脂を注入し、半導体素子および前記
インナーリードを樹脂封止したのち、支柱を除去するよ
うにしている。
【0012】
【作用】上記構成によれば、半導体チップが裏面から支
柱によって支持された状態で樹脂封止を行うことができ
るため、樹脂の重みや半導体チップの重みで、インナー
リード先端がたわんだり、チップ裏面側の樹脂の厚みが
不均一となったりするのを防止することができ、たわみ
分を考慮して半導体チップ裏面側の樹脂の厚みを大きく
する必要もなくなり、硬化後支柱を除去することによ
り、超薄型の半導体装置を提供することが可能となる。
【0013】また、本発明の第2では、薄いフィルムキ
ャリアを用いた場合特に撓み易いのに対し、上記構成に
よれば半導体チップが裏面から支柱によって支持された
状態で樹脂封止を行うことができ、封止樹脂の硬化後支
柱を除去すればよいため、さらに超薄型の半導体装置を
提供することが可能となる。
【0014】
【実施例】以下、本発明の実施例について、図面を参照
しつつ、詳細に説明する。
【0015】図1は本発明実施例の方法で形成された半
導体装置を示す図である。
【0016】この半導体装置は、半導体チップ5の裏面
が露呈するように封止樹脂4に2つの貫通口Hが形成さ
れていることを特徴とするものである。
【0017】すなわち、半導体チップ5のボンディング
パッド上に向けて伸長し直接固着せしめられた先端肉薄
部を有する複数のインナーリード1と、これら各インナ
ーリードに延設して一体的に形成されたアウターリード
3とを有するリードフレームの半導体チップおよびイン
ナーリードを覆うように封止樹脂を被着せしめたもので
ある。
【0018】次にこの半導体装置の製造方法について説
明する。
【0019】まず、リードフレームを形成する方法につ
いて説明する。
【0020】第2図(a) 乃至第2図(f) は、本発明実施
例ののリードフレームの製造工程を示す図である。
【0021】まず、図2(a) および(b) に示すように、
スタンピング法により、厚さ0.15mmの銅合金からな
る帯状材料を加工することにより、半導体素子を搭載す
るための領域のまわりに先端がくるように配列された多
数のインナ−リ―ド1と、各インナ−リ―ドに接続する
ように配設せしめられたアウタ−リ―ド3とを含むリー
ドフレームを成形する。2はタイバーである。ここで
は、半導体素子搭載部相当領域Dは打ち抜いておく。ま
た、半導体素子搭載部相当領域D全体の打ち抜きに代え
てコイニングによる逃げ穴を一部に形成しておくように
しても良い。(図2(b) は図2(a) のA−A断面に相当
する)次いで、図3に示すように、コイニングを行い、
インナーリード先端部1Sを厚さ0.10mm程度となる
まで肉薄化する。
【0022】この後、熱処理を行い、スタンピングによ
る加工歪を除去し、安定化をはかる。 さらに図4に示
すように、コイニングを行い、インナーリード先端部1
Sを厚さ0.07mm程度となるまで肉薄化する。この
後、熱処理を行い、スタンピングによる加工歪を除去
し、安定化をはかる。
【0023】そして最後に、さらに図5(a) および(b)
に示すように再び少なくともインナーリード先端部1S
を金型内に設置し、スタンピングを行い、肉薄パターン
1Sをインナーリード先端に備えたリードフレームが完
成する。
【0024】このようにして形成されたリードフレーム
は、複数回のコイニングおよび焼鈍で残留歪を抑えなが
ら徐々に薄くしているため、アウターリード等のリード
フレーム本体部を肉厚とし強度を良好に維持することが
できる。また先端位置を高精度に維持しつつ、先端肉薄
部を大幅に薄くすることができ、信頼性の高いものとな
っている。
【0025】次いで図6に示すようにこのリードフレー
ムの先端肉薄部を、半導体チップのボンディングパッド
上に当接するように位置決めした後、肉薄部側からボン
ディングヘッド(図示せず)によって加圧しつつ加熱し
て、リードフレームの先端肉薄部と半導体チップ5の各
ボンディングパッドとをバンプによって直接接合せしめ
る。
【0026】そしてこの後、図7に示すように、金型に
設けられたライナーLによってチップ5の裏面を支持し
つつ、金型内に封止樹脂を充填し、モ−ルドを行った
後、タイバーおよび枠体を切除し、アウターリードを所
望の形状に折りまげる整形工程を経て、図1に示したよ
うな半導体装置が完成する。
【0027】このようにして形成された半導体装置は、
極めて超薄型で信頼性の高いものとなっている。
【0028】ここで樹脂封止に際しライナーLによって
支持されていた領域に穴Hが開いているが、裏面である
ためチップへの影響はない。
【0029】また、インナーリード先端肉薄部の位置ず
れがない上、インナーリード先端の肉薄部が極めて肉薄
に形成されているためボンディング性が高く、確実で強
固なダイレクトボンディングが可能となる。
【0030】さらに、リ―ドフレ―ムへのチップの実装
に際してチップのボンディングパッドとインナ―リ―ド
の先端肉薄部との固着工程における熱履歴によってもモ
−ルド工程における熱履歴によっても、インナーリード
先端部は残留歪みもなく正しい位置に固定されているた
め、接続不良を生じたりすることなく信頼性の高い半導
体装置を得ることが可能となる。
【0031】なお、前記実施例では、図1(b) に示すよ
うに、貫通口Hをそのままにしたが、樹脂封止後、ライ
ナーLを除去してできた貫通口H内に樹脂を充填し穴を
ふさぐようにしても良い。
【0032】また、シランカップリング材をチップの裏
面に塗布しておくようにすれば樹脂との密着性が向上す
ると共に、耐湿性も向上する。
【0033】また、半導体チップの肉薄部にバンプを形
成したが、肉薄部の先端に表面が半田等で被覆された突
起(バンプ)を形成してもよい。
【0034】さらにまた、図8に示すようにフィルムキ
ャリアを用いた実装にも適用可能である。
【0035】すなわちフィルムキャリアの半導体素子配
置部に配設された孔Hに突出する舌片12Sを備え、こ
れらの舌片の先端が前記半導体素子配置部の回りに沿っ
て配列された複数のインナーリード12と、これら複数
のインナーリードのそれぞれに対応して外方に突出する
舌片からなるアウターリード13とを配設してなる樹脂
フィルム20からなり、該舌片12Sを半導体素子チッ
プ15のボンディングパッドに直接固着したのち、この
半導体素子チップ15の少なくとも一か所を裏面から支
持した状態で、封止樹脂14を注入し、半導体素子チッ
プ15およびインナーリードを覆うようにしている。
【0036】このようなフィルムキャリアを用いた半導
体装置では、フィルムキャリア自体が薄いため、樹脂の
重みや半導体チップの重みで、たわんだり、チップ裏面
側の樹脂の厚みが不均一となったりすることが多く、こ
のたわみ分を考慮して半導体チップ裏面側の樹脂の厚み
を大きくする必要があったが、本発明によれば超薄型の
半導体装置を提供することが可能となる。
【0037】また、アウターリードを折り曲げることな
く、図9に示すようにストレートとなるようにしてもよ
い。この場合、穴hを有する回路基板10を用いるよう
にすれば実装時のトータルの厚さを薄くすることが可能
となる。
【0038】
【発明の効果】以上説明したように本発明によれば、ダ
イレクトボンディング方式のリードフレームを用いた半
導体装置の樹脂封止に際し、チップを裏面側から支持し
つつ封止樹脂を充填するようにしているため、超薄型で
信頼性の高い半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明実施例の半導体装置を示す図
【図2】本発明実施例の半導体装置の製造工程図
【図3】本発明実施例の半導体装置の製造工程図
【図4】本発明実施例の半導体装置の製造工程図
【図5】本発明実施例の半導体装置の製造工程図
【図6】本発明実施例の半導体装置の製造工程図
【図7】本発明実施例の半導体装置の製造工程図
【図8】本発明の他の実施例の半導体装置を示す図
【図9】本発明の他の実施例の半導体装置を示す図
【符号の説明】
1 インナ―リ―ド 1S 肉薄パタ―ン 2 タイバー 3 アウターリード 4 封止樹脂 5 半導体チップ 10 回路基板 11 インナ―リ―ド 11S 肉薄パタ―ン 12 タイバー 13 アウターリード 14 封止樹脂 15 半導体チップ 20 フィルム

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体素子配置部上に向けて伸長する先
    端肉薄部を有する複数のインナーリードと、各インナー
    リードに延設して一体的に形成されたアウターリードと
    を有するリードフレームを形成するリードフレーム形成
    工程と、 前記インナーリードの先端肉薄部にボンディングパッド
    が当接するように半導体素子を固着するボンディング工
    程と、 前記半導体素子の少なくとも一か所を支柱によって裏面
    から支持した状態で、封止樹脂を注入し、前記封止樹脂
    が硬化した後に前記支柱を除去することにより、前記半
    導体素子および前記インナーリードを覆う封止体を形成
    する樹脂封止工程とを含むことを特徴とする半導体装置
    の製造方法。
  2. 【請求項2】 半導体素子配置部に配設された孔に突出
    する舌片を備え、これらの舌片の先端が前記半導体素子
    配置部の周りに沿って配列された複数のインナーリード
    と、これら複数のインナーリードのそれぞれに対応して
    外方に突出する舌片からなるアウターリードとを配設し
    てなる樹脂フィルムからなり、該舌片を半導体素子チッ
    プのボンディングパッドに直接接続するように構成され
    たフィルムキャリアを形成するフィルムキャリア形成工
    程と、 前記インナーリードの先端肉薄部にボンディングパッド
    が当接するように半導体素子を直接固着するボンディン
    グ工程と、 前記半導体素子の少なくとも一か所を支柱によって裏面
    から支持した状態で、封止樹脂を注入し、前記封止樹脂
    が硬化した後に前記支柱を除去することにより、前記半
    導体素子および前記インナーリードを覆う封止体を形成
    する樹脂封止工程とを含むことを特徴とする半導体装置
    の製造方法。
JP3061920A 1990-09-18 1991-03-26 半導体装置の製造方法 Expired - Fee Related JP2516712B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3061920A JP2516712B2 (ja) 1990-09-18 1991-03-26 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP24806990 1990-09-18
JP2-248069 1990-09-18
JP3061920A JP2516712B2 (ja) 1990-09-18 1991-03-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04211142A JPH04211142A (ja) 1992-08-03
JP2516712B2 true JP2516712B2 (ja) 1996-07-24

Family

ID=26403012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3061920A Expired - Fee Related JP2516712B2 (ja) 1990-09-18 1991-03-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2516712B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4686134B2 (ja) * 2004-04-26 2011-05-18 パナソニック株式会社 光学デバイスおよびその製造方法
JP5185186B2 (ja) 2009-04-23 2013-04-17 株式会社東芝 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132142A (ja) * 1987-08-05 1989-05-24 Mitsubishi Electric Corp 半導体装置のパツケージ構造
JPH01225328A (ja) * 1988-03-04 1989-09-08 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPH04211142A (ja) 1992-08-03

Similar Documents

Publication Publication Date Title
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
JP2556294B2 (ja) 樹脂封止型半導体装置
KR19990005508A (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
JP2516712B2 (ja) 半導体装置の製造方法
JP4205260B2 (ja) 樹脂封止型半導体装置の製造方法及び半導体装置の中間体
JPH0797594B2 (ja) 半導体集積回路装置
US20010042912A1 (en) Dual-die integrated circuit package
JP3036339B2 (ja) 半導体装置
JPH05291459A (ja) 半導体装置及びその製造方法
JP3246769B2 (ja) 半導体装置及びその製造方法
JP2634249B2 (ja) 半導体集積回路モジュール
JP3218816B2 (ja) 半導体装置
JP3420673B2 (ja) 半導体装置及びその製造方法
JPH08162596A (ja) リードフレーム及び半導体装置
JPH03284868A (ja) リードフレームおよびこれを用いた半導体装置
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JPH03124055A (ja) リードフレームの製造方法およびこれを用いた半導体装置
JP2006049398A (ja) 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム
JPH02298044A (ja) リードフレームの製造方法
JPS59155160A (ja) 樹脂封止型電子装置
JPH09181223A (ja) 半導体装置
JPH01205454A (ja) リードフレーム
JPH06132329A (ja) リードフレーム
JPH0364058A (ja) 半導体装置の製造方法
JPH03102859A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees