JPH05299569A - リードフレームおよびそれを用いた樹脂封止型半導体装置 - Google Patents
リードフレームおよびそれを用いた樹脂封止型半導体装置Info
- Publication number
- JPH05299569A JPH05299569A JP10625192A JP10625192A JPH05299569A JP H05299569 A JPH05299569 A JP H05299569A JP 10625192 A JP10625192 A JP 10625192A JP 10625192 A JP10625192 A JP 10625192A JP H05299569 A JPH05299569 A JP H05299569A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead frame
- die pad
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】プリント基板へ実装してリフローした際に水蒸
気爆発によりクラックが生ずることのない半導体装置を
提供する。 【構成】リードフレームのダイパッド２の周囲に内部リ
ード１および吊りリードと干渉しない部位にダイパッド
２から延びた爪状のチップ押さえ片４を設け、このチッ
プ押さえ片４によりチップ３をダイパッド２に固定し、
樹脂封止を行う。
気爆発によりクラックが生ずることのない半導体装置を
提供する。 【構成】リードフレームのダイパッド２の周囲に内部リ
ード１および吊りリードと干渉しない部位にダイパッド
２から延びた爪状のチップ押さえ片４を設け、このチッ
プ押さえ片４によりチップ３をダイパッド２に固定し、
樹脂封止を行う。
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
に使用するリードフレームの改良に関するものである。
に使用するリードフレームの改良に関するものである。
【０００２】
【従来の技術】従来より、樹脂封止型半導体装置は、図
８に示すように半導体チップ３（以降、チップ３と略称
する。）をダイパッド２上に接着剤８により接合し、ボ
ンディングワイヤ（図示せず）によりワイヤボンディン
グを行い、トランスファモールドにより樹脂６を封止し
て完成されている。
８に示すように半導体チップ３（以降、チップ３と略称
する。）をダイパッド２上に接着剤８により接合し、ボ
ンディングワイヤ（図示せず）によりワイヤボンディン
グを行い、トランスファモールドにより樹脂６を封止し
て完成されている。
【０００３】
【発明が解決しようとする課題】しかしながら、この接
着剤８による接合で樹脂封止型半導体装置を完成させる
と、半導体装置をプリント基板へ実装してリフロー工程
のリフロー炉の中で約２４０℃の温度で加熱されると、
接着剤８に吸収されている水分が、図９に示すように蒸
発して水蒸気爆発８ａを起こし、図１０に示すように樹
脂６にクラック９が発生する。このクラック９の発生は
半導体装置を使用する電子機器などの信頼性上大きな課
題となっている。
着剤８による接合で樹脂封止型半導体装置を完成させる
と、半導体装置をプリント基板へ実装してリフロー工程
のリフロー炉の中で約２４０℃の温度で加熱されると、
接着剤８に吸収されている水分が、図９に示すように蒸
発して水蒸気爆発８ａを起こし、図１０に示すように樹
脂６にクラック９が発生する。このクラック９の発生は
半導体装置を使用する電子機器などの信頼性上大きな課
題となっている。
【０００４】
【課題を解決するための手段】本発明は、前述の課題を
解決するために成されたもので、チップ３とダイパッド
２との接合をダイパッド２の周囲の部分から延ばされた
爪状のチップ押さえ片４を折り曲げてチップ３をダイパ
ッド２上に固定する構造とした。
解決するために成されたもので、チップ３とダイパッド
２との接合をダイパッド２の周囲の部分から延ばされた
爪状のチップ押さえ片４を折り曲げてチップ３をダイパ
ッド２上に固定する構造とした。
【０００５】
【作用】したがって、チップ３の接合には接着剤８が使
用されていないので、本発明の半導体装置をプリント基
板に実装してリフロー炉内で加熱しても、水蒸気爆発８
ａは発生せず、クラック９の発生を極めて少なくするこ
とができる。
用されていないので、本発明の半導体装置をプリント基
板に実装してリフロー炉内で加熱しても、水蒸気爆発８
ａは発生せず、クラック９の発生を極めて少なくするこ
とができる。
【０００６】
【実施例】以下、本発明の実施例を図面にもとづいて説
明する。図１は本発明のリードフレームを使用した樹脂
封止型半導体装置の断面図、図２ないし図６は本発明の
リードフレームを使用した樹脂封止型半導体装置の組立
工程を説明する斜視図および断面図である。図１に示す
ように本発明のリードフレームを使用した樹脂封止型半
導体装置は、ダイパッド２から延ばされたチップ押さえ
片４により、チップ３のエッジの部分をダイパッド２側
に押さえつけた状態で固定している。このチップ押さえ
片４の先端部分にはポリイミド樹脂５がコーティングさ
れており、チップ３のエッジ部分にチップ押さえ片４が
接したときにチップ３のエッジ部分に傷が付きにくいよ
うにクッションの役目を果たしている。
明する。図１は本発明のリードフレームを使用した樹脂
封止型半導体装置の断面図、図２ないし図６は本発明の
リードフレームを使用した樹脂封止型半導体装置の組立
工程を説明する斜視図および断面図である。図１に示す
ように本発明のリードフレームを使用した樹脂封止型半
導体装置は、ダイパッド２から延ばされたチップ押さえ
片４により、チップ３のエッジの部分をダイパッド２側
に押さえつけた状態で固定している。このチップ押さえ
片４の先端部分にはポリイミド樹脂５がコーティングさ
れており、チップ３のエッジ部分にチップ押さえ片４が
接したときにチップ３のエッジ部分に傷が付きにくいよ
うにクッションの役目を果たしている。
【０００７】図２はリードフレームの斜視図で、ダイパ
ッド２の周囲に内部リード１と干渉しないように爪状の
チップ押さえ片４が設けられており、チップ押さえ片４
の先端の部分にポリイミド樹脂５がコーティングされて
いる。実施例として、ダイパッド２の長辺の両側にそれ
ぞれ３本のチップ押さえ辺４が設けられている。このチ
ップ押さえ片４の幅は０．６ｍｍとし、リードフレーム
全体の板厚は０．１５ｍｍのものを使用した。ポリイミ
ド樹脂５は０．５ｍｍ角、厚さ２０μｍのものを使用し
た。
ッド２の周囲に内部リード１と干渉しないように爪状の
チップ押さえ片４が設けられており、チップ押さえ片４
の先端の部分にポリイミド樹脂５がコーティングされて
いる。実施例として、ダイパッド２の長辺の両側にそれ
ぞれ３本のチップ押さえ辺４が設けられている。このチ
ップ押さえ片４の幅は０．６ｍｍとし、リードフレーム
全体の板厚は０．１５ｍｍのものを使用した。ポリイミ
ド樹脂５は０．５ｍｍ角、厚さ２０μｍのものを使用し
た。
【０００８】図３はチップ押さえ片４のダイパッド２の
エッジに近い部分で上方に折り曲げた工程を示す斜視図
であり、図４は図３のダイパッド２にチップ３を搭載し
た斜視図である。図５はチップ押さえ片４を折り曲げ
て、チップ３をダイパッド２に固定する方法を示す断面
図で、ダイパッド２の上方向からベンダ７を押しつける
ことによりチップ押さえ片４は内側に曲げられ、チップ
３がダイパッド２の短辺側の中央に来るように固定され
る。図６は図５の工程でチップ３が固定されたリードフ
レームの主要部を示す斜視図であり、チップ３がダイパ
ッド２に固定されている様子がよく分かる。
エッジに近い部分で上方に折り曲げた工程を示す斜視図
であり、図４は図３のダイパッド２にチップ３を搭載し
た斜視図である。図５はチップ押さえ片４を折り曲げ
て、チップ３をダイパッド２に固定する方法を示す断面
図で、ダイパッド２の上方向からベンダ７を押しつける
ことによりチップ押さえ片４は内側に曲げられ、チップ
３がダイパッド２の短辺側の中央に来るように固定され
る。図６は図５の工程でチップ３が固定されたリードフ
レームの主要部を示す斜視図であり、チップ３がダイパ
ッド２に固定されている様子がよく分かる。
【０００９】図７は図６と同様にチップ３が固定された
リードフレームの主要部を示す他の実施例の斜視図であ
るが、図７の場合、チップ押さえ片４が長辺側だけでな
く、短辺の中央部にもそれぞれ１本設けられており、チ
ップ３がダイパッド２の短辺側だけでなく、長辺側の中
央に来るように固定される。
リードフレームの主要部を示す他の実施例の斜視図であ
るが、図７の場合、チップ押さえ片４が長辺側だけでな
く、短辺の中央部にもそれぞれ１本設けられており、チ
ップ３がダイパッド２の短辺側だけでなく、長辺側の中
央に来るように固定される。
【００１０】以上説明してきたように、本発明のリード
フレームにはチップ押さえ片４が設けられており、この
チップ押さえ片４によりチップ３をダイパッド２に固定
することができ、接着剤などの固定材料を必要としない
ので、樹脂封止後の半導体装置に固定材料の影響による
支障の発生を考慮する必要が無くなる。
フレームにはチップ押さえ片４が設けられており、この
チップ押さえ片４によりチップ３をダイパッド２に固定
することができ、接着剤などの固定材料を必要としない
ので、樹脂封止後の半導体装置に固定材料の影響による
支障の発生を考慮する必要が無くなる。
【００１１】本発明のリードフレームについて、チップ
押さえ片４の先端の部分にポリイミド樹脂５がコーティ
ングされている例で説明してきたが、ポリイミド樹脂５
がコーティングされていないチップ押さえ片４を使用し
てもチップ４をダイパッド２に固定することは可能であ
る。その際はベンダ７でチップ押さえ片４を曲げてチッ
プ３に押しつける力の調整が必要となる。
押さえ片４の先端の部分にポリイミド樹脂５がコーティ
ングされている例で説明してきたが、ポリイミド樹脂５
がコーティングされていないチップ押さえ片４を使用し
てもチップ４をダイパッド２に固定することは可能であ
る。その際はベンダ７でチップ押さえ片４を曲げてチッ
プ３に押しつける力の調整が必要となる。
【００１２】
【発明の効果】以上説明してきた本発明のリードフレー
ムを使用した樹脂封止型半導体装置によれば、チップと
ダイパッドの間に接着剤が無いため、水蒸気爆発による
クラックが極めて起こりにくくなるので、信頼性の高い
樹脂封止型半導体装置を得ることができる。
ムを使用した樹脂封止型半導体装置によれば、チップと
ダイパッドの間に接着剤が無いため、水蒸気爆発による
クラックが極めて起こりにくくなるので、信頼性の高い
樹脂封止型半導体装置を得ることができる。
【図１】本発明のリードフレームを使用した樹脂封止型
半導体装置の断面図である。
半導体装置の断面図である。
【図２】本発明の樹脂封止型半導体装置に用いたリード
フレームの斜視図である。
フレームの斜視図である。
【図３】本発明の樹脂封止型半導体装置に用いたリード
フレームを折り曲げ加工した斜視図である。
フレームを折り曲げ加工した斜視図である。
【図４】本発明の樹脂封止型半導体装置に用いたリード
フレームにチップを搭載した斜視図である。
フレームにチップを搭載した斜視図である。
【図５】本発明の樹脂封止型半導体装置に用いたリード
フレームにチップを固定させる工程を示した断面図であ
る。
フレームにチップを固定させる工程を示した断面図であ
る。
【図６】本発明の樹脂封止型半導体装置に用いたリード
フレームにチップを搭載後、チップとダイパッドを固定
した斜視図である。
フレームにチップを搭載後、チップとダイパッドを固定
した斜視図である。
【図７】本発明の樹脂封止型半導体装置に用いた他の実
施例のリードフレームにチップを搭載後、チップとダイ
パッドを固定した斜視図である。
施例のリードフレームにチップを搭載後、チップとダイ
パッドを固定した斜視図である。
【図８】従来の樹脂封止型半導体装置の断面図である。
【図９】従来の樹脂封止型半導体装置で水蒸気爆発状態
を示した断面図である。
を示した断面図である。
【図１０】従来の樹脂封止型半導体装置で水蒸気爆発に
より発生したクラックを示した断面図である。
より発生したクラックを示した断面図である。
１ 内部リード ２ ダイパッド ３ チップ ４ チップ押さえ片 ５ ポリイミド樹脂 ６ 樹脂 ７ ベンダ ８ 接着剤 ８ａ 水蒸気爆発 ９ クラック
Claims (3)
- 【請求項１】 リードフレームのダイパッドの周囲の部
分であって、 前記リードフレームの内部リードおよび吊りリードと干
渉しない部位に、 前記ダイパッドから延びた爪状のチップ押さえ片を設け
たことを特徴とするリードフレーム。 - 【請求項２】 前記チップ押さえる片の先端部分にポリ
イミド樹脂をコーティングしたことを特徴とする請求項
１記載のリードフレーム。 - 【請求項３】 請求項１または請求項２記載のリードフ
レームのダイパッドに半導体チップを搭載し、 前記チップ押さえ片を前記ダイパッドの端部で半導体チ
ップ搭載方向に折り曲げ、 前記チップ押さえ片により前記半導体チップを前記ダイ
パッドに固定し、 ワイヤボンディングおよび樹脂封止を行ったことを特徴
とする樹脂封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10625192A JPH05299569A (ja) | 1992-04-24 | 1992-04-24 | リードフレームおよびそれを用いた樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10625192A JPH05299569A (ja) | 1992-04-24 | 1992-04-24 | リードフレームおよびそれを用いた樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299569A true JPH05299569A (ja) | 1993-11-12 |
Family
ID=14428886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10625192A Pending JPH05299569A (ja) | 1992-04-24 | 1992-04-24 | リードフレームおよびそれを用いた樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299569A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5876642A (en) * | 1995-03-15 | 1999-03-02 | Corning Incorporated | Process for making a mold for the manufacture of microlenses |
| JP2008034601A (ja) * | 2006-07-28 | 2008-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
-
1992
- 1992-04-24 JP JP10625192A patent/JPH05299569A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5876642A (en) * | 1995-03-15 | 1999-03-02 | Corning Incorporated | Process for making a mold for the manufacture of microlenses |
| JP2008034601A (ja) * | 2006-07-28 | 2008-02-14 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930020649A (ko) | 리이드프레임 및 그것을 사용한 반도체집적회로장치와 그 제조방법 | |
| JP2501953B2 (ja) | 半導体装置 | |
| JPH05299569A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置 | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| JP3295987B2 (ja) | 半導体装置の製造方法 | |
| JPS6313337A (ja) | 半導体素子の実装方法 | |
| JPH1197569A (ja) | 半導体パッケージ | |
| JPH10107091A (ja) | 電子部品の実装構造およびその製造方法 | |
| JPH0236556A (ja) | ピングリッドアレイおよび半導体素子塔載方法 | |
| JPH0529484A (ja) | Ｉｃチツプの実装構造 | |
| JP3232954B2 (ja) | 電子部品の製造方法 | |
| JP3745106B2 (ja) | 半導体装置およびその製造方法 | |
| JPH08181165A (ja) | 半導体集積回路 | |
| JPH09326463A (ja) | 樹脂封止型半導体装置 | |
| JP3060100U (ja) | 懸吊式チップパッケージ | |
| JP2718299B2 (ja) | 大規模集積回路 | |
| JP2840232B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10107198A (ja) | Ｉｃ封止パッケージ | |
| JP2602278B2 (ja) | 樹脂封止型半導体装置 | |
| JPH10214934A (ja) | 半導体装置及びその製造方法 | |
| JP2677967B2 (ja) | 半導体装置の製造方法 | |
| JPH06120403A (ja) | 電子回路素子搭載用リードフレーム | |
| JP4225312B2 (ja) | 半導体装置 | |
| KR19980079223A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP3664566B2 (ja) | 半導体装置およびその製造方法 |