JPH11135705A - リードフレーム、半導体装置及びその製造方法 - Google Patents

リードフレーム、半導体装置及びその製造方法

Info

Publication number
JPH11135705A
JPH11135705A JP9311114A JP31111497A JPH11135705A JP H11135705 A JPH11135705 A JP H11135705A JP 9311114 A JP9311114 A JP 9311114A JP 31111497 A JP31111497 A JP 31111497A JP H11135705 A JPH11135705 A JP H11135705A
Authority
JP
Japan
Prior art keywords
shape memory
adhesive
die pad
memory alloy
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9311114A
Other languages
English (en)
Other versions
JP3001483B2 (ja
Inventor
Tadayuki Shintani
忠之 新谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP9311114A priority Critical patent/JP3001483B2/ja
Publication of JPH11135705A publication Critical patent/JPH11135705A/ja
Application granted granted Critical
Publication of JP3001483B2 publication Critical patent/JP3001483B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ダイパッド上に接着する半導体素子の位置ズ
レにより、コーナー部分のワイヤ角度が変わり隣接ワイ
ヤに接触することを防止する。 【解決手段】 ダイパッド１上に形状記憶合金４を設け
て、その上に半導体素子７を接着するが、接着材６を硬
化させる時に形状記憶合金４を復元させ半導体素子７を
固定して位置ズレを無くすことで、ワイヤ角度は緩やか
になり隣接ワイヤへの接触を防止することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレームに
形状記憶合金を用いた半導体装置およびその製造方法の
技術に関する。
【０００２】
【従来の技術】図５、図６を用いて従来技術の説明を行
う。図５は、従来技術の半導体装置用リードフレームの
平面図であり、図６は、従来技術の工程断面図を示す。
【０００３】まず、図６（ａ）に示すように、半導体素
子７をダイパッド１に接着固定して、半導体素子７とイ
ンナーリード２の先端部をワイヤ８にて結線するが、そ
の際、固定治具５でリードフレーム全体を固定してリー
ド押さえ治具１１にてインナーリード２を固定する。そ
のボンディング迄は室温で行われ、次工程にて加熱を行
う。
【０００４】次に、１２は加熱時の固定治具であり、加
熱することにより、吊りリード３の形状記憶合金が復元
してダイパッド１が図６（ｂ）に示すように下方へ下が
り固定治具１２に固定され半導体素子７の角とワイヤ８
のショートを防止する構造となっている。ちなみに、図
５のリードフレームにおいて形状記憶合金は、吊りリー
ド３又はリードフレーム全体に使用されている。
【０００５】
【発明が解決しようとする課題】第１の問題点は、従来
の技術においてボンディング工程後に加熱となっている
が、それ迄の工程内で形状記憶合金が復元することであ
る。その理由は、ボンディング工程前に半導体素子７と
ダイパッド１間の接着剤を硬化させる工程を経る為、そ
こで復元するからである。
【０００６】第２の問題点は、半導体素子７をダイパッ
ド１上へ接着する時にズレが生じてしまい、ボンディン
グ時にコーナー部分のワイヤ８の角度が変わり、隣接ワ
イヤと接触することである。その理由は、半導体素子７
を搭載する装置自体の精度や接着剤硬化迄にリードフレ
ーム全体で受ける装置の振動により柔らかい接着剤上の
半導体素子７は位置ズレして、半導体素子７へのワイヤ
８の入射角度は急になりキャピラリィが隣接ワイヤ８に
接触するからである。
【０００７】よって、本発明では、ダイパッド上に接着
された半導体素子の位置ズレを無くして、ボンディング
時のワイヤ接触を防止することができる技術を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】そこで、本発明では、リ
ードフレームのダイパッド上に、特定の温度により所定
の高さに突出する形となる形状記憶合金を設けた構造と
した。この形状記憶合金は、ダイパッド上に固定する半
導体素子の位置決め片としての機能をもつ。その場合、
この形状記憶合金は、半導体素子の周囲を囲む形態とな
る位置に複数配置するのが好適である。形状記憶合金と
しては、特定の温度以外において板状であり、特定の温
度による形状記憶状態がＬ形であり、そのＬ形の一辺と
なる部分がダイパッドに対して固定されている構成とす
ることもできる。その際の特定の温度としては、ダイパ
ッド上に半導体素子を接着固定する接着剤の硬化温度よ
り低い温度とするのが好適である。接着剤としては、熱
硬化型接着剤が好適に用いられる。また、本発明では、
リードフレームのダイパット上に、半導体素子を接着剤
を用いて固定する半導体装置において、リードフレーム
上に、特定の温度により所定の高さに突出して半導体素
子をその定位置に位置決めする機能を持つ形状記憶合金
を設けた構成とした。ここで、形状記憶合金は、半導体
素子の周囲を囲む形態となる位置に複数配置するのが好
適である。また、形状記憶合金は、特定の温度以外の温
度において板状であり、特定の温度による形状記憶状態
がＬ形であり、そのＬ形の一辺となる部分がダイパッド
に対して固定されている構成とすることもできる。特定
の温度が、接着剤の硬化温度より低い温度とするのが好
適である。接着剤としては、熱硬化型接着剤が好適に用
いられる。また、本発明では、リードフレームのダイパ
ット上に接着剤を塗布した後にその接着剤の上からダイ
パッド上に半導体素子を載せて接着する工程と、接着剤
を加熱して硬化させる工程とを有する半導体装置の製造
方法において、ダイパッド上に接着剤を塗布する前に、
そのダイパッド上に形状記憶合金を固定しておく工程を
含み、その形状記憶合金を、接着剤の加熱工程時に接着
剤の加熱温度よりも低い温度で所定の高さに突出させて
半導体素子を定位置に位置決めする方法とした。その場
合、形状記憶合金は、ダイパッド上における半導体素子
の周囲を囲む形態となる位置に複数配置しておくことも
できる。また、形状記憶合金は、常温において板状であ
り、常温以上でかつ接着剤の加熱温度以下の特定の温度
による形状記憶状態がＬ形であり、そのＬ形の一辺とな
る部分を前記ダイパッドに対して固定しておく方法とす
ることもできる。特定の温度としては、形状記憶合金の
種類や特性にもよるが、８５℃付近とすることもでき
る。形状記憶合金の固定はをダイパッドに対して溶接に
より固定するの好適である。
【０００９】本発明によれば、ダイパッドと半導体素子
間の接着材を加熱することにより硬化させる時、ダイパ
ッド上の形状記憶合金が復元して半導体素子の位置ズレ
を無くす。
【００１０】
【発明の実施の形態】本発明の好適な実施の形態につい
て、まず、図１のリードフレーム平面図を用いて説明す
る。リードフレーム自体は一般的な構造なものを用い、
ダイパッド１上に形状記憶合金４を溶接する。その形状
記憶合金４の製造方法は図４にて示す。まず、図４
（ａ）に示すように、凹凸金型９間に形状記憶合金４を
入れてＬ字型に形成するが、その時にある温度にて加工
する。その後、図４（ｂ）に示すように、室温にて平打
ち用金型１０で形状記憶合金４を平坦にする。
【００１１】次に、製造方法例について図２を用いて説
明する。まず、図２（ａ）に示すように、固定治具５上
に本発明のリードフレームを置く。次に、図２（ｂ）に
示すように、形状記憶合金４が溶接されたダイパッド１
上に接着剤６を塗布する。そして、図２（ｃ）に示すよ
うに、その塗布された接着剤６上に半導体素子７を載せ
て接着する。その後に、接着剤６を硬化させるために加
熱する。
【００１２】柔らかい接着剤６上の半導体素子７は、搭
載時に装置の精度や振動を受け位置ズレを発生してい
る。そこで、接着剤硬化の為の加熱時に形状記憶合金４
が図２（ｄ）に示すように復元してＬ字型になり、位置
ズレを発生している半導体素子７を固定し位置ズレを無
くすようにして接着剤６を完全に硬化させる。
【００１３】
【実施例】本発明の実施の形態について図１のリードフ
レーム平面図を用いて説明する。リードフレーム自体は
一般的な構造のものを用い、ダイパッド１上形状記憶合
金４を溶接する。その形状記憶合金４の製造方法は図４
にて示す。まず、凹凸金型９間に形状記憶合金４を入れ
てＬ字型に形成するが、その形状記憶合金はＴｉ−Ｎｉ
−Ｃｕ材を用い温度は８５℃以上で加工する（ａ）。そ
の後、室温にて平打ち用金型１０で形状記憶合金４を平
坦にする（ｂ）。
【００１４】次に、製造方法例について図２を用いて説
明する。まず、図２（ａ）に示すように、固定治具５上
に本発明のリードフレームを置く。次に、図２（ｂ）に
示すように、形状記憶合金４が溶接されたダイパッド１
上に接着剤６を塗布する。この接着剤６は主にＡｇペー
ストを使用し塗布する厚みは３０μｍほどである。そし
て、図２（ｃ）に示すように、その塗布された接着剤６
上に半導体素子７を載せて接着する。
【００１５】その後に接着剤６を硬化させるために２１
０℃で４５ｓｅｃの時間加熱する。また、柔らかい接着
剤６上の半導体素子７は、搭載時に装置の精度や振動を
受け位置ズレを発生している。通常の位置ズレは±５０
〜±２５０μｍである。そこで接着剤硬化の為の加熱時
にＴｉ−Ｎｉ−Ｃｕ材の形状記憶合金４が８５℃で図２
（ｄ）に示すように、復元しＬ字型になり位置ズレを発
生している半導体素子７を固定し位置ズレを無くすよう
にして２１０℃で接着剤６を完全に硬化させる。
【００１６】本発明は、形状記憶合金４をダイパッド１
上に溶接を施している為、リードフレーム全体を形状記
憶合金にするより既存のリードフレームを使用できる
分、コストが安く済む。
【００１７】ここで、半導体素子７の位置ズレが大きい
場合の説明を図３をもって説明する。吊りリード３隣の
ワイヤ８をボンディングする時、半導体素子７の上のボ
ンディングパッドにボンディングしてループ形成の為に
半導体素子中心側に進む（図３内）その後キャピラリ
ィはインナーリード２の方向（図３内）へ進む動きを
するが、半導体素子７に対するワイヤ８入射角度（図３
内Ａ゜）が小さい為最初にの動作で隣接ワイヤ８に接
触してしまう。ワイヤ８の入射角度Ａ゜は２５゜より小
さければ発生しうる。しかし、本発明によりその半導体
素子７の位置ズレが無いので、キャピラリィのワイヤ８
接触は発生しない。
【００１８】
【発明の効果】第１の効果は、半導体装置をダイパッド
に接着後に加熱して硬化させるが、それ迄の工程内で形
状記憶合金が復元することがない。その理由は、接着剤
を硬化させる工程で初めて加熱され接着剤が完全に硬化
する前に形状記憶合金が復元するからである。
【００１９】第２の効果は、半導体素子をダイパッド上
へ接着する時に生じた位置ズレを無くして、ボンディン
グ時コーナー部のワイヤーの角度が変わり、隣接ワイヤ
と接触することが無い。その理由は、半導体素子を搭載
する装置自体の精度や接着剤硬化迄にリードフレーム全
体で受ける装置の振動により柔らかい接着剤上の半導体
素子は位置ズレするが、形状記憶合金にて固定する為そ
の位置ズレは無くなり半導体素子へのワイヤ入射角度は
緩やかになりキャピラリィが隣接ワイヤに接触すること
もないからである。
【図面の簡単な説明】
【第１図】本発明の実施の形態を示す半導体装置用リー
ドフレームの平面図である。
【第２図】本発明の実施の形態を示す工程断面図であ
り、（ａ）はダイパッド上に形状記憶合金を固定した状
態の断面図、（ｂ）は接着剤を塗布した状態の断面図、
（ｃ）は半導体素子を載せた状態の断面図、（Ｄ）は形
状記憶合金が復元した状態の断面図である。
【第３図】本発明の実施の形態の効果を説明する平面図
である。
【第４図】本発明の実施の形態を示す形状記憶合金製造
方法の断面図である。
【第５図】従来技術の半導体装置用リードフレームの平
面図である。
【第６図】 従来技術の工程断面図であり、（ａ）は加
熱前の断面図、（ｂ）は加熱時の断面図である。
【符号の説明】
１ ダイパッド ２ インナーリード ３ 吊りリード ４ 形状記憶合金 ５ 固定治具 ６ 接着剤 ７ 半導体素子 ８ ワイヤ ９ 凹凸金型 １０ 平打ち用金型 １１ リード押さえ治具 １２ 加熱時の固定治具

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 特定の温度により所定の高さに突出する
    形となる形状記憶合金を、ダイパッド上に設けた構造を
    有するリードフレーム。
  2. 【請求項２】 前記形状記憶合金は、ダイパッド上に固
    定する半導体素子の位置決め片としての機能をもつ、請
    求項１のリードフレーム。
  3. 【請求項３】 前記形状記憶合金は、前記半導体素子の
    周囲を囲む形態となる位置に複数配置してある、請求項
    １又は２記載のリードフレーム。
  4. 【請求項４】 前記形状記憶合金は、特定の温度以外に
    おいて板状であり、特定の温度による形状記憶状態がＬ
    形であり、そのＬ形の一辺となる部分が前記ダイパッド
    に対して固定されている、請求項１〜３の何れかに記載
    のリードフレーム。
  5. 【請求項５】 前記特定の温度が、前記ダイパッド上に
    半導体素子を接着固定する接着剤の硬化温度より低い、
    請求項１〜４の何れかに記載のリードフレーム。
  6. 【請求項６】 前記接着剤が熱硬化型接着剤である、請
    求項５記載のリードフレーム。
  7. 【請求項７】 リードフレームのダイパット上に、半導
    体素子を接着剤を用いて固定する半導体装置であって、
    前記リードフレーム上に、特定の温度により所定の高さ
    に突出して前記半導体素子をその定位置に位置決めする
    機能を持つ形状記憶合金を設けた半導体装置。
  8. 【請求項８】 前記形状記憶合金は、前記半導体素子の
    周囲を囲む形態となる位置に複数配置してある、請求項
    ７記載の半導体装置。
  9. 【請求項９】 前記形状記憶合金は、前記特定の温度以
    外の温度において板状であり、特定の温度による形状記
    憶状態がＬ形であり、そのＬ形の一辺となる部分が前記
    ダイパッドに対して固定されている、請求項７又は８記
    載の半導体装置。
  10. 【請求項１０】 前記特定の温度が、前記接着剤の硬化
    温度より低い、請求項７〜９の何れかに記載の半導体装
    置。
  11. 【請求項１１】 前記接着剤が熱硬化型接着剤である、
    請求項７〜１０の何れかに記載の半導体装置。
  12. 【請求項１２】 リードフレームのダイパット上に接着
    剤を塗布した後にその接着剤の上からダイパッド上に半
    導体素子を載せて接着する工程と、前記接着剤を加熱し
    て硬化させる工程とを有する半導体装置の製造方法にお
    いて、前記ダイパッド上に接着剤を塗布する前に、その
    ダイパッド上に形状記憶合金を固定しておく工程を含
    み、その形状記憶合金を、接着剤の加熱工程時に接着剤
    の加熱温度よりも低い温度で所定の高さに突出させて前
    記半導体素子を定位置に位置決めする、半導体装置の製
    造方法。
  13. 【請求項１３】 前記形状記憶合金は、前記ダイパッド
    上における半導体素子の周囲を囲む形態となる位置に複
    数配置しておく、請求項１２記載の半導体装置の製造方
    法。
  14. 【請求項１４】 前記形状記憶合金は、常温において板
    状であり、常温以上でかつ前記接着剤の加熱温度以下の
    特定の温度による形状記憶状態がＬ形であり、そのＬ形
    の一辺となる部分を前記ダイパッドに対して固定してお
    く、請求項１２又は１３記載の半導体装置。
  15. 【請求項１５】 前記特定の温度が８５℃付近である、
    請求項１４記載の半導体装置の製造方法。
  16. 【請求項１６】 前記形状記憶合金をダイパッドに対し
    て溶接により固定する、請求項１２〜１５の何れかに記
    載の半導体装置の製造方法。
JP9311114A 1997-10-28 1997-10-28 リードフレーム、半導体装置及びその製造方法 Expired - Fee Related JP3001483B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9311114A JP3001483B2 (ja) 1997-10-28 1997-10-28 リードフレーム、半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9311114A JP3001483B2 (ja) 1997-10-28 1997-10-28 リードフレーム、半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11135705A true JPH11135705A (ja) 1999-05-21
JP3001483B2 JP3001483B2 (ja) 2000-01-24

Family

ID=18013319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9311114A Expired - Fee Related JP3001483B2 (ja) 1997-10-28 1997-10-28 リードフレーム、半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3001483B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277653A (ja) * 2007-05-02 2008-11-13 Morioka Seiko Instruments Inc 半導体製造方法
JP2011029669A (ja) * 2010-11-08 2011-02-10 Fujitsu Semiconductor Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277653A (ja) * 2007-05-02 2008-11-13 Morioka Seiko Instruments Inc 半導体製造方法
JP2011029669A (ja) * 2010-11-08 2011-02-10 Fujitsu Semiconductor Ltd 半導体装置

Also Published As

Publication number Publication date
JP3001483B2 (ja) 2000-01-24

Similar Documents

Publication Publication Date Title
JPH10242369A (ja) 半導体装置及びその製造方法
JPH1117105A (ja) エポキシモールディングコンパウンドパッドを利用した半導体パッケージ構造及びエポキシモールディングコンパウンドパッドの製造方法
JP2581748B2 (ja) リードワイヤボンディング装置及び方法
JPH11135705A (ja) リードフレーム、半導体装置及びその製造方法
JP2001298102A (ja) 機能素子の実装構造およびその製造方法
JPH10270618A (ja) リードフレーム、リードフレームの製造方法および半導体装置
JP3022910B2 (ja) 半導体装置の製造方法
JPH0689914A (ja) 半導体装置の封止方法
JP2001144141A (ja) 半導体チップの実装方法
JP3233022B2 (ja) 電子部品接合方法
JPH1145904A (ja) 半導体装置の製造方法
JPH0294552A (ja) リードフレームおよび半導体装置の製造方法
JP3235456B2 (ja) チップの実装方法
JP3212881B2 (ja) 半導体装置の製造装置および製造方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JP3062671B2 (ja) リードフレームおよびリードフレームの製造方法
JPH10209194A (ja) 半導体装置、その製造方法およびそれに用いる樹脂モールド工程装置
JPH11289146A (ja) 複合配線材及びその製造方法
JPH03124055A (ja) リードフレームの製造方法およびこれを用いた半導体装置
JP3069621B2 (ja) リードフレームおよびその製造方法
JPH03284857A (ja) 半導体装置の製造方法
JPH04192430A (ja) ダイボンド方法
JPH06244312A (ja) 半導体装置及びその製造方法
JPH03284868A (ja) リードフレームおよびこれを用いた半導体装置
JP2582534B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees