JP6119239B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP6119239B2 JP6119239B2 JP2012280476A JP2012280476A JP6119239B2 JP 6119239 B2 JP6119239 B2 JP 6119239B2 JP 2012280476 A JP2012280476 A JP 2012280476A JP 2012280476 A JP2012280476 A JP 2012280476A JP 6119239 B2 JP6119239 B2 JP 6119239B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electronic device
- manufacturing
- electronic component
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Description
本発明は、電子装置の製造方法に関する。
複数の半導体素子を積層して構成された半導体装置（積層体）が使用されている。
例えば、特許文献１には、インターポーザ上に樹脂層を介して半導体チップを複数段に積層した半導体装置（積層体）が開示されている。このような半導体装置は、以下のようにして製造されていると考えられる。
例えば、特許文献１には、インターポーザ上に樹脂層を介して半導体チップを複数段に積層した半導体装置（積層体）が開示されている。このような半導体装置は、以下のようにして製造されていると考えられる。
まず、あらかじめインターポーザ上に接続用バンプを形成する。その後、当該インターポーザ上にフィルム状接着剤（樹脂層）を設け、次いで、半導体チップを積層し、半田接合を行う。そして、このような作業を繰り返すことで、インターポーザ上に半導体素子を複数段に積層した半導体装置（積層体）を得ていると考えられる。
また、特許文献２では、４つの半導体基板を積層した後、対向する半導体基板同士を半田接合し、その後、樹脂で封止して半導体基板間に樹脂を注入する製造方法が開示されている。
また、特許文献２では、４つの半導体基板を積層した後、対向する半導体基板同士を半田接合し、その後、樹脂で封止して半導体基板間に樹脂を注入する製造方法が開示されている。
しかしながら、特許文献１に記載された半導体装置の製造方法では、半導体チップを積層する度に、半田接合を繰り返し行っているため、生産性が低下するという問題があった。
また、特許文献２に記載された半導体装置の製造方法では、半導体基板同士を接合した後、半導体基板間の隙間に樹脂を充填しているため、樹脂の充填が難しく、生産性の面においても問題があった。
さらに、本発明は、表面に端子を有する複数の電子部品を積層するに際して、これら複数の電子部品間（端子間）の半田接合時に発生し得る端子間の樹脂噛みに起因した端子間の接続不良の問題をも解決することを課題とする。
本発明によれば、
第１の面の複数の領域に第１ａ端子を有するとともに、前記第１の面に対応する第２の面の複数の領域に第１ｂ端子を有する第１電子部品、フィルム状の第１樹脂層、第２端子を有する第２電子部品を、前記第１ａ端子と前記第２端子とが、前記第１樹脂層を挟んで対峙するように積層するとともに、前記第１樹脂層が溶融し、かつ、前記第１ａ端子及び前記第２端子の少なくとも一方が備える第１半田層が溶融しない温度で加熱しながら、一対の挟圧部材で第１Ａの荷重を加える第１積層工程と、
前記第１積層工程後、前記第１Ａの荷重を開放して第１積層体を形成する第１開放工程と、
前記第１積層体を形成した領域とは異なる前記第１電子部品上の領域に、前記第１積層工程と同様の手順により、前記第１電子部品、前記第１樹脂層、前記第２電子部品を積層するとともに、一対の挟圧部材で第１Ｂの荷重を加える第２積層工程と、
前記第２積層工程後、前記第１Ｂの荷重を開放して第２積層体を形成する第２開放工程と、
前記第２開放工程後、前記第１積層体と前記第２積層体とをまとめて、前記第１樹脂層が溶融し、かつ、前記第１半田層が溶融しない温度で加熱しながら一対の挟圧部材で第２の荷重を加えることで、各端子間に介在する樹脂層を排斥し、前記第１ａ端子、前記第１半田層、及び、前記第２端子を直接繋げる前段工程を実施し、次いで、前記第１半田層が溶融する温度で加熱しながら一対の挟圧部材で第３の荷重を加えることで、前記第１ａ端子と前記第２端子とを前記第１半田層を介して半田接合して第３積層体を形成する後段工程を実施する、第１接合工程と、
前記第１電子部品が有する前記第１ｂ端子の少なくとも一部に半田ボールを形成して第１電子装置を製造する半田ボール形成工程と、を有し、
前記第１接合工程において加える前記第２の荷重は、前記第１積層工程において加える前記第１Ａの荷重、及び、前記第２積層工程において加える前記第１Ｂの荷重のいずれよりも大きいものである電子装置の製造方法が提供される。
第１の面の複数の領域に第１ａ端子を有するとともに、前記第１の面に対応する第２の面の複数の領域に第１ｂ端子を有する第１電子部品、フィルム状の第１樹脂層、第２端子を有する第２電子部品を、前記第１ａ端子と前記第２端子とが、前記第１樹脂層を挟んで対峙するように積層するとともに、前記第１樹脂層が溶融し、かつ、前記第１ａ端子及び前記第２端子の少なくとも一方が備える第１半田層が溶融しない温度で加熱しながら、一対の挟圧部材で第１Ａの荷重を加える第１積層工程と、
前記第１積層工程後、前記第１Ａの荷重を開放して第１積層体を形成する第１開放工程と、
前記第１積層体を形成した領域とは異なる前記第１電子部品上の領域に、前記第１積層工程と同様の手順により、前記第１電子部品、前記第１樹脂層、前記第２電子部品を積層するとともに、一対の挟圧部材で第１Ｂの荷重を加える第２積層工程と、
前記第２積層工程後、前記第１Ｂの荷重を開放して第２積層体を形成する第２開放工程と、
前記第２開放工程後、前記第１積層体と前記第２積層体とをまとめて、前記第１樹脂層が溶融し、かつ、前記第１半田層が溶融しない温度で加熱しながら一対の挟圧部材で第２の荷重を加えることで、各端子間に介在する樹脂層を排斥し、前記第１ａ端子、前記第１半田層、及び、前記第２端子を直接繋げる前段工程を実施し、次いで、前記第１半田層が溶融する温度で加熱しながら一対の挟圧部材で第３の荷重を加えることで、前記第１ａ端子と前記第２端子とを前記第１半田層を介して半田接合して第３積層体を形成する後段工程を実施する、第１接合工程と、
前記第１電子部品が有する前記第１ｂ端子の少なくとも一部に半田ボールを形成して第１電子装置を製造する半田ボール形成工程と、を有し、
前記第１接合工程において加える前記第２の荷重は、前記第１積層工程において加える前記第１Ａの荷重、及び、前記第２積層工程において加える前記第１Ｂの荷重のいずれよりも大きいものである電子装置の製造方法が提供される。
本発明によれば、両面に端子を有する第１の電子部品と、片面に端子を有する第２の電子部品とを樹脂層を挟んで積層体を複数形成後、これら複数の積層体の電子部品間（端子間）の半田接合を行う技術において、効率良く半田接合ができるとともに、電子部品間の充填性にも優れ、電子部品間（端子間）の樹脂噛みに起因した端子間の接続不良の発生を抑制することができるものである。
以下、本発明の実施形態を図面に基づいて説明する。なお、同様の構成要素には同じ符号を付し、適宜説明を省略する。
本発明者らは、本発明の課題（生産性向上、充填性向上、端子間の樹脂噛み防止）を解決する手段として、複数個の積層体を形成した後に行う接合工程において、電子部品が有する端子間に介在する樹脂層を当該領域から排斥し、半田層を介して端子どうしを繋げる手段を検討した。
上記課題に対して、第１電子部品、第１樹脂層、第２電子部品を積層した積層体を形成する場合、加熱・加圧を行っている時点ではこれら電子部品の端子間に介在している樹脂
層を当該領域から排斥し、半田層を介して端子どうしを繋げることができる。
しかし、その後、別の積層体を形成するために荷重を開放すると、端子間に樹脂層が入り込み（樹脂噛みの発生）、端子−半田層−端子の連結状態が解消されることがある。そして、その後これら端子間の接合を行っても、上記荷重開放時に端子間に侵入した樹脂層を十分に排斥できない場合がある。
層を当該領域から排斥し、半田層を介して端子どうしを繋げることができる。
しかし、その後、別の積層体を形成するために荷重を開放すると、端子間に樹脂層が入り込み（樹脂噛みの発生）、端子−半田層−端子の連結状態が解消されることがある。そして、その後これら端子間の接合を行っても、上記荷重開放時に端子間に侵入した樹脂層を十分に排斥できない場合がある。
本発明者らは、接合時に端子間に介在する樹脂層を十分に排斥できない理由を検討した結果、積層体形成時に作用させる圧力により半田層を潰し過ぎていること、すなわち、接合工程の前の段階で半田層が充分な高さを有していないことが原因であることを見出した。そして、積層体形成時に半田層が潰れ過ぎないように制御し、接合前に充分な半田層の高さを確保しておき、第２の荷重を加える際に半田層が十分に押し潰されるように制御するとともに、複数個の積層体をまとめて接合することにより、接合時に端子間に介在する樹脂層を当該領域から排斥でき、接合工程を含めた電子装置の製造に際して生産性を向上させることができることを見出した。
以下、このような新たな知見に基づいた本発明の第１の実施形態の構成を、図１〜図１２を用いて詳細に説明する。
（第１の実施形態）
図１には、本実施形態の電子装置の製造方法の工程の流れの一例（第１の実施形態）を示すフローチャートが示されている。図２〜１２には、本実施形態の電子装置の製造工程模式図の一例が示されている。
以下、このような新たな知見に基づいた本発明の第１の実施形態の構成を、図１〜図１２を用いて詳細に説明する。
（第１の実施形態）
図１には、本実施形態の電子装置の製造方法の工程の流れの一例（第１の実施形態）を示すフローチャートが示されている。図２〜１２には、本実施形態の電子装置の製造工程模式図の一例が示されている。
図１に示した、本発明の電子装置の製造方法の実施形態の一例は、第１積層工程Ｓ１０と、第１開放工程Ｓ２０と、第２積層工程Ｓ３０と、第２開放工程Ｓ４０と、第１接合工程Ｓ５０と、半田ボール形成工程Ｓ６０と、設置工程Ｓ７０と、第２接合工程Ｓ８０とを有するものである。
＜第１積層工程Ｓ１０＞
第１積層工程Ｓ１０は、第１の面の複数の領域に第１ａ端子を有するとともに、上記第１の面に対応する第２の面の複数の領域に第１ｂ端子を有する第１電子部品、第１樹脂層、第２端子を有する第２電子部品を、上記第１ａ端子と上記第２端子とが、上記第１樹脂層を挟んで対峙するように積層するとともに、上記第１樹脂層が溶融し、かつ、上記第１ａ端子及び上記第２端子の少なくとも一方が備える第１半田層が溶融しない温度で加熱しながら、一対の挟圧部材で第１Ａの荷重を加えるものであり、第１積層体を形成する前段工程に相当するものである。
以下、具体例を用いて、当該工程を詳細に説明する。
＜第１積層工程Ｓ１０＞
第１積層工程Ｓ１０は、第１の面の複数の領域に第１ａ端子を有するとともに、上記第１の面に対応する第２の面の複数の領域に第１ｂ端子を有する第１電子部品、第１樹脂層、第２端子を有する第２電子部品を、上記第１ａ端子と上記第２端子とが、上記第１樹脂層を挟んで対峙するように積層するとともに、上記第１樹脂層が溶融し、かつ、上記第１ａ端子及び上記第２端子の少なくとも一方が備える第１半田層が溶融しない温度で加熱しながら、一対の挟圧部材で第１Ａの荷重を加えるものであり、第１積層体を形成する前段工程に相当するものである。
以下、具体例を用いて、当該工程を詳細に説明する。
まず、例えば、図２に示すように、第１電子部品としてインターポーザ基板１０を、第２電子部品として半導体素子１２Ａを用意する。
インターポーザ基板１０は、基板表面に、半導体素子１２Ａに接続される第１ａ端子１０１Ａが設けられたものである。インターポーザ基板１０の他方の基板表面（裏面）側には、第１ｂ端子１０２Ａが設けられている。
上記第１ａ端子１０１Ａと第１ｂ端子１０２Ａとは、インターポーザ基板１０に埋め込まれたビア１０３Ａで接続されている。
インターポーザ基板１０が有する第１ａ端子１０１Ａ、及び、第１ｂ端子１０２Ａを構成する成分としては、導電性を有するものであれば特に限定されないが、例えば、基板側から、銅層、ニッケル層、金層の順に積層された構造とすることができる。
また、ビア１０３Ａは、例えば、銅等の金属や、不純物がドープされた導電性のポリシ
リコンで構成することができる。
インターポーザ基板１０を構成する素材としては特に限定されないが、例えば、ガラス繊維樹脂含浸基材を用いた有機基板、シリコン基板、ガラス基板、セラミック基板などの無機基板などが挙げられる。
上記シリコン基板の場合、ＴＳＶ構造（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）構造を有するものを適用することができる。また、ガラス基板の場合、ＴＧＶ（Ｔｈｒｏｕｇｈ Ｇｌａｓｓ Ｖｉａ）構造を有するものを適用することができる。
さらに、シリコン基板、ガラス基板ともに、例えば、ポリイミド、ベンゾシクロブテン等から構成されるビルドアップ層を有していてもよい。
これらのインターポーザ基板の中でも、シリコン基板、ガラス基板が好ましい。これにより、熱膨張挙動を小さく抑えることができる。
第１電子部品としてインターポーザ基板を用いるとき、その厚みとしては特に限定されないが、例えば、５０μｍ以上、６００μｍ以下とすることができる。より好ましくは、１００μｍ以上、５００μｍ以下とすることができる。これにより、電子装置の反りを抑制することができる。
また、第２電子部品としては、上記に例示した半導体素子として、例えば、ＤＲＡＭ、ＳＲＡＭ等のメモリチップやロジックチップ、ＣＭＯＳイメージセンサー、ＭＥＭＳチップなどを挙げることができる。
リコンで構成することができる。
インターポーザ基板１０を構成する素材としては特に限定されないが、例えば、ガラス繊維樹脂含浸基材を用いた有機基板、シリコン基板、ガラス基板、セラミック基板などの無機基板などが挙げられる。
上記シリコン基板の場合、ＴＳＶ構造（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）構造を有するものを適用することができる。また、ガラス基板の場合、ＴＧＶ（Ｔｈｒｏｕｇｈ Ｇｌａｓｓ Ｖｉａ）構造を有するものを適用することができる。
さらに、シリコン基板、ガラス基板ともに、例えば、ポリイミド、ベンゾシクロブテン等から構成されるビルドアップ層を有していてもよい。
これらのインターポーザ基板の中でも、シリコン基板、ガラス基板が好ましい。これにより、熱膨張挙動を小さく抑えることができる。
第１電子部品としてインターポーザ基板を用いるとき、その厚みとしては特に限定されないが、例えば、５０μｍ以上、６００μｍ以下とすることができる。より好ましくは、１００μｍ以上、５００μｍ以下とすることができる。これにより、電子装置の反りを抑制することができる。
また、第２電子部品としては、上記に例示した半導体素子として、例えば、ＤＲＡＭ、ＳＲＡＭ等のメモリチップやロジックチップ、ＣＭＯＳイメージセンサー、ＭＥＭＳチップなどを挙げることができる。
半導体素子１２Ａには、インターポーザ基板の端子１０１Ａと半田層１２２Ａを介して接合される第２端子１２１Ａが設けられている。
図２に示した形態では、第２端子１２１Ａは、表面に第１半田層１２２Ａを有する。第２端子１２１Ａは、例えば、銅層上にニッケル層を積層し、さらにこのニッケル層を被覆するように第１半田層１２２Ａを設けた構造である。
第１半田層１２２Ａの材料は、特に限定されず、錫、銀、鉛、亜鉛、ビスマス、インジウム及び銅からなる群から選択される少なくとも１種以上を含む合金等が挙げられる。これらのうち、錫、銀、鉛、亜鉛及び銅からなる群から選択される少なくとも１種以上を含む合金が好ましい。第１半田層１２２Ａの融点は、好ましくは１１０℃以上、さらに好ましくは１７０℃以上であり、また、好ましくは２５０℃以下、さらに好ましくは２３０℃以下である。
第１半田層１２２Ａの材料は、特に限定されず、錫、銀、鉛、亜鉛、ビスマス、インジウム及び銅からなる群から選択される少なくとも１種以上を含む合金等が挙げられる。これらのうち、錫、銀、鉛、亜鉛及び銅からなる群から選択される少なくとも１種以上を含む合金が好ましい。第１半田層１２２Ａの融点は、好ましくは１１０℃以上、さらに好ましくは１７０℃以上であり、また、好ましくは２５０℃以下、さらに好ましくは２３０℃以下である。
なお、上記第１半田層１２２Ａは、接続される第１電子部品の第１ａ端子１０１Ａと、第２電子部品の第２端子１２１Ａとの少なくとも一方に形成されていればよい。図２では、第２端子１２１Ａが第１半田層１２２Ａを有しているが、この形態に限定されるものではなく、第２端子１２１Ａの代わりに第１ａ端子１０１Ａが第１半田層を有していてもよいし、あるいは、第１ａ端子１０１Ａ及び第２端子１２１Ａの両方が第１半田層を有していても構わない。
第２電子部品である半導体素子１２Ａの第２端子１２１Ａが設けられた側の表面には、第１樹脂層１１Ａが設けられている。第１樹脂層１１Ａは、第２端子１２１Ａ及び第１半田層１２２Ａを被覆している。この第１樹脂層１１Ａは、第１電子部品と第２電子部品とを積層後、第１電子部品と第２電子部品との隙間を埋めて封止するのに用いられるものである。
なお、本発明の形態の場合、互いに接続される電子部品、すなわち、第１電子部品及び第２電子部品の少なくとも一方が第１樹脂層を有していればよい。図２に示した例では、第２電子部品である半導体素子１２Ａの第２端子１２１Ａ側に第１樹脂層１１Ａを有しているが、この形態に限定されず、第１電子部品であるインターポーザ基板の第１ａ端子１０１Ａ側に第１樹脂層を有してもよいし、あるいは、第１電子部品及び第２電子部品の両
方が第１樹脂層を有していても構わない。
方が第１樹脂層を有していても構わない。
第１樹脂層は、特に限定されないが、例えば、熱硬化性樹脂を含む樹脂組成物から形成されていてもよい。また、第１樹脂層を形成する樹脂組成物は、フラックス活性を有するフラックス活性化合物を含有することができる。フラックス活性化合物を含むことにより、第１電子部品と第２電子部品とを半田接合した際の接続信頼性を向上させることができる。
熱硬化性樹脂としては、例えば、エポキシ樹脂、オキセタン樹脂、フェノール樹脂、（メタ）アクリレート樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等を用いることができる。これらは、単独または２種以上を混合して用いることができる。
これらの中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるエポキシ樹脂が好適に用いられる。
第１樹脂層が熱硬化性樹脂を含む樹脂組成物から形成されている場合、樹脂組成物全体に対する熱硬化性樹脂の含有量は特に限定されないが、１５質量％以上であることが好ましく、３０質量％以上であることがより好ましい。また、７５質量％以下であることが好ましく、７０質量％以下であることがより好ましい。
これらの中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるエポキシ樹脂が好適に用いられる。
第１樹脂層が熱硬化性樹脂を含む樹脂組成物から形成されている場合、樹脂組成物全体に対する熱硬化性樹脂の含有量は特に限定されないが、１５質量％以上であることが好ましく、３０質量％以上であることがより好ましい。また、７５質量％以下であることが好ましく、７０質量％以下であることがより好ましい。
第１樹脂層を形成する樹脂組成物に含有されるフラックス活性化合物としては、半田接合に用いられるものであれば特に制限されないが、カルボキシル基又はフェノール性水酸基のいずれか、あるいは、カルボキシル基及びフェノール性水酸基の両方を備える化合物が好ましい。
第１樹脂層がフラックス活性化合物を含む樹脂組成物から形成されている場合、樹脂組成物全体に対するフラックス活性化合物の含有量は特に限定されないが、１質量％以上であることが好ましく、さらに好ましくは３質量％以上である。また、３０質量％以下であることが好ましく、さらに好ましくは２０質量％以下である。
このような樹脂組成物を用いて第１樹脂層を形成した場合、フラックス活性化合物が有するフラックス作用により、半田接合の際に、半田層や端子の表面の酸化被膜を除去することができる。
第１樹脂層は、特に限定されないが、無機充填材を含む樹脂組成物から形成されていてもよい。第１樹脂層中に無機充填材を含有させることで、第１樹脂層の最低溶融粘度を高め、電子部品間に隙間が形成されてしまうことを抑制することができるとともに、第１樹脂層の熱膨張係数を小さくすることができる。
無機充填材としては特に限定されないが、例えば、シリカや、アルミナ等が挙げられる。
第１樹脂層は、特に限定されないが、無機充填材を含む樹脂組成物から形成されていてもよい。第１樹脂層中に無機充填材を含有させることで、第１樹脂層の最低溶融粘度を高め、電子部品間に隙間が形成されてしまうことを抑制することができるとともに、第１樹脂層の熱膨張係数を小さくすることができる。
無機充填材としては特に限定されないが、例えば、シリカや、アルミナ等が挙げられる。
上述したように、第１電子部品及び／又は第２電子部品は第１樹脂層を有していればよいが、例えば、図２に示したように第２電子部品として半導体素子を用い、第２電子部品の第２端子側に第１樹脂層を設ける場合は、例えば、以下の方法により実施することができる。また、第１電子部品の第１ａ端子側に第１樹脂層を設ける場合も、同様の方法を採用することができる。なお、第１電子部品の第１ａ端子側に第１樹脂層を設ける場合は、通常、第２電子部品が搭載される領域に第１樹脂層を形成する。
（１）個片化後の第２電子部品（例えば、半導体素子）に対し、フィルム状の第１樹脂層を貼り付けることで、第１樹脂層付きの第２電子部品を得る。
（２）複数の第２電子部品（例えば、半導体素子）が個片化される前のウェハに、フィルム状の第１樹脂層を貼り付ける。その後、ウェハをダイシングすることで、第１樹脂層付きの第２電子部品を得る。
（３）複数の第２電子部品（例えば、半導体素子）が個片化される前のウェハに、スピン
コート法により第１樹脂層を形成する。その後、ウェハをダイシングすることで、第１樹脂層付きの第２電子部品を得る。
（１）個片化後の第２電子部品（例えば、半導体素子）に対し、フィルム状の第１樹脂層を貼り付けることで、第１樹脂層付きの第２電子部品を得る。
（２）複数の第２電子部品（例えば、半導体素子）が個片化される前のウェハに、フィルム状の第１樹脂層を貼り付ける。その後、ウェハをダイシングすることで、第１樹脂層付きの第２電子部品を得る。
（３）複数の第２電子部品（例えば、半導体素子）が個片化される前のウェハに、スピン
コート法により第１樹脂層を形成する。その後、ウェハをダイシングすることで、第１樹脂層付きの第２電子部品を得る。
本発明の形態で用いられる第２電子部品として、半導体素子を用いる場合、その厚みとしては特に限定されないが、１０μｍ以上が好ましく、４０μｍ以上がさらに好ましく、４５μｍ以上が特に好ましい。また、４００μｍ以下が好ましく、１５０μｍ以下がさらに好ましく、１１０μｍ以下が特に好ましい。
これにより、本発明により製造された電子装置を非常に薄いものとすることができる。
これにより、本発明により製造された電子装置を非常に薄いものとすることができる。
上述したように、第１電子部品１０としてインターポーザ基板、第２電子部品１２Ａとして半導体素子（第１樹脂層付き半導体素子）を用意した後、第１電子部品に設けられた第１ａ端子１０１Ａと、第２電子部品１２Ａに設けられた第２端子１２１Ａとが、第１樹脂層１１Ａを介して対峙するように、第１電子部品１０、第１樹脂層１１Ａ、第２電子部品１２Ａを積層した積層体を形成する。
このとき、第１電子部品１０に形成されたアライメントマークと、第２電子部品１２Ａに形成されたアライメントマークとを確認し、位置あわせを行ってもよい。
その後、この積層体に対して、第１樹脂層１１Ａが溶融し、かつ、第１半田層１２２Ａが溶融しない温度で加熱しながら、一対の挟圧部材で第１Ａの荷重を加えることで、図３に示すように、第１電子部品１０、第１樹脂層１１Ａ、及び、第２電子部品１２Ａがこの順に圧着した積層体を形成することができる。
上記第１積層工程は、図３に示したように、例えば、ヒータが内蔵された一対の挟圧部材５１及び５２で加熱しながら、第１電子部品１０、第１樹脂層１１Ａ、第２電子部品１２Ａを挟みこみ（挟圧し）、荷重を加えることで、第１電子部品１０、第１樹脂層１１Ａ、及び、第２電子部品１２Ａを圧着する。フリップチップボンダーを使用して、大気圧下、大気中で、当該加熱を行うとともに荷重を加えることもできる。
ここで、上記第１積層工程における、「第１樹脂層１１Ａが溶融し、かつ、第１半田層１２２Ａが溶融しない温度」としては、例えば、６０℃以上とすることが好ましく、８０℃以上とすることがさらに好ましい。また、２２０℃以下とすることが好ましく、１８０℃以下とすることがさらに好ましい。
第１積層工程における温度を上記範囲とすることにより、樹脂層の溶融粘度を適切に制御とすることができる。
なお、本工程における加熱は、第１樹脂層１１Ａの硬化反応は進行してもよいが、完全硬化しないような加熱条件で実施する。
第１積層工程における温度を上記範囲とすることにより、樹脂層の溶融粘度を適切に制御とすることができる。
なお、本工程における加熱は、第１樹脂層１１Ａの硬化反応は進行してもよいが、完全硬化しないような加熱条件で実施する。
また、上記第１積層工程において、一対の挟圧部材で加える第１Ａの荷重の大きさとしては、具体的には、０．００５ＭＰａ以上とすることが好ましい。また、０．４ＭＰａ以下とすることが好ましく、０．２ＭＰａ以下とすることがさらに好ましい。
第１Ａの荷重の大きさを上記範囲とすることにより、第１半田層１２２Ａを大きく押し潰すことを抑制することができ、これにより、後述する接合工程において高い信頼性を有する半田接合を行うことができる。
ここで、上記第１Ａの荷重の大きさは、積層時の第１樹脂層の溶融粘度を考慮した上で、上記の数値範囲内で、適宜調整することができる。
上記第１Ａの荷重を大きくし過ぎると、第１半田層１２２Ａが端子１０１Ａ及び端子１２１Ａ間に挟まれて強く挟圧され、結果、大きく押し潰されてしまう。そして、このように第１半田層１２２Ａが大きく押し潰されてしまうと、上述した通り、第１半田層１２２Ａの高さが低くなり過ぎ、その後の半田接合工程を経ても端子間の樹脂層を十分に排斥でき
なくなる。
第１Ａの荷重の大きさを上記範囲とすることにより、第１半田層１２２Ａを大きく押し潰すことを抑制することができ、これにより、後述する接合工程において高い信頼性を有する半田接合を行うことができる。
ここで、上記第１Ａの荷重の大きさは、積層時の第１樹脂層の溶融粘度を考慮した上で、上記の数値範囲内で、適宜調整することができる。
上記第１Ａの荷重を大きくし過ぎると、第１半田層１２２Ａが端子１０１Ａ及び端子１２１Ａ間に挟まれて強く挟圧され、結果、大きく押し潰されてしまう。そして、このように第１半田層１２２Ａが大きく押し潰されてしまうと、上述した通り、第１半田層１２２Ａの高さが低くなり過ぎ、その後の半田接合工程を経ても端子間の樹脂層を十分に排斥でき
なくなる。
そこで、本実施形態では、この荷重（第１Ａの荷重）を制御することにより、第１半田層１２２Ａが潰され過ぎないようにする。これにより、第１半田層１２２Ａが潰れ過ぎず、かつ、後述する第１接合工程において押し潰されることで端子間に介在する樹脂層を当該領域から排斥でき、接続信頼性を確保することができる。
なお、第１積層工程（加熱及び加圧下）においては、第１ａ端子１０１Ａ、第１半田層１２２Ａ、及び、第２端子１２１Ａが直接繋がってもよい。この時、半田層１２２Ａは、第１ａ端子１０１Ａ及び第２端子１２１Ａ間に挟まれて多少変形した状態であってもよいし、ほとんど変形していない状態であってもよいし、または、全く変形していない状態であってもよい。また、第１ａ端子１０１Ａ、第１半田層１２２Ａ、及び、第２端子１２１Ａが直接繋がらず、第１ａ端子１０１Ａと第１半田層１２２Ａとの間に、第１樹脂層１１Ａがわずかに存在する状態であってもよい。
＜第１開放工程Ｓ２０＞
第１開放工程Ｓ２０は、第１積層工程Ｓ１０の後に行われる。第１開放工程Ｓ２０では、挟圧部材による第１積層体への荷重を開放し、これにより、第１積層体１４Ａが得られる。
＜第１開放工程Ｓ２０＞
第１開放工程Ｓ２０は、第１積層工程Ｓ１０の後に行われる。第１開放工程Ｓ２０では、挟圧部材による第１積層体への荷重を開放し、これにより、第１積層体１４Ａが得られる。
例えば、図３に示すように一対の挟圧部材５１及び５２で挟み込み、所定の荷重を加えていた第１電子部品、第１樹脂層、第２電子部品の積層体から、荷重を開放する。
本発明者らは、当該荷重の開放により、第１ａ端子１０１Ａと第１半田層１２２Ａとの間に、第１樹脂層１１Ａが侵入し得ることを確認している。
当該工程の後、第１積層体１４Ａにおける第１電子部品と第２電子部品の位置が正確であるかどうかを確認してもよい。当該確認は、例えば、Ｘ線顕微鏡や、赤外線顕微鏡を使用して行うことができる。
＜第２積層工程Ｓ３０＞
第２積層工程Ｓ３０は、上記第１開放工程Ｓ２０の後に行われる。
第２積層工程Ｓ３０は、図４、図５に示すように、上述した第１積層体１４Ａを形成した領域とは異なる第１電子部品上の領域に、第１積層工程で用いたのと同様の第１電子部品１０、第１樹脂層１１Ｂ、第２電子部品１２Ｂを積層し、第２積層体１４Ｂを形成する前段工程に相当するものである。本工程は、第１積層体１４Ａを形成した前段工程と同様の手法により行うことができる。
＜第２積層工程Ｓ３０＞
第２積層工程Ｓ３０は、上記第１開放工程Ｓ２０の後に行われる。
第２積層工程Ｓ３０は、図４、図５に示すように、上述した第１積層体１４Ａを形成した領域とは異なる第１電子部品上の領域に、第１積層工程で用いたのと同様の第１電子部品１０、第１樹脂層１１Ｂ、第２電子部品１２Ｂを積層し、第２積層体１４Ｂを形成する前段工程に相当するものである。本工程は、第１積層体１４Ａを形成した前段工程と同様の手法により行うことができる。
第２積層工程において用いられる第２電子部品１２Ｂは、第１積層工程において用いられる第２電子部品１２Ａと同じものを用いてもよいし、異なったものを用いることもできる。
この第２積層工程においては、上記第１積層工程と同様に、第１樹脂層１１Ｂが溶融し、かつ、第１半田層１２２Ｂが溶融しない温度で加熱しながら、一対の挟圧部材で第１Ｂの荷重を加える。
ここで、「第１樹脂層１１Ｂが溶融し、かつ、第１半田層１２２Ｂが溶融しない温度」としては、上記第１積層工程の際と同様の水準とすることができる。これにより、第１積層工程の際と同様の作用効果を得ることができる。
そして、一対の挟圧部材で加える第１Ｂの荷重の大きさとしても、上記第１積層工程（第１Ａの荷重）と同様の水準とすることができる。これにより、第１積層工程の際と同様の作用効果を得ることができる。
ここで、「第１樹脂層１１Ｂが溶融し、かつ、第１半田層１２２Ｂが溶融しない温度」としては、上記第１積層工程の際と同様の水準とすることができる。これにより、第１積層工程の際と同様の作用効果を得ることができる。
そして、一対の挟圧部材で加える第１Ｂの荷重の大きさとしても、上記第１積層工程（第１Ａの荷重）と同様の水準とすることができる。これにより、第１積層工程の際と同様の作用効果を得ることができる。
また、第２積層工程においても、上記第１積層工程と同様に、第２積層工程において加える荷重（第１Ｂの荷重）を制御することにより、第１半田層１２２Ｂが潰され過ぎないようにする。これにより、第１半田層１２２Ｂが潰れ過ぎず、かつ、後述する第１接合工程において押し潰されることで端子間に介在する樹脂層を当該領域から排斥でき、接続信頼性を確保することができる。
また、第１積層体１４Ａを形成する際に加える荷重（第１Ａの荷重）と、第２積層体１４Ｂを形成する際に加える（第１Ｂの荷重）とは、用いる第２電子部品の種類や大きさなどにより、適宜最適な水準を選択して適用することができる。
そして、後述するように、第１積層工程、第１開放工程、第２積層工程、第２開放工程の後、第２積層工程と第２開放工程とをセットとし、これを所定回数繰り返すことにより、第２積層体を複数形成する形態においても、用いられる第２電子部品、及び、加えられる荷重については上述のように適宜選択することができる。
＜第２開放工程Ｓ４０＞
第２開放工程Ｓ４０は、第２積層工程Ｓ３０の後に行われる。第２開放工程Ｓ４０では、挟圧部材による第２積層体への荷重を開放し、これにより、図６に示したように第１積層体と同じ構成の第２積層体１４Ｂが得られる。
＜第２開放工程Ｓ４０＞
第２開放工程Ｓ４０は、第２積層工程Ｓ３０の後に行われる。第２開放工程Ｓ４０では、挟圧部材による第２積層体への荷重を開放し、これにより、図６に示したように第１積層体と同じ構成の第２積層体１４Ｂが得られる。
なお、第１積層体、第２積層体において、第１電子部品に積層された第１樹脂層と第２電子部品との大きさ（面積）は、同じであってもよいし、第１樹脂層のほうが大きくてもよいし、第２電子部品のほうが大きくてもよい。
＜第１接合工程Ｓ５０＞
次に、第１接合工程について説明する。
第１接合工程Ｓ５０は、上述した方法により得られた第１積層体と第２積層体とをまとめて、第１樹脂層が溶融し、かつ、第１半田層が溶融しない温度で加熱しながら、一対の挟圧部材で第２の荷重を加えることで、各端子間に介在する樹脂層を排斥し、第１ａ端子、第１半田層、及び、第２端子を直接繋げ、次いで、第１半田層が溶融する温度で加熱しながら一対の挟圧部材で第３の荷重を加えることで、第１ａ端子、及び、第２端子間を半田接合して第３積層体を形成するものである。
＜第１接合工程Ｓ５０＞
次に、第１接合工程について説明する。
第１接合工程Ｓ５０は、上述した方法により得られた第１積層体と第２積層体とをまとめて、第１樹脂層が溶融し、かつ、第１半田層が溶融しない温度で加熱しながら、一対の挟圧部材で第２の荷重を加えることで、各端子間に介在する樹脂層を排斥し、第１ａ端子、第１半田層、及び、第２端子を直接繋げ、次いで、第１半田層が溶融する温度で加熱しながら一対の挟圧部材で第３の荷重を加えることで、第１ａ端子、及び、第２端子間を半田接合して第３積層体を形成するものである。
第１接合工程は、前段工程と後段工程を有する。まず、前段工程について説明する。
前段工程は、まず、第１積層体１４Ａと第２積層体１４Ｂとをまとめて、第１樹脂層（１１Ａ、１１Ｂ）が溶融し、かつ、第１半田層（１２２Ａ、１２２Ｂ）が溶融しない温度で加熱しながら、一対の挟圧部材で第２の荷重を加え、各端子間（本実施形態の場合は、第１ａ端子１０１Ａと第１半田層１２２Ａとの間、及び、第１ａ端子１０１Ｂと第１半田層１２２Ｂとの間）に介在する樹脂層を排斥し、第１ａ端子、第１半田層、及び、第２端子を直接繋げ、例えば、図７に示された状態とするものである。
ここで、「第１樹脂層が溶融し、かつ、第１半田層が溶融しない温度」としては、例えば、６０℃以上とすることが好ましく、８０℃以上とすることがさらに好ましい。また、２２０℃以下とすることが好ましく、１８０℃以下とすることがさらに好ましい。
前段工程における温度を上記範囲内とすることにより、端子間に介在する樹脂層を効率的に排斥とすることができる。
前段工程は、まず、第１積層体１４Ａと第２積層体１４Ｂとをまとめて、第１樹脂層（１１Ａ、１１Ｂ）が溶融し、かつ、第１半田層（１２２Ａ、１２２Ｂ）が溶融しない温度で加熱しながら、一対の挟圧部材で第２の荷重を加え、各端子間（本実施形態の場合は、第１ａ端子１０１Ａと第１半田層１２２Ａとの間、及び、第１ａ端子１０１Ｂと第１半田層１２２Ｂとの間）に介在する樹脂層を排斥し、第１ａ端子、第１半田層、及び、第２端子を直接繋げ、例えば、図７に示された状態とするものである。
ここで、「第１樹脂層が溶融し、かつ、第１半田層が溶融しない温度」としては、例えば、６０℃以上とすることが好ましく、８０℃以上とすることがさらに好ましい。また、２２０℃以下とすることが好ましく、１８０℃以下とすることがさらに好ましい。
前段工程における温度を上記範囲内とすることにより、端子間に介在する樹脂層を効率的に排斥とすることができる。
この方法としては、例えば、ヒータが内蔵された一対の挟圧部材５３及び５４で加熱しながら、第１積層体１４Ａ、第２積層体１４Ｂをまとめて挟みこみ（挟圧し）、荷重をかけることで、第１電子部品１０、第２電子部品（１２Ａ、１２Ｂ）、第１樹脂層（１１Ａ、１１Ｂ）を圧着する方法を採用することができる。また、フリップチップボンダーを使用して、大気圧下、大気中で、当該加熱を行いながら荷重を作用させてもよい。
なお、いずれの方法においても、第１樹脂層（１１Ａ、１１Ｂ）の硬化反応は進行してよいが、完全硬化しないような加熱条件で実施する。
第１接合工程の前段工程においては、第１積層工程において第１Ａの荷重を制御し、さらに、第２積層工程において第１Ｂの荷重を制御したのと同様に、第２の荷重を制御する。
具体的には、第１接合工程の前段工程において加える第２の荷重は、第１積層工程において加える第１Ａの荷重、及び、第２積層工程において加える第１Ｂの荷重のいずれよりも大きいものである。
これにより、第１半田層は、第１積層工程および第２積層工程において変形量（押し潰される量）が小さくなるように制御され、第２の荷重を加える前の段階で充分な高さを有している。そして、この第１半田層に第１Ａの荷重、及び、第１Ｂの荷重のいずれよりも大きい第２の荷重を加えることにより、第１半田層を充分に押し潰すことができ、端子間に介在する樹脂層を当該領域から排斥することができ、電子装置の接続信頼性を確保することができる。
第２の荷重は、具体的には、０．１ＭＰａ以上とすることが好ましい。また、１ＭＰａ以下とすることが好ましく、０．５ＭＰａ以下とすることがさらに好ましい。
第２の荷重の大きさを上記範囲内とすることにより、上記作用をより効果的に発現させることができる。
ここで、上記第２の荷重の大きさは、積層時の第１樹脂層の溶融粘度を考慮した上で、上記の数値範囲内で、適宜調整することができる。
第２の荷重の大きさを上記範囲内とすることにより、上記作用をより効果的に発現させることができる。
ここで、上記第２の荷重の大きさは、積層時の第１樹脂層の溶融粘度を考慮した上で、上記の数値範囲内で、適宜調整することができる。
なお、第１樹脂層が溶融し、かつ、第１半田層が溶融しない温度で加熱しながら、一対の挟圧部材で第２の荷重を加えている状態（加熱及び加圧下）においては、図７に示すように、第１ａ端子（１０１Ａ、１０１Ｂ）、第１半田層（１２２Ａ、１２２Ｂ）、及び第２端子（１２１Ａ、１２１Ｂ）が直接繋がった状態となる。このとき、第１半田層は、第１ａ端子及び第２端子間に挟まれ、通常、変形した状態となっている。
ここまでの工程では、端子間に位置する第１半田層は溶融しておらず、第１ａ端子と第２端子どうしは、半田接合していない。
次に、第１接合工程の後段工程について説明する。
第１接合工程の後段工程では、図８に示すように、第１半田層が溶融する温度で加熱しながら一対の挟圧部材で第３の荷重を加えることで、第１ａ端子、及び、第２端子を第１半田層１２２Ａ、同１２２Ｂを介して半田接合して第３積層体を形成する。第３積層体１６が形成された状態を図９に示す。
ここで、「第１半田層が溶融する温度」としては、例えば、１１０℃以上、２８０℃以下とすることができる。後段工程における温度を上記範囲内とすることにより、第１半田層を均一に溶融させることができる。
第１接合工程の後段工程では、図８に示すように、第１半田層が溶融する温度で加熱しながら一対の挟圧部材で第３の荷重を加えることで、第１ａ端子、及び、第２端子を第１半田層１２２Ａ、同１２２Ｂを介して半田接合して第３積層体を形成する。第３積層体１６が形成された状態を図９に示す。
ここで、「第１半田層が溶融する温度」としては、例えば、１１０℃以上、２８０℃以下とすることができる。後段工程における温度を上記範囲内とすることにより、第１半田層を均一に溶融させることができる。
上記第１接合工程の後段工程は、例えば、第１接合工程の前段工程の後、ヒータが内蔵された一対の挟圧部材５３及び５４で加熱しながら、第１積層体１４Ａ、第２積層体１４Ｂをまとめて挟みこみ（挟圧し）、荷重を加えることで、第１・第２積層体に荷重をかけている状態を維持したまま、装置の加熱及び加圧の設定を変更し、そのまま連続的に行うことができる。すなわち、第１接合工程の前段工程と後段工程とは、連続して実施することができる。図面では、図７が前段工程、図８が後段工程に相当する。
第１接合工程の後段工程で加えられる第３の荷重の大きさは、具体的には、０．００５ＭＰａ以上とすることが好ましい。また、１ＭＰａ以下とすることが好ましく、０．５ＭＰａ以下とすることがさらに好ましい。
第３の荷重の大きさを上記下限値以上とすることにより、接合する端子間に介在する樹脂層を当該領域から排斥した状態を保持することができる。また、上記上限値以下とすることにより、接合する端子間の位置ずれを抑制することができる。
第３の荷重の大きさを上記下限値以上とすることにより、接合する端子間に介在する樹脂層を当該領域から排斥した状態を保持することができる。また、上記上限値以下とすることにより、接合する端子間の位置ずれを抑制することができる。
ここで、上記第３の荷重の大きさは、接合時の第１樹脂層の溶融粘度を考慮した上で、上記の数値範囲内で、適宜調整することができる。
ここで、第１接合工程において、各端子間が半田接合されるとは、次のことをいう。第１積層体、第２積層体が第１半田層の融点以上に加熱され、第１電子部品と第２電子部品との接合に使用される第１半田層が溶融するとともに、各端子（１０１Ａと１２１Ａ、１０１Ｂと１２１Ｂ）どうしが第１半田層を介して接合し、少なくとも一部が合金を形成している状態である。
なお、上記第１接合工程において、第１積層体、第２積層体の各端子間を半田接合して形成した第３積層体を、さらに加熱することで、第１樹脂層の硬化を進行させた第４積層体を得ることができる。
第３積層体をさらに加熱し、第１樹脂層を硬化させる方法としては特に限定されないが、例えば、上記第１接合工程において、挟圧部材を用いて第３積層体を形成する際に、所定温度・時間で加熱することにより、第３積層体の形成と第４積層体の形成を実質的に同時に実施する方法、あるいは、加熱した流体を入れることができる容器内に第３積層体を設置し、加熱した流体により第３積層体を加熱・加圧する方法などを適用することができる。ここで流体としては、気体が好ましく、例えば、空気、不活性ガス（窒素ガス、希ガス）等が挙げられる。加熱した流体により加熱・加圧する方法により電子部品間のボイドの発生を低減することができる。
第４積層体の形態も、図９に示したものと同じである。
＜半田ボール形成工程＞
次に、上記第３積層体あるいは第４積層体を構成する第１電子部品の第１ｂ端子の少なくとも一部に、半田ボール１３１Ａ、１３１Ｂを形成する。これにより、第１電子装置１７を製造することができる。
第１電子装置１７を図１０に示す。
なお、上記第１接合工程において、第１積層体、第２積層体の各端子間を半田接合して形成した第３積層体を、さらに加熱することで、第１樹脂層の硬化を進行させた第４積層体を得ることができる。
第３積層体をさらに加熱し、第１樹脂層を硬化させる方法としては特に限定されないが、例えば、上記第１接合工程において、挟圧部材を用いて第３積層体を形成する際に、所定温度・時間で加熱することにより、第３積層体の形成と第４積層体の形成を実質的に同時に実施する方法、あるいは、加熱した流体を入れることができる容器内に第３積層体を設置し、加熱した流体により第３積層体を加熱・加圧する方法などを適用することができる。ここで流体としては、気体が好ましく、例えば、空気、不活性ガス（窒素ガス、希ガス）等が挙げられる。加熱した流体により加熱・加圧する方法により電子部品間のボイドの発生を低減することができる。
第４積層体の形態も、図９に示したものと同じである。
＜半田ボール形成工程＞
次に、上記第３積層体あるいは第４積層体を構成する第１電子部品の第１ｂ端子の少なくとも一部に、半田ボール１３１Ａ、１３１Ｂを形成する。これにより、第１電子装置１７を製造することができる。
第１電子装置１７を図１０に示す。
本工程において、第１電子部品の第１ｂ端子に半田ボールを形成する方法としては特に限定されないが、例えば、第１電子部品の第１ｂ端子側のパッドにマイクロボールマウンタなどを用いて半田ボールを搭載した後、ＩＲリフロー装置などを用いて加熱し、半田ボールと第１電子部品の第１ｂ端子とを接合することにより形成することができる。
＜設置工程＞
本工程は、第３端子を有する第３電子部品１３を準備する工程と、第１電子装置１７の半田ボール（１３１Ａ、１３１Ｂ）と上記第３端子とが対峙するように、第３電子部品上に第１電子装置を設置する工程である。設置した状態を図１１に示す。
＜設置工程＞
本工程は、第３端子を有する第３電子部品１３を準備する工程と、第１電子装置１７の半田ボール（１３１Ａ、１３１Ｂ）と上記第３端子とが対峙するように、第３電子部品上に第１電子装置を設置する工程である。設置した状態を図１１に示す。
第３端子を有する第３電子部品としては特に限定されないが、例えば、樹脂基板、シリコン基板、ガラス基板、セラミック基板などを適用することができる。
第３電子部品の表面には、第３端子１４１（第１電子装置１７接続用端子）が形成されている。第３端子は、第１電子部品の第１ａ端子などと同様の構造、材料で構成することができ、表面に半田層を有することもできる。第３端子は、第１電子装置の第１ｂ端子に接続されるものである。
また、第３電子部品上に第１電子装置を設置する方法としても特に限定されないが、例えば、マウンターなどを適用することができる。
＜第２接合工程＞
本工程は、上記設置工程の後、第１ｂ端子と第３端子とを溶融した半田ボールを介して半田接合する工程である。これにより、第２電子装置１８を製造することができる。第２接合工程が終了した第２電子装置を図１２に示す。
本工程を実施する方法としては特に限定されないが、例えば、半田リフロー装置などを適用することができる。
半田リフロー装置を用いた場合の処理条件としては、例えば、ピーク温度２４５〜２６０℃、時間１０〜２０秒間とすることができる。
（第２の実施形態）
以上、本願発明の電子装置の製造方法の第１の実施形態について説明したが、本願発明の実施形態はこれに限定されるものではない。
＜第２接合工程＞
本工程は、上記設置工程の後、第１ｂ端子と第３端子とを溶融した半田ボールを介して半田接合する工程である。これにより、第２電子装置１８を製造することができる。第２接合工程が終了した第２電子装置を図１２に示す。
本工程を実施する方法としては特に限定されないが、例えば、半田リフロー装置などを適用することができる。
半田リフロー装置を用いた場合の処理条件としては、例えば、ピーク温度２４５〜２６０℃、時間１０〜２０秒間とすることができる。
（第２の実施形態）
以上、本願発明の電子装置の製造方法の第１の実施形態について説明したが、本願発明の実施形態はこれに限定されるものではない。
例えば、第１積層工程、第１開放工程、第２積層工程、第２開放工程の後、第２積層工程と第２開放工程とをセットとし、これを所定回数繰り返すことで、第２積層体を複数形成することもできる。第２積層体の数としては特に限定されないが、例えば、１〜６３個とすることができる。好ましくは３〜３５個、さらに好ましくは、３〜１５個とすることができる。
その後、第１接合工程以降は上述した第１の実施形態と同様に行い、第１電子装置、第２電子装置を製造することができる。
以上説明したように、本願発明の電子装置の製造方法では、第１電子部品、第１樹脂層、第２電子部品を接合する際、複数個の積層体を半田接合は行わずに積層した後、これら複数の第２電子部品と第１電子部品間（端子間）の半田接合をまとめて行う技術において発生しうる端子間の樹脂噛みに起因した端子間の接続不良の問題を解決することができるとともに、複数個の積層体を１個ずつ半田接合した場合と比較して、接合回数を１回とすることができ、複数の積層体を有する電子装置を効率良く製造することができる。さらに、接合回数を１回とすることができることから、電子装置製造時の半導体チップ等に対する熱ダメージを低減させることができる。
また、本実施形態では、第１積層工程、及び、第２積層工程において、第１半田層が潰れ過ぎないように制御しているので、半田接合前の段階で第１半田層の高さを十分に確保することができる。このため、第１接合工程の前段工程において第２の荷重を加えた際に第１半田層が十分に押し潰され、各端子間に介在する樹脂層を当該領域から排斥し、第１半田層を介して各端子間を繋げることができる。そして、当該状態を維持したまま半田接合を行うことで、端子間に樹脂層が介在しない状態で、端子間を半田接合できるので、良好な端子間接続ができ、高い接続信頼性を得ることができる。
（実施例１）
１．樹脂フィルム（第１樹脂層）の作製
フェノールノボラック樹脂９ｇ（住友ベークライト株式会社製、商品名：ＰＲ−５５６１７）と、液状ビスフェノールＡ型エポキシ樹脂２６．８ｇ（ＤＩＣ株式会社製、商品名：ＥＰＩＣＬＯＮ−８４０Ｓ）と、フェノールフタリン９ｇ（東京化成工業株式会社製）と、ビスフェノールＡ型フェノキシ樹脂１４．８ｇ（新日化エポキシ製造株式会社製、商品名：ＹＰ−５０）と、２−フェニル−４−メチルイミダゾール０．１ｇ（四国化成工業株式会社製、商品名：２Ｐ４ＭＺ）と、β−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン０．５ｇ（信越化学工業株式会社製、商品名：ＫＢＭ−４０３）と、
をメチルエチルケトンに溶解し、ここに、球状シリカフィラー４０ｇ（株式会社アドマテックス製、商品名：ＳＣ１０５０、平均粒径０．２５μｍ）を、混合・撹拌し、固形分濃度５０質量％の樹脂ワニスを得た。
１．樹脂フィルム（第１樹脂層）の作製
フェノールノボラック樹脂９ｇ（住友ベークライト株式会社製、商品名：ＰＲ−５５６１７）と、液状ビスフェノールＡ型エポキシ樹脂２６．８ｇ（ＤＩＣ株式会社製、商品名：ＥＰＩＣＬＯＮ−８４０Ｓ）と、フェノールフタリン９ｇ（東京化成工業株式会社製）と、ビスフェノールＡ型フェノキシ樹脂１４．８ｇ（新日化エポキシ製造株式会社製、商品名：ＹＰ−５０）と、２−フェニル−４−メチルイミダゾール０．１ｇ（四国化成工業株式会社製、商品名：２Ｐ４ＭＺ）と、β−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン０．５ｇ（信越化学工業株式会社製、商品名：ＫＢＭ−４０３）と、
をメチルエチルケトンに溶解し、ここに、球状シリカフィラー４０ｇ（株式会社アドマテックス製、商品名：ＳＣ１０５０、平均粒径０．２５μｍ）を、混合・撹拌し、固形分濃度５０質量％の樹脂ワニスを得た。
この樹脂ワニスを、ポリエステルフィルム（東レ株式会社製、商品名：ルミラー）に塗布し、１００℃／５ｍｉｎの条件で乾燥し、樹脂厚み２６μｍの樹脂フィルムを得た。
この樹脂フィルムの８０℃における溶融粘度は１，２００Ｐａ・ｓ、１５０℃における溶融粘度は２３０Ｐａ・ｓであった。
２．樹脂フィルム付きシリコンチップ（第１樹脂層＋第２電子装置）の作製
ダイシングフィルムが形成された８インチシリコンウエハーを準備した。このシリコンウエハーの厚みは１００μｍｔで、ダイシングフィルムが形成された面と反対側の面には、φ４０μｍ、高さ８μｍの銅バンプが形成されており、その上に厚み６μｍのＳｎ−３．５Ａｇ半田層が形成されている。ダイシングフィルムが形成された面側には、バンプは形成されていない。
真空ラミネーター（名機製作所株式会製、型番：ＭＶＬＰ−５００／６００−２Ａ）を用い、９５℃／３０ｓｅｃ／０．８ＭＰａの条件で、８インチシリコンウエハーの銅バンプが形成されている面側に上記で得られた樹脂フィルムをラミネートした。
次に、ダイシング装置（株式会社ディスコ製、型番：ＤＦＤ−６３４０）を用い、以下の条件で（ダイシングフィルム／シリコンウエハー／樹脂フィルム）積層体をダイシングし、サイズが６ｍｍ角、半田バンプ数１，０８９（バンプピッチ１８０μｍ、エリアアレイ配置）である樹脂フィルム付きシリコンチップを得た。
＜ダイシング条件＞
ダイシング速度 ：２０ｍｍ／ｓｅｃ
スピンドル回転数 ：４０，０００ｒｐｍ
刃品番 ：ＺＨ０５−ＳＤ ３５００−Ｎ１−５０ ＢＢ（株式会社ディスコ製）
３．シリコン基板（第１電子部品）の準備
第１電子部品として、シリコンチップが搭載される側（表側：第１ａ端子側）にφ４０μｍ、高さ１０μｍのパッドが２，１７８個形成され、はんだボールが搭載される側（裏側：第１ｂ端子側）に、φ７０μｍパッドが３，２００個形成されたシリコン基板を準備した。シリコン基板の表側と裏側のパッド表面には、Ｎｉ／Ａｕめっきが形成されており、シリコン基板のサイズは２０ｍｍ×１０ｍｍ、厚みは０．４ｍｍである。
シリコン基板には、シリコン基板の表裏を導通するＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）が形成されている。また、シリコン基板は、サイズが１０ｍｍ角で、表側にパッド数１，０８９（パッドピッチ１８０μｍ、エリアアレイ配置）が形成され、裏側にパッド数１，６００（パッドピッチ２００μｍ、エリアアレイ配置）が形成された領域２個からなる。
４．積層体（第１積層体、第２積層体）の作製
フリップチップボンダー（パナソニックファクトリーソリューションズ株式会社製、型番：ＦＣＢ３）を用いて、上記で得られた樹脂フィルム付きシリコンチップをシリコン基板上に積層した。
フリップチップボンダーの下側ステージを１００℃に設定し、その上にシリコン基板を搭載した。次に、１５０℃に設定したボンディングツールに樹脂フィルム付きシリコンチップを吸着し、フリップチップボンダーの上下カメラでシリコン基板と樹脂フィルム付きシリコンチップを位置合せし、荷重０．１ＭＰａ／２ｓｅｃの条件で積層した後、荷重を開放して、（シリコン基板／樹脂フィルム／シリコンチップ）積層体（第１積層体）を作製した。
なお、ここでは、シリコン基板の任意の１個の領域に樹脂フィルム付きシリコンチップを搭載した。
次に、上記で得られた（シリコン基板／樹脂フィルム／シリコンチップ）積層体を１００℃に設定したフリップチップボンダーの下側ステージに搭載し、１５０℃に設定したボンディングツールに樹脂フィルム付きシリコンチップを吸着し、フリップチップボンダーの上下カメラで上記積層体におけるシリコンチップが搭載されていない領域のシリコン基板と樹脂フィルム付きシリコンチップを位置合せし、荷重０．１ＭＰａ／２ｓｅｃの条件で積層した後、荷重を開放して積層体（第２積層体）を得た。
５．積層体の接合（第１接合工程：第３積層体の製造）
フリップチップボンダーを用いて、上記で得られた積層体（第１積層体と第２積層体）のシリコンチップが積層された２つの領域全てをまとめて１つのボンディングツールで加圧・加熱して各積層体の（半田バンプ／パッド）間の接合を行った。
まず、フリップチップボンダーの下側ステージを１００℃に設定し、上記積層体を搭載した。１５０℃に設定したボンディングツールで、荷重０．５ＭＰａ／１２ｓｅｃの条件で積層体を加圧し、次いで、ボンディングツールを急昇温し、ボンディングツールの温度を２８０℃に設定し、０．５ＭＰａ／１２ｓｅｃで加圧して、各積層体の（半田バンプ／パッド）間を半田接合し、第３積層体を得た。
次に、加圧・加熱装置（株式会社協真エンジニアリング製、型番：ＨＰＶ−５０５０ＭＡＨ−Ｄ）を用いて、第３積層体を加圧・加熱硬化した。
加圧・加熱流体として空気を用い、１８０℃／２ｈｒ／０．８ＭＰａの条件で加圧・加熱硬化し、第４積層体を得た。
６．半田ボール形成（第１電子装置の製造）・２次実装（設置工程及び第２接合工程／第２電子装置の製造）
第４積層体の裏側（第１電子部品の第１ｂ端子側）のパッドに手動式マイクロボールマウンタを用いて、φ１００μｍの半田ボールを搭載した後、ＩＲリフロー装置（株式会社大和製作所製、型番：ＮＲＹ−３２５−５Ｚ）を用いて、最高温度２６０℃、最高温度±５℃以内である時間１５秒間、の条件で第１ｂ端子と半田ボールとを接合して、第１電子装置を得た。
その後、第３端子を有するマザーボード（第３電子部品）としてＦＲ−５基板を用意し、第３端子と上記第１電子部品の半田ボールとが対峙するように設置した後、半田リフロー装置を用いて、最高温度２６０℃、最高温度±５℃以内である時間１５秒間、の条件で半田接合して、第１電子装置を第３電子部品に実装し、第２電子装置を得た。
７．電子装置の評価
上記で得られた第１電子装置をエポキシ樹脂で包埋し、断面を走査型電子顕微鏡（ＳＥＭ）で観察した。その結果（シリコン基板／シリコンチップ）間の半田接合は良好であり、また、シリコンチップのクラックが観察されなかった。さらに、（シリコン基板／シリコンチップ）間の樹脂層に空隙は観察されなかった。
（実施例２）
実施例１と同様にして、樹脂フィルム（第１樹脂層）の作製、樹脂フィルム付きシリコンチップ（第１樹脂層＋第２電子部品）の作製を行った。
３．シリコン基板（第１電子部品）の準備
シリコンチップが搭載される側（表側：第１ａ端子側）にφ４０μｍ、高さ１０μｍのパッドが４，３５６個形成され、はんだボールが搭載される側（裏側：第１ｂ端子側）に、φ７０μｍパッドが６，４００個形成されたシリコン基板を準備した。シリコン基板の表側と裏側のパッド表面には、Ｎｉ／Ａｕめっきが形成されおり、シリコン基板のサイズは２０ｍｍ角、厚みは０．４ｍｍである。
シリコン基板には、シリコン基板の表裏を導通するＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）が形成されている。また、シリコン基板は、サイズが１０ｍｍ角で、表側にパッド数１，０８９（パッドピッチ１８０μｍ、エリアアレイ配置）が形成され、裏側にパッド数１，６００（パッドピッチ２００μｍ、エリアアレイ配置）が形成された領域４個からなる。
４．積層体（第１積層体、第２積層体）の作製
フリップチップボンダーを用いて、上記で得られた樹脂フィルム付きシリコンチップをシリコン基板上に積層した。
フリップチップボンダーの下側ステージを１００℃に設定し、その上にシリコン基板を搭載した。次に、１５０℃に設定したボンディングツールに樹脂フィルム付きシリコンチップを吸着し、フリップチップボンダーの上下カメラでシリコン基板と樹脂フィルム付きシリコンチップを位置合せし、荷重０．１ＭＰａ／２ｓｅｃの条件で積層した後、荷重を開放して、（シリコン基板／樹脂フィルム／シリコンチップ）積層体（第１積層体）を形成した。
なお、ここでは、シリコン基板の任意の１個の領域に樹脂フィルム付きシリコンチップを搭載した。
次に、上記で得られた（シリコン基板／樹脂フィルム／シリコンチップ）積層体を１００℃に設定したフリップチップボンダーの下側ステージに搭載し、１５０℃に設定したボンディングツールに樹脂フィルム付きシリコンチップを吸着し、フリップチップボンダーの上下カメラで、上記積層体におけるシリコンチップが搭載されていない領域のシリコン基板と樹脂フィルム付きシリコンチップを位置合せし、荷重０．１ＭＰａ／２ｓｅｃの条件で積層した後、荷重を開放して、第２積層体を形成した。
さらに、シリコンチップが搭載されていない残りの２つの領域についても、上記と同様にして樹脂フィルム付きシリコンチップを積層した後、荷重を開放して、第２積層体をさらに２つ形成し、シリコン基板に４つのシリコンチップが積層された積層体を得た。
５．積層体の接合（第１接合工程：第３積層体の製造）
フリップチップボンダーを用いて、上記で得られた積層体のシリコンチップが積層された４つの領域全てをまとめて１つのボンディングツールで加圧・加熱して、各積層体の（半田バンプ／パッド）間の接合を行った。
まず、フリップチップボンダーの下側ステージを１００℃に設定し、上記で得られた積層体を搭載した。１５０℃に設定したボンディングツールで、荷重０．５ＭＰａ／１２ｓｅｃの条件で積層体を加圧し、次いで、ボンディングツールを急昇温し、ボンディングツールの温度を２８０℃に設定し、０．５ＭＰａ／１２ｓｅｃで加圧して、各積層体の（半田バンプ／パッド）間を半田接合し、第３積層体を得た。
次に、加圧・加熱装置を用いて、第３積層体を加圧・加熱硬化した。
加圧・加熱流体として空気を用い、１８０℃／２ｈｒ／０．８ＭＰａの条件で加圧・加熱硬化し、第４積層体を得た。
６．半田ボール形成（第１電子装置の製造）・２次実装（設置工程・第２接合工程／第２電子装置の製造）
第４積層体の裏側（第１電子部品の第１ｂ端子側）のパッドに手動式マイクロボールマウンタを用いて、φ１００μｍの半田ボールを搭載した後、ＩＲリフロー装置を用いて、最高温度２６０℃、最高温度±５℃以内である時間１５秒間、の条件で第１ｂ端子と半田ボールとを接合して、第１電子装置を得た。。
その後、第３端子を有するマザーボード（第３電子装置）としてＦＲ−５基板を用意し、第３端子と半田ボールとが対峙するように設置した後、半田リフロー装置を用いて、最高温度２６０℃、最高温度±５℃以内である時間１５秒間、の条件で半田接合して、第１電子装置を第３電子部品に実装し、第２電子装置を得た。
７．第１電子装置の評価
上記で得られた第１電子装置をエポキシ樹脂で包埋し、断面を走査型電子顕微鏡（ＳＥＭ）で観察した。その結果（シリコン基板／シリコンチップ）間の半田接合は良好であり、また、シリコンチップのクラックが観察されなかった。さらに、（シリコン基板／シリコンチップ）間の樹脂層に空隙は観察されなかった。
（比較例１）
１．積層体の接合
フリップチップボンダーを用いて、樹脂フィルム付きシリコンチップをシリコン基板上に下記の手順で積層・接合した。
フリップチップボンダーの下側ステージを１００℃に設定し、その上に実施例２で用いたのと同じシリコン基板を搭載した。次に、１５０℃に設定したボンディングツールに実施例１で用いたのと同じ樹脂フィルム付きシリコンチップを吸着し、フリップチップボンダーの上下カメラでシリコン基板とシリコンチップを位置合せし、荷重０．５ＭＰａ／１２ｓｅｃの条件で積層体を加圧し、次いでボンディングツールを急昇温し、ボンディングツールの温度を２８０℃に設定し、０．５ＭＰａ／１２ｓｅｃの条件で加圧して、（半田バンプ／パッド）間を半田接合し、積層体を得た。
次に、上記で得られた積層体を１００℃に設定した下側ステージに搭載し、１５０℃に設定したボンディングツールに樹脂フィルム付きシリコンチップを吸着し、フリップチップボンダーの上下カメラで上記積層体におけるシリコンチップが搭載されていない領域のシリコン基板と樹脂フィルム付きシリコンチップを位置合せし、荷重０．５ＭＰａ／１２ｓｅｃの条件で積層体を加圧し、次いでボンディングツールを急昇温し、ボンディングツールの温度を２８０℃に設定し、０．５ＭＰａ／１２ｓｅｃの条件で加圧して、（半田バンプ／パッド）間を半田接合し、積層体を得た。
さらに、シリコンチップが搭載されていない残りの２つの領域についても、上記と同様にして樹脂フィルム付きシリコンチップを積層し、シリコン基板に４つのシリコンチップが積層・接合された積層体（積層体（ａ））を得た。
次に、実施例１で用いたのと同じ加圧・加熱装置を用いて積層体（ａ）を加圧・加熱硬化した。
加圧・加熱流体として空気を用い、１８０℃／２ｈｒ／０．８ＭＰａの条件で加圧・加熱硬化し、積層体（積層体（ｂ））を得た。
２．はんだボール搭載
積層体（ｂ）の裏側のパッドに手動式マイクロボールマウンタを用いて、φ１００μｍの半田ボールを搭載した後、ＩＲリフロー装置を用いて、最高温度２６０℃、最高温度±５℃以内である時間１５秒間、の条件で、積層体（ｂ）の裏側のパッドと半田ボールとを半田接合して、電子装置を得た。
３．電子装置の評価
比較例１では、２回目、３回目、４回目の半田接合工程の前段で、ボンディングツールを２８０℃から１５０℃に冷却する必要があるが、その冷却時間はそれぞれ３０秒間であった。しかし、実施例においては、冷却する必要が無く、その分生産性が向上していることが確認できた。
（比較例２）
１．液状封止樹脂組成物の作製（下記質量％は液状封止樹脂組成物全体に対する含有割合を示す）
液状エポキシ樹脂（Ａ）として、ビスフェノールＦ型エポキシ樹脂を１５．９５５質量％およびグリシジルアミン型エポキシ樹脂を１５．９５５質量％、硬化剤（Ｂ）として、芳香族１級アミン型硬化剤を１６．３８３質量％、無機充填剤（Ｃ）として平均粒径０．５μｍ、最大粒径２４μｍの球状シリカを５０．０００質量％、アミノ基を有する液状シリコーン化合物（Ｄ）を０．０１６質量％、シランカップリング剤としてエポキシシランカップリング剤を１．５９６質量％、着色剤を０．０９５質量％、配合し、プラネタリーミキサーと３本ロールを用いて混合し、真空脱泡処理することにより液状封止樹脂組成物を得た。
２． シリコンチップの作製
ダイシングフィルムが形成された８インチシリコンウエハー（実施例１で用いたものと同じもの）をダイシングして、チップサイズ６ｍｍ角のシリコンチップを得た。
３．積層体の接合
実施例２で用いたものと同じシリコン基板の４つの領域のパッド形成面にフラックスを塗布し、フリップチップボンダーの下側ステージに搭載した。ボンディングツールにシリコンチップを吸着し、フリップチップボンダーの上下カメラでシリコン基板とシリコンチップを位置合せして、シリコンチップのバンプ形成面とシリコン基板のパッド形成面とが向
かい合わせになるよう積層した。
次に、上記と同様にして、シリコン基板の残り３つの領域すべてにシリコンチップを積層し、仮積層体を得た。
仮積層体をリフロー炉で最高温度２６０℃、最高温度±５℃以内である時間１５秒間、の条件で半田接合させた。さらに、フラックス除去洗浄を行い、積層体（積層体（ｃ））を得た。
４．シリコンチップ間の封止
上記で得られた積層体（ｃ）を１１０℃の熱板上で加熱し、積層体（ｃ）の各シリコンチップの１辺に上記液状封止樹脂組成物をディスペンスし、シリコン基板／シリコンチップ間を充填させた後、液状封止樹脂組成物を１５０℃のオーブンで１２０分間加熱硬化させ、積層体（積層体（ｄ））を得た。
５．はんだボール搭載
積層体（ｄ）の裏側のパッドに手動式マイクロボールマウンタを用いて、φ１００μｍの半田ボールを搭載した後、ＩＲリフロー装置を用いて、最高温度２６０℃、最高温度±５℃以内である時間１５秒間、の条件で半田接合して、電子装置を得た。
６．電子装置の評価
得られた電子装置をエポキシ樹脂で包埋し、断面を走査型電子顕微鏡（ＳＥＭ）で観察した。その結果（シリコン基板／シリコンチップ）間に多数の空隙が観察された。
２．樹脂フィルム付きシリコンチップ（第１樹脂層＋第２電子装置）の作製
ダイシングフィルムが形成された８インチシリコンウエハーを準備した。このシリコンウエハーの厚みは１００μｍｔで、ダイシングフィルムが形成された面と反対側の面には、φ４０μｍ、高さ８μｍの銅バンプが形成されており、その上に厚み６μｍのＳｎ−３．５Ａｇ半田層が形成されている。ダイシングフィルムが形成された面側には、バンプは形成されていない。
真空ラミネーター（名機製作所株式会製、型番：ＭＶＬＰ−５００／６００−２Ａ）を用い、９５℃／３０ｓｅｃ／０．８ＭＰａの条件で、８インチシリコンウエハーの銅バンプが形成されている面側に上記で得られた樹脂フィルムをラミネートした。
次に、ダイシング装置（株式会社ディスコ製、型番：ＤＦＤ−６３４０）を用い、以下の条件で（ダイシングフィルム／シリコンウエハー／樹脂フィルム）積層体をダイシングし、サイズが６ｍｍ角、半田バンプ数１，０８９（バンプピッチ１８０μｍ、エリアアレイ配置）である樹脂フィルム付きシリコンチップを得た。
＜ダイシング条件＞
ダイシング速度 ：２０ｍｍ／ｓｅｃ
スピンドル回転数 ：４０，０００ｒｐｍ
刃品番 ：ＺＨ０５−ＳＤ ３５００−Ｎ１−５０ ＢＢ（株式会社ディスコ製）
３．シリコン基板（第１電子部品）の準備
第１電子部品として、シリコンチップが搭載される側（表側：第１ａ端子側）にφ４０μｍ、高さ１０μｍのパッドが２，１７８個形成され、はんだボールが搭載される側（裏側：第１ｂ端子側）に、φ７０μｍパッドが３，２００個形成されたシリコン基板を準備した。シリコン基板の表側と裏側のパッド表面には、Ｎｉ／Ａｕめっきが形成されており、シリコン基板のサイズは２０ｍｍ×１０ｍｍ、厚みは０．４ｍｍである。
シリコン基板には、シリコン基板の表裏を導通するＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）が形成されている。また、シリコン基板は、サイズが１０ｍｍ角で、表側にパッド数１，０８９（パッドピッチ１８０μｍ、エリアアレイ配置）が形成され、裏側にパッド数１，６００（パッドピッチ２００μｍ、エリアアレイ配置）が形成された領域２個からなる。
４．積層体（第１積層体、第２積層体）の作製
フリップチップボンダー（パナソニックファクトリーソリューションズ株式会社製、型番：ＦＣＢ３）を用いて、上記で得られた樹脂フィルム付きシリコンチップをシリコン基板上に積層した。
フリップチップボンダーの下側ステージを１００℃に設定し、その上にシリコン基板を搭載した。次に、１５０℃に設定したボンディングツールに樹脂フィルム付きシリコンチップを吸着し、フリップチップボンダーの上下カメラでシリコン基板と樹脂フィルム付きシリコンチップを位置合せし、荷重０．１ＭＰａ／２ｓｅｃの条件で積層した後、荷重を開放して、（シリコン基板／樹脂フィルム／シリコンチップ）積層体（第１積層体）を作製した。
なお、ここでは、シリコン基板の任意の１個の領域に樹脂フィルム付きシリコンチップを搭載した。
次に、上記で得られた（シリコン基板／樹脂フィルム／シリコンチップ）積層体を１００℃に設定したフリップチップボンダーの下側ステージに搭載し、１５０℃に設定したボンディングツールに樹脂フィルム付きシリコンチップを吸着し、フリップチップボンダーの上下カメラで上記積層体におけるシリコンチップが搭載されていない領域のシリコン基板と樹脂フィルム付きシリコンチップを位置合せし、荷重０．１ＭＰａ／２ｓｅｃの条件で積層した後、荷重を開放して積層体（第２積層体）を得た。
５．積層体の接合（第１接合工程：第３積層体の製造）
フリップチップボンダーを用いて、上記で得られた積層体（第１積層体と第２積層体）のシリコンチップが積層された２つの領域全てをまとめて１つのボンディングツールで加圧・加熱して各積層体の（半田バンプ／パッド）間の接合を行った。
まず、フリップチップボンダーの下側ステージを１００℃に設定し、上記積層体を搭載した。１５０℃に設定したボンディングツールで、荷重０．５ＭＰａ／１２ｓｅｃの条件で積層体を加圧し、次いで、ボンディングツールを急昇温し、ボンディングツールの温度を２８０℃に設定し、０．５ＭＰａ／１２ｓｅｃで加圧して、各積層体の（半田バンプ／パッド）間を半田接合し、第３積層体を得た。
次に、加圧・加熱装置（株式会社協真エンジニアリング製、型番：ＨＰＶ−５０５０ＭＡＨ−Ｄ）を用いて、第３積層体を加圧・加熱硬化した。
加圧・加熱流体として空気を用い、１８０℃／２ｈｒ／０．８ＭＰａの条件で加圧・加熱硬化し、第４積層体を得た。
６．半田ボール形成（第１電子装置の製造）・２次実装（設置工程及び第２接合工程／第２電子装置の製造）
第４積層体の裏側（第１電子部品の第１ｂ端子側）のパッドに手動式マイクロボールマウンタを用いて、φ１００μｍの半田ボールを搭載した後、ＩＲリフロー装置（株式会社大和製作所製、型番：ＮＲＹ−３２５−５Ｚ）を用いて、最高温度２６０℃、最高温度±５℃以内である時間１５秒間、の条件で第１ｂ端子と半田ボールとを接合して、第１電子装置を得た。
その後、第３端子を有するマザーボード（第３電子部品）としてＦＲ−５基板を用意し、第３端子と上記第１電子部品の半田ボールとが対峙するように設置した後、半田リフロー装置を用いて、最高温度２６０℃、最高温度±５℃以内である時間１５秒間、の条件で半田接合して、第１電子装置を第３電子部品に実装し、第２電子装置を得た。
７．電子装置の評価
上記で得られた第１電子装置をエポキシ樹脂で包埋し、断面を走査型電子顕微鏡（ＳＥＭ）で観察した。その結果（シリコン基板／シリコンチップ）間の半田接合は良好であり、また、シリコンチップのクラックが観察されなかった。さらに、（シリコン基板／シリコンチップ）間の樹脂層に空隙は観察されなかった。
（実施例２）
実施例１と同様にして、樹脂フィルム（第１樹脂層）の作製、樹脂フィルム付きシリコンチップ（第１樹脂層＋第２電子部品）の作製を行った。
３．シリコン基板（第１電子部品）の準備
シリコンチップが搭載される側（表側：第１ａ端子側）にφ４０μｍ、高さ１０μｍのパッドが４，３５６個形成され、はんだボールが搭載される側（裏側：第１ｂ端子側）に、φ７０μｍパッドが６，４００個形成されたシリコン基板を準備した。シリコン基板の表側と裏側のパッド表面には、Ｎｉ／Ａｕめっきが形成されおり、シリコン基板のサイズは２０ｍｍ角、厚みは０．４ｍｍである。
シリコン基板には、シリコン基板の表裏を導通するＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）が形成されている。また、シリコン基板は、サイズが１０ｍｍ角で、表側にパッド数１，０８９（パッドピッチ１８０μｍ、エリアアレイ配置）が形成され、裏側にパッド数１，６００（パッドピッチ２００μｍ、エリアアレイ配置）が形成された領域４個からなる。
４．積層体（第１積層体、第２積層体）の作製
フリップチップボンダーを用いて、上記で得られた樹脂フィルム付きシリコンチップをシリコン基板上に積層した。
フリップチップボンダーの下側ステージを１００℃に設定し、その上にシリコン基板を搭載した。次に、１５０℃に設定したボンディングツールに樹脂フィルム付きシリコンチップを吸着し、フリップチップボンダーの上下カメラでシリコン基板と樹脂フィルム付きシリコンチップを位置合せし、荷重０．１ＭＰａ／２ｓｅｃの条件で積層した後、荷重を開放して、（シリコン基板／樹脂フィルム／シリコンチップ）積層体（第１積層体）を形成した。
なお、ここでは、シリコン基板の任意の１個の領域に樹脂フィルム付きシリコンチップを搭載した。
次に、上記で得られた（シリコン基板／樹脂フィルム／シリコンチップ）積層体を１００℃に設定したフリップチップボンダーの下側ステージに搭載し、１５０℃に設定したボンディングツールに樹脂フィルム付きシリコンチップを吸着し、フリップチップボンダーの上下カメラで、上記積層体におけるシリコンチップが搭載されていない領域のシリコン基板と樹脂フィルム付きシリコンチップを位置合せし、荷重０．１ＭＰａ／２ｓｅｃの条件で積層した後、荷重を開放して、第２積層体を形成した。
さらに、シリコンチップが搭載されていない残りの２つの領域についても、上記と同様にして樹脂フィルム付きシリコンチップを積層した後、荷重を開放して、第２積層体をさらに２つ形成し、シリコン基板に４つのシリコンチップが積層された積層体を得た。
５．積層体の接合（第１接合工程：第３積層体の製造）
フリップチップボンダーを用いて、上記で得られた積層体のシリコンチップが積層された４つの領域全てをまとめて１つのボンディングツールで加圧・加熱して、各積層体の（半田バンプ／パッド）間の接合を行った。
まず、フリップチップボンダーの下側ステージを１００℃に設定し、上記で得られた積層体を搭載した。１５０℃に設定したボンディングツールで、荷重０．５ＭＰａ／１２ｓｅｃの条件で積層体を加圧し、次いで、ボンディングツールを急昇温し、ボンディングツールの温度を２８０℃に設定し、０．５ＭＰａ／１２ｓｅｃで加圧して、各積層体の（半田バンプ／パッド）間を半田接合し、第３積層体を得た。
次に、加圧・加熱装置を用いて、第３積層体を加圧・加熱硬化した。
加圧・加熱流体として空気を用い、１８０℃／２ｈｒ／０．８ＭＰａの条件で加圧・加熱硬化し、第４積層体を得た。
６．半田ボール形成（第１電子装置の製造）・２次実装（設置工程・第２接合工程／第２電子装置の製造）
第４積層体の裏側（第１電子部品の第１ｂ端子側）のパッドに手動式マイクロボールマウンタを用いて、φ１００μｍの半田ボールを搭載した後、ＩＲリフロー装置を用いて、最高温度２６０℃、最高温度±５℃以内である時間１５秒間、の条件で第１ｂ端子と半田ボールとを接合して、第１電子装置を得た。。
その後、第３端子を有するマザーボード（第３電子装置）としてＦＲ−５基板を用意し、第３端子と半田ボールとが対峙するように設置した後、半田リフロー装置を用いて、最高温度２６０℃、最高温度±５℃以内である時間１５秒間、の条件で半田接合して、第１電子装置を第３電子部品に実装し、第２電子装置を得た。
７．第１電子装置の評価
上記で得られた第１電子装置をエポキシ樹脂で包埋し、断面を走査型電子顕微鏡（ＳＥＭ）で観察した。その結果（シリコン基板／シリコンチップ）間の半田接合は良好であり、また、シリコンチップのクラックが観察されなかった。さらに、（シリコン基板／シリコンチップ）間の樹脂層に空隙は観察されなかった。
（比較例１）
１．積層体の接合
フリップチップボンダーを用いて、樹脂フィルム付きシリコンチップをシリコン基板上に下記の手順で積層・接合した。
フリップチップボンダーの下側ステージを１００℃に設定し、その上に実施例２で用いたのと同じシリコン基板を搭載した。次に、１５０℃に設定したボンディングツールに実施例１で用いたのと同じ樹脂フィルム付きシリコンチップを吸着し、フリップチップボンダーの上下カメラでシリコン基板とシリコンチップを位置合せし、荷重０．５ＭＰａ／１２ｓｅｃの条件で積層体を加圧し、次いでボンディングツールを急昇温し、ボンディングツールの温度を２８０℃に設定し、０．５ＭＰａ／１２ｓｅｃの条件で加圧して、（半田バンプ／パッド）間を半田接合し、積層体を得た。
次に、上記で得られた積層体を１００℃に設定した下側ステージに搭載し、１５０℃に設定したボンディングツールに樹脂フィルム付きシリコンチップを吸着し、フリップチップボンダーの上下カメラで上記積層体におけるシリコンチップが搭載されていない領域のシリコン基板と樹脂フィルム付きシリコンチップを位置合せし、荷重０．５ＭＰａ／１２ｓｅｃの条件で積層体を加圧し、次いでボンディングツールを急昇温し、ボンディングツールの温度を２８０℃に設定し、０．５ＭＰａ／１２ｓｅｃの条件で加圧して、（半田バンプ／パッド）間を半田接合し、積層体を得た。
さらに、シリコンチップが搭載されていない残りの２つの領域についても、上記と同様にして樹脂フィルム付きシリコンチップを積層し、シリコン基板に４つのシリコンチップが積層・接合された積層体（積層体（ａ））を得た。
次に、実施例１で用いたのと同じ加圧・加熱装置を用いて積層体（ａ）を加圧・加熱硬化した。
加圧・加熱流体として空気を用い、１８０℃／２ｈｒ／０．８ＭＰａの条件で加圧・加熱硬化し、積層体（積層体（ｂ））を得た。
２．はんだボール搭載
積層体（ｂ）の裏側のパッドに手動式マイクロボールマウンタを用いて、φ１００μｍの半田ボールを搭載した後、ＩＲリフロー装置を用いて、最高温度２６０℃、最高温度±５℃以内である時間１５秒間、の条件で、積層体（ｂ）の裏側のパッドと半田ボールとを半田接合して、電子装置を得た。
３．電子装置の評価
比較例１では、２回目、３回目、４回目の半田接合工程の前段で、ボンディングツールを２８０℃から１５０℃に冷却する必要があるが、その冷却時間はそれぞれ３０秒間であった。しかし、実施例においては、冷却する必要が無く、その分生産性が向上していることが確認できた。
（比較例２）
１．液状封止樹脂組成物の作製（下記質量％は液状封止樹脂組成物全体に対する含有割合を示す）
液状エポキシ樹脂（Ａ）として、ビスフェノールＦ型エポキシ樹脂を１５．９５５質量％およびグリシジルアミン型エポキシ樹脂を１５．９５５質量％、硬化剤（Ｂ）として、芳香族１級アミン型硬化剤を１６．３８３質量％、無機充填剤（Ｃ）として平均粒径０．５μｍ、最大粒径２４μｍの球状シリカを５０．０００質量％、アミノ基を有する液状シリコーン化合物（Ｄ）を０．０１６質量％、シランカップリング剤としてエポキシシランカップリング剤を１．５９６質量％、着色剤を０．０９５質量％、配合し、プラネタリーミキサーと３本ロールを用いて混合し、真空脱泡処理することにより液状封止樹脂組成物を得た。
２． シリコンチップの作製
ダイシングフィルムが形成された８インチシリコンウエハー（実施例１で用いたものと同じもの）をダイシングして、チップサイズ６ｍｍ角のシリコンチップを得た。
３．積層体の接合
実施例２で用いたものと同じシリコン基板の４つの領域のパッド形成面にフラックスを塗布し、フリップチップボンダーの下側ステージに搭載した。ボンディングツールにシリコンチップを吸着し、フリップチップボンダーの上下カメラでシリコン基板とシリコンチップを位置合せして、シリコンチップのバンプ形成面とシリコン基板のパッド形成面とが向
かい合わせになるよう積層した。
次に、上記と同様にして、シリコン基板の残り３つの領域すべてにシリコンチップを積層し、仮積層体を得た。
仮積層体をリフロー炉で最高温度２６０℃、最高温度±５℃以内である時間１５秒間、の条件で半田接合させた。さらに、フラックス除去洗浄を行い、積層体（積層体（ｃ））を得た。
４．シリコンチップ間の封止
上記で得られた積層体（ｃ）を１１０℃の熱板上で加熱し、積層体（ｃ）の各シリコンチップの１辺に上記液状封止樹脂組成物をディスペンスし、シリコン基板／シリコンチップ間を充填させた後、液状封止樹脂組成物を１５０℃のオーブンで１２０分間加熱硬化させ、積層体（積層体（ｄ））を得た。
５．はんだボール搭載
積層体（ｄ）の裏側のパッドに手動式マイクロボールマウンタを用いて、φ１００μｍの半田ボールを搭載した後、ＩＲリフロー装置を用いて、最高温度２６０℃、最高温度±５℃以内である時間１５秒間、の条件で半田接合して、電子装置を得た。
６．電子装置の評価
得られた電子装置をエポキシ樹脂で包埋し、断面を走査型電子顕微鏡（ＳＥＭ）で観察した。その結果（シリコン基板／シリコンチップ）間に多数の空隙が観察された。
以上の結果から明らかなように、本発明の電子装置の製造方法で得られた電子装置は、半田の融点以上の熱処理を１回実施することで、各電子部品間の半田接合を一括して行えるため、生産性に優れていた。また、得られた電子装置における電子部品にクラックは観察されず、半田接合性も良好であり、信頼性に優れていた。
一方、比較例１では、４個の電子部品を逐次半田接合するために、半田の融点以上での熱処理を４回実施する必要があり、生産性が劣っていた。また、実施例２においては半田接合のための加熱によりシリコンチップが受ける熱ダメージは１回であるが、比較例１においては４回の熱ダメージを受けることとなった。
そして、比較例２では、電子部品間を接合した後に、液状封止樹脂組成物を用いて樹脂封止するため、電子部品間に多数の空隙が観察された。
以下、参考形態の例を付記する。
１． 第１の面の複数の領域に第１ａ端子を有するとともに、前記第１の面に対応する第２の面の複数の領域に第１ｂ端子を有する第１電子部品、第１樹脂層、第２端子を有する第２電子部品を、前記第１ａ端子と前記第２端子とが、前記第１樹脂層を挟んで対峙するように積層するとともに、前記第１樹脂層が溶融し、かつ、前記第１ａ端子及び前記第２端子の少なくとも一方が備える第１半田層が溶融しない温度で加熱しながら、一対の挟圧部材で第１Ａの荷重を加える第１積層工程と、
前記第１積層工程後、前記第１Ａの荷重を開放して第１積層体を形成する第１開放工程と、
前記第１積層体を形成した領域とは異なる前記第１電子部品上の領域に、前記第１積層工程と同様の手順により、前記第１電子部品、前記第１樹脂層、前記第２電子部品を積層するとともに、一対の挟圧部材で第１Ｂの荷重を加える第２積層工程と、
前記第２積層工程後、前記第１Ｂの荷重を開放して第２積層体を形成する第２開放工程と、
前記第２開放工程後、前記第１積層体と前記第２積層体とをまとめて、前記第１樹脂層が溶融し、かつ、前記第１半田層が溶融しない温度で加熱しながら一対の挟圧部材で第２の荷重を加えることで、各端子間に介在する樹脂層を排斥し、前記第１ａ端子、前記第１半田層、及び、前記第２端子を直接繋げ、次いで、前記第１半田層が溶融する温度で加熱しながら一対の挟圧部材で第３の荷重を加えることで、前記第１ａ端子と前記第２端子とを前記第１半田層を介して半田接合して第３積層体を形成する第１接合工程と、
前記第１の電子部品が有する第１ｂ端子の少なくとも一部に半田ボールを形成して第１電子装置を製造する半田ボール形成工程と、を有し、
前記第１接合工程において加える前記第２の荷重は、前記第１積層工程において加える前記第１Ａの荷重、及び、前記第２積層工程において加える前記第１Ｂの荷重のいずれよりも大きいものである電子装置の製造方法。
２． １．に記載の電子装置の製造方法において、
前記第１接合工程では、前記第１樹脂層が溶融し、かつ、前記第１半田層が溶融しない温度で前記第１積層体及び第２積層体を加熱しながら、一対の挟圧部材で前記第２の荷重を加えると、前記第１半田層が変形しながら、各端子間に存在する樹脂を当該端子間から排斥するものである電子装置の製造方法。
３． １．または２に記載の電子装置の製造方法において
前記第１樹脂層は、前記第１電子部品の前記第１ａ端子が設けられた面、及び、前記第２電子部品の第２端子が設けられた面のうち、少なくともいずれか一方の面上に形成されたものである電子装置の製造方法。
４． １．ないし３．のいずれか１つに記載の電子装置の製造方法において、
第３端子を有する第３電子部品を準備する工程と、前記第１電子装置の半田ボールと前記第３端子とが対峙するように前記第３電子部品上に前記第１電子装置を設置する設置工程と、
前記第１電子装置と前記第３電子部品とを接合して第２電子装置を形成する第２接合工程と、
をさらに有する、電子装置の製造方法。
５． １．ないし４．のいずれか１つに記載の電子装置の製造方法において、
前記第１電子部品は、インターポーザ基板である電子装置の製造方法。
６． １．ないし５．のいずれか１つに記載の電子装置の製造方法において、
前記第２電子部品は、半導体部品である電子装置の製造方法。
７． １．ないし６．のいずれか１つに記載の電子装置の製造方法において、
前記第１樹脂層は、フラックス活性化合物を含む電子装置の製造方法。
８． １．ないし７．のいずれか１つに記載の電子装置の製造方法において、
前記第１接合工程の後に、前記第３積層体を加熱することで、前記第１樹脂層の硬化を進行させ、第４積層体を形成する電子装置の製造方法。
一方、比較例１では、４個の電子部品を逐次半田接合するために、半田の融点以上での熱処理を４回実施する必要があり、生産性が劣っていた。また、実施例２においては半田接合のための加熱によりシリコンチップが受ける熱ダメージは１回であるが、比較例１においては４回の熱ダメージを受けることとなった。
そして、比較例２では、電子部品間を接合した後に、液状封止樹脂組成物を用いて樹脂封止するため、電子部品間に多数の空隙が観察された。
以下、参考形態の例を付記する。
１． 第１の面の複数の領域に第１ａ端子を有するとともに、前記第１の面に対応する第２の面の複数の領域に第１ｂ端子を有する第１電子部品、第１樹脂層、第２端子を有する第２電子部品を、前記第１ａ端子と前記第２端子とが、前記第１樹脂層を挟んで対峙するように積層するとともに、前記第１樹脂層が溶融し、かつ、前記第１ａ端子及び前記第２端子の少なくとも一方が備える第１半田層が溶融しない温度で加熱しながら、一対の挟圧部材で第１Ａの荷重を加える第１積層工程と、
前記第１積層工程後、前記第１Ａの荷重を開放して第１積層体を形成する第１開放工程と、
前記第１積層体を形成した領域とは異なる前記第１電子部品上の領域に、前記第１積層工程と同様の手順により、前記第１電子部品、前記第１樹脂層、前記第２電子部品を積層するとともに、一対の挟圧部材で第１Ｂの荷重を加える第２積層工程と、
前記第２積層工程後、前記第１Ｂの荷重を開放して第２積層体を形成する第２開放工程と、
前記第２開放工程後、前記第１積層体と前記第２積層体とをまとめて、前記第１樹脂層が溶融し、かつ、前記第１半田層が溶融しない温度で加熱しながら一対の挟圧部材で第２の荷重を加えることで、各端子間に介在する樹脂層を排斥し、前記第１ａ端子、前記第１半田層、及び、前記第２端子を直接繋げ、次いで、前記第１半田層が溶融する温度で加熱しながら一対の挟圧部材で第３の荷重を加えることで、前記第１ａ端子と前記第２端子とを前記第１半田層を介して半田接合して第３積層体を形成する第１接合工程と、
前記第１の電子部品が有する第１ｂ端子の少なくとも一部に半田ボールを形成して第１電子装置を製造する半田ボール形成工程と、を有し、
前記第１接合工程において加える前記第２の荷重は、前記第１積層工程において加える前記第１Ａの荷重、及び、前記第２積層工程において加える前記第１Ｂの荷重のいずれよりも大きいものである電子装置の製造方法。
２． １．に記載の電子装置の製造方法において、
前記第１接合工程では、前記第１樹脂層が溶融し、かつ、前記第１半田層が溶融しない温度で前記第１積層体及び第２積層体を加熱しながら、一対の挟圧部材で前記第２の荷重を加えると、前記第１半田層が変形しながら、各端子間に存在する樹脂を当該端子間から排斥するものである電子装置の製造方法。
３． １．または２に記載の電子装置の製造方法において
前記第１樹脂層は、前記第１電子部品の前記第１ａ端子が設けられた面、及び、前記第２電子部品の第２端子が設けられた面のうち、少なくともいずれか一方の面上に形成されたものである電子装置の製造方法。
４． １．ないし３．のいずれか１つに記載の電子装置の製造方法において、
第３端子を有する第３電子部品を準備する工程と、前記第１電子装置の半田ボールと前記第３端子とが対峙するように前記第３電子部品上に前記第１電子装置を設置する設置工程と、
前記第１電子装置と前記第３電子部品とを接合して第２電子装置を形成する第２接合工程と、
をさらに有する、電子装置の製造方法。
５． １．ないし４．のいずれか１つに記載の電子装置の製造方法において、
前記第１電子部品は、インターポーザ基板である電子装置の製造方法。
６． １．ないし５．のいずれか１つに記載の電子装置の製造方法において、
前記第２電子部品は、半導体部品である電子装置の製造方法。
７． １．ないし６．のいずれか１つに記載の電子装置の製造方法において、
前記第１樹脂層は、フラックス活性化合物を含む電子装置の製造方法。
８． １．ないし７．のいずれか１つに記載の電子装置の製造方法において、
前記第１接合工程の後に、前記第３積層体を加熱することで、前記第１樹脂層の硬化を進行させ、第４積層体を形成する電子装置の製造方法。
１０ 第１電子部品
１１Ａ 第１樹脂層
１１Ｂ 第１樹脂層
１２Ａ 第２電子部品
１２Ｂ 第２電子部品
１３ 第３電子部品
１４Ａ 第１積層体
１４Ｂ 第２積層体
１６ 第３積層体（第４積層体）
１７ 第１電子装置
１８ 第２電子装置
５１ 挟圧部材
５２ 挟圧部材
５３ 挟圧部材
５４ 挟圧部材
１０１Ａ 第１ａ端子
１０１Ｂ 第１ａ端子
１０２Ａ 第１ｂ端子
１０２Ｂ 第１ｂ端子
１０３Ａ ビア
１０３Ｂ ビア
１２１Ａ 第２端子
１２１Ｂ 第２端子
１２２Ａ 第１半田層
１２２Ｂ 第１半田層
１３１Ａ 半田ボール
１３１Ｂ 半田ボール
１４１ 第３端子
１１Ａ 第１樹脂層
１１Ｂ 第１樹脂層
１２Ａ 第２電子部品
１２Ｂ 第２電子部品
１３ 第３電子部品
１４Ａ 第１積層体
１４Ｂ 第２積層体
１６ 第３積層体（第４積層体）
１７ 第１電子装置
１８ 第２電子装置
５１ 挟圧部材
５２ 挟圧部材
５３ 挟圧部材
５４ 挟圧部材
１０１Ａ 第１ａ端子
１０１Ｂ 第１ａ端子
１０２Ａ 第１ｂ端子
１０２Ｂ 第１ｂ端子
１０３Ａ ビア
１０３Ｂ ビア
１２１Ａ 第２端子
１２１Ｂ 第２端子
１２２Ａ 第１半田層
１２２Ｂ 第１半田層
１３１Ａ 半田ボール
１３１Ｂ 半田ボール
１４１ 第３端子
Claims (9)
- 第１の面の複数の領域に第１ａ端子を有するとともに、前記第１の面に対応する第２の面の複数の領域に第１ｂ端子を有する第１電子部品、フィルム状の第１樹脂層、第２端子を有する第２電子部品を、前記第１ａ端子と前記第２端子とが、前記第１樹脂層を挟んで対峙するように積層するとともに、前記第１樹脂層が溶融し、かつ、前記第１ａ端子及び前記第２端子の少なくとも一方が備える第１半田層が溶融しない温度で加熱しながら、一対の挟圧部材で第１Ａの荷重を加える第１積層工程と、
前記第１積層工程後、前記第１Ａの荷重を開放して第１積層体を形成する第１開放工程と、
前記第１積層体を形成した領域とは異なる前記第１電子部品上の領域に、前記第１積層工程と同様の手順により、前記第１電子部品、前記第１樹脂層、前記第２電子部品を積層するとともに、一対の挟圧部材で第１Ｂの荷重を加える第２積層工程と、
前記第２積層工程後、前記第１Ｂの荷重を開放して第２積層体を形成する第２開放工程と、
前記第２開放工程後、前記第１積層体と前記第２積層体とをまとめて、前記第１樹脂層が溶融し、かつ、前記第１半田層が溶融しない温度で加熱しながら一対の挟圧部材で第２の荷重を加えることで、各端子間に介在する樹脂層を排斥し、前記第１ａ端子、前記第１半田層、及び、前記第２端子を直接繋げる前段工程を実施し、次いで、前記第１半田層が溶融する温度で加熱しながら一対の挟圧部材で第３の荷重を加えることで、前記第１ａ端子と前記第２端子とを前記第１半田層を介して半田接合して第３積層体を形成する後段工程を実施する、第１接合工程と、
前記第１電子部品が有する前記第１ｂ端子の少なくとも一部に半田ボールを形成して第１電子装置を製造する半田ボール形成工程と、を有し、
前記第１接合工程において加える前記第２の荷重は、前記第１積層工程において加える前記第１Ａの荷重、及び、前記第２積層工程において加える前記第１Ｂの荷重のいずれよりも大きいものである電子装置の製造方法。 - 請求項１に記載の電子装置の製造方法において、
前記第１接合工程では、前記第１樹脂層が溶融し、かつ、前記第１半田層が溶融しない温度で前記第１積層体及び第２積層体を加熱しながら、一対の挟圧部材で前記第２の荷重を加えると、前記第１半田層が変形しながら、各端子間に存在する樹脂を当該端子間から排斥するものである電子装置の製造方法。 - 請求項１または２に記載の電子装置の製造方法において、
前記第１積層体及び第２積層体に荷重をかけている状態を維持したまま、前記第１接合工程における前記前段工程と後段工程とを連続して実施する、電子装置の製造方法。 - 請求項１から３のいずれか１項に記載の電子装置の製造方法において、
前記第１樹脂層は、前記第１電子部品の前記第１ａ端子が設けられた面、及び、前記第２電子部品の第２端子が設けられた面のうち、少なくともいずれか一方の面上に形成されたものである電子装置の製造方法。 - 請求項１ないし４のいずれか１項に記載の電子装置の製造方法において、
第３端子を有する第３電子部品を準備する工程と、前記第１電子装置の前記半田ボールと前記第３端子とが対峙するように前記第３電子部品上に前記第１電子装置を設置する設置工程と、
前記第１電子装置と前記第３電子部品とを接合して第２電子装置を形成する第２接合工程と、
をさらに有する、電子装置の製造方法。 - 請求項１ないし５のいずれか１項に記載の電子装置の製造方法において、
前記第１電子部品は、インターポーザ基板である電子装置の製造方法。 - 請求項１ないし６のいずれか１項に記載の電子装置の製造方法において、
前記第２電子部品は、半導体部品である電子装置の製造方法。 - 請求項１ないし７のいずれか１項に記載の電子装置の製造方法において、
前記第１樹脂層は、フラックス活性化合物を含む電子装置の製造方法。 - 請求項１ないし８のいずれか１項に記載の電子装置の製造方法において、
前記第１接合工程の後に、前記第３積層体を加熱することで、前記第１樹脂層の硬化を進行させ、第４積層体を形成する電子装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012280476A JP6119239B2 (ja) | 2012-12-25 | 2012-12-25 | 電子装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012280476A JP6119239B2 (ja) | 2012-12-25 | 2012-12-25 | 電子装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014127472A JP2014127472A (ja) | 2014-07-07 |
| JP6119239B2 true JP6119239B2 (ja) | 2017-04-26 |
Family
ID=51406775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012280476A Active JP6119239B2 (ja) | 2012-12-25 | 2012-12-25 | 電子装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6119239B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017143092A (ja) | 2016-02-08 | 2017-08-17 | ソニー株式会社 | ガラスインタポーザモジュール、撮像装置、および電子機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3030201B2 (ja) * | 1994-04-26 | 2000-04-10 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置の製造装置 |
| JP2011231137A (ja) * | 2010-04-23 | 2011-11-17 | Hitachi Chem Co Ltd | 半導体封止充てん用エポキシ樹脂組成物及び半導体装置 |
-
2012
- 2012-12-25 JP JP2012280476A patent/JP6119239B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014127472A (ja) | 2014-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5780228B2 (ja) | 半導体装置の製造方法 | |
| WO2013133015A1 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| WO2013027832A1 (ja) | 半導体装置の製造方法、ブロック積層体及び逐次積層体 | |
| CN108352333B (zh) | 半导体用粘接剂、半导体装置以及制造该半导体装置的方法 | |
| JP6017398B2 (ja) | 半導体装置の製造方法 | |
| JP2015095499A (ja) | 半導体装置の製造方法 | |
| JP2017045891A (ja) | 半導体装置及びそれを製造する方法 | |
| US8609462B2 (en) | Methods for forming 3DIC package | |
| JP2013033952A (ja) | 半導体装置の製造方法 | |
| JP5867259B2 (ja) | 積層体の製造方法 | |
| TWI415198B (zh) | 半導體裝置之製造方法 | |
| JP6119239B2 (ja) | 電子装置の製造方法 | |
| JP5838903B2 (ja) | 積層体の製造方法 | |
| WO2012026091A1 (ja) | 電子装置の製造方法 | |
| JP7406336B2 (ja) | 半導体装置の製造方法 | |
| JP2017045890A (ja) | 半導体装置及びそれを製造する方法 | |
| JP6226106B2 (ja) | 電子装置の製造方法 | |
| KR20200100668A (ko) | 반도체 장치, 반도체 장치의 제조 방법 및 접착제 | |
| JP7363798B2 (ja) | 半導体用接着剤、半導体装置の製造方法及び半導体装置 | |
| JP2014146638A (ja) | 半導体装置の製造方法 | |
| JP2014127473A (ja) | 電子装置の製造方法 | |
| JP2014127474A (ja) | 電子装置の製造方法 | |
| TW202036738A (zh) | 半導體裝置及其製造方法 | |
| WO2018194156A1 (ja) | 半導体装置及びその製造方法 | |
| JP7238453B2 (ja) | 半導体用接着剤 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151016 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160921 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170313 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6119239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |