KR20200100668A - 반도체 장치, 반도체 장치의 제조 방법 및 접착제 - Google Patents

반도체 장치, 반도체 장치의 제조 방법 및 접착제 Download PDF

Info

Publication number
KR20200100668A
KR20200100668A KR1020207018459A KR20207018459A KR20200100668A KR 20200100668 A KR20200100668 A KR 20200100668A KR 1020207018459 A KR1020207018459 A KR 1020207018459A KR 20207018459 A KR20207018459 A KR 20207018459A KR 20200100668 A KR20200100668 A KR 20200100668A
Authority
KR
South Korea
Prior art keywords
pressing
adhesive
heating
connection portion
less
Prior art date
Application number
KR1020207018459A
Other languages
English (en)
Other versions
KR102455212B1 (ko
Inventor
가즈타카 혼다
유우키 야나기타
게이코 우에노
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20200100668A publication Critical patent/KR20200100668A/ko
Application granted granted Critical
Publication of KR102455212B1 publication Critical patent/KR102455212B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

접속부를 갖는 제1 부재와 접속부를 갖는 제2 부재를, 열경화성의 접착제를 통해, 제1 부재의 접속부의 융점 및 제2 부재의 접속부의 융점보다 낮은 온도에서 압착함으로써, 제1 부재의 접속부와 제2 부재의 접속부가 대향 배치되어 있는 가압착체를 얻는 공정과, 가압착체를, 대향 배치된 한쌍의 압박 부재 사이에 끼움으로써, 제1 부재의 접속부 또는 제2 부재의 접속부 중 적어도 한쪽의 융점 이상의 온도로 가열하면서 가압함으로써, 압착체를 얻는 공정과, 압착체를, 가압 분위기 하에서 더욱 가열하는 공정을 구비하는 반도체 장치를 제조하는 방법이 개시된다. 제1 부재가 반도체 칩 또는 반도체 웨이퍼이고, 제2 부재가 배선 회로 기판, 반도체 칩 또는 반도체 웨이퍼이다.

Description

반도체 장치, 반도체 장치의 제조 방법 및 접착제
본 발명은 반도체 장치, 반도체 장치의 제조 방법 및 접착제에 관한 것이다.
종래, 반도체 칩과 기판을 접속할 때에는, 금 와이어 등의 금속 세선을 이용하는 와이어 본딩 방식이 널리 적용되어 왔다.
최근, 반도체 장치에 대한 고기능, 고집적, 고속화 등의 요구에 대응하기 위해, 반도체 칩 또는 배선 회로 기판에 범프라고 불리는 도전성 돌기를 접속부로서 마련하고, 접속부끼리의 접속에 의해 반도체 칩과 배선 회로 기판 또는 다른 반도체 칩을 직접 접속하는 플립 칩 접속 방식(FC 접속 방식)이 널리 채용되고 있다. 예컨대, 반도체 칩과 배선 회로 기판 사이의 접속인 COB(Chip On Board)형의 접속 방식은, FC 접속 방식이다. FC 접속 방식은, 반도체 칩 상에 범프 또는 배선을 접속부로서 마련하여, 반도체 칩 사이에서 접속하는 COC(Chip On Chip)형 접속 방식에도 널리 이용되고 있다.
FC 접속 방식에 있어서는, 일반적으로, 접속부의 신뢰성의 관점에서, 땜납, 주석, 금, 은, 구리 등의 접속부를 금속 접합시키는 경우가 많다.
특허문헌 1: 일본 특허 공개 제2008-294382호 공보
FC 접속 방식의 반도체 장치의 조립에서는, 일반적으로 먼저, 다이싱한 반도체 웨이퍼로부터 반도체 칩을, 콜릿으로 픽업하여 압박 장치에 공급한다. 계속해서, 압박 장치로 반도체 칩을 배선 회로 기판 또는 다른 반도체 칩과 압착한다. 압착 시, 금속 결합이 형성되도록, 이들 중 한쪽 또는 양쪽의 접속부의 금속이 융점 이상에 달하도록 압박 장치의 온도를 상승시킨다. 그 후, 고온의 압박 장치를 냉각하고 나서, 재차 반도체 칩을 압박 장치에 공급한다. 콜릿으로 픽업되는 반도체 칩 상에 미리 반도체 접착제가 공급되어 있어도 좋고, 그 경우, 연속해서 반도체 장치를 제조하기 위해, 압박 장치를, 접속부의 금속이 용융하는 고온으로부터, 반도체접착제가 공급된 반도체 칩을 공급 가능한 저온까지 냉각할 필요가 있다.
그래서, 하나의 압박 장치로 반도체 칩을 배선 회로 기판 또는 다른 반도체 칩을 비교적 저온으로 가압착하고, 얻어진 가압착체를, 가압착과는 별도의 압박 장치를 이용하여 고온으로 가열하면서 가압하여, 반도체 칩이 배선 회로 기판 또는 다른 반도체 칩과 접착하며 동시에 전기적으로 접속된 접속체를 얻는 방법을 채용함으로써, 압박 장치의 승온과 냉각을 반복할 필요가 없어, 생산 효율이 향상되는 것이 기대된다.
그러나, 이러한 방법에 의해도 또한, 생산 효율의 관점에서 반드시 충분하지 않다. 대량의 반도체 장치를 연속적으로 제조하는 경우, 다수의 압박 장치를 필요로 하기 때문에, 생산 효율의 향상에는 한계가 있었다.
본 발명자들의 검토에 의하면, 제1 압박 장치를 이용하여 반도체 칩과 기판 또는 다른 반도체 칩을 비교적 저온으로 가압착하는 공정과, 제1 압박 장치와는 별도의 제2 압박 장치를 이용하여, 반도체 칩 또는 기판의 접속부의 금속의 융점 이상의 온도로 가열하면서 가압함으로써 압착체를 얻는 공정과, 압착체를 가열로 내에서 더욱 가열하는 공정을 포함하는 방법에 따라, 생산 효율의 추가적인 향상을 도모할 수 있다. 그런데, 이 방법에서 특히 고밀도, 박형화 및 소형화한 반도체 장치를 제조하는 경우에, 접속 불량이 발생하거나, 접착제 중에 보이드가 잔존하거나 할 가능성이 있는 것이, 본 발명자들의 추가적인 검토에 의해 명확해졌다. 보이드는, 신뢰성 저하의 원인이 될 수 있기 때문에, 보이드가 억제되는 것이 바람직하다.
그래서 본 발명의 일측면의 목적은, 접속부를 갖는 반도체 칩 또는 반도체 웨이퍼를, 접속부를 갖는 다른 부재와, 접착제를 통해 접착하며 동시에 접속부끼리를 전기적으로 접속하는 것을 포함하는, 반도체 장치를 제조하는 방법에 관해서, 접착제 중의 보이드의 발생을 억제하고, 또한 적절한 전기적 접속을 확보하면서, 다수의 반도체 장치를 효율적으로 제조하는 것을 가능하게 하는 것에 있다.
본 발명의 일측면은, 접속부를 갖는 제1 부재와 접속부를 갖는 제2 부재를, 열경화성의 접착제를 통해, 상기 제1 부재의 접속부의 융점 및 상기 제2 부재의 접속부의 융점보다 낮은 온도에서 압착함으로써, 상기 제1 부재의 접속부와 상기 제2 부재의 접속부가 대향 배치되어 있는 가압착체를 얻는 공정과, 가압착체를, 대향 배치된 한쌍의 압박 부재 사이에 끼움으로써, 상기 제1 부재의 접속부 또는 상기 제2 부재의 접속부 중 적어도 한쪽의 융점 이상의 온도로 가열하면서 가압함으로써, 압착체를 얻는 공정과, 압착체를 가압 분위기 하에서 가열하는 공정을 포함하는, 반도체 장치를 제조하는 방법을 제공한다. 상기 제1 부재가 반도체 칩 또는 반도체 웨이퍼이며, 상기 제2 부재가 배선 회로 기판, 반도체 칩 또는 반도체 웨이퍼여도 좋다.
여기서, 본 명세서에 있어서, 제1 부재와 제2 부재를 열경화성의 접착제를 통해 압착함으로써 가압착체를 얻는 공정을 「제1 압착 공정」이라고 하는 경우가 있다. 가압착체를 제1 부재의 접속부 또는 제2 부재의 접속부 중 적어도 한쪽의 융점 이상의 온도로 가열하면서 가압함으로써 압착체를 얻는 공정을 「제2 압착 공정」이라고 하는 경우가 있다. 압착체를 가압 분위기 하에서 더욱 가열하는 공정을 「제3 압착 공정」이라고 하는 경우가 있다. 이들 3개의 압착 공정의 조합에 의해, 접착제 중의 보이드의 발생을 억제하고, 또한 적절한 전기적 접속을 확보하면서, 다수의 반도체 장치를 효율적으로 제조할 수 있다.
가압착체를 가열하면서 가압함으로써 압착체를 얻는 제2 압착 공정에 있어서, 열경화성의 접착제를 부분적으로 경화시키고, 압착체를 가압 분위기 하에서 가열하는 제3 압착 공정에 있어서, 열경화성의 접착제를 더욱 경화시켜도 좋다. 이 경우, 제2 압착 공정에 있어서, 열경화성의 접착제를 경화 반응률이 30％ 이하가 될 때까지 경화시켜도 좋다. 또한, 제3 압착 공정에 있어서, 열경화성의 접착제를 경화 반응률이 85％ 이상이 될 때까지 더욱 경화시켜도 좋다.
압착체를 가압 분위기 하에서 가열하는 제3 압착 공정에 있어서, 복수의 압착체를 일괄하여 가열하여도 좋다. 제3 압착 공정에 있어서의 가열 온도가, 130℃ 이상 300℃ 이하여도 좋다.
열경화성의 접착제는, 중량 평균 분자량 10000 미만의 열경화성 수지와, 열경화성 수지의 경화제와, 중량 평균 분자량 10000 이상의 고분자 성분을 함유하여도 좋다.
본 발명의 다른 일측면은, 전술한 방법에 이용되는 열경화성의 접착제에 관한 것이다. 이 접착제의 최저 용융 점도는 3000 ㎩·s 이하여도 좋다. 또한, 열경화성의 접착제가 필름형이어도 좋다.
본 발명의 또 다른 일측면은, 접속부를 갖는 제1 부재와, 접속부를 갖는 제2 부재와, 이들 사이에 개재되는 접착제층을 구비하고, 제1 부재의 접속부와 제2 부재의 접속부가 금속 접합에 의해 전기적으로 접속되어 있는 반도체 장치를 제공한다. 접착제층이 열경화성의 접착제의 경화물을 포함하고, 열경화성의 접착제의 최저 용융 점도가 3000 ㎩·s 이하여도 좋다. 제1 부재가 반도체 칩 또는 반도체 웨이퍼이며, 제2 부재가 배선 회로 기판, 반도체 칩 또는 반도체 웨이퍼인 반도체 장치이다.
본 발명의 일측면은, 접속부를 갖는 반도체 칩 또는 반도체 웨이퍼를, 접속부를 갖는 다른 부재와, 접착제를 통해 접착하며 동시에 접속부끼리를 전기적으로 접속하는 것을 포함하는, 반도체 장치를 제조하는 방법에 관해서, 접착제 중의 보이드의 발생을 억제하고, 또한 적절한 전기적 접속을 확보하면서, 다수의 반도체 장치를 효율적으로 제조하는 것을 가능하게 한다.
도 1은 제1 부재와 제2 부재를 압착하여 가압착체를 얻는 공정의 일실시형태를 나타내는 공정도이다.
도 2는 가압착체를 가열 및 가압하여 압착체를 얻는 공정의 일실시형태를 나타내는 공정도이다.
도 3은 압착체를 가압 분위기 하에서 가열하는 공정의 일실시형태를 나타내는 공정도이다.
도 4는 반도체 장치의 다른 일실시형태를 나타내는 모식 단면도이다.
도 5는 반도체 장치의 다른 일실시형태를 나타내는 모식 단면도이다.
도 6은 반도체 장치의 다른 일실시형태를 나타내는 모식 단면도이다.
도 7은 반도체 장치의 다른 일실시형태를 나타내는 모식 단면도이다.
이하, 본 발명의 몇 가지의 실시형태에 대해서 상세하게 설명한다. 단, 본 발명은 이하의 실시형태에 한정되는 것이 아니다.
(반도체 장치의 제조 방법)
도 1, 도 2 및 도 3은 반도체 장치를 제조하는 방법의 일실시형태를 나타내는 공정도이다. 본 실시형태에 따른 방법은, 접속부를 갖는 제1 부재와 접속부를 갖는 제2 부재를, 열경화성의 접착제를 통해, 제1 부재의 접속부의 융점 및 제2 부재의 접속부의 융점보다 낮은 온도에서 압착함으로써, 제1 부재의 접속부와 제2 부재의 접속부가 대향 배치되어 있는 가압착체를 얻는 제1 압착 공정과, 가압착체를, 대향 배치된 한쌍의 압박 부재 사이에 끼움으로써, 제1 부재의 접속부 또는 제2 부재의 접속부 중 적어도 한쪽의 융점 이상의 온도로 가열하면서 가압함으로써, 압착체를 얻는 제2 압착 공정과, 압착체를 가압 분위기 하에서 가열하는 제3 압착 공정을 포함한다.
도 1은 반도체 칩(1)(제1 부재)과 배선 회로 기판(2)(제2 부재)을 압착하여, 가압착체(4)를 얻는 제1 압착 공정을 나타낸다. 먼저, 도 1의 (a)에 나타내는 바와 같이, 반도체 칩 본체(10) 및 접속부로서의 범프(30)를 갖는 반도체 칩(1)을, 기판 본체(20) 및 접속부로서의 배선(16)을 갖는 배선 회로 기판(2)에, 이들 사이에 열경화성의 접착제층(40)을 배치하면서 중합하여, 적층체(3)를 형성시킨다. 반도체 칩(1)은, 반도체 웨이퍼의 다이싱에 의해 형성된 후, 픽업되어 배선 회로 기판(2) 상까지 반송되어, 접속부로서의 범프(30)와 배선(16)이 대향 배치되도록, 위치 맞춤된다. 적층체(3)는, 대향 배치된 한쌍의 가압착용 압박 부재로서의 압착 헤드(41) 및 스테이지(42)를 갖는 압박 장치(43)의 스테이지(42) 상에서 형성된다. 범프(30)는, 반도체 칩 본체(10) 상에 마련된 배선(15) 상에 마련되어 있다. 배선 회로 기판(2)의 배선(16)은, 기판 본체(20) 상의 소정의 위치에 마련되어 있다. 범프(30) 및 배선(16)은, 각각, 금속 재료에 의해 형성된 표면을 갖는다.
열경화성의 접착제층(40)은, 미리 준비된 필름형의 접착제를 배선 회로 기판(2)에 첩부함으로써 형성된 층이어도 좋다. 필름형의 접착제는, 가열 프레스, 롤 라미네이트, 진공 라미네이트 등에 의해 첩부할 수 있다. 접착제층의 공급 면적 및 두께는, 반도체 칩(1) 또는 배선 회로 기판(2)의 사이즈, 접속부의 높이 등에 따라 적절하게 설정된다. 필름형의 접착제를 반도체 칩(1)에 첩부하여도 좋다. 필름형의 접착제를 반도체 웨이퍼에 첩부하고, 그 후, 반도체 웨이퍼를 다이싱하여 반도체 웨이퍼를 개편화함으로써, 필름형의 접착제가 첩부된 반도체 칩(1)을 제작하여도 좋다.
계속해서, 도 1의 (b)에 나타내는 바와 같이, 적층체(3)를, 가압착용 압박 부재로서의 스테이지(42)와 압착 헤드(41) 사이에 끼움으로써 가열 및 가압하고, 그에 의해 반도체 칩(1)을 배선 회로 기판(2)을 가압착하여, 가압착체(4)를 얻는다. 도 1의 실시형태의 경우, 압착 헤드(41)는, 반도체 칩(1)측에 배치되고, 스테이지(42)는, 배선 회로 기판(2)측에 배치되어 있다. 스테이지 및 압착 헤드를 갖는 가압착용 압박 장치로서는, 플립 칩 본더 등을 이용할 수 있다.
스테이지(42) 및 압착 헤드(41) 중 적어도 한쪽이, 가압착을 위해 적층체(3)를 가열 및 가압할 때에, 반도체 칩(1)의 접속부로서의 범프(30)의 융점 및 배선 회로 기판(2)의 접속부로서의 배선(16)의 융점보다 낮은 온도로 가열된다. 본 명세서에 있어서, 「접속부의 융점」은, 접속부의 표면을 형성하고 있는 금속 재료의 융점을 의미한다.
가압착체를 얻는 공정에서는, 제1 부재로서의 반도체 칩 등을 픽업할 때에 열이 반도체 칩 등에 전사하지 않도록, 가압착용 압박 부재가 저온으로 설정된다. 가압착을 위해 적층체를 가열 및 가압하는 동안, 끌려들어간 보이드를 배제할 수 있을 정도로 접착제층의 유동성을 높이기 위해, 가압착용 압박 부재를 어느 정도 고온으로 가열하여도 좋다. 냉각 시간을 단축하기 위해, 반도체 칩 등을 픽업할 때의 압박 부재의 온도와, 가압착체를 얻기 위해 적층체를 가열 및 가압할 때의 압박 부재의 온도의 차는 작아도 좋다. 이 온도차는 100℃ 이하, 또는 60℃ 이하여도 좋다. 이 온도차는 일정하여도 좋다. 온도차가 100℃ 이하 또는 60℃ 이하이면, 가압착용 압박 부재의 냉각에 걸리는 시간을 짧게 할 수 있다.
가압착체를 얻기 위해 적층체를 가열 및 가압할 때의 가압착용 압박 부재의 온도는, 접착제층의 반응 개시 온도보다 낮은 온도여도 좋다. 반응 개시 온도란, DSC(퍼킨엘머사 제조, DSC-Pyirs1)를 이용하여, 접착제의 샘플량 10 ㎎, 승온 속도 10℃/분, 측정 분위기: 공기 또는 질소의 조건으로 측정하였을 때에 얻어지는 DSC 서모그램에 있어서의 On-set 온도를 말한다.
이상의 관점에서, 가압착체를 얻기 위해 적층체를 가열 및 가압할 때의 스테이지(42) 및/또는 압착 헤드(41)의 온도는, 접착제가 배선 회로 기판 또는 반도체 웨이퍼 등에 밀착하고, 또한 접착제의 경화 반응이 진행하지 않는 온도로 설정할 수 있다. 이 관점에서, 가압착체를 얻기 위해 적층체를 가열 및 가압할 때의 스테이지(42) 및/또는 압착 헤드(41)의 온도는, 140℃ 이하, 110℃ 이하, 또는 80℃ 이하여도 좋고, 25℃ 이상이어도 좋다. 이와 같이 제1 압착 공정을 저온으로 행하였다고 해도, 이에 이어지는 제2 압착 공정 및 제3 압착 공정을 거침으로써, 보이드 억제 및 접속의 관점에서 충분한 반도체 장치를 얻을 수 있다.
가압착체(4)를 얻기 위해 적층체(3)를 가압하기 위한 압박 하중은, 범프수, 범프의 높이 불균일의 흡수 및 범프 변형량의 제어를 고려하여 적절하게 설정된다. 가압착체(4)에 있어서, 반도체 칩(1)의 접속부[범프(30)]와 배선 회로 기판(2)의 접속부[배선(16)]가 접촉하고 있어도 좋다. 이에 의해, 이후의 공정에 있어서 금속 결합이 형성되기 쉽고, 또한 접착제의 말려들어감이 적은 경향이 있다. 접속부끼리를 충분히 접촉시키는 관점에서, 가압착체(4)를 얻기 위해 적층체(3)를 가압하기 위한 압박 하중은, 예컨대 반도체 칩(1)의 범프(30)의 1개당, 0.009∼0.2 N이어도 좋다.
가압착체(4)를 얻기 위해 적층체(3)를 가압하는 시간은, 생산성 향상의 관점에서, 5초 이하, 3초 이하, 또는 1초 이하여도 좋고, 0.5초 이상이어도 좋다.
도 2는 가압착체(4)를 가열하면서 가압함으로써, 압착체(6)를 얻는 제2 압착 공정을 나타낸다. 도 2의 (a) 및 (b)에 나타내는 바와 같이, 압박 장치(43)와는 별도로 준비된, 본압착용 압박 부재로서의 대향 배치된 스테이지(45) 및 압착 헤드(44)를 갖는 압박 장치(46)를 이용하여, 가압착체(4)를 가열 및 가압한다. 가압착체(4)를, 스테이지(45)와 압착 헤드(44)로 사이에 끼움으로써 가열 및 가압한다. 도 2의 실시형태의 경우, 압착 헤드(44)는, 가압착체(4)의 반도체 칩(1)측에 배치되고, 스테이지(45)는 가압착체(4)의 배선 회로 기판(2)측에 배치되어 있다.
스테이지(45) 또는 압착 헤드(44) 중 적어도 한쪽이, 가압착체(4)를 가열 및 가압할 때에, 반도체 칩(1)의 접속부로서의 범프(30)의 융점, 또는 배선 회로 기판(2)의 접속부로서의 배선(16)의 융점 중 적어도 어느 한쪽의 융점 이상의 온도로 가열된다.
제2 압착 공정에 의해, 통상, 접속부 표면의 산화막이 제거되어도 좋다. 따라서, 스테이지(45) 및/또는 압착 헤드(44)의 온도(즉, 제2 압착 공정에 있어서의 가열 온도)는, 접속부 표면의 산화막이 효율적으로 제거되는 온도 이상으로 설정할 수 있다. 이러한 관점에서, 제2 압착 공정에 있어서의 가열 온도는, 220℃ 이상 330℃ 이하여도 좋다. 접속부의 금속 재료가 땜납을 포함하는 경우, 제2 압착 공정에 있어서의 가열 온도가 220℃ 이상이면, 접속부의 땜납이 용융하여, 충분한 금속 결합이 형성되기 쉽다. 온도가 330℃ 이하이면, 보이드가 발생하기 어렵고, 또한 땜납이 비산하기 어렵다. 제2 압착 공정의 가열 온도는, 접속부의 금속 재료가 융점 약 220℃의 Sn/Ag를 포함하는 경우도, 220℃ 이상이어도 좋다.
제2 압착 공정에 있어서의 압박 하중은, 접속부 표면의 산화막 제거, 범프의 수, 범프의 높이 불균일의 흡수 및 범프 변형량의 제어 등을 고려하여 적절하게 설정된다. 압박 하중이 크면, 산화막이 제거되기 쉬운 경향이 있다. 압박 하중은, 예컨대 반도체 칩의 접속부(범프) 1개당, 0.009∼0.2 N이어도 좋다. 이 압박 하중이 0.009 N 이상이면, 접속부에 형성된 산화막이 제거되기 쉽고, 또한 접착제가 접속부에 트랩되기 어렵다. 또한, 압박 하중이 0.2 N 이하이면, 땜납 등을 포함하는 범프가 찌부러지거나, 비산하거나 한다고 하는 문제가 생기기 어렵다.
접착제는, 압착체를 가압 분위기 하에서 가열하는 제3 압착 공정에 있어서 어느 정도 유동성을 가질 정도로, 제2 압착 공정에 의해 부분적으로 경화되어도 좋다. 제3 압착 공정에서 접착제가 어느 정도 유동함으로써, 접착제층 중의 보이드의 잔존을 한층 더 억제할 수 있다. 또한, 제2 압착 공정에 있어서 접착제에 가해지는 열이력을 경화 반응률이 작게 그칠 정도로 함으로써, 접속부 주위의 필릿을 억제할 수도 있다. 이들 관점에서, 제2 압착 공정 후의 접착제의 경화 반응률은 50％ 이하, 30％ 이하, 27％ 이하, 또는 25％ 이하여도 좋다.
제2 압착 공정 후의 접착제의 경화 반응률은, 시차 주사 열량 측정에 의해 측정되는, 경화 반응에 의한 발열량의 변화에 기초하여 결정된다. 제1 압착 공정 전의 접착제의 경화 반응에 의한 발열량[ΔH(J/g)]을 「ΔH0」로 하고, 제2 압착 공정 후의 경화 반응에 의한 발열량[ΔH(J/g)]을 「ΔH2」로 하여, 이하의 식으로 제2 압착 공정 후의 경화 반응률을 산출할 수 있다. 여기서는, 제1 압착 공정에 제공되는 접착제의 경화 반응률이 0％로 간주된다.
제2 압착 공정 후의 경화 반응률(％)=(ΔH0-ΔH2)/ΔH0×100
경화 반응에 의한 발열량을 측정하기 위한 시차 주사 열량 측정은, 승온 속도 20℃/분, 30∼300℃의 온도 범위에서 행할 수 있다. 실제의 압착 공정 대신에, 핫 플레이트, 오븐 등을 이용하여, 제1 압착 공정 및 제1 압착 공정과 동일한 조건으로 열이력을 가한 후의 접착제를 이용하여 경화 반응률을 측정함으로써, 제2 압착 공정 후의 경화 반응률을 추측할 수 있다.
제2 압착 공정 후의 경화 반응률은, 주로, 가열 및 가압의 시간에 기초하여 조절할 수 있다. 예컨대, 제2 압착 공정에 있어서의 가열 및 가압의 시간이 3초 이하 또는 1초 이하이면, 예컨대 경화 반응률이 50％ 이하, 30％ 이하, 27％ 이하, 또는 25％ 이하가 될 때까지 접착제를 경화시킬 수 있다.
가압착용 압박 부재 및 압착용 압박 부재는, 2개 이상의 각각의 장치에 각각 설치되어 있어도 좋고, 양방이 하나의 장치 내에 설치되어 있어도 좋다.
계속해서, 도 3에 나타내는 바와 같이, 압착체(6)를, 가열로(60) 내의 가압 분위기 하에서 가열하는 제3 압착 공정을 거쳐, 반도체 장치(100)가 얻어진다. 하나의 가열로(60) 내에서 복수의 압착체(6)를 일괄하여 가열할 수 있다. 압박 부재를 이용하여 복수의 압착체를 일괄하여 가압하면, 복수의 압착체를 균일하게 가열하기 어렵다. 이에 대하여, 가열로는, 다수의 압착체를 용이하게 균일하게 가열할 수 있고, 이에 의해 생산성이 향상된다. 가열로로서는, 리플로우로, 가압 오븐 등을 이용할 수 있다.
압착체를 가압 분위기 하에서 가열하면, 압착체를 압박 부재를 이용하여 가열 및 가압 경우와 비교하여, 필릿이 억제되는 경향이 있다. 필릿 억제는, 소형화 및 고밀도화한 반도체 장치의 제조에 있어서, 특히 중요하다. 여기서, 필릿 억제란, 필릿 폭을 작게 억제하는 것을 의미하고, 필릿 폭은, 반도체 장치의 외주부로 비어져 나온 접착제의 길이이다. 필릿 폭은, 예컨대 반도체 장치의 외관 화상을, 디지털 현미경(KEYENCE 제조, VHX-5000)에 의해 촬영하고, 얻어진 화상 상에서 계측할 수 있다. 반도체 칩의 주위 4변으로부터 비어져 나온 접착제층의 길이(필릿 폭)를 계측하고, 그 평균값이 필릿 값으로서 구해진다. 필릿 값은, 반도체 웨이퍼 또는 배선 회로 기판 등의 위에 많은 반도체 칩 등을 탑재하는 관점에서, 150 ㎛ 이하여도 좋다.
가열로(60) 내를 가압 분위기로 한 상태로, 압착체가 가열된다. 본 명세서에 있어서, 「가압 분위기」는, 대기압 이상의 기압을 갖는 기체 분위기를 의미한다. 가열로(60) 내의 기압은 0.1 ㎫ 이상 0.8 ㎫ 이하, 또는 0.2 ㎫ 이상 0.5 ㎫ 이하여도 좋다. 기압이 0.1 ㎫ 이상이면, 보이드가 특히 효과적으로 소실된다. 기압이 0.8 ㎫ 이하이면, 반도체 장치의 휘어짐이 커지는 등의 문제점이 생기기 어렵다.
제3 압착 공정에 있어서의 가열 온도[가열로(60) 내의 분위기 온도]는, 접착제가 용융하는 온도, 또는 접착제의 유리 전이 온도(Tg) 이상의 온도여도 좋고, 접착제의 경화가 진행하는 온도여도 좋다. 가열로(60) 내의 분위기 온도는, 예컨대 130℃ 이상 300℃ 이하, 또는 140℃ 이상 270℃ 이하여도 좋다. 이 온도가 130℃ 이상이면, 접착제가 어느 정도 유동성을 가지면서 적절하게 경화하기 쉽고, 가압에 의해 보이드가 특히 효과적으로 억제되는 경향이 있다. 온도가 300℃ 이하이면, 보이드가 특히 억제되어, 반도체 장치의 휘어짐이 생기기 어렵다. 후술하는 바와 같이 가열로(60) 내의 분위기를 승온하는 경우, 최고 도달 온도가 상기 범위 내여도 좋다.
제3 압착 공정에 있어서의 가열 및 가압의 시간은, 접착제의 경화가 충분히 진행할 정도로, 설정된다. 예컨대, 가열로(60) 내의 분위기 온도가 130℃ 이상 300℃ 이하인 시간이, 1분 이상 120분 이하, 또는 5분 이상 60분 이하여도 좋다.
제3 압착 공정 동안, 가열로(60) 내의 분위기를 승온하여도 좋다. 그 경우의 승온 속도는, 특별히 제한은 없지만, 5℃/분 이상 300℃/분 이하, 또는 10℃/분 이상 250℃/분 이하여도 좋다. 승온 속도가 5℃/분 이상이면, 생산성이 향상되고, 동시에 보이드가 특히 효과적으로 소실되는 경향이 있다. 승온 속도가 300℃/분 이하이면, 급승온에 의한 보이드 발생 등의 문제점이 생기기 어렵다.
제3 압착 공정에 의해 접착제를 더욱 경화시켜, 반도체 칩(1)(제1 부재)과 배선 회로 기판(2)(제2 부재)이 경화한 접착제층(40)에 의해 강고하게 접착된 접속체[반도체 장치(100)]를 형성할 수 있다. 제3 압착 공정 후의 접착제의 경화 반응률은 80％ 이상, 85％ 이상, 또는 90％ 이상이어도 좋다. 제3 압착 공정 후의 접착제의 경화 반응률이 80％ 이상이면, 스프링 백 등에 기인하는 보이드의 발생을 더욱 효과적으로 억제할 수 있다.
제3 압착 공정 후의 접착제의 경화 반응률도, 시차 주사 열량 측정에 의해 측정되는, 경화 반응에 의한 발열량의 변화에 기초하여 결정된다. 제1 압착 공정 전의 접착제의 경화 반응에 의한 발열량[ΔH(J/g)]을 「ΔH0」으로 하고, 제3 압착 공정 후의 경화 반응에 의한 발열량[ΔH(J/g)]을 「ΔH3」으로 하여, 이하의 식으로 제2 압착 공정 후의 경화 반응률을 산출할 수 있다.
제3 압착 공정 후의 경화 반응률(％)=(ΔH0-ΔH3)/ΔH0×100
시차 주사 열량 측정의 조건은, 제2 압착 공정 후의 경화 반응률의 결정 방법과 동일하다.
가열로(60) 내의 분위기는, 특별히 제한은 없지만, 공기, 질소, 또는 포름산 등이어도 좋다.
생산성 향상의 관점에서, 제1 부재 또는 제2 부재 중 적어도 한쪽으로서 반도체 웨이퍼를 이용하여도 좋다. 그 예로서는, 반도체 웨이퍼에 반도체 칩을 접속한 후에 개편화하는 COW(Chip On Wafer), 반도체 웨이퍼끼리를 압착한 후에 개편화하는 WOW(Wafer On Wafer)가 있다.
(반도체 장치)
도 4, 도 5, 도 6 및 도 7은, 각각, 전술한 실시형태에 따른 방법에 따라 제조할 수 있는 반도체 장치의 다른 일실시형태를 나타내는 단면도이다.
도 4에 나타내는 반도체 장치(200)는, 반도체 칩 본체(10)를 갖는 반도체 칩(1)(제1 부재)과, 기판 본체(20)를 갖는 배선 회로 기판(2)(제2 부재)과, 이들 사이에 개재되는 접착제층(40)을 구비한다. 반도체 장치(200)의 경우, 반도체 칩은, 접속부로서, 반도체 칩의 배선 회로 기판(2)측의 면에 배치된 범프(32)를 갖는다. 배선 회로 기판(2)은, 접속부로서, 기판 본체(20)의 반도체 칩측의 면 상에 배치된 범프(33)를 갖는다. 반도체 칩(1)의 범프(32)와, 배선 회로 기판(2)의 범프(33)는, 금속 접합에 의해 전기적으로 접속되어 있다. 즉, 반도체 칩(1) 및 배선 회로 기판(2)은, 범프(32, 33)에 의해 플립 칩 접속되어 있다. 범프(32, 33)는, 접착제층(40)에 의해 밀봉됨으로써, 외부 환경으로부터 차단되어 있다.
도 5 및 도 6은 반도체 칩끼리가 접속된 접속체인 CoC형의 반도체 장치를 나타낸다. 도 5에 나타내는 반도체 장치(300)의 구성은, 2개의 반도체 칩이 제1 부재 및 제2 부재로서, 배선(15) 및 범프(30)를 통해 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(100)와 동일하다. 도 6에 나타내는 반도체 장치(400)의 구성은, 2개의 반도체 칩(1)이 범프(32)를 통해 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(200)와 동일하다.
도 3∼도 6에 나타내는 반도체 장치(100, 200, 300 및 400)에 있어서, 배선(15), 범프(32) 등의 접속부는, 패드라고 불리는 금속막(예컨대, 금 도금)이어도 좋고, 포스트 전극(예컨대, 구리 필러)이어도 좋다. 예컨대, 도 2의 (b)에 있어서, 한쪽의 반도체 칩이 접속부로서 구리 필러 및 접속 범프(땜납: 주석-은)를 가지고, 다른쪽의 반도체 칩이 접속부로서 금 도금을 가지고 있어도 좋다. 이 경우, 접속부가, 접속부의 표면을 형성하고 있는 금속 재료 중 가장 융점이 낮은 땜납의 융점 이상의 온도에 달하면 좋다.
반도체 칩 본체(10)로서는, 특별히 제한은 없고, 실리콘, 게르마늄 등의 동일 종류의 원소로 구성되는 원소 반도체, 갈륨비소, 인듐인 등의 화합물 반도체 등의 각종 반도체를 이용할 수 있다.
배선 회로 기판(2)으로서는, 특별히 제한은 없고, 유리 에폭시, 폴리이미드, 폴리에스테르, 세라믹, 에폭시, 비스말레이미드트리아진 등을 주된 성분으로 하는 절연 기판을 기판 본체로서 가지고, 그 표면에 형성된 금속층의 불필요한 부위를 에칭 제거하여 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 금속 도금 등에 의해 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 도전성 물질을 인쇄하여 배선(배선 패턴)이 형성된 회로 기판 등을 이용할 수 있다.
배선(15 및 16), 범프(30), 범프(32 및 33) 등의 접속부의 재질로서는, 주성분으로서, 금, 은, 구리, 땜납(주성분은, 예컨대 주석-은, 주석-납, 주석-비스무트, 주석-구리, 주석-은-구리), 주석, 니켈 등이 이용된다. 접속부는 단일의 성분만으로 구성되어 있어도 좋고, 복수의 성분으로 구성되어 있어도 좋다. 접속부는, 이들 금속이 적층된 구조를 가지고 있어도 좋다. 금속 재료 중, 구리, 땜납이 비교적 저렴하다. 접속 신뢰성의 향상 및 휘어짐 억제의 관점에서, 접속부가 땜납을 포함하고 있어도 좋다.
패드의 재질로서는, 주성분으로서, 금, 은, 구리, 땜납(주성분은, 예컨대 주석-은, 주석-납, 주석-비스무트, 주석-구리, 주석-은-구리), 주석, 니켈 등이 이용된다. 패드는 단일의 성분만으로 구성되어 있어도 좋고, 복수의 성분으로 구성되어 있어도 좋다. 패드는, 이들 금속이 적층된 구조를 가지고 있어도 좋다. 접속 신뢰성의 관점에서, 패드가 금 또는 땜납을 포함하고 있어도 좋다.
배선(15, 16)(배선 패턴)의 표면에는, 금, 은, 구리, 땜납(주성분은, 예컨대 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등을 주성분으로 하는 금속층이 형성되어 있어도 좋다. 이 금속층은 단일의 성분만으로 구성되어 있어도 좋고, 복수의 성분으로 구성되어 있어도 좋다. 금속층이 복수의 금속층이 적층된 구조를 가지고 있어도 좋다. 금속층이, 비교적 저렴한 구리 또는 땜납을 포함하고 있어도 좋다. 접속 신뢰성의 향상 및 휘어짐 억제의 관점에서, 금속층이, 땜납을 포함하고 있어도 좋다.
반도체 장치(100, 200, 300, 400)와 같은 반도체 장치(패키지)를 적층하여, 금, 은, 구리, 땜납(주성분은, 예컨대 주석-은, 주석-납, 주석-비스무트, 주석-구리, 주석-은-구리), 주석, 니켈 등으로 전기적으로 접속하여도 좋다. 접속하기 위한 금속은, 비교적 저렴한 구리 또는 땜납이어도 좋다. 예컨대, TSV 기술에서 볼 수 있는 것 같은, 접착제층을 반도체 칩 사이에 개재하여, 플립 칩 접속 또는 적층하고, 반도체 칩을 관통하는 구멍을 형성하여, 패턴면의 전극과 연결하여도 좋다.
도 7은 반도체 장치의 다른 일실시형태를 나타내는 단면도이다. 도 7에 나타내는 반도체 장치(500)는, 복수의 반도체 칩이 적층된 TSV 구조를 갖는다. 도 7에 나타내는 반도체 장치(500)에서는, 배선 회로 기판으로서의 인터포저 본체(50) 상에 형성된 배선(15)이 반도체 칩(1)의 범프(30)와 접속됨으로써, 반도체 칩(1)과 인터포저(5)가 플립 칩 접속되어 있다. 반도체 칩(1)과 인터포저(5) 사이에는 접착제층(40)이 개재되어 있다. 반도체 칩(1)에 있어서의 인터포저(5)와 반대측의 표면 상에, 배선(15), 범프(30) 및 접착제층(40)을 통해 반도체 칩(1)이 반복해서 적층되어 있다. 반도체 칩(1)의 표리에 있어서의 패턴면의 배선(15)은, 반도체 칩 본체(10)의 내부를 관통하는 구멍 내에 충전된 관통 전극(34)에 의해 서로 접속되어 있다. 관통 전극(34)의 재질로서는, 구리, 알루미늄 등을 이용할 수 있다.
도 7에 예시되는 것 같은 TSV(Through-Silicon Via) 구조의 반도체 장치에 의하면, 통상은 사용되지 않는 반도체 칩의 이면으로부터도 신호를 취득할 수 있다. 또한, 반도체 칩(1) 내에 관통 전극(34)을 수직으로 통과시키기 때문에, 대향하는 반도체 칩(1) 사이와, 반도체 칩(1) 및 인터포저(5) 사이의 거리를 짧게 하여, 유연한 접속이 가능하다.
도 7의 반도체 장치(500)의 경우, 복수의 반도체 칩(1)을 하나씩 겹쳐 쌓아 순차 가압착하고, 그 후, 제2 압착 공정에 의해 압착체를 얻고, 마지막으로 일괄로 복수의 반도체 칩을 가압 분위기 하에서 가열하여도 좋다.
다층의 반도체 칩을 갖는 반도체 장치의 다른 예로서, 칩 스태크형 패키지, POP(㎩ckage On ㎩ckage)도 있고, 이것도 TSV와 동일한 방법에 따라 제조할 수 있다.
이들은 반도체 장치의 추가적인 소형화 및 박형화에 따른 실장 면적의 삭감, 고기능화, 노이즈 저감, 전력 절약화에도 유효하다.
(접착제)
이하, 전술한 반도체 장치의 제조 방법에서 이용할 수 있는 접착제(열경화성의 접착제)에 대해서 설명한다.
일실시형태에 따른 접착제는, 열경화성 수지 및 그 경화제를 함유한다. 접착제는, 중량 평균 분자량 10000 이상의 고분자 성분을 더 함유하여도 좋다.
<열경화성 수지>
열경화성 수지의 중량 평균 분자량은, 10000 미만이어도 좋다. 중량 평균 분자량 10000 미만의 열경화성 수지가 경화제와 반응함으로써, 접착제의 경화성이 향상된다. 또한, 보이드의 억제 및 내열성의 관점에서도 유리하다.
열경화성 수지로서는, 예컨대 에폭시 수지 및 아크릴 수지를 들 수 있다.
에폭시 수지는, 분자 내에 2개 이상의 에폭시기를 갖는 것이면 특별히 제한은 없다. 에폭시 수지로서는, 비스페놀 A형, 비스페놀 F형, 나프탈렌형, 페놀노볼락형, 크레졸노볼락형, 페놀아랄킬형, 비페닐형, 트리페닐메탄형, 디시클로펜타디엔형, 각종 다작용성 에폭시 수지 등을 이용할 수 있다. 이들은 단독 또는 2종 이상의 혼합체로서 이용할 수 있다.
아크릴 수지는, 분자 내에 1개 이상의 (메타)아크릴기를 갖는 것이면 특별히 제한은 없다. 아크릴 수지로서, 예컨대 비스페놀 A형, 비스페놀 F형, 나프탈렌형, 페놀노볼락형, 크레졸노볼락형, 페놀아랄킬형, 비페닐형, 트리페닐메탄형, 디시클로펜타디엔형, 플루오렌형, 아다만탄형, 각종 다작용성 아크릴 수지 등을 이용할 수 있다. 이들은 단독 또는 2종 이상의 혼합체로서 이용할 수 있다. 본 명세서에 있어서, 「(메타)아크릴기」는 아크릴기 또는 메타크릴기 중 어느 하나를 의미하는 용어로서 이용된다.
아크릴 수지는, 실온(25℃)에서 고형이어도 좋다. 액형에 비해서 고형 쪽이, 보이드가 발생하기 어렵고, 또한 경화 전의 B 스테이지의 접착제의 점성(태크)이 작아, 취급이 우수한 경향이 있다.
아크릴 수지가 갖는 (메타)아크릴기의 수는, 1분자당 3 이하여도 좋다. (메타)아크릴기의 수가 3 이하이면, 미반응기의 잔존이 적어질 때까지 단시간에 경화가 충분히 진행하기 쉬운 경향이 있다.
접착제에 있어서의 열경화성 수지의 함유량은, 접착제의 전체 질량(용제 이외의 성분의 질량) 100 질량부에 대하여, 예컨대 10∼50 질량부이다. 열경화성 수지의 함유량이 10 질량부 이상이면, 경화 후의 접착제의 유동을 용이하게 제어할 수 있는 경향이 있다. 열경화성 수지의 함유량이 50 질량부 이하이면, 반도체 장치의 휘어짐이 억제되는 경향이 있다.
<경화제>
경화제는, 열경화성 수지와 반응하는 화합물, 열경화성 수지의 경화 반응의 촉매로서 기능하는 화합물, 또는 이들의 조합일 수 있다. 경화제의 예로서는, 페놀 수지계 경화제, 산무수물계 경화제, 아민계 경화제, 이미다졸계 경화제, 포스핀계 경화제, 아조 화합물 및 유기 과산화물을 들 수 있다. 이들 중에서도, 이미다졸계 경화제를 이용하여도 좋다.
페놀 수지계 경화제는, 분자 내에 2개 이상의 페놀성 수산기를 갖는 것이면 특별히 제한은 없고, 그 예로서는, 페놀노볼락, 크레졸노볼락, 페놀아랄킬 수지, 크레졸나프톨포름알데히드 중축합물, 트리페닐메탄형 다작용성 페놀 및 각종 다작용성 페놀 수지를 들 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 이용할 수 있다.
열경화성 수지에 대한 페놀 수지계 경화제의 당량비(페놀성 수산기/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서, 0.3∼1.5, 0.4∼1.0, 또는 0.5∼1.0이어도 좋다. 당량비가 0.3 이상이면, 경화성이 향상되고, 접착력이 향상되는 경향이 있고, 1.5 이하이면, 미반응의 페놀성 수산기가 과잉으로 잔존하는 일이 없이, 흡수율이 낮게 억제되고, 절연 신뢰성이 향상되는 경향이 있다.
산무수물계 경화제로서는, 예컨대 메틸시클로헥산테트라카르복실산 2무수물, 무수트리멜리트산, 무수피로멜리트산, 벤조페논테트라카르복실산 2무수물 및 에틸렌글리콜비스안히드로트리멜리테이트를 들 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 이용할 수 있다.
열경화성 수지에 대한 산무수물계 경화제의 당량비(산무수물기/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서, 0.3∼1.5, 0.4∼1.0, 또는 0.5∼1.0이어도 좋다. 당량비가 0.3 이상이면, 경화성이 향상되고, 접착력이 향상되는 경향이 있으며, 1.5 이하이면, 미반응의 산무수물이 과잉으로 잔존하는 일이 없이, 흡수율이 낮게 억제되고, 절연 신뢰성이 향상되는 경향이 있다.
아민계 경화제로서는, 예컨대 디시안디아미드를 이용할 수 있다.
열경화성 수지에 대한 아민계 경화제의 당량비(아민/에폭시기, 몰비)는, 양호한 경화성, 접착성 및 보존 안정성의 관점에서 0.3∼1.5, 0.4∼1.0, 또는 0.5∼1.0이어도 좋다. 당량비가 0.3 이상이면, 경화성이 향상되고, 접착력이 향상되는 경향이 있으며, 1.5 이하이면, 미반응의 아민이 과잉으로 잔존하는 일이 없이, 절연 신뢰성이 향상되는 경향이 있다.
이미다졸계 경화제로서는, 예컨대 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가체, 2-페닐이미다졸이소시아누르산 부가체, 2-페닐-4,5-디히드록시메틸이미다졸, 2-페닐-4-메틸-5-히드록시메틸이미다졸 및 에폭시 수지와 이미다졸류의 부가체를 들 수 있다. 우수한 경화성, 보존 안정성 및 접속 신뢰성의 관점에서, 1-시아노에틸-2-운데실이미다졸, 1-시아노-2-페닐이미다졸, 1-시아노에틸-2-운데실이미다졸트리멜리테이트, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가체, 2-페닐이미다졸이소시아누르산 부가체, 2-페닐-4,5-디히드록시메틸이미다졸 및 2-페닐-4-메틸-5-히드록시메틸이미다졸로부터 이미다졸계 경화제를 선택하여도 좋다. 이들은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들을 포함하는 마이크로 캡슐을 잠재성 경화제로서 이용할 수도 있다.
이미다졸계 경화제의 함유량은, 열경화성 수지 100 질량부에 대하여, 0.1∼20 질량부, 또는 0.1∼10 질량부여도 좋다. 이미다졸계 경화제의 함유량이 0.1 질량부 이상이면, 경화성이 향상되는 경향이 있고, 20 질량부 이하이면, 금속 접합이 형성되기 전에 접착제가 경화하는 일이 없이, 접속 불량이 발생하기 어려운 경향이 있다.
포스핀계 경화제로서는, 예컨대 트리페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 테트라페닐포스포늄테트라(4-메틸페닐)보레이트 및 테트라페닐포스포늄(4-플루오로페닐)보레이트를 들 수 있다.
포스핀계 경화제의 함유량은, 열경화성 수지 100 질량부에 대하여, 0.1∼10 질량부, 또는 0.1∼5 질량부여도 좋다. 포스핀계 경화제의 함유량이 0.1 질량부 이상이면, 경화성이 향상되는 경향이 있고, 10 질량부 이하이면, 금속 접합이 형성되기 전에 접착제가 경화하는 일이 없이, 접속 불량이 발생하기 어려운 경향이 있다.
페놀 수지계 경화제, 산무수물계 경화제 및 아민계 경화제는, 각각 1종을 단독으로 또는 2종 이상의 혼합물로서 이용할 수 있다. 이미다졸계 경화제 및 포스핀계 경화제는 각각 단독으로 이용하여도 좋지만, 페놀 수지계 경화제, 산무수물계 경화제 또는 아민계 경화제와 함께 이용하여도 좋다.
유기 과산화물로서는, 예컨대 케톤퍼옥사이드, 퍼옥시케탈, 하이드로퍼옥사이드, 디알킬퍼옥사이드, 디아실퍼옥사이드, 퍼옥시디카보네이트, 퍼옥시에스테르 등을 들 수 있다. 보존 안정성의 관점에서, 하이드로퍼옥사이드, 디알킬퍼옥사이드, 또는 퍼옥시에스테르를 선택하여도 좋다. 또한, 내열성의 관점에서, 하이드로퍼옥사이드, 또는 디알킬퍼옥사이드를 선택하여도 좋다. 이들은 단독 또는 2종 이상의 혼합체로서 이용할 수 있다.
유기 과산화물의 함유량은, 아크릴 수지에 대하여 0.5∼10 질량％, 또는 1∼5 질량％여도 좋다. 유기 과산화물의 함유량이 0.5 질량％ 이상이면, 충분히 경화가 진행하기 쉬운 경향이 있다. 유기 과산화물의 함유량이 10 질량％ 이하이면, 경화 후의 분자쇄가 짧아지거나, 미반응기가 잔존하거나 하는 것에 따른 신뢰성의 저하를 억제할 수 있는 경향이 있다.
에폭시 수지 또는 아크릴 수지와 조합되는 경화제는, 경화가 진행되면 특별히 제한은 없다. 에폭시 수지와 조합되는 경화제는, 취급성, 보존 안정성, 경화성의 관점에서, 페놀 수지계 경화제와 이미다졸계 경화제의 조합, 산무수물계 경화제와 이미다졸계 경화제의 조합, 아민계 경화제와 이미다졸계 경화제의 조합, 또는 이미다졸계 경화제 단독이어도 좋다. 단시간에 접속하면 생산성이 향상되기 때문에, 속경화성이 우수한 이미다졸계 경화제를 단독으로 이용하여도 좋다. 단시간에 경화하면 저분자 성분 등의 휘발분을 억제할 수 있기 때문에, 보이드 발생 억제도 가능하다. 또한, 아크릴 수지와 조합되는 경화제는, 취급성, 보존 안정성의 관점에서, 유기 과산화물이어도 좋다.
<중량 평균 분자량 10000 이상의 고분자 성분>
중량 평균 분자량 10000 이상의 고분자 성분은, 열경화성 수지, 열가소성 수지 또는 이들의 조합일 수 있다. 고분자 성분의 예로서는, 에폭시 수지, 페녹시 수지, 폴리이미드 수지, 폴리아미드 수지, 폴리카르보디이미드 수지, 시아네이트에스테르 수지, 아크릴 수지, 폴리에스테르 수지, 폴리에틸렌 수지, 폴리에테르술폰 수지, 폴리에테르이미드 수지, 폴리비닐아세탈 수지, 우레탄 수지, 아크릴 고무 등을 들 수 있다. 내열성 및 필름 형성성이 우수한 에폭시 수지, 페녹시 수지, 폴리이미드 수지, 아크릴 수지, 아크릴 고무, 시아네이트에스테르 수지, 또는 폴리카르보디이미드 수지를 선택하여도 좋다. 내열성, 필름 형성성이 우수한 에폭시 수지, 페녹시 수지, 폴리이미드 수지, 아크릴 수지, 또는 아크릴 고무를 선택하여도 좋다. 이들 고분자 성분은 단독 또는 2종 이상의 혼합체 또는 공중합체로서 이용할 수도 있다. 중량 평균 분자량 10000 이상의 고분자 성분은, 경화제와 반응하는 열경화성 수지여도 좋다.
고분자 성분과 전술한 열경화성 수지로서의 에폭시 수지의 질량비는, 특별히 제한되지 않는다. 접착제가 필름형의 형태를 유지하기 위해, 고분자 성분에 대한 에폭시 수지의 질량비는, 0.01∼5, 0.05∼4, 또는 0.1∼3이어도 좋다. 이 질량비가 0.01 이상이면, 경화성이 향상되고, 접착력이 더욱 향상되는 경향이 있다. 이 질량비가 5 이하이면, 양호한 필름 형성성이 얻어지기 쉽다.
고분자 성분과 전술한 열경화성 수지로서의 아크릴 수지의 질량비는, 특별히 제한되지 않는다. 고분자 성분에 대한 아크릴 수지의 질량비는, 0.01∼10, 0.05∼5, 또는 0.1∼5여도 좋다. 이 질량비가 0.01 이상이면, 경화성이 향상되고, 접착력이 더욱 향상되는 경향이 있다. 이 질량비가 10 이하이면, 양호한 필름 형성성이 얻어지기 쉽다.
고분자 성분의 유리 전이 온도(Tg)는, 접착제의 배선 회로 기판 또는 반도체 칩에의 첩부성이 우수한 관점에서, 50℃ 이상 200℃ 이하여도 좋다. 고분자 성분의 Tg가 50℃ 이상이면, 접착제의 태크(점성)력이 적절하게 약해지는 경향이 있다. 고분자 성분의 Tg가 200℃ 이하이면, 반도체 칩의 범프, 배선 회로 기판에 형성된 전극 및 배선 패턴 등의 요철을 접착제가 매립하기 쉬워, 보이드 억제의 효과가 상대적으로 커지는 경향이 있다. 여기서의 Tg는, DSC(가부시키가이샤 퍼킨엘머사 제조, DSC-7형)를 이용하여, 샘플량 10 ㎎, 승온 속도 10℃/분, 공기 분위기 하의 조건에서 측정된다.
고분자 성분의 중량 평균 분자량은, 10000 이상이다. 단독으로 양호한 필름 형성성을 나타내기 위해, 고분자 성분의 중량 평균 분자량은 30000 이상, 40000 이상, 또는 50000 이상이어도 좋고, 500000 이하여도 좋다. 본 명세서에 있어서, 중량 평균 분자량이란, 겔 침투 크로마토그래피(GPC)로 측정되는, 표준 폴리스티렌 환산의 값을 의미한다.
접착제는, 플럭스 활성(산화물 및 불순물을 제거하는 활성)을 나타내는 화합물인 플럭스 활성제를 함유할 수 있다. 플럭스 활성제로서는, 이미다졸류 및 아민류와 같이 비공유 전자쌍을 갖는 함질소 화합물, 카르복실산류, 페놀류 및 알코올류를 들 수 있다. 알코올 등에 비해서 유기산 쪽이 플럭스 활성을 강하게 발현하여, 접속성이 향상된다.
플럭스 활성제로서 이용될 수 있는 유기산은, 에폭시 수지 등과 반응함으로써 접착제 중에 산이 잔존하기 어렵기 때문에, 카르복실산이어도 좋다. 카르복실산은, 내열성의 관점에서, 고형이어도 좋다. 카르복실산의 융점은, 안정성 및 취급성의 관점에서, 70℃ 이상 150℃ 이하여도 좋다.
점도 및 경화물의 물성을 제어하기 위해, 그리고 반도체 칩끼리 또는 반도체 칩과 배선 회로 기판을 접속하였을 때의 보이드의 발생 및 흡습율의 억제를 위해, 접착제가 필러를 함유하여도 좋다. 필러는 절연성 무기 필러여도 좋고, 그 예로서는, 유리, 실리카, 알루미나, 산화티탄, 카본 블랙, 운모, 질화붕소 등을 들 수 있다. 이들 중에서도, 실리카, 알루미나, 산화티탄 및 질화붕소, 또는, 실리카, 알루미나 및 질화붕소에서 선택되는 필러를 이용하여도 좋다. 필러는 위스커여도 좋으며, 그 예로서는, 붕산알루미늄, 티탄산알루미늄, 산화아연, 규산칼슘, 황산마그네슘, 질화붕소를 들 수 있다. 필러는 수지 필러이여도 좋고, 그 예로서는, 폴리우레탄, 폴리이미드, 메타크릴산메틸 수지, 메타크릴산메틸-부타디엔-스티렌 공중합 수지(MBS)를 들 수 있다. 이들 필러는 단독 또는 2종 이상의 조합으로 이용할 수도 있다. 필러의 형상, 입자경 및 함유량에 대해서는, 특별히 제한되지 않는다.
수지 필러는 무기 필러에 비해서, 260℃ 등의 고온에서 유연성을 부여할 수 있기 때문에, 내리플로우성 향상에 적합하다. 수지 필러는, 필름 형성성 향상의 관점에서도 유리하다.
절연 신뢰성의 관점에서, 필러는 절연성이어도 좋다. 접착제는, 은 필러, 땜납 필러 등 도전성의 금속 필러를 실질적으로 함유하지 않아도 좋다.
분산성 및 접착력 향상의 관점에서, 필러는, 표면 처리되어 있어도 좋다. 필러는, 예컨대 글리시딜계(에폭시계), 아민계, 페닐계, 페닐아미노계 또한, (메타)아크릴계, 비닐계의 표면 처리제에 의해 표면 처리된다. 분산성, 유동성, 접착력의 관점에서, 글리시딜계, 페닐아미노계, 또는 (메타)아크릴계의 표면 처리제에 의해 필러가 표면 처리되어 있어도 좋다. 보존 안정성의 관점에서, 표면 처리제는 페닐계, 아크릴계, 또는 (메타)아크릴계여도 좋다. 표면 처리의 용이성으로부터, 표면 처리제는 에폭시실란계, 아미노실란계, 아크릴실란계 등의 실란 화합물이어도 좋다.
필러의 평균 입자경은, 플립 칩 접속 시의 말려들어감 방지의 관점에서, 1.5 ㎛ 이하여도 좋고, 시인성 및 투명성의 관점에서, 1.0 ㎛ 이하여도 좋다.
필러의 함유량은, 접착제의 고형분 질량(용제 이외의 성분의 질량)을 기준으로 하여, 30∼90 질량％, 또는 40∼80 질량％여도 좋다. 필러의 함유량이 30 질량％ 이상이면, 방열성이 높고, 또한 보이드 발생, 흡습률이 작아지는 경향이 있다. 필러의 함유량이 90 질량％ 이하이면, 접착제가 적절한 유동성을 가져, 접속부에의 필러의 말려들어감(트래핑)에 의한 접속 신뢰성의 저하가 억제되는 경향이 있다.
접착제는, 이온 트랩퍼, 산화 방지제, 실란 커플링제, 티탄 커플링제 및 레벨링제 등의 다른 성분을 더 포함하여도 좋다. 이들은 1종을 단독으로 이용하여도 좋고, 2종 이상 조합하여 이용하여도 좋다. 이들의 배합량에 대해서는, 각 첨가제의 효과가 발현되도록 적절하게 조정하면 좋다.
접착제의 최저 용융 점도는, 보이드 억제의 관점에서, 3000 ㎩·s 이하, 또는 2700 ㎩·s 이하여도 좋고, 300 ㎩·s 이상이어도 좋다. 접착제의 최저 용융 점도는, 승온 속도 10℃/분, 주파수 10 ㎐, 회전 모드의 조건에서, 30∼300℃의 온도 범위에서 접착제의 점탄성을 측정하였을 때에 얻어지는 점도(복소 점성률)와 온도의 관계에 있어서, 가장 점도가 낮은 점도의 값이다. 점탄성 측정의 시험편으로서, 예컨대 복수의 필름형의 접착제를 두께가 300∼450 ㎛가 되도록 적층하여 얻어지는 적층체를 이용하여도 좋다. 점도 측정 장치로서, 예컨대 TA 제조, ARES G2를 이용할 수 있다.
접착제는, 반도체 장치의 생산 효율 향상의 관점에서, 필름형이어도 좋다. 필름형의 접착제는, 열경화성 수지, 경화제 및 필요에 따라 그 외의 성분을 포함하는 수지 바니시를 기재 필름에 도포하여, 도막을 건조하는 방법에 의해 제조할 수 있다.
수지 바니시는, 열경화성 수지 경화제 및 필요에 따라 그 외의 성분을 유기 용매와 혼합하여, 이들을 교반 또는 혼련에 의해 용해 또는 분산시킴으로써, 조제된다. 수지 바니시는, 이형 처리를 실시한 기재 필름 상에, 예컨대 나이프 코터, 롤 코터, 애플리케이터, 다이 코터, 또는 콤마 코터를 이용하여 도포된다. 그 후, 가열에 의해 수지 바니시의 도막으로부터 유기 용매를 감소시켜, 즉 도막을 건조시켜, 기재 필름 상에 필름형의 접착제를 형성한다. 수지 바니시의 막을 반도체 웨이퍼 등의 위에 스핀 코트 등의 방법에 의해 형성하고, 그 후, 도막을 건조하는 방법으로, 반도체 웨이퍼 상에 필름형의 접착제를 형성하여도 좋다.
기재 필름으로서는, 유기 용매를 휘발시킬 때의 가열 조건에 견딜 수 있는 내열성을 갖는 것이면 특별히 제한은 없고, 폴리에스테르 필름, 폴리프로필렌 필름, 폴리에틸렌테레프탈레이트 필름, 폴리이미드 필름, 폴리에테르이미드 필름, 폴리에테르나프탈레이트 필름, 메틸펜텐 필름 등을 예시할 수 있다. 기재 필름은, 이들 필름을 포함하는 단층의 것에 한정되지 않고, 2종 이상의 재료를 포함하는 다층 필름이어도 좋다.
도포 후의 수지 바니시로부터 유기 용매를 휘발시킬 때의 조건은, 구체적으로는, 50∼200℃, 0.1∼90분간의 가열이어도 좋다. 실장 후의 보이드 및 점도 조제에 실질적으로 영향을 미치지 않는 범위에서, 잔존량이 1.5 질량％ 이하가 될 때까지 유기 용매를 제거하여도 좋다.
실시예
이하, 본 발명을 실시예를 들어 보다 구체적으로 설명하지만, 본 발명은 이들 실시예에 한정되는 것이 아니다.
검토 1
(1-1) 필름형 접착제
이하에 나타내는 재료를 이용하여, 표 1에 나타내는 조성을 갖는 필름형 접착제(두께 0.045 ㎜)를 제작하였다.
(i) 중량 평균 분자량 10000 미만의 열경화성 수지
(에폭시 수지)
·트리페놀메탄 골격 함유 다작용성 고형 에폭시 수지(미츠비시케미컬 가부시키가이샤 제조, 제품명: EP1032H60, 중량 평균 분자량: 800∼2000)
·비스페놀 F형 액형 에폭시 수지(미츠비시케미컬 가부시키가이샤 제조, 제품명: YL983U, 중량 평균 분자량: 약336)
·가요성 반고형상 에폭시 수지(미츠비시케미컬 가부시키가이샤 제조, 제품명: YL7175-1000, 중량 평균 분자량: 1000∼5000)
(ii) 경화제
·2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가체(시코쿠가세이고교 가부시키가이샤 제조, 제품명: 2MAOK-PW)
(iii) 중량 평균 분자량 10000 이상의 고분자 성분
·페녹시 수지(신닛테츠스미킨가가쿠 가부시키가이샤 제조, 제품명: ZX1356-2, Tg: 약 71℃, 중량 평균 분자량: 약 63000, 이하 「ZX1356」이라고 함)
(iv) 플럭스제(카르복실산)
·2-메틸글루타르산(시그마-알드리치 제조, 융점 약 77℃)
(v) 필러(무기 필러)
·실리카 필러(가부시키가이샤 아도마텍스 제조, 제품명: SE2050, 평균 입자경 0.5 ㎛)
·피닐 표면 처리 나노 실리카 필러[가부시키가이샤 아도마텍스 제조, 제품명: YA050C-SP(이하 「SP 나노실리카」라고 함), 평균 입자경 약 50 ㎚]
(수지 필러)
·유기 필러(다우·케미컬니혼 가부시키가이샤 제조, 제품명: EXL-2655, 코어 셸 타입 유기 미립자)
Figure pct00001
(1-2) 반도체 장치의 제작
(실시예 1)
제1 압착 공정
제작한 필름형 접착제를 절취하여, 8 ㎜×8 ㎜×두께 0.045 ㎜의 사이즈를 갖는 필름형 접착제를 준비하였다. 이것을 반도체 칩(10 ㎜, 두께 0.1 ㎜, 접속부 금속: Au, 제품명: WALTS-TEG IP80, WALTS 제조)에 첩부하였다. 거기에, 땜납 범프를 갖는 반도체 칩(칩 사이즈: 7.3 ㎜×7.3 ㎜×두께 0.05 ㎜, 땜납 범프 융점: 약 220℃, 범프 높이: 구리 필러와 땜납의 합계로 약 45 ㎛, 범프수 1048 핀, 피치 80 um, 제품명: WALTS-TEG CC80, WALTS 제조)을 첩부하여, 적층체를 얻었다. 적층체를, 스테이지 및 압착 헤드를 갖는 플립 칩 본더(FCB3, 파나소닉 가부시키가이샤 제조)의 스테이지 상에 설치하고, 스테이지 및 압착 헤드로 사이에 끼우는 열프레스에 의해, 1초간, 25 N의 하중으로 적층체를 가압하면서 80℃로 가열하여, 가압착체를 얻었다.
제2 압착 공정
얻어진 가압착체를, 별도의 플립 칩 본더(FCB3, 파나소닉 가부시키가이샤 제조)의 스테이지 상으로 이동시켜, 스테이지와 압착 헤드로 사이에 끼움으로써, 25 N의 하중으로 가압하면서 230℃로 1초간 가열하는 열프레스에 의해, 압착체를 얻었다.
제3 압착 공정
압착체를 가압 리플로우 장치(신아펙스 제조, 제품명: VSU28)의 오븐 내에 설치하였다. 오븐 내의 압력을 0.4 ㎫로 설정하고, 실온으로부터 승온 속도 20℃/분으로 175℃까지 승온하였다. 계속해서 압력 및 온도를 유지하면서 압착체를 가압 분위기 하에서 10분간 가열하여, 평가용의 반도체 장치 샘플을 얻었다.
(실시예 2)
압착체를 가압 리플로우 장치의 오븐 내에서 가열할 때의 가열 온도를 175℃에서 260℃로 변경한 것 이외에는, 실시예 1과 동일하게 하여, 평가용의 반도체 장치 샘플을 얻었다.
(비교예 1)
실시예 1과 동일하게 하여 가압착체를 얻었다. 얻어진 가압착체를, 오븐 장치(야마토가가쿠 가부시키가이샤 제조, 제품명: DKN402) 내에서, 대기압 하에, 175℃로 10분간 가열하여, 평가용의 반도체 장치 샘플을 얻었다.
(비교예 2)
가압착체를 대기압 하에서 가열할 때의 가열 온도를 175℃에서 260℃로 변경한 것 이외에는, 비교예 1과 동일하게 하여, 평가용의 반도체 장치 샘플을 얻었다.
(비교예 3)
실시예 1과 동일한 조건으로 압착체를 얻었다. 얻어진 압착체를 오븐 장치(야마토가가쿠 가부시키가이샤 제조, 제품명: DKN402) 내에서, 대기압 하에, 175℃로 10분간 가열하여, 평가용의 반도체 장치 샘플을 얻었다.
(비교예 4)
오븐 장치를 이용하여 압착체를 가열할 때의 가열 온도를 175℃에서 260℃로 변경한 것 이외에는 비교예 3과 동일하게 하여, 평가용의 반도체 장치 샘플을 얻었다.
(1-3) 접속 평가
멀티미터(ADVANTEST 제조, 제품명: R6871E)를 이용하여 샘플의 초기 도통의 가부를 측정하였다. 이하의 기준으로 접속성을 판정하였다. 결과를 표 2에 나타내었다.
A: 페리페랄 부분의 초기 접속 저항값이 30 Ω 이상 35 Ω 이하
B: 초기 접속 저항값이 30 Ω 미만 또는 35 Ω 초과, 또는 미접속
(1-4) 보이드 평가
초음파 영상 진단 장치(제품명: Insight-300, 인사이트 제조)에 의해, 샘플의 외관 화상을 촬영하였다. 얻어진 화상으로부터, 스캐너(제품명: GT-9300UF, 세이코앱손 가부시키가이샤 제조)로 칩 상의 접착제층의 부분을 취입하였다. 화상 처리 소프트 Adobe Photoshop을 이용하여, 색조 보정, 2계조화에 의해 보이드 부분을 식별하고, 접착제층의 면적을 100％로 하여, 막대 그래프에 의해 보이드 부분이 차지하는 비율(보이드 발생률)을 산출하였다. 이하의 기준에 따라 보이드의 발생 상태를 평가하였다. 결과를 표 2에 나타내었다.
A: 보이드 발생률이 5％ 이하
B: 보이드 발생률이 5％보다 많음
Figure pct00002
실시예 1 및 2는 모두 보이드 억제와 접속 확보의 관점에서 양호한 결과를 나타내었다. 즉, 본 발명의 방법에 따르면, 보이드 억제와 접속 확보의 양립이 가능하다는 것이 확인되었다.
검토 2
(2-1) 필름형 접착제
검토 1의 필름형 접착제 제작에 이용한 재료와 동일한 재료를 이용하여, 표 3에 나타내는 조성을 갖는 필름형 접착제(두께 0.040∼0.045 ㎜)를 제작하였다.
Figure pct00003
(2-2) 반도체 장치의 제작과 그 평가
실시예 1과 동일한 조건으로, 평가용의 반도체 장치 샘플을 얻었다. 얻어진 샘플의 접속 및 보이드를 검토 1과 동일한 방법으로 평가하였다. 결과를 표 4에 나타내었다.
(2-3) 최저 용융 점도
필름형 접착제를, 롤 라미네이터[(주)라미코포레이션 제조, HOT DOG Leon 13DX]를 이용하여, 60℃로 가열하면서, 전체의 두께가 300∼450 ㎛가 되도록 복수매 적층하였다. 얻어진 적층체를 시험편으로 하여, 회전식 레오미터(TA 제조, ARES G2)를 이용하여, 승온 속도 10℃/분, 주파수: 10 ㎐, 회전 모드의 조건으로, 20℃∼300℃의 온도 범위에서의 점도(복소 점성률)의 변화를 측정하였다. 측정된 점도 변화에 있어서의 점도의 최소값을 최저 용융 점도로 하였다.
(2-6) 제3 압착 공정 후의 경화 반응률
제1 압착 공정에 이용되기 전의 필름형 접착제로부터 10 ㎎의 샘플을 채취하여, DSC(퍼킨엘머사 제조 DSC-7형)를 이용하여, 승온 속도 20℃/분으로, 30∼300℃의 온도 범위의 시차 주사 열량 측정을 행하였다. 얻어진 DSC 서모그램으로부터, 초기의 경화 반응에 의한 발열량[ΔH0(J/g)]을 구하였다.
필름형 접착제에, 핫 플레이트 및 오븐을 이용하여, 실시예 1과 동일한 제1, 제2 및 제3 압착 공정에 상당하는 열이력을 가하였다. 그 후, 필름형 접착제로부터 채취한 샘플을 이용한 상기와 동일한 조건의 시차 주사 열량 측정에 의해, 제3 압착 공정 후에 상당하는 접착제의 경화 반응에 의한 발열량[ΔH3(J/g)]을 구하였다. 얻어진 ΔH0 및 ΔH3으로부터, 제3 압착 공정 후의 경화 반응률을 이하의 식으로 산출하였다.
제3 압착 공정 후의 경화 반응률(％): (ΔH0-ΔH3)/ΔH0×100
Figure pct00004
실시예 3 및 4는 모두 보이드 억제와 접속 확보의 관점에서 양호한 평가 결과를 나타내었다.
검토 3
(3-1) 필름형 접착제
검토 1의 필름형 접착제 제작에 있어서 이용한 재료와 동일한 재료를 이용하여, 표 5에 나타내는 조성을 갖는 필름형 접착제(두께 0.045 ㎜)를 제작하였다.
Figure pct00005
(3-2) 반도체 장치의 제작
(실시예 5)
제1 압착 공정에 있어서 적층체를 가열 및 가압하는 시간을 3초로 변경한 것 이외에는 실시예 1과 동일하게 하여, 평가용의 반도체 장치 샘플을 얻었다.
(실시예 6)
제1 압착 공정에 있어서 적층체를 가열 및 가압하는 시간을 3초간으로 변경하고, 제3 압착 공정에 있어서 오븐 내의 압력을 0.8 ㎫로 변경한 것 이외에는 실시예 1과 동일하게 하여, 평가용의 반도체 장치 샘플을 얻었다.
(비교예 5)
필름형 접착제를 절취하여, 8 ㎜×8 ㎜×두께 0.045 ㎜의 사이즈를 갖는 필름형 접착제를 준비하였다. 이것을 반도체 칩(10 ㎜, 두께 0.1 ㎜, 접속부 금속: Au, 제품명: WALTS-TEG IP80, WALTS 제조) 상에 첩부하였다. 거기에, 땜납 범프를 갖는 반도체 칩(칩 사이즈: 7.3 ㎜×7.3 ㎜×두께 0.05 ㎜, 범프 융점: 약 220℃, 범프 높이: 구리 필러와 땜납의 합계로 약 45 ㎛, 범프수 1048 핀, 피치 80 um, 제품명: WALTS-TEG CC80, WALTS 제조)을 첩부하여, 적층체를 얻었다. 적층체를, 스테이지 및 압착 헤드를 갖는 플립 칩 본더(FCB3, 파나소닉 가부시키가이샤 제조)의 스테이지 상에 설치하였다. 스테이지와 압착 헤드로 사이에 끼움으로써, 3초간, 25 N의 하중으로 가압하면서 온도 80℃로 가열하는 열프레스에 의해, 가압착체를 얻었다. 얻어진 가압착체를 별도의 플립 칩 본더(FCB3, 파나소닉 가부시키가이샤 제조)의 스테이지 상으로 이동하였다. 가압착체를 스테이지와 압착 헤드로 사이에 끼움으로써, 5초간, 25 N의 하중으로 가압하면서 온도 260℃로 가열하여, 평가용의 반도체 장치 샘플을 얻었다.
(3-3) 평가
검토 1과 동일한 방법에 따라, 얻어진 반도체 장치 샘플의 접속 및 보이드를 평가하였다. 결과를 표 6에 나타내었다.
(3-4) 제2 압착 공정 후의 경화 반응률
제1 압착 공정에 이용되기 전의 필름형 접착제로부터 10 ㎎의 샘플을 채취하여, DSC(퍼킨엘머사 제조 DSC-7형)를 이용하여, 승온 속도 20℃/분으로, 30∼300℃의 온도 범위의 시차 주사 열량 측정을 행하였다. 얻어진 DSC 서모그램으로부터, 초기의 경화 반응에 의한 발열량[ΔH0(J/g)]을 구하였다.
필름형 접착제에, 핫 플레이트 및 오븐을 이용하여, 실시예 5 및 6과 동일한 제1 및 제2 압착 공정에 상당하는 열이력을 가하였다. 그 후, 필름형 접착제로부터 채취한 샘플을 이용한 상기와 동일한 조건의 시차 주사 열량 측정에 의해, 제2 압착 공정 후에 상당하는 접착제의 경화 반응에 의한 발열량[ΔH2(J/g)]을 구하였다. 얻어진 ΔH0 및 ΔH2로부터, 제2 압착 공정 후의 경화 반응률을 이하의 식으로 산출하였다.
제2 압착 공정 후의 경화 반응률(％):(ΔH0-ΔH2)/ΔH0×100
(3-5) 필릿 평가
반도체 장치 샘플의 외관 화상을, 디지털 현미경(KEYENCE 제조, VHX-5000)에 의해 촬영하였다. 얻어진 화상으로부터, 반도체 칩의 주위 4변 각각으로부터 비어져 나온 접착제층의 길이(반도체 칩의 주면에 평행한 방향에 있어서의 길이)를 계측하고, 계측값의 평균값을 필릿 값으로서 기록하였다.
Figure pct00006
실시예 1 및 2는 모두 보이드 억제와 접속 확보의 관점에서 양호한 평가 결과를 나타내었다.
1…반도체 칩
2…배선 회로 기판
3…적층체
4…가압착체
5…인터포저
6…압착체
10…반도체 칩 본체
15, 16…배선
20…기판 본체
30, 32, 33…범프
34…관통 전극
40…접착제층
41, 44…압착 헤드
42, 45…스테이지
43, 46…압박 장치
50…인터포저 본체
60…가열로
100, 200, 300, 400, 500…반도체 장치.

Claims (11)

  1. 접속부를 갖는 제1 부재와 접속부를 갖는 제2 부재를, 열경화성의 접착제를 통해, 상기 제1 부재의 접속부의 융점 및 상기 제2 부재의 접속부의 융점보다 낮은 온도에서 압착함으로써, 상기 제1 부재의 접속부와 상기 제2 부재의 접속부가 대향 배치되어 있는 가압착체를 얻는 공정과,
    상기 가압착체를 대향 배치된 한쌍의 압박 부재 사이에 끼움으로써, 상기 제1 부재의 접속부 또는 상기 제2 부재의 접속부 중 적어도 한쪽의 융점 이상의 온도로 가열하면서 가압함으로써, 압착체를 얻는 공정과,
    상기 압착체를 가압 분위기 하에서 더욱 가열하는 공정
    을 포함하고, 상기 제1 부재가 반도체 칩 또는 반도체 웨이퍼이며, 상기 제2 부재가 배선 회로 기판, 반도체 칩 또는 반도체 웨이퍼인, 반도체 장치를 제조하는 방법.
  2. 제1항에 있어서, 상기 가압착체를 가열하면서 가압함으로써 상기 압착체를 얻는 상기 공정에 있어서, 상기 열경화성의 접착제를 부분적으로 경화시키고,
    상기 압착체를 가압 분위기 하에서 가열하는 상기 공정에 있어서, 상기 열경화성의 접착제를 더욱 경화시키는 방법.
  3. 제2항에 있어서, 상기 가압착체를 가열하면서 가압함으로써 상기 압착체를 얻는 상기 공정에 있어서, 상기 열경화성의 접착제를 경화 반응률이 30％ 이하가 될 때까지 경화시키는 방법.
  4. 제2항 또는 제3항에 있어서, 상기 압착체를 가압 분위기 하에서 가열하는 상기 공정에 있어서, 상기 열경화성의 접착제를 경화 반응률이 85％ 이상이 될 때까지 더욱 경화시키는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 압착체를 가압 분위기 하에서 가열하는 상기 공정에 있어서, 복수의 상기 압착체를 일괄하여 가열하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 압착체를 가압 분위기 하에서 가열하는 상기 공정에 있어서의 가열 온도가 130℃ 이상 300℃ 이하인 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 열경화성의 접착제가 중량 평균 분자량 10000 미만의 열경화성 수지와, 상기 열경화성 수지의 경화제와, 중량 평균 분자량 10000 이상의 고분자 성분을 함유하는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 열경화성의 접착제의 최저 용융 점도가 3000 ㎩·s 이하인 방법.
  9. 제1항 내지 제7항 중 어느 한 항에 기재된 방법에 이용되기 위한 열경화성의 접착제로서,
    최저 용융 점도가 3000 ㎩·s 이하인 열경화성의 접착제.
  10. 제9항에 있어서, 필름형인 열경화성의 접착제.
  11. 접속부를 갖는 제1 부재와, 접속부를 갖는 제2 부재와, 이들 사이에 개재되는 접착제층을 구비하고, 상기 제1 부재의 접속부와 상기 제2 부재의 접속부가 금속 접합에 의해 전기적으로 접속되어 있는 반도체 장치로서,
    상기 접착제층이 열경화성의 접착제의 경화물로 이루어지며,
    상기 열경화성의 접착제의 최저 용융 점도가 3000 ㎩·s 이하이고,
    상기 제1 부재가 반도체 칩 또는 반도체 웨이퍼이며, 상기 제2 부재가 배선 회로 기판, 반도체 칩 또는 반도체 웨이퍼인 반도체 장치.
KR1020207018459A 2017-12-18 2017-12-18 반도체 장치, 반도체 장치의 제조 방법 및 접착제 KR102455212B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/045333 WO2019123518A1 (ja) 2017-12-18 2017-12-18 半導体装置、半導体装置の製造方法及び接着剤

Publications (2)

Publication Number Publication Date
KR20200100668A true KR20200100668A (ko) 2020-08-26
KR102455212B1 KR102455212B1 (ko) 2022-10-17

Family

ID=66993300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207018459A KR102455212B1 (ko) 2017-12-18 2017-12-18 반도체 장치, 반도체 장치의 제조 방법 및 접착제

Country Status (4)

Country Link
JP (1) JP7176532B2 (ko)
KR (1) KR102455212B1 (ko)
CN (1) CN111480218B (ko)
WO (1) WO2019123518A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102516288B1 (ko) * 2020-07-31 2023-03-31 주식회사 엘지화학 반도체 패키지 제조 방법, 이에 의해 제조된 반도체 패키지 및 반도체 패키지 제조 장치
JP2022078574A (ja) 2020-11-13 2022-05-25 昭和電工マテリアルズ株式会社 半導体装置の製造方法及びこれに用いられる接着剤

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294382A (ja) 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法
KR20120041733A (ko) * 2009-07-17 2012-05-02 스미또모 베이크라이트 가부시키가이샤 전자 부품의 제조 방법 및 전자 부품
JP2013168536A (ja) * 2012-02-16 2013-08-29 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
JP2014107355A (ja) * 2012-11-26 2014-06-09 Sekisui Chem Co Ltd 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5912611B2 (ja) * 2004-03-22 2016-04-27 日立化成株式会社 フィルム状接着剤
WO2009072497A1 (ja) * 2007-12-03 2009-06-11 Hitachi Chemical Company, Ltd. 回路部材接続用接着剤及び半導体装置
JP5976716B2 (ja) 2008-12-24 2016-08-24 日東電工株式会社 熱硬化型ダイボンドフィルム
JP5471163B2 (ja) * 2009-08-25 2014-04-16 住友ベークライト株式会社 半導体装置の製造方法
US9209155B2 (en) * 2012-08-06 2015-12-08 Sekisui Chemical Co., Ltd. Method for manufacturing semiconductor device and adhesive for mounting flip chip
JP6257303B2 (ja) * 2013-12-17 2018-01-10 デクセリアルズ株式会社 接続体の製造方法、接続方法、及び接続体
JP2015216317A (ja) 2014-05-13 2015-12-03 日東電工株式会社 半導体装置の製造方法
JP6800140B2 (ja) 2015-03-19 2020-12-16 ナミックス株式会社 フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物
JP6438340B2 (ja) 2015-04-08 2018-12-12 積水化学工業株式会社 半導体接合用接着フィルム及び半導体装置の製造方法
JP6544146B2 (ja) * 2015-08-27 2019-07-17 日立化成株式会社 半導体装置及びそれを製造する方法
KR102064584B1 (ko) * 2015-10-29 2020-01-10 히타치가세이가부시끼가이샤 반도체용 접착제, 반도체 장치 및 그것을 제조하는 방법
JP6690308B2 (ja) 2016-03-08 2020-04-28 日立化成株式会社 半導体装置を製造する方法
US10734350B2 (en) * 2016-05-09 2020-08-04 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device
JP2017220519A (ja) * 2016-06-06 2017-12-14 日立化成株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294382A (ja) 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法
KR20120041733A (ko) * 2009-07-17 2012-05-02 스미또모 베이크라이트 가부시키가이샤 전자 부품의 제조 방법 및 전자 부품
JP2013168536A (ja) * 2012-02-16 2013-08-29 Sumitomo Bakelite Co Ltd 半導体装置の製造方法
JP2014107355A (ja) * 2012-11-26 2014-06-09 Sekisui Chem Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN111480218A (zh) 2020-07-31
WO2019123518A1 (ja) 2019-06-27
CN111480218B (zh) 2023-07-21
JP7176532B2 (ja) 2022-11-22
KR102455212B1 (ko) 2022-10-17
JPWO2019123518A1 (ja) 2020-12-17

Similar Documents

Publication Publication Date Title
JP6504263B2 (ja) 半導体用接着剤、半導体装置及びそれを製造する方法
KR102190177B1 (ko) 반도체 장치의 제조 방법
JP2017220519A (ja) 半導体装置の製造方法
JP2017045891A (ja) 半導体装置及びそれを製造する方法
JP2024023787A (ja) 半導体装置の製造方法
KR102455212B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 접착제
JP6544146B2 (ja) 半導体装置及びそれを製造する方法
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
TWI820200B (zh) 半導體裝置及其製造方法
JP2018113295A (ja) 半導体装置を製造する方法
JP6690308B2 (ja) 半導体装置を製造する方法
WO2022102181A1 (ja) 半導体装置の製造方法及びこれに用いられる接着剤
JP2019125691A (ja) 半導体装置の製造方法及び半導体用接着剤
JP7238453B2 (ja) 半導体用接着剤
JP2022043572A (ja) 半導体装置の製造方法
CN116195040A (zh) 制造半导体装置的方法及膜状黏合剂
JP2019160839A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant