CN111480218B - 半导体装置、半导体装置的制造方法和粘接剂 - Google Patents

半导体装置、半导体装置的制造方法和粘接剂 Download PDF

Info

Publication number
CN111480218B
CN111480218B CN201780097759.8A CN201780097759A CN111480218B CN 111480218 B CN111480218 B CN 111480218B CN 201780097759 A CN201780097759 A CN 201780097759A CN 111480218 B CN111480218 B CN 111480218B
Authority
CN
China
Prior art keywords
pressure
adhesive
bonded body
connecting portion
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780097759.8A
Other languages
English (en)
Other versions
CN111480218A (zh
Inventor
本田一尊
柳田裕贵
上野惠子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lishennoco Co ltd
Original Assignee
Lishennoco Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lishennoco Co ltd filed Critical Lishennoco Co ltd
Publication of CN111480218A publication Critical patent/CN111480218A/zh
Application granted granted Critical
Publication of CN111480218B publication Critical patent/CN111480218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)

Abstract

本发明公开一种制造半导体装置的方法，其具备如下工序：使具有连接部的第一构件与具有连接部的第二构件通过热固性粘接剂在低于第一构件的连接部的熔点和第二构件的连接部的熔点的温度下进行压接，从而得到第一构件的连接部与第二构件的连接部相对配置的临时压接体的工序；将临时压接体夹在相对配置的一对挤压构件之间，一边加热至大于或等于第一构件的连接部或第二构件的连接部中至少一方的熔点的温度一边加压，从而得到压接体的工序；以及将压接体在加压气氛下进一步加热的工序。第一构件为半导体芯片或半导体晶片，第二构件为配线电路基板、半导体芯片或半导体晶片。

Description

半导体装置、半导体装置的制造方法和粘接剂
技术领域
本发明涉及半导体装置、半导体装置的制造方法和粘接剂。
背景技术
以往，在将半导体芯片与基板连接时，一直广泛应用使用金线等金属细线的引线接合方式。
近年来，为了应对针对半导体装置的高功能、高集成、高速化等要求，广泛采用在半导体芯片或配线电路基板上设置被称为凸块的导电性突起作为连接部，通过连接部彼此的连接将半导体芯片与配线电路基板或其他半导体芯片直接连接的倒装芯片连接方式(FC连接方式)。例如，作为半导体芯片与配线电路基板间的连接的COB(Chip On Board，板上芯片)型的连接方式为FC连接方式。FC连接方式还广泛用于在半导体芯片上设置凸块或配线作为连接部而在半导体芯片间进行连接的CoC(Chip On Chip，叠层芯片)型连接方式。
在FC连接方式中，从连接部的可靠性的观点考虑，通常大多使焊料、锡、金、银、铜等的连接部进行金属接合。
现有技术文献
专利文献
专利文献1：日本特开2008-294382号公报
发明内容
发明要解决的课题
在FC连接方式的半导体装置的组装中，一般而言，首先利用筒夹从切割好的半导体晶片中拾取半导体芯片并供给至挤压装置。接着，使用挤压装置将半导体芯片与配线电路基板或其他半导体芯片进行压接。压接时，为了形成金属结合，按照使它们的一方或两方的连接部的金属达到大于或等于熔点的方式使挤压装置的温度上升。然后，将高温的挤压装置冷却，之后再次将半导体芯片供给至挤压装置。也可以预先将半导体粘接剂供给至用筒夹拾取的半导体芯片上，在这种情况下，为了连续地制造半导体装置，需要将挤压装置从使连接部的金属发生熔融的高温冷却至能够供给被供给了半导体粘接剂的半导体芯片的低温。
因此，使用一个挤压装置将半导体芯片与配线电路基板或其他半导体芯片在较低温度下进行临时压接，使用与临时压接不同的挤压装置将所得的临时压接体一边在高温下加热一边加压，使半导体芯片与配线电路基板或其他半导体芯片粘接并且进行电连接而得到连接体，通过采用该方法，从而不需要反复进行挤压装置的升温与冷却，可期待生产效率提高。
但是，即使采用这种方法，在生产效率方面也不一定充分。在连续制造大量的半导体装置的情况下，由于需要多个挤压装置，因此生产效率的提高有限。
根据本发明人等的研究，通过包含如下工序的方法，能够实现生产效率的进一步提高，所述工序为：使用第一挤压装置将半导体芯片与基板或其他半导体芯片在较低温度下进行临时压接的工序；使用与第一挤压装置不同的第二挤压装置，一边在大于或等于半导体芯片或基板的连接部的金属的熔点的温度下加热一边加压，从而得到压接体的工序；以及将压接体在加热炉内进一步加热的工序。但是，通过本发明人等的进一步研究得知：在通过该方法来制造特别是高密度、薄型化、和小型化的半导体装置的情况下，有可能发生连接不良、或在粘接剂中残留空隙。空隙可能导致可靠性降低，因此期望抑制空隙。
因此，本发明的一个方面的目的涉及一种制造半导体装置的方法，该方法包含：将具有连接部的半导体芯片或半导体晶片与具有连接部的其他构件通过粘接剂进行粘接并且使连接部彼此电连接，该方法能够一边抑制粘接剂中的空隙产生且确保适当的电连接，一边有效率地制造多个半导体装置。
用于解决课题的方法
本发明的一个方面提供一种制造半导体装置的方法，其具备如下工序：将具有连接部的第一构件与具有连接部的第二构件通过热固性粘接剂在低于上述第一构件的连接部的熔点和上述第二构件的连接部的熔点的温度下进行压接，从而得到上述第一构件的连接部与上述第二构件的连接部相对配置的临时压接体的工序；将临时压接体夹在相对配置的一对挤压构件之间，一边加热至大于或等于上述第一构件的连接部或上述第二构件的连接部中至少一方的熔点的温度一边加压，从而得到压接体的工序；以及将压接体在加压气氛下加热的工序。上述第一构件可以为半导体芯片或半导体晶片，上述第二构件可以为配线电路基板、半导体芯片或半导体晶片。
这里，本说明书中，有时将第一构件与第二构件通过热固性粘接剂进行压接而得到临时压接体的工序称为“第一压接工序”。有时将对临时压接体一边加热至大于或等于第一构件的连接部或第二构件的连接部中至少一方的熔点的温度一边加压而得到压接体的工序称为“第二压接工序”。有时将压接体在加压气氛下进一步加热的工序称为“第三压接工序”。通过这三个压接工序的组合，从而能够一边抑制粘接剂中的空隙产生且确保适当的电连接，一边有效率地制造多个半导体装置。
在通过对临时压接体一边加热一边加压而得到压接体的第二压接工序中，使热固性粘接剂部分固化，在将压接体在加压气氛下加热的第三压接工序中，可以使热固性粘接剂进一步固化。在这种情况下，在第二压接工序中，可以使热固性粘接剂固化直到固化反应率小于或等于30％。另外，在第三压接工序中，可以使热固性粘接剂进一步固化直到固化反应率大于或等于85％。
在将压接体在加压气氛下加热的第三压接工序中，可以将多个压接体一并加热。第三压接工序中的加热温度可以大于或等于130℃且小于或等于300℃。
热固性粘接剂可以含有重均分子量小于10000的热固性树脂、热固性树脂的固化剂、和重均分子量大于或等于10000的高分子成分。
本发明的另一方面涉及在上述方法中使用的热固性粘接剂。该粘接剂的最低熔融粘度可以小于或等于3000Pa·s。另外，热固性粘接剂可以为膜状。
本发明的又另一方面提供一种半导体装置，其具备具有连接部的第一构件、具有连接部的第二构件、和介于它们之间的粘接剂层，第一构件的连接部与第二构件的连接部通过金属接合而电连接。粘接剂层由热固性粘接剂的固化物构成，热固性粘接剂的最低熔融粘度可以小于或等于3000Pa·s。一种半导体装置，第一构件为半导体芯片或半导体晶片，第二构件为配线电路基板、半导体芯片或半导体晶片。
发明效果
本发明的一方面涉及一种制造半导体装置的方法，该方法包含将具有连接部的半导体芯片或半导体晶片与具有连接部的其他构件通过粘接剂进行粘接并且将连接部彼此进行电连接，该方法能够一边抑制粘接剂中的空隙产生且确保适当的电连接，一边有效率地制造多个半导体装置。
附图说明
图1是表示将第一构件与第二构件压接而得到临时压接体的工序的一个实施方式的工序图。
图2是表示对临时压接体进行加热和加压而得到压接体的工序的一个实施方式的工序图。
图3是表示将压接体在加压气氛下加热的工序的一个实施方式的工序图。
图4是表示半导体装置的另一个实施方式的示意截面图。
图5是表示半导体装置的另一个实施方式的示意截面图。
图6是表示半导体装置的另一个实施方式的示意截面图。
图7是表示半导体装置的另一个实施方式的示意截面图。
具体实施方式
以下，对本发明的几个实施方式进行详细说明。但是，本发明不限于以下的实施方式。
(半导体装置的制造方法)
图1、图2和图3是表示制造半导体装置的方法的一个实施方式的工序图。本实施方式涉及的方法包含如下工序：第一压接工序，将具有连接部的第一构件与具有连接部的第二构件通过热固性粘接剂在低于第一构件的连接部的熔点和第二构件的连接部的熔点的温度进行压接，从而得到第一构件的连接部与第二构件的连接部相对配置的临时压接体；第二压接工序，将临时压接体夹在相对配置的一对挤压构件之间，一边加热至大于或等于第一构件的连接部或第二构件的连接部中至少一方的熔点的温度一边加压，从而得到压接体；以及第三压接工序，将压接体在加压气氛下加热。
图1表示将半导体芯片1(第一构件)与配线电路基板2(第二构件)压接而得到临时压接体4的第一压接工序。首先，如图1的(a)所示，将具有半导体芯片主体10和作为连接部的凸块30的半导体芯片1重叠于具有基板主体20和作为连接部的配线16的配线电路基板2上，并且在它们之间配置热固性粘接剂层40，从而形成层叠体3。半导体芯片1在通过半导体晶片的切割而形成后经拾取而被搬送至配线电路基板2上，按照使作为连接部的凸块30与配线16相对配置的方式进行对位。层叠体3形成于挤压装置43的平台42上，上述挤压装置43具有相对配置的一对作为临时压接用挤压构件的压接头41和平台42。凸块30设置于配线15上，上述配线15设置在半导体芯片主体10上。配线电路基板2的配线16设置于基板主体20上的预定位置。凸块30和配线16分别具有由金属材料形成的表面。
热固性粘接剂层40可以是通过将预先准备的膜状粘接剂粘贴在配线电路基板2上而形成的层。膜状粘接剂可以通过热压、辊层压、真空层压等进行粘贴。粘接剂层的供给面积和厚度根据半导体芯片1或配线电路基板2的尺寸、连接部的高度等而适当设定。也可以将膜状粘接剂粘贴在半导体芯片1上。也可以将膜状粘接剂粘贴在半导体晶片上，然后切割半导体晶片而将半导体晶片单片化，从而制作粘贴有膜状的粘接剂的半导体芯片1。
接着，如图1的(b)所示，通过将层叠体3夹在作为临时压接用挤压构件的平台42和压接头41之间而进行加热和加压，由此将半导体芯片1与配线电路基板2临时压接，得到临时压接体4。在图1的实施方式的情况下，压接头41配置于半导体芯片1侧，平台42配置于配线电路基板2侧。作为具有平台和压接头的临时压接用挤压装置，可以使用倒装芯片接合器等。
在为了临时压接而对层叠体3进行加热和加压时，平台42和压接头41中的至少一方被加热至低于作为半导体芯片1的连接部的凸块30的熔点、和作为配线电路基板2的连接部的配线16的熔点的温度。本说明书中，“连接部的熔点”是指形成了连接部表面的金属材料的熔点。
在得到临时压接体的工序中，为了在拾取作为第一构件的半导体芯片等时热不转移至半导体芯片等，临时压接用挤压构件设定为低温。在为了临时压接而对层叠体进行加热和加压的期间，为了将粘接剂层的流动性提高至能够排除所卷入的空隙的程度，可以将临时压接用挤压构件加热至一定程度的高温。为了缩短冷却时间，拾取半导体芯片等时的挤压构件的温度与为了得到临时压接体而对层叠体进行加热和加压时的挤压构件的温度之差可以较小。该温度差可以小于或等于100℃、或小于或等于60℃。该温度差也可以是固定的。如果温度差小于或等于100℃或小于或等于60℃，则能够缩短临时压接用挤压构件的冷却所花费的时间。
为了得到临时压接体而对层叠体进行加热和加压时的临时压接用挤压构件的温度可以为比粘接剂层的反应开始温度低的温度。反应开始温度是指使用DSC(珀金埃尔默公司制，DSC-Pyirs1)，在粘接剂的样品量10mg、升温速度10℃/分钟、测定气氛：空气或氮气的条件下测定时得到的DSC热曲线图中的起始(On-set)温度。
从以上观点考虑，为了得到临时压接体而对层叠体进行加热和加压时的平台42和/或压接头41的温度可以设定为粘接剂与配线电路基板或半导体晶片等密合且粘接剂不进行固化反应的温度。从该观点考虑，为了得到临时压接体而对层叠体进行加热和加压时的平台42和/或压接头41的温度可以小于或等于140℃、小于或等于110℃、或小于或等于80℃，并且可以大于或等于25℃。即使如此在低温进行第一压接工序，也能够通过经过随后的第二压接工序和第三压接工序，从而得到在空隙抑制和连接方面充分的半导体装置。
用于为了得到临时压接体4而对层叠体3进行加压的挤压载荷可考虑凸块数、凸块的高度偏差的吸收、和凸块变形量的控制而适当设定。在临时压接体4中，可以使半导体芯片1的连接部(凸块30)与配线电路基板2的连接部(配线16)接触。由此，在之后的工序中容易形成金属结合，另外，存在粘接剂的咬入少的倾向。从使连接部彼此充分接触的观点考虑，用于为了得到临时压接体4而对层叠体3进行加压的挤压载荷例如可以是半导体芯片1的每一个凸块30为0.009～0.2N。
从生产率提高的观点考虑，为了得到临时压接体4而对层叠体3进行加压的时间可以小于或等于5秒、小于或等于3秒、或小于或等于1秒，并且可以大于或等于0.5秒。
图2表示通过对临时压接体4一边加热一边加压而得到压接体6的第二压接工序。如图2的(a)和(b)所示，使用与挤压装置43分开准备的具有作为正式压接用挤压构件的相对配置的平台45和压接头44的挤压装置46，对临时压接体4进行加热和加压。通过将临时压接体4用平台45和压接头44夹持而进行加热和加压。在图2的实施方式的情况下，压接头44配置于临时压接体4的半导体芯片1侧，平台45配置于临时压接体4的配线电路基板2侧。
在对临时压接体4进行加热和加压时，平台45或压接头44中的至少一方被加热至大于或等于作为半导体芯片1的连接部的凸块30的熔点、或作为配线电路基板2的连接部的配线16的熔点中的至少任一方的熔点的温度。
通过第二压接工序，通常可以除去连接部表面的氧化膜。因此，平台45和/或压接头44的温度(即，第二压接工序中的加热温度)可以设定为大于或等于可有效率地除去连接部表面的氧化膜的温度。从该观点考虑，第二压接工序中的加热温度可以大于或等于220℃且小于或等于330℃。在连接部的金属材料包含焊料的情况下，如果第二压接工序中的加热温度大于或等于220℃，则连接部的焊料熔融，容易形成充分的金属结合。如果温度小于或等于330℃，则不容易产生空隙，另外，焊料不容易飞散。在连接部的金属材料包含熔点约220℃的Sn/Ag的情况下，第二压接工序的加热温度也可以大于或等于220℃。
第二压接工序中的挤压载荷考虑连接部表面的氧化膜除去、凸块的数量、凸块的高度偏差的吸收、和凸块变形量的控制等而适当设定。如果挤压载荷大，则存在氧化膜容易被除去的倾向。挤压载荷例如可以是半导体芯片的每一个连接部(凸块)为0.009～0.2N。如果该挤压载荷大于或等于0.009N，则形成于连接部的氧化膜容易被除去，另外，粘接剂不易被连接部捕获。另外，如果挤压载荷小于或等于0.2N，则不易发生包含焊料等的凸块压碎、或飞散这样的不良状况。
粘接剂可以通过第二压接工序部分固化至在将压接体在加压气氛下加热的第三压接工序中具有一定程度流动性的程度。通过在第三压接工序中粘接剂以一定程度流动，能够更进一步抑制粘接剂层中的空隙残留。另外，通过将第二压接工序中施加于粘接剂的热历程设为使固化反应率停留在较小水平的程度，也能够抑制连接部周围的胶瘤(fillet)。从这些观点考虑，第二压接工序后的粘接剂的固化反应率可以小于或等于50％、小于或等于30％、小于或等于27％、或小于或等于25％。
第二压接工序后的粘接剂的固化反应率通过差示扫描量热测定来测定，基于由固化反应产生的发热量的变化来确定。将由第一压接工序前的粘接剂的固化反应产生的发热量ΔH(J/g)设为“ΔH0”，将由第二压接工序后的固化反应产生的发热量ΔH(J/g)设为“ΔH2”，可以通过以下的式子算出第二压接工序后的固化反应率。这里，供于第一压接工序的粘接剂的固化反应率可视为0％。
第二压接工序后的固化反应率(％)＝(ΔH0-ΔH2)/ΔH0×100
用于测定由固化反应产生的发热量的差示扫描量热测定可以以升温速度20℃/分钟在30～300℃的温度范围内进行。也可以代替实际的压接工序而使用热板、烘箱等，使用第一压接工序和在与第一压接工序相同条件下施加了热历程后的粘接剂来测定固化反应率，从而估算第二压接工序后的固化反应率。
第二压接工序后的固化反应率可以主要基于加热和加压的时间进行调节。例如，如果第二压接工序中的加热和加压的时间小于或等于3秒、或小于或等于1秒，则例如能够使粘接剂固化直到固化反应率小于或等于50％、小于或等于30％、小于或等于27％、或小于或等于25％。
临时压接用挤压构件和压接用挤压构件可以分别设置于两个以上的不同装置内，也可以两者都设置在一个装置内。
接着，如图3所示，经过将压接体6在加热炉60内的加压气氛下加热的第三压接工序，得到半导体装置100。可以在一个加热炉60内对多个压接体6一并加热。如果使用挤压构件对多个压接体一并加压，则难以对多个压接体进行均匀地加热。与此相对，加热炉能够容易地对多个压接体进行均匀加热，由此生产率提高。作为加热炉，可以使用回流焊炉、加压烘箱等。
将压接体在加压气氛下加热时，与使用挤压构件对压接体进行加热和加压的情况相比，存在可抑制胶瘤的倾向。胶瘤抑制在小型化和高密度化的半导体装置的制造中特别重要。这里，胶瘤抑制是指将胶瘤宽度抑制为较小水平，胶瘤宽度是在半导体装置的外周部挤出的粘接剂的长度。关于胶瘤宽度，例如可以使用数字显微镜(KEYENCE制，VHX-5000)拍摄半导体装置的外观图像，在所得到的图像上进行测量。测量从半导体芯片的周围4边挤出的粘接剂层的长度(胶瘤宽度)，求出其平均值作为胶瘤值。从在半导体晶片或配线电路基板等上搭载多个半导体芯片等的观点考虑，胶瘤值可以小于或等于150μm。
在将加热炉60内设为加压气氛的状态下加热压接体。本说明书中，“加压气氛”是指具有大于或等于大气压的气压的气体气氛。加热炉60内的气压可以大于或等于0.1MPa且小于或等于0.8MPa、或大于或等于0.2MPa且小于或等于0.5MPa。如果气压大于或等于0.1MPa，则空隙会特别有效地消失。如果气压小于或等于0.8MPa，则不易发生半导体装置的翘曲变大等不良状况。
第三压接工序中的加热温度(加热炉60内的气氛温度)可以为大于或等于粘接剂熔融的温度、或大于或等于粘接剂的玻璃化转变温度(Tg)的温度，也可以为粘接剂进行固化的温度。加热炉60内的气氛温度例如可以大于或等于130℃且小于或等于300℃、或大于或等于140℃且小于或等于270℃。如果该温度大于或等于130℃，则粘接剂具有一定程度流动性而且容易适当地固化，存在通过加压可特别有效地抑制空隙的倾向。如果温度小于或等于300℃，则可特别抑制空隙，不易产生半导体装置的翘曲。如后所述在将加热炉60内的气氛升温的情况下，最高达到温度可以在上述范围内。
第三压接工序中的加热和加压的时间设定为粘接剂充分进行固化的程度。例如加热炉60内的气氛温度大于或等于130℃且小于或等于300℃的时间可以大于或等于1分钟且小于或等于120分钟、或大于或等于5分钟且小于或等于60分钟。
在第三压接工序期间，也可以将加热炉60内的气氛升温。这种情况下的升温速度没有特别限制，可以大于或等于5℃/分钟且小于或等于300℃/分钟、或大于或等于10℃/分钟且小于或等于250℃/分钟。如果升温速度大于或等于5℃/分钟，则存在生产率提高，并且空隙特别有效地消失的倾向。如果升温速度小于或等于300℃/分钟，则不易发生由于突然升温导致的空隙产生等不良状况。
通过第三压接工序使粘接剂进一步固化，能够将半导体芯片1(第一构件)与配线电路基板2(第二构件)利用固化了的粘接剂层40牢固地粘接而形成连接体(半导体装置100)。第三压接工序后的粘接剂的固化反应率可以大于或等于80％、大于或等于85％、或大于或等于90％。如果第三压接工序后的粘接剂的固化反应率大于或等于80％，则能够更有效地抑制由回弹等引起的空隙产生。
第三压接工序后的粘接剂的固化反应率也可以基于通过差示扫描量热测定所测定的由固化反应产生的发热量的变化来确定。可以将由第一压接工序前的粘接剂的固化反应产生的发热量ΔH(J/g)设为“ΔH0”，将由第三压接工序后的固化反应产生的发热量ΔH(J/g)设为“ΔH3”，通过以下的式子算出第二压接工序后的固化反应率。
第三压接工序后的固化反应率(％)＝(ΔH0-ΔH3)/ΔH0×100
差示扫描量热测定的条件与第二压接工序后的固化反应率的确定方法同样。
加热炉60内的气氛没有特别限制，可以为空气、氮气、或甲酸等。
从生产率提高的观点考虑，可以使用半导体晶片作为第一构件或第二构件中的至少一方。作为其例子，有：在将半导体芯片连接于半导体晶片后进行单片化的CoW(Chip OnWafer，晶片上芯片)、将半导体晶片彼此压接后进行单片化的WoW(Wafer On Wafer，晶片上晶片)。
(半导体装置)
图4、图5、图6和图7分别是表示能够通过上述实施方式涉及的方法制造的半导体装置的另一个实施方式的截面图。
图4所示的半导体装置200具备：具有半导体芯片主体10的半导体芯片1(第一构件)、具有基板主体20的配线电路基板2(第二构件)、以及介于它们之间的粘接剂层40。在半导体装置200的情况下，半导体芯片具有配置在半导体芯片的配线电路基板2一侧的面上的凸块32作为连接部。配线电路基板2具有配置在基板主体20的半导体芯片一侧的面上的凸块33作为连接部。半导体芯片1的凸块32与配线电路基板2的凸块33通过金属接合而进行电连接。即，半导体芯片1和配线电路基板2通过凸块32、33进行倒装芯片连接。凸块32、33通过用粘接剂层40进行密封而与外部环境隔绝。
图5和图6表示将半导体芯片彼此连接而成的连接体的CoC型的半导体装置。关于图5所示的半导体装置300的构成，除了两个半导体芯片作为第一构件和第二构件并通过配线15和凸块30进行倒装芯片连接这一点以外，与半导体装置100同样。关于图6所示的半导体装置400的构成，除了两个半导体芯片1通过凸块32进行倒装芯片连接这一点以外，与半导体装置200同样。
图3～图6所示的半导体装置100、200、300、和400中，配线15、凸块32等连接部可以是被称为垫片的金属膜(例如，金镀层)，也可以是接线柱电极(例如，铜柱)。例如，在图2的(b)中，可以一个半导体芯片具有铜柱和连接凸块(焊料：锡-银)作为连接部，另一个半导体芯片具有金镀层作为连接部。在这种情况下，只要连接部达到大于或等于形成了连接部表面的金属材料中熔点最低的焊料的熔点的温度即可。
作为半导体芯片主体10，没有特别限制，可以使用由硅、锗等同一种类的元素构成的元素半导体、砷化镓、磷化铟等化合物半导体等各种半导体。
作为配线电路基板2，没有特别限制，可以使用：具有以玻璃环氧、聚酰亚胺、聚酯、陶瓷、环氧、双马来酰亚胺三嗪等为主要成分的绝缘基板作为基板主体，且将形成于其表面的金属层的不需要部位蚀刻除去而形成有配线(配线图案)的电路基板；通过金属镀敷等在上述绝缘基板的表面形成有配线(配线图案)的电路基板；在上述绝缘基板的表面印刷导电性物质而形成有配线(配线图案)的电路基板等。
作为配线15和16、凸块30、凸块32和33等连接部的材质，使用金、银、铜、焊料(主要成分为例如锡-银、锡-铅、锡-铋、锡-铜、锡-银-铜)、锡、镍等作为主要成分。连接部可以仅由单一的成分构成，也可以由多种成分构成。连接部也可以具有由这些金属层叠而成的结构。金属材料中的铜、焊料比较便宜。从连接可靠性的提高和抑制翘曲的观点考虑，连接部可以包含焊料。
作为垫片的材质，使用金、银、铜、焊料(主要成分例如为锡-银、锡-铅、锡-铋、锡-铜、锡-银-铜)、锡、镍等作为主要成分。垫片可以仅由单一的成分构成，也可以由多种成分构成。垫片也可以具有由这些金属层叠而成的结构。从连接可靠性的观点考虑，垫片也可以包含金或焊料。
可以在配线15、16(配线图案)的表面形成有以金、银、铜、焊料(主要成分例如为锡-银、锡-铅、锡-铋、锡-铜)、锡、镍等为主要成分的金属层。该金属层可以仅由单一的成分构成，也可以由多种成分构成。金属层也可以具有由多个金属层层叠而成的结构。金属层可以包含较便宜的铜或焊料。从提高连接可靠性和抑制翘曲的观点考虑，金属层可以包含焊料。
也可以将半导体装置100、200、300、400那样的半导体装置(封装)层叠，通过金、银、铜、焊料(主要成分例如为锡-银、锡-铅、锡-铋、锡-铜、锡-银-铜)、锡、镍等进行电连接。用于进行连接的金属可以是较便宜的铜或焊料。例如也可以如在TSV技术中所见的那样，使粘接剂层介于半导体芯片之间进行倒装芯片连接或层叠，形成贯通半导体芯片的孔而与图案面的电极相连。
图7是表示半导体装置的另一个实施方式的截面图。图7所示的半导体装置500具有由多个半导体芯片层叠而成的TSV结构。图7所示的半导体装置500中，通过形成于作为配线电路基板的内插器(Interposer)主体50上的配线15与半导体芯片1的凸块30连接，从而半导体芯片1与内插器5进行倒装芯片连接。粘接剂层40介于半导体芯片1与内插器5之间。在半导体芯片1的与内插器5相反一侧的表面上，通过配线15、凸块30和粘接剂层40而反复层叠有半导体芯片1。半导体芯片1的表面背面的图案面的配线15通过填充于贯通半导体芯片主体10内部的孔内的贯通电极34而相互连接。作为贯通电极34的材质，可以使用铜、铝等。
根据如图7所例示的TSV(Through-Silicon Via，硅通孔)结构的半导体装置，即使从通常不使用的半导体芯片的背面也能够获取信号。进一步，由于使贯通电极34在半导体芯片1内垂直地通过，因此能够缩短相对向的半导体芯片1间、以及半导体芯片1和内插器5间的距离，实现柔软的连接。
在图7的半导体装置500的情况下，可以将多个半导体芯片1逐个堆叠并依次进行临时压接，然后，通过第二压接工序得到压接体，最后将多个半导体芯片一并在加压气氛下加热。
作为具有多层半导体芯片的半导体装置的其他例子，还有芯片堆叠型封装、POP(Package On Package，封装体叠层)，其也可以通过与TSV同样的方法来制造。
它们对于由半导体装置的进一步小型化和薄型化带来的安装面积的削减、高功能化、噪声降低、省电化也有效。
(粘接剂)
以下，对能够在上述半导体装置的制造方法中使用的粘接剂(热固性粘接剂)进行说明。
一个实施方式涉及的粘接剂含有热固性树脂及其固化剂。粘接剂也可以进一步含有重均分子量大于或等于10000的高分子成分。
＜热固性树脂＞
热固性树脂的重均分子量可以小于10000。通过重均分子量小于10000的热固性树脂与固化剂进行反应，从而粘接剂的固化性提高。另外，从空隙的抑制、和耐热性方面出发也是有利的。
作为热固性树脂，例如可列举环氧树脂、和丙烯酸树脂。
环氧树脂只要在分子内具有两个以上的环氧基就没有特别限制。作为环氧树脂，可以使用双酚A型、双酚F型、萘型、苯酚酚醛清漆型、甲酚酚醛清漆型、苯酚芳烷基型、联苯型、三苯基甲烷型、二环戊二烯型、各种多官能环氧树脂等。它们可以单独使用或作为两种以上的混合物来使用。
丙烯酸树脂只要在分子内具有一个以上的(甲基)丙烯酰基就没有特别限制。作为丙烯酸树脂，例如可以使用双酚A型、双酚F型、萘型、苯酚酚醛清漆型、甲酚酚醛清漆型、苯酚芳烷基型、联苯型、三苯基甲烷型、二环戊二烯型、芴型、金刚烷型、各种多官能丙烯酸树脂等。它们可以单独使用或作为两种以上的混合物来使用。本说明书中，“(甲基)丙烯酰基”作为表示丙烯酰基或甲基丙烯酰基的任一基团的意思的术语使用。
丙烯酸树脂在室温(25℃)可以为固态。与液态相比固态不易产生空隙，另外，固化前的B阶粘接剂的粘性(tack)小，存在操作性优异的倾向。
丙烯酸树脂所具有的(甲基)丙烯酰基的数量可以为每一1分子小于或等于3个。如果(甲基)丙烯酰基的数量小于或等于3，则存在短时间内容易充分进行固化直到未反应基团的残留变少的倾向。
相对于粘接剂的全体质量(除溶剂以外的成分的质量)100质量份，粘接剂中的热固性树脂的含量例如为10～50质量份。如果热固性树脂的含量大于或等于10质量份，则存在能够容易地控制固化后的粘接剂的流动的倾向。如果热固性树脂的含量小于或等于50质量份，则存在可抑制半导体装置的翘曲的倾向。
＜固化剂＞
固化剂可以是与热固性树脂反应的化合物、作为热固性树脂的固化反应的催化剂发挥作用的化合物、或它们的组合。作为固化剂的例子，可列举酚醛树脂系固化剂、酸酐系固化剂、胺系固化剂、咪唑系固化剂、膦系固化剂、偶氮化合物、和有机过氧化物。这些物质中，可以使用咪唑系固化剂。
酚醛树脂系固化剂只要在分子内具有两个以上的酚羟基就没有特别限制，作为其例子，可列举苯酚酚醛清漆、甲酚酚醛清漆、苯酚芳烷基树脂、甲酚萘酚甲醛缩聚物、三苯基甲烷型多官能酚和各种多官能酚醛树脂。它们可以单独使用或作为两种以上的混合物来使用。
从良好的固化性、粘接性和保存稳定性的观点考虑，酚醛树脂系固化剂相对于热固性树脂的当量比(酚羟基/环氧基，摩尔比)可以为0.3～1.5、0.4～1.0、或0.5～1.0。如果当量比大于或等于0.3，则存在固化性提高而粘接力提高的倾向，如果小于或等于1.5，则未反应的酚羟基不会过剩地残留，可将吸水率抑制为低水平，存在绝缘可靠性提高的倾向。
作为酸酐系固化剂，例如可列举甲基环己烷四甲酸二酐、偏苯三酸酐、均苯四甲酸酐、二苯甲酮四甲酸二酐和乙二醇双脱水偏苯三酸酯。它们可以单独使用或作为两种以上的混合物来使用。
从良好的固化性、粘接性和保存稳定性的观点考虑，酸酐系固化剂相对于热固性树脂的当量比(酸酐基/环氧基，摩尔比)可以为0.3～1.5、0.4～1.0、或0.5～1.0。如果当量比大于或等于0.3，则存在固化性提高而粘接力提高的倾向，如果小于或等于1.5，则未反应的酸酐不会过剩残留，可将吸水率抑制为低水平，存在绝缘可靠性提高的倾向。
作为胺系固化剂，例如可以使用双氰胺。
从良好的固化性、粘接性和保存稳定性的观点考虑，胺系固化剂相对于热固性树脂的当量比(胺/环氧基，摩尔比)可以为0.3～1.5、0.4～1.0、或0.5～1.0。如果当量比大于或等于0.3，则存在固化性提高而粘接力提高的倾向，如果小于或等于1.5，则未反应的胺不会过剩地残留，存在绝缘可靠性提高的倾向。
作为咪唑系固化剂，例如可列举2-苯基咪唑、2-苯基-4-甲基咪唑、1-苄基-2-甲基咪唑、1-苄基-2-苯基咪唑、1-氰基乙基-2-十一烷基咪唑、1-氰基-2-苯基咪唑、1-氰基乙基-2-十一烷基咪唑偏苯三酸酯、1-氰基乙基-2-苯基咪唑偏苯三酸酯、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪、2,4-二氨基-6-[2’-十一烷基咪唑基-(1’)]-乙基-均三嗪、2,4-二氨基-6-[2’-乙基-4’-甲基咪唑基-(1’)]-乙基-均三嗪、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪异氰脲酸加成物、2-苯基咪唑异氰脲酸加成物、2-苯基-4,5-二羟基甲基咪唑、2-苯基-4-甲基-5-羟基甲基咪唑、以及环氧树脂与咪唑类的加成物。从优异的固化性、保存稳定性和连接可靠性的观点考虑，可以从1-氰基乙基-2-十一烷基咪唑、1-氰基-2-苯基咪唑、1-氰基乙基-2-十一烷基咪唑偏苯三酸酯、1-氰基乙基-2-苯基咪唑/>偏苯三酸酯、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪、2,4-二氨基-6-[2’-乙基-4’-甲基咪唑基-(1’)]-乙基-均三嗪、2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪异氰脲酸加成物、2-苯基咪唑异氰脲酸加成物、2-苯基-4,5-二羟基甲基咪唑和2-苯基-4-甲基-5-羟基甲基咪唑中选择咪唑系固化剂。它们可以单独使用或并用两种以上来使用。也可以将包含这些物质的微胶囊用作潜在性固化剂。
相对于热固性树脂100质量份，咪唑系固化剂的含量可以为0.1～20质量份、或0.1～10质量份。如果咪唑系固化剂的含量大于或等于0.1质量份，则存在固化性提高的倾向，如果小于或等于20质量份，则在形成金属接合之前粘接剂不会固化，存在不易产生连接不良的倾向。
作为膦系固化剂，例如可列举三苯基膦、四苯基鏻四苯基硼酸盐、四苯基鏻四(4-甲基苯基)硼酸盐和四苯基鏻(4-氟苯基)硼酸盐。
相对于热固性树脂100质量份，膦系固化剂的含量可以为0.1～10质量份、或0.1～5质量份。如果膦系固化剂的含量大于或等于0.1质量份，则存在固化性提高的倾向，如果小于或等于10质量份，则在形成金属接合前粘接剂不会固化，存在不易产生连接不良的倾向。
酚醛树脂系固化剂、酸酐系固化剂和胺系固化剂分别可以单独使用一种或作为两种以上的混合物来使用。咪唑系固化剂和膦系固化剂分别可以单独使用，也可以与酚醛树脂系固化剂、酸酐系固化剂或胺系固化剂一起使用。
作为有机过氧化物，例如可列举酮过氧化物、过氧化缩酮、氢过氧化物、二烷基过氧化物、二酰基过氧化物、过氧化二碳酸酯、过氧化酯等。从保存稳定性的观点考虑，可以选择氢过氧化物、二烷基过氧化物、或过氧化酯。进一步，从耐热性的观点考虑，可以选择氢过氧化物、或二烷基过氧化物。它们可以单独使用或作为两种以上的混合物来使用。
有机过氧化物的含量相对于丙烯酸树脂可以为0.5～10质量％、或1～5质量％。如果有机过氧化物的含量大于或等于0.5质量％，则存在容易充分地进行固化的倾向。如果有机过氧化物的含量小于或等于10质量％，则存在能够抑制因固化后的分子链变短、或未反应基团残留所导致的可靠性降低的倾向。
与环氧树脂或丙烯酸树脂组合的固化剂只要固化会进行就没有特别限制。从操作性、保存稳定性、固化性的观点考虑，与环氧树脂组合的固化剂可以为酚醛树脂系固化剂和咪唑系固化剂的组合、酸酐系固化剂和咪唑系固化剂的组合、胺系固化剂和咪唑系固化剂的组合、或单独的咪唑系固化剂。从在短时间内连接时生产率提高的角度出发，可以单独使用快速固化性优异的咪唑系固化剂。由于在短时间内固化时能够抑制低分子成分等挥发成分，因此也能够抑制空隙产生。需要说明的是，从操作性、保存稳定性的观点考虑，与丙烯酸树脂组合的固化剂也可以为有机过氧化物。
＜重均分子量大于或等于10000的高分子成分＞
重均分子量大于或等于10000的高分子成分可以为热固性树脂、热塑性树脂或它们的组合。作为高分子成分的例子，可列举环氧树脂、苯氧树脂、聚酰亚胺树脂、聚酰胺树脂、聚碳化二亚胺树脂、氰酸酯树脂、丙烯酸树脂、聚酯树脂、聚乙烯树脂、聚醚砜树脂、聚醚酰亚胺树脂、聚乙烯醇缩醛树脂、聚氨酯树脂、丙烯酸橡胶等。可以选择耐热性和膜形成性优异的环氧树脂、苯氧树脂、聚酰亚胺树脂、丙烯酸树脂、丙烯酸橡胶、氰酸酯树脂、或聚碳化二亚胺树脂。也可以选择耐热性、膜形成性优异的环氧树脂、苯氧树脂、聚酰亚胺树脂、丙烯酸树脂、或丙烯酸橡胶。这些高分子成分也可以单独使用或作为两种以上的混合物或共聚物使用。重均分子量大于或等于10000的高分子成分也可以为与固化剂反应的热固性树脂。
高分子成分与上述作为热固性树脂的环氧树脂的质量比没有特别限制。为了使粘接剂保持膜状的形态，环氧树脂相对于高分子成分的质量比可以为0.01～5、0.05～4、或0.1～3。如果该质量比大于或等于0.01，则存在固化性提高，粘接力进一步提高的倾向。如果该质量比小于或等于5，则容易得到良好的膜形成性。
高分子成分与上述作为热固性树脂的丙烯酸树脂的质量比没有特别限制。丙烯酸树脂相对于高分子成分的质量比可以为0.01～10、0.05～5、或0.1～5。如果该质量比大于或等于0.01，则存在固化性提高，粘接力进一步提高的倾向。如果该质量比小于或等于10，则容易得到良好的膜形成性。
从粘接剂对配线电路基板或半导体芯片的粘贴性优异的观点考虑，高分子成分的玻璃化转变温度(Tg)可以大于或等于50℃且小于或等于200℃。如果高分子成分的Tg大于或等于50℃，则存在粘接剂的粘性(tack)力适度变弱的倾向。如果高分子成分的Tg小于或等于200℃，则粘接剂容易填埋半导体芯片的凸块、形成于配线电路基板的电极和配线图案等的凹凸，存在空隙抑制的效果相对变大的倾向。关于这里的Tg，使用DSC(株式会社珀金埃尔默公司制，DSC-7型)，在样品量10mg、升温速度10℃/分钟、空气气氛下的条件下测定。
高分子成分的重均分子量大于或等于10000。为了单独显示出良好的膜形成性，高分子成分的重均分子量可以大于或等于30000、大于或等于40000、或大于或等于50000，并且可以小于或等于500000。本说明书中，重均分子量是指使用凝胶渗透色谱(GPC)测定的标准聚苯乙烯换算的值。
粘接剂可以含有显示助焊活性(将氧化物和杂质去除的活性)的化合物即助焊活性剂。作为助焊活性剂，可列举：如咪唑类和胺类那样具有非共价电子对的含氮化合物、羧酸类、酚类和醇类。与醇等相比，有机酸强烈地表现出助焊活性，连接性提高。
从通过与环氧树脂等反应而使酸不易残留在粘接剂中的角度出发，可用作助焊活性剂的有机酸可以为羧酸。从耐热性的观点考虑，羧酸可以为固态。从稳定性和操作性的观点考虑，羧酸的熔点可以大于或等于70℃且小于或等于150℃。
为了控制粘度和固化物的物性，以及为了抑制将半导体芯片彼此或半导体芯片与配线电路基板连接时的空隙产生和吸湿率，粘接剂也可以含有填料。填料可以是绝缘性无机填料，作为其例子，可列举玻璃、二氧化硅、氧化铝、氧化钛、炭黑、云母、氮化硼等。其中，可以使用二氧化硅、氧化铝、氧化钛和氮化硼或选自二氧化硅、氧化铝和氮化硼的填料。填料也可以是晶须，作为其例子，可列举硼酸铝、钛酸铝、氧化锌、硅酸钙、硫酸镁、氮化硼。填料还可以是树脂填料，作为其例子，可列举聚氨酯、聚酰亚胺、甲基丙烯酸甲酯树脂、甲基丙烯酸甲酯-丁二烯-苯乙烯共聚树脂(MBS)。这些填料可以单独使用或作为两种以上的组合来使用。关于填料的形状、粒径、和含量，没有特别限制。
与无机填料相比，树脂填料能够在260℃等的高温下赋予柔软性，因此适于提高耐回流焊性。树脂填料在膜形成性提高方面也有利。
从绝缘可靠性的观点考虑，填料可以为绝缘性。粘接剂也可以实质上不含有银填料、焊料填料等导电性的金属填料。
从分散性和粘接力提高的观点考虑，填料也可以进行表面处理。填料可利用例如缩水甘油基系(环氧系)、胺系、苯基系、苯基氨基系，或(甲基)丙烯酸系、乙烯基系的表面处理剂进行表面处理。从分散性、流动性、粘接力的观点考虑，可以利用缩水甘油基系、苯基氨基系、或(甲基)丙烯酸系的表面处理剂对填料进行表面处理。从保存稳定性的观点考虑，表面处理剂可以为苯基系、丙烯酸系、或(甲基)丙烯酸系。从表面处理的容易性出发，表面处理剂可以为环氧硅烷系、氨基硅烷系、丙烯酸硅烷系等的硅烷化合物。
从防止倒装芯片连接时的咬入的观点考虑，填料的平均粒径可以小于或等于1.5μm，从可视性和透明性的观点考虑，可以小于或等于1.0μm。
以粘接剂的固体成分质量(除溶剂以外的成分的质量)为基准，填料的含量可以为30～90质量％、或40～80质量％。如果填料的含量大于或等于30质量％，则散热性高，另外存在空隙产生、吸湿率变小的倾向。如果填料的含量小于或等于90质量％，则粘接剂具有适度的流动性，存在可抑制由于填料咬入(陷入)连接部中而导致的连接可靠性降低的倾向。
粘接剂可以进一步包含离子捕捉剂、抗氧化剂、硅烷偶联剂、钛偶联剂、和流平剂等其他成分。它们可以单独使用一种，也可以组合两种以上来使用。关于它们的配合量，只要以表现出各添加剂的效果的方式适当调整即可。
从空隙抑制的观点考虑，粘接剂的最低熔融粘度可以小于或等于3000Pa·s、或小于或等于2700Pa·s，并且可以大于或等于300Pa·s。粘接剂的最低熔融粘度是指在升温速度10℃/分钟、频率10Hz、旋转模式的条件下在30～300℃的温度范围内测定粘接剂的粘弹性时得到的粘度(复数粘性率)与温度的关系中，粘度最低的粘度值。作为粘弹性测定的试验片，例如可以使用将多个膜状粘接剂按照厚度成为300～450μm的方式层叠而得到的层叠体。作为粘度测定装置，例如可以使用TA制的ARES G2。
从提高半导体装置的生产效率的观点考虑，粘接剂可以为膜状。膜状粘接剂可以通过将包含热固性树脂、固化剂、和根据需要的其他成分的树脂清漆涂布在基材膜上，并将涂膜干燥的方法来制造。
树脂清漆如下调制：将热固性树脂固化剂和根据需要的其他成分与有机溶剂混合，并通过搅拌或混炼使它们溶解或分散。使用例如刮刀涂布机、辊涂机、敷料器、模涂机、或缺角轮涂布机将树脂清漆涂布在实施了脱模处理的基材膜上。然后，通过加热从树脂清漆的涂膜中减少有机溶剂，即，使涂膜干燥，从而在基材膜上形成膜状粘接剂。也可以通过使用旋涂等方法在半导体晶片等上形成树脂清漆的膜，然后通过将涂膜干燥的方法而在半导体晶片上形成膜状粘接剂。
作为基材膜，只要具有能够耐受使有机溶剂挥发时的加热条件的耐热性就没有特别限制，可以例示聚酯膜、聚丙烯膜、聚对苯二甲酸乙二醇酯膜、聚酰亚胺膜、聚醚酰亚胺膜、聚醚萘二甲酸酯膜、甲基戊烯膜等。基材膜不限于由这些膜构成的单层膜，也可以为由两种以上的材料构成的多层膜。
具体地说，使有机溶剂从涂布后的树脂清漆中挥发时的条件可以为50～200℃、0.1～90分钟的加热。可以在对安装后的空隙和粘度调整不造成实质影响的范围内除去有机溶剂直至残留量小于或等于1.5质量％为止。
实施例
以下，列举实施例更具体地说明本发明，但本发明不限于这些实施例。
研究1
(1-1)膜状粘接剂
使用以下所示的材料，制作具有表1所示组成的膜状粘接剂(厚度0.045mm)。
(i)重均分子量小于10000的热固性树脂
(环氧树脂)
·含三苯酚甲烷骨架的多官能固态环氧树脂(三菱化学株式会社制，产品名：EP1032H60，重均分子量：800～2000)
·双酚F型液态环氧树脂(三菱化学株式会社制，产品名：YL983U，重均分子量：约336)
·可挠性半固态状环氧树脂(三菱化学株式会社制，产品名：YL7175-1000，重均分子量：1000～5000)
(ii)固化剂
·2,4-二氨基-6-[2’-甲基咪唑基-(1’)]-乙基-均三嗪异氰脲酸加成物(四国化成工业株式会社制，产品名：2MAOK-PW)
(iii)重均分子量大于或等于10000的高分子成分
·苯氧树脂(新日铁住金化学株式会社制，产品名：ZX1356-2，Tg：约71℃，重均分子量：约63000，以下称为“ZX1356”。)
(iv)助焊剂(羧酸)
·2-甲基戊二酸(Sigma-Aldrich制，熔点约77℃)
(v)填料
(无机填料)
·二氧化硅填料(株式会社Admatechs制，产品名：SE2050，平均粒径0.5μm)
·苯基表面处理纳米二氧化硅填料(株式会社Admatechs制，产品名：YA050C-SP(以下称为“SP纳米二氧化硅”。)，平均粒径约50nm)
(树脂填料)
·有机填料(陶氏化学日本株式会社制，产品名：EXL-2655，核壳型有机微粒)
[表1]
(1-2)半导体装置的制作
(实施例1)
第一压接工序
对所制作的膜状粘接剂进行剪切，准备具有8mm×8mm×厚度0.045mm尺寸的膜状粘接剂。将其粘贴在半导体芯片(10mm，厚度0.1mm，连接部金属：Au，产品名：WALTS-TEGIP80 WALTS制)上。在其上粘贴带焊料凸块的半导体芯片(芯片尺寸：7.3mm×7.3mm×厚度0.05mm，焊料凸块熔点：约220℃，凸块高度：铜柱与焊料的合计约45μm，凸块数1048引脚，间距80um，产品名：WALTS-TEG CC80，WALTS制)，得到层叠体。将层叠体设置在具有平台和压接头的倒装芯片接合器(FCB3，松下株式会社制)的平台上，用平台和压接头夹持而进行热压，对层叠体一边以25N的载荷加压1秒钟一边加热至80℃，得到临时压接体。
第二压接工序
使所得的临时压接体移动至另一个倒装芯片接合器(FCB3，松下株式会社制)的平台上，用平台和压接头夹持，通过一边以25N的载荷加压一边以230℃加热1秒钟的热压而得到压接体。
第三压接工序
将压接体设置在加压回流装置(SHINAPEX制，产品名：VSU28)的烘箱内。将烘箱内的压力设定为0.4MPa，从室温以升温速度20℃/分钟升温至175℃。接着，一边维持压力和温度一边将压接体在加压气氛下加热10分钟，得到评价用的半导体装置样品。
(实施例2)
除了将在加压回流装置的烘箱内对压接体进行加热时的加热温度从175℃变更为260℃以外，与实施例1同样地操作，得到评价用的半导体装置样品。
(比较例1)
与实施例1同样地操作，得到临时压接体。将所得的临时压接体在烘箱装置(大和科学株式会社制，产品名：DKN402)内，在大气压下于175℃加热10分钟，得到评价用的半导体装置样品。
(比较例2)
除了将在大气压下对临时压接体进行加热时的加热温度从175℃变更为260℃以外，与比较例1同样地操作，得到评价用的半导体装置样品。
(比较例3)
在与实施例1同样的条件下得到压接体。将所得的压接体在烘箱装置(大和科学株式会社制，产品名：DKN402)内在大气压下于175℃加热10分钟，得到评价用的半导体装置样品。
(比较例4)
除了将使用烘箱装置加热压接体时的加热温度从175℃变更为260℃以外，与比较例3同样地操作，得到评价用的半导体装置样品。
(1-3)连接评价
使用万用表(ADVANTEST制，产品名：R6871E)测定样品在初期可否导通。按照以下的基准判定连接性。将结果示于表2中。
A：外围部分的初期连接电阻值大于或等于30Ω且小于或等于35Ω
B：初期连接电阻值小于30Ω或超过35Ω、或者未连接
(1-4)空隙评价
使用超声波影像诊断装置(产品名：Insight-300，INSIGHT制)拍摄样品的外观图像。根据所得的图像，使用扫描仪(产品名：GT-9300UF，精工爱普生株式会社制)观察芯片上的粘接剂层的部分。使用图像处理软件Adobe Photoshop，通过色调校正、二次灰度化来识别空隙部分，将粘接剂层的面积设为100％，由直方图算出空隙部分所占的比例(空隙产生率)。根据以下的基准评价空隙的产生状态。将结果示于表2中。
A：空隙产生率小于或等于5％
B：空隙产生率大于5％
[表2]
实施例1和2在空隙抑制和连接确保方面均显示出良好的结果。即，根据本发明的方法，确认到能够兼顾空隙抑制和连接确保。
研究2
(2-1)膜状粘接剂
使用与研究1的膜状粘接剂制作中使用的材料同样的材料，制作具有表3所示组成的膜状粘接剂(厚度0.040～0.045mm)。
[表3]
(2-2)半导体装置的制作及其评价
在与实施例1同样的条件下，得到评价用的半导体装置样品。通过与研究1同样的方法评价所得的样品的连接和空隙。将结果示于表4中。
(2-3)最低熔融粘度
使用辊式层压机((株)LAMI CORPORATION制，HOT DOG Leon 13DX)，将膜状粘接剂一边加热至60℃，一边按照整体的厚度成为300～450μm的方式层叠多片。将所得的层叠体作为试验片，使用旋转式流变仪(TA制，ARES G2)，在升温速度10℃/分钟、频率：10Hz、旋转模式的条件下测定20℃～300℃的温度范围内的粘度(复数粘性率)的变化。将所测定的粘度变化中的粘度最小值设为最低熔融粘度。
(2-6)第三压接工序后的固化反应率
从用于第一压接工序之前的膜状粘接剂中选取10mg样品，使用DSC(珀金埃尔默公司制DSC-7型)，以升温速度20℃/分钟进行30～300℃的温度范围的差示扫描量热测定。由所得的DSC热曲线图求出由初期的固化反应产生的发热量ΔH0(J/g)。
使用热板和烘箱，对膜状粘接剂施加与实施例1同样的相当于第一、第二和第三压接工序的热历程。然后，使用从膜状粘接剂中选取的样品，通过与上述同样条件的差示扫描量热测定，求出由相当于第三压接工序后的粘接剂的固化反应产生的发热量ΔH3(J/g)。由所得的ΔH0和ΔH3通过以下的式子算出第三压接工序后的固化反应率。
第三压接工序后的固化反应率(％)：(ΔH0-ΔH3)/ΔH0×100
[表4]
实施例3和4在空隙抑制和连接确保方面均显示出良好的评价结果。
研究3
(3-1)膜状粘接剂
使用与研究1的膜状粘接剂制作中使用的材料同样的材料，制作具有表5所示组成的膜状粘接剂(厚度0.045mm)。
[表5]
(3-2)半导体装置的制作
(实施例5)
除了将第一压接工序中对层叠体进行加热和加压的时间变更为3秒以外，与实施例1同样地操作，得到评价用的半导体装置样品。
(实施例6)
将第一压接工序中对层叠体进行加热和加压的时间变更为3秒钟，将第三压接工序中烘箱内的压力变更为0.8MPa，除此以外，与实施例1同样地操作，得到评价用的半导体装置样品。
(比较例5)
对膜状粘接剂进行剪切，准备具有8mm×8mm×厚度0.045mm尺寸的膜状粘接剂。将其粘贴在半导体芯片(10mm，厚度0.1mm厚，连接部金属：Au，产品名：WALTS-TEG IP80，WALTS制)上。在其上粘贴带焊料凸块的半导体芯片(芯片尺寸：7.3mm×7.3mm×厚度0.05mm，凸块熔点：约220℃，凸块高度：铜柱与焊料的合计约45μm，凸块数1048引脚，间距80um，产品名：WALTS-TEG CC80，WALTS制)，得到层叠体。将层叠体设置在具有平台和压接头的倒装芯片接合器(FCB3，松下株式会社制)的平台上。用平台和压接头夹持，通过一边以25N的载荷加压3秒钟一边以温度80℃进行加热的热压而得到临时压接体。将所得的临时压接体移动至另一个倒装芯片接合器(FCB3，松下株式会社制)的平台上。将临时压接体用平台和压接头夹持，一边以25N的载荷加压5秒钟一边以温度260℃进行加热，从而得到评价用的半导体装置样品。
(3-3)评价
通过与研究1同样的方法评价所得的半导体装置样品的连接和空隙。将结果示于表6中。
(3-4)第二压接工序后的固化反应率
从用于第一压接工序之前的膜状粘接剂中选取10mg样品，使用DSC(珀金埃尔默公司制DSC-7型)，以升温速度20℃/分钟进行30～300℃的温度范围的差示扫描量热测定。由所得的DSC热曲线图求出由初期的固化反应产生的发热量ΔH0(J/g)。
使用热板和烘箱，对膜状粘接剂施加与实施例5和6同样的相当于第一和第二压接工序的热历程。然后，使用从膜状粘接剂中选取的样品，通过与上述同样条件的差示扫描量热测定，求出由相当于第二压接工序后的粘接剂的固化反应产生的发热量ΔH2(J/g)。由所得的ΔH0和ΔH2通过以下的式子算出第二压接工序后的固化反应率。
第二压接工序后的固化反应率(％)：(ΔH0-ΔH2)/ΔH0×100
(3-5)胶瘤评价
使用数字显微镜(KEYENCE制，VHX-5000)拍摄半导体装置样品的外观图像。根据所得的图像，测量从半导体芯片的周围4边分别挤出的粘接剂层的长度(与半导体芯片的主面平行的方向上的长度)，将测量值的平均值记录为胶瘤值。
[表6]
实施例1和2在空隙抑制和连接确保方面均显示出良好的评价结果。
符号说明
1：半导体芯片、2：配线电路基板、3：层叠体、4：临时压接体、5：内插器、6：压接体、10：半导体芯片主体、15，16：配线、20：基板主体、30，32、33：凸块、34：贯通电极、40：粘接剂层、41，44：压接头、42，45：平台、43，46：挤压装置、50：内插器主体、60：加热炉、100，200，300，400，500：半导体装置。

Claims (5)

1.一种制造半导体装置的方法，其具备如下工序：
将具有连接部的第一构件与具有连接部的第二构件通过热固性粘接剂在低于所述第一构件的连接部的熔点和所述第二构件的连接部的熔点的温度下进行压接，从而得到所述第一构件的连接部与所述第二构件的连接部相对配置的临时压接体的工序；
将所述临时压接体夹在相对配置的一对按压构件之间，一边加热至大于或等于所述第一构件的连接部或所述第二构件的连接部中的至少一方的熔点的温度一边加压，从而得到压接体的工序；以及
将所述压接体在加压气氛下进一步加热的工序，
所述第一构件为半导体芯片或半导体晶片，所述第二构件为配线电路基板、半导体芯片或半导体晶片，
在通过对所述临时压接体一边加热一边加压而得到所述压接体的所述工序中，加热和加压的时间小于或等于3秒，使所述热固性粘接剂固化直至固化反应率小于或等于30％为止，
在将所述压接体在加压气氛下加热的所述工序中，进一步固化直至所述热固性粘接剂的固化反应率大于或等于85％为止。
2.根据权利要求1所述的方法，在将所述压接体在加压气氛下加热的所述工序中，将多个所述压接体一并加热。
3.根据权利要求1或2所述的方法，将所述压接体在加压气氛下加热的所述工序中的加热温度大于或等于130℃且小于或等于300℃。
4.根据权利要求1或2所述的方法，所述热固性粘接剂含有重均分子量小于10000的热固性树脂、所述热固性树脂的固化剂、和重均分子量大于或等于10000的高分子成分。
5.根据权利要求1或2所述的方法，所述热固性粘接剂的最低熔融粘度小于或等于3000Pa·s。
CN201780097759.8A 2017-12-18 2017-12-18 半导体装置、半导体装置的制造方法和粘接剂 Active CN111480218B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/045333 WO2019123518A1 (ja) 2017-12-18 2017-12-18 半導体装置、半導体装置の製造方法及び接着剤

Publications (2)

Publication Number Publication Date
CN111480218A CN111480218A (zh) 2020-07-31
CN111480218B true CN111480218B (zh) 2023-07-21

Family

ID=66993300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780097759.8A Active CN111480218B (zh) 2017-12-18 2017-12-18 半导体装置、半导体装置的制造方法和粘接剂

Country Status (4)

Country Link
JP (1) JP7176532B2 (zh)
KR (1) KR102455212B1 (zh)
CN (1) CN111480218B (zh)
WO (1) WO2019123518A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102516288B1 (ko) * 2020-07-31 2023-03-31 주식회사 엘지화학 반도체 패키지 제조 방법, 이에 의해 제조된 반도체 패키지 및 반도체 패키지 제조 장치
JP2022078574A (ja) 2020-11-13 2022-05-25 昭和電工マテリアルズ株式会社 半導体装置の製造方法及びこれに用いられる接着剤

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009072497A1 (ja) * 2007-12-03 2009-06-11 Hitachi Chemical Company, Ltd. 回路部材接続用接着剤及び半導体装置
JP2011049226A (ja) * 2009-08-25 2011-03-10 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、半導体装置及び電子部品
JP2012097281A (ja) * 2004-03-22 2012-05-24 Hitachi Chemical Co Ltd フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP2014158046A (ja) * 2008-12-24 2014-08-28 Nitto Denko Corp 熱硬化型ダイボンドフィルム
JP2015118998A (ja) * 2013-12-17 2015-06-25 デクセリアルズ株式会社 接続体の製造方法、接続方法、及び接続体
WO2015174184A1 (ja) * 2014-05-13 2015-11-19 日東電工株式会社 半導体装置の製造方法
WO2016148121A1 (ja) * 2015-03-19 2016-09-22 ナミックス株式会社 フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物
JP2017045890A (ja) * 2015-08-27 2017-03-02 日立化成株式会社 半導体装置及びそれを製造する方法
WO2017073630A1 (ja) * 2015-10-29 2017-05-04 日立化成株式会社 半導体用接着剤、半導体装置及びそれを製造する方法
WO2017195517A1 (ja) * 2016-05-09 2017-11-16 日立化成株式会社 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
JP4715975B2 (ja) * 2009-07-17 2011-07-06 住友ベークライト株式会社 電子部品の製造方法
JP5853754B2 (ja) * 2012-02-16 2016-02-09 住友ベークライト株式会社 半導体装置の製造方法
CA2870001A1 (en) * 2012-08-06 2014-02-13 Sekisui Chemical Co., Ltd. Method for manufacturing semiconductor device and adhesive for mounting flip chip
JP2014107355A (ja) * 2012-11-26 2014-06-09 Sekisui Chem Co Ltd 半導体装置の製造方法
JP6438340B2 (ja) * 2015-04-08 2018-12-12 積水化学工業株式会社 半導体接合用接着フィルム及び半導体装置の製造方法
JP6690308B2 (ja) * 2016-03-08 2020-04-28 日立化成株式会社 半導体装置を製造する方法
JP2017220519A (ja) * 2016-06-06 2017-12-14 日立化成株式会社 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012097281A (ja) * 2004-03-22 2012-05-24 Hitachi Chemical Co Ltd フィルム状接着剤およびこれを用いた半導体装置の製造方法
WO2009072497A1 (ja) * 2007-12-03 2009-06-11 Hitachi Chemical Company, Ltd. 回路部材接続用接着剤及び半導体装置
JP2014158046A (ja) * 2008-12-24 2014-08-28 Nitto Denko Corp 熱硬化型ダイボンドフィルム
JP2011049226A (ja) * 2009-08-25 2011-03-10 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、半導体装置及び電子部品
JP2015118998A (ja) * 2013-12-17 2015-06-25 デクセリアルズ株式会社 接続体の製造方法、接続方法、及び接続体
WO2015174184A1 (ja) * 2014-05-13 2015-11-19 日東電工株式会社 半導体装置の製造方法
WO2016148121A1 (ja) * 2015-03-19 2016-09-22 ナミックス株式会社 フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物
JP2017045890A (ja) * 2015-08-27 2017-03-02 日立化成株式会社 半導体装置及びそれを製造する方法
WO2017073630A1 (ja) * 2015-10-29 2017-05-04 日立化成株式会社 半導体用接着剤、半導体装置及びそれを製造する方法
WO2017195517A1 (ja) * 2016-05-09 2017-11-16 日立化成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2019123518A1 (ja) 2020-12-17
CN111480218A (zh) 2020-07-31
JP7176532B2 (ja) 2022-11-22
KR102455212B1 (ko) 2022-10-17
WO2019123518A1 (ja) 2019-06-27
KR20200100668A (ko) 2020-08-26

Similar Documents

Publication Publication Date Title
JP6504263B2 (ja) 半導体用接着剤、半導体装置及びそれを製造する方法
CN109075088B (zh) 半导体装置的制造方法
JP7196839B2 (ja) 半導体用フィルム状接着剤、基材付きフィルム状接着剤、半導体用フィルム状接着剤の製造方法、半導体装置の製造方法及び半導体装置
JP2017045891A (ja) 半導体装置及びそれを製造する方法
CN111480218B (zh) 半导体装置、半导体装置的制造方法和粘接剂
JP2024023787A (ja) 半導体装置の製造方法
JP2017122193A (ja) 半導体用接着剤及び半導体装置の製造方法
JP6544146B2 (ja) 半導体装置及びそれを製造する方法
JP6859708B2 (ja) 半導体装置を製造する方法
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
TWI820200B (zh) 半導體裝置及其製造方法
JP2019125691A (ja) 半導体装置の製造方法及び半導体用接着剤
JP6690308B2 (ja) 半導体装置を製造する方法
CN113169141A (zh) 半导体用膜状黏合剂、半导体装置及其制造方法
JP7238453B2 (ja) 半導体用接着剤
KR20210068412A (ko) 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
WO2022102181A1 (ja) 半導体装置の製造方法及びこれに用いられる接着剤
JP7547876B2 (ja) 半導体装置の製造方法
WO2022024648A1 (ja) 半導体装置を製造する方法、及びフィルム状接着剤
JP2019160839A (ja) 半導体装置及びその製造方法
TW202328385A (zh) 半導體用膜狀接著劑、半導體用膜狀接著劑之製造方法、接著劑帶、半導體裝置之製造方法及半導體裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Lishennoco Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: HITACHI CHEMICAL Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant