WO2017073630A1 - 半導体用接着剤、半導体装置及びそれを製造する方法 - Google Patents

半導体用接着剤、半導体装置及びそれを製造する方法 Download PDF

Info

Publication number
WO2017073630A1
WO2017073630A1 PCT/JP2016/081774 JP2016081774W WO2017073630A1 WO 2017073630 A1 WO2017073630 A1 WO 2017073630A1 JP 2016081774 W JP2016081774 W JP 2016081774W WO 2017073630 A1 WO2017073630 A1 WO 2017073630A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
semiconductor
substrate
connection
bonding
Prior art date
Application number
PCT/JP2016/081774
Other languages
English (en)
French (fr)
Inventor
一尊 本田
幸一 茶花
敬司 小野
永井 朗
Original Assignee
日立化成株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立化成株式会社 filed Critical 日立化成株式会社
Priority to US15/770,792 priority Critical patent/US10669454B2/en
Priority to CN201680062779.7A priority patent/CN108352333B/zh
Priority to JP2017547837A priority patent/JP6504263B2/ja
Priority to KR1020187012722A priority patent/KR102064584B1/ko
Publication of WO2017073630A1 publication Critical patent/WO2017073630A1/ja
Priority to US16/680,547 priority patent/US11608455B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02Non-macromolecular additives
    • C09J11/06Non-macromolecular additives organic
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00Adhesives based on unspecified macromolecular compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02Non-macromolecular additives
    • C09J11/04Non-macromolecular additives inorganic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05005Structure
    • H01L2224/05009Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05116Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/0557Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05613Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05616Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/29386Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/2939Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75272Oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75314Auxiliary members on the pressing surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75314Auxiliary members on the pressing surface
    • H01L2224/7532Material of the auxiliary member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81413Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81416Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399Material
    • H01L2224/814Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/8321Applying energy for connecting using a reflow oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/9205Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9211Parallel connecting processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Definitions

  • the present invention relates to a semiconductor adhesive, a semiconductor device, and a method for manufacturing the same.
  • FC connection method FC connection method in which conductive protrusions called bumps are formed on a semiconductor chip or a substrate to directly connect the semiconductor chip and the substrate is becoming widespread.
  • Flip chip connection methods include metal bonding using solder, tin, gold, silver, copper, etc., metal bonding by applying ultrasonic vibration, method of maintaining mechanical contact by the shrinkage force of the resin, etc.
  • a method of metal bonding using solder, tin, gold, silver, copper, or the like is common.
  • a COB (Chip On Board) type connection method that is widely used in BGA (Ball Grid Array), CSP (Chip Size Package), etc. is also a flip chip connection method.
  • the flip chip connection method is also widely used in a COC (Chip On Chip) type connection method in which bumps or wirings are formed on a semiconductor chip and connected between the semiconductor chips (see, for example, Patent Document 1).
  • COW Chip On Wafer
  • the WOW Wafer On Wafer
  • a gang bonding method in which a plurality of chips are aligned on a wafer or a map substrate and temporarily press-bonded, and then the plurality of chips are collectively pressure-bonded to ensure connection is also attracting attention.
  • the gang bonding method is also used in the above-described TSV-PKG (TSV package) and the like.
  • the following methods can be considered. First, a semiconductor chip to which a semiconductor adhesive is supplied from a diced wafer is picked up by a collet and supplied to a pressing member for pressure bonding. Next, after alignment between the chip and the chip or between the chip and the substrate, they are temporarily bonded to each other. Then, the temperature of the pressure-bonding pressing member is increased so as to reach the melting point of the chip-chip or chip-substrate connection part to form a metal bond between the chip and the chip or the chip and the substrate. Crimp together each other. Thus, one flip chip package can be obtained.
  • the semiconductor chip is picked up again by the pressure member for pressure bonding.
  • the pressing member for pressure bonding adsorbs the surface of the semiconductor chip opposite to the surface to which the semiconductor adhesive is supplied (the surface to be connected) to adsorb the semiconductor chip. Pick up.
  • the temperature of the pressure bonding pressing member is increased to a high temperature at which the metal of the connection portion melts, or a semiconductor chip supplied with a semiconductor adhesive It is necessary to lower the temperature to a low temperature that can be picked up. However, it takes time to change the temperature of the pressing member for pressure bonding, and the manufacturing time of the semiconductor device becomes long, so that the productivity is likely to decrease.
  • the pressure member for pressure bonding after the main pressure bonding is at a high temperature (for example, 240 ° C. or more if the metal of the connection part is solder).
  • a high temperature for example, 240 ° C. or more if the metal of the connection part is solder.
  • An object of the present invention according to one aspect is to enable higher productivity in the manufacture of a semiconductor device including connecting connection portions by metal bonding.
  • One aspect of the present invention includes a semiconductor chip, a substrate and / or another semiconductor chip, and an adhesive layer interposed therebetween, and each of the semiconductor chip, the substrate, and the other semiconductor chip is made of a metal material.
  • the present invention relates to a method for manufacturing a semiconductor device, which includes a connection portion having a formed surface, and a connection portion of a semiconductor chip and a connection portion of a substrate and / or another semiconductor chip are electrically connected by metal bonding.
  • the method includes a semiconductor chip, a semiconductor wafer including a substrate, another semiconductor chip, or a portion corresponding to another semiconductor chip, and an adhesive layer disposed therebetween, and the connection of the semiconductor chips
  • the laminate and the substrate or other semiconductor chip connecting portions are opposed to each other, and the laminate is heated and pressed by being sandwiched between a pair of opposing pressing members for temporary pressure bonding.
  • a step of temporarily press-bonding a semiconductor chip or a semiconductor wafer and a laminated body are heated and pressed by being sandwiched between a pair of opposing pressure-bonding pressing members prepared separately from the pressure-bonding pressing member, whereby the semiconductor chip And a step of electrically connecting the connection portion of the substrate and the connection portion of the substrate or other semiconductor chip by metal bonding in this order.
  • At least one of the pair of provisional pressing members is a melting point of the metal material forming the surface of the connection part of the semiconductor chip and the connection part of the substrate or other semiconductor chip when the laminated body is heated and pressurized. It is heated to a temperature lower than the melting point of the metal material forming the surface.
  • At least one of the pair of main pressing members is a melting point of the metal material forming the surface of the connection portion of the semiconductor chip or the connection portion of the substrate or other semiconductor chip when the laminated body is heated and pressed. Heating is performed to a temperature equal to or higher than at least one of the melting points of the metal material forming the surface.
  • a plurality of semiconductor devices are manufactured by repeating the temporary pressure bonding and the main pressure bonding while maintaining a state where the pressure bonding member is heated to a temperature equal to or higher than the melting point of the metal material forming the surface of the connection member. It can be manufactured continuously.
  • connection part of the semiconductor chip and the connection part of the substrate or another semiconductor chip are brought into contact with each other at the time of temporary pressure bonding, metal flow and scattering at the connection part can be suppressed during the main pressure bonding process.
  • the process up to the temporary press-bonding and the main press-bonding process are performed using two press-bonding pressing members prepared separately, and the press-bonding press member for press-bonding is maintained at a high temperature. Heating and cooling time can be shortened, and improvement in productivity can be expected.
  • the semiconductor adhesive is rapidly heated to a temperature higher than the melting point of the metal in the connection portion during the main crimping process. Due to the lack of flow, voids entrained during pressure bonding may remain or voids may occur due to resin volatilization. Further, since the melting of the metal at the connecting portion and the resin flow occur at the same time, the metal flowing or scattering at the connecting portion and a connection failure due to the resin trap may occur.
  • the melt viscosity of the adhesive layer is 7000 Pa ⁇ s or less at the temperature at which the pressing member for temporary pressure bonding is heated. It may be.
  • the melt viscosity of the adhesive layer at the time of the temporary press-bonding step is 7000 Pa ⁇ s or less, it is possible to further effectively suppress the generation of voids and poor connection due to the resin trap.
  • the temporary pressure bonding and the main pressure bonding can be performed by separate pressure bonding members.
  • the main pressure bonding a larger number of semiconductor chips are pressure-bonded than in the temporary pressure bonding, so that there is a tendency to use a pressure-bonding pressing member having a large-area pressure bonding head.
  • a large-area crimping head is required when a plurality of semiconductor chips are finally crimped together.
  • a small crimping head for example, tool size of less than about 20 mm
  • a large-area crimping head for example, tool size of 20 mm
  • the height difference between packages increases as the area increases even with the same parallelism. Therefore, in the batch connection for crimping a plurality of semiconductor chips, since the area of the crimping head becomes large, unevenness (height difference) is likely to occur in the pressing portion, and a portion when a plurality of semiconductor chips are crimped to form a package. Connection failure may occur. In a semiconductor package in which the thickness of the semiconductor chip is reduced, or the package is reduced in size, thickness, etc., higher connection accuracy is required.
  • a plurality of laminated bodies may be heated and pressurized in a lump by being sandwiched between opposing crimping heads.
  • the sheet for collective connection may have a storage elastic modulus of 10 GPa or less at 250 ° C.
  • the amount of displacement here is 250 ° C. in a compression test in which a bar-shaped pressing jig having a circular end surface with a diameter of 8 ⁇ m is pressed against the main surface of the batch connection sheet in a direction in which the main surface and the end surface are parallel. This is the amount of displacement when the compressive load is 100 N under the environment.
  • the stacked body in the step of electrically connecting the connection portion of the semiconductor chip and the connection portion of the substrate or another semiconductor chip by metal bonding, the stacked body is in a heating furnace or a hot plate. Above, at least one melting point of the melting point of the metal material forming the surface of the connection part of the semiconductor chip or the melting point of the metal material forming the surface of the connection part of the substrate or another semiconductor chip Heated to a temperature of
  • the step of temporarily press-bonding at a temperature lower than the melting point of the metal material forming the surface of the connection portion, and the step of heating at a temperature higher than the melting point of the metal material forming the surface of the connection portion The time required for heating and cooling the temporary pressure bonding pressing member can be shortened. Therefore, a semiconductor device can be manufactured with high productivity in a short time compared with the case where the pressure bonding is performed with one pressure bonding member. As a result, many highly reliable semiconductor devices can be manufactured in a short time.
  • a plurality of laminated bodies may be heated at once in a heating furnace or on a hot plate.
  • the adhesive layer in the above method may be a layer containing an adhesive for semiconductors described in [1] to [7] below.
  • the adhesive layer may be a layer formed of a thermosetting resin having a molecular weight of 10,000 or less and a thermosetting resin composition containing the curing agent. That is, the adhesive layer may be a layer containing this thermosetting resin composition.
  • the thermosetting resin composition may further contain a polymer component having a weight average molecular weight of 10,000 or more.
  • the weight average molecular weight of the polymer component may be 30000 or more.
  • the glass transition temperature of the polymer component may be 100 ° C. or lower.
  • the adhesive layer may be a layer formed by an adhesive film prepared in advance.
  • the plurality of chips are collectively heat-pressed with a large-area crimping tool to ensure the connection.
  • a high temperature such as a reflow furnace or oven
  • the method of securing the connection by heat treatment in a treatable tank (second process) is expected to improve productivity because the second process can assemble a plurality of packages at once.
  • connection failure or void generation due to insufficient fluidity occurs, it is necessary to cool the crimping tool.
  • Tool cooling is omitted by assembling the package into the first process (the process of aligning and pre-bonding) and the second process (the process of securing the connection by heat treatment at a temperature equal to or higher than the melting point of the metal of the connection part). Can improve productivity.
  • connection part In the second step, from the viewpoint of suppression of fillet and damage to the connection part, a method of securing the connection by heat treatment in a high temperature processable tank such as a reflow furnace or oven with low load or no load is expected.
  • ⁇ Voiding in the first process and securing the connection (contact) can improve the mountability (void suppression, ensuring the connection) after the second process.
  • the fluidity of the adhesive for semiconductors is poor and voids are likely to remain, ensuring connection (contact). It was difficult. If void suppression and securing of connection (contact) are not sufficient in the first step, voids may remain after the second step, resulting in poor connection.
  • Yet another aspect of the present invention has been made to solve the above-described problems, and even when used in a method of manufacturing a semiconductor device through the first step and the second step, a void is provided. It is possible to provide a semiconductor adhesive capable of ensuring a good connection (contact) while suppressing the above-mentioned and obtaining a good reflow resistance, a method of manufacturing a semiconductor device using the same, and a semiconductor device Objective.
  • Another aspect of the present invention is a method of assembling in a lump (reflow furnace) that can ensure high fluidity in the first process and ensure void suppression and connection (contact), so that high productivity can be expected in the second process.
  • the following [1] to [7] are provided mainly for the purpose of ensuring high reliability (void suppression, connection securing, reflow resistance) even in heat treatment such as the above.
  • An adhesive for semiconductor comprising (a) a resin component having a weight average molecular weight of less than 10,000, (b) a curing agent, and (c) a silanol compound represented by the following general formula (1).
  • R 1 represents an alkyl group or a phenyl group
  • R 2 represents an alkylene group.
  • connection When manufacturing through the first step of crimping at a temperature lower than the melting point of the metal of the part and the second step of forming a metal bond by heat treatment at a temperature higher than the melting point of the metal of the connection part, the connection
  • connection portions can be connected to each other by metal bonding.
  • 1 is a schematic cross-sectional view showing an embodiment of a semiconductor device. It is a schematic cross section which shows other one Embodiment of a semiconductor device. It is a schematic cross section which shows other one Embodiment of a semiconductor device. It is a schematic cross section which shows other one Embodiment of a semiconductor device.
  • FIG. 1 is a process diagram showing an example of a process of temporarily press-bonding a substrate to a semiconductor chip in a method of manufacturing a semiconductor device according to this embodiment.
  • the semiconductor chip 1 having the semiconductor chip body 10 and the bumps 30 as connection parts is changed to the substrate 2 having the substrate body 20 and wirings 16 as connection parts.
  • the laminated body 3 is formed by superposing the adhesive layer 40 between them while arranging them. After the semiconductor chip 1 is formed by dicing a semiconductor wafer, it is picked up and transported to the substrate 2, and is aligned so that the bumps 30 and the wirings 16 as connection portions are arranged to face each other.
  • the laminated body 3 is formed on a stage 42 of a pressing device 43 for temporary pressure bonding having a pressure bonding head 41 and a stage 42 as a pair of pressing members for temporary pressure bonding arranged opposite to each other.
  • the bumps 30 are provided on the wiring 15 provided on the semiconductor chip body 10.
  • the wiring 16 of the substrate 2 is provided at a predetermined position on the substrate body 20. Each of the bump 30 and the wiring 16 has a surface formed of a metal material.
  • the adhesive layer 40 may be a layer formed by sticking an adhesive film prepared in advance to the substrate 2.
  • the adhesive film can be attached by heating press, roll lamination, vacuum lamination or the like.
  • the supply area and thickness of the adhesive film are appropriately set according to the size of the semiconductor chip 1 or the substrate 2, the height of the connection portion, and the like.
  • the adhesive film may be attached to the semiconductor chip 1.
  • the semiconductor chip 1 to which the adhesive film is attached may be manufactured by attaching the adhesive film to the semiconductor wafer, and then dicing the semiconductor wafer to separate the semiconductor wafer.
  • the laminated body 3 is heated and pressed by being sandwiched between a stage 42 and a pressure-bonding head 41 as a temporary pressure-bonding pressing member, whereby the substrate 2 is applied to the semiconductor chip 1.
  • the crimping head 41 is disposed on the semiconductor chip 1 side of the stacked body 3
  • the stage 42 is disposed on the substrate 2 side of the stacked body 3.
  • the temporary pressure bonding may be performed so that the connection portion of the semiconductor chip 1 and the connection portion of the substrate 2 are in contact with each other. Thereby, it becomes easy to form a metal joint between the connection parts in the subsequent heating process, and the biting of the adhesive layer between the connection parts can be reduced, and the connectivity is further improved.
  • the melting point of the metal material forming the surface of the bump 30 as the connection portion of the semiconductor chip 1 When at least one of the stage 42 and the pressure bonding head 41 heats and pressurizes the laminated body 3 for temporary pressure bonding, the melting point of the metal material forming the surface of the bump 30 as the connection portion of the semiconductor chip 1, and The substrate 2 is heated to a temperature lower than the melting point of the metal material forming the surface of the wiring 16 as the connection portion of the substrate 2.
  • the pressure member for temporary pressing is low temperature so that heat is not transferred to the semiconductor chip or the like when the semiconductor chip is picked up.
  • the pressure member for temporary pressure bonding may be heated to a high temperature to increase the fluidity of the adhesive layer so that voids at the time of entrainment can be eliminated.
  • the difference between the temperature of the pressing member when picking up the semiconductor chip and the temperature of the pressing member when temporarily press-bonding may be small. This temperature difference may be 100 ° C. or less, or 60 ° C. or less. This temperature difference may be constant. When the temperature difference is 100 ° C. or less, the cooling time of the temporary pressure bonding pressing member is shortened, and the productivity tends to be further improved.
  • the temperature of the temporary pressure bonding pressing member may be lower than the reaction start temperature of the adhesive layer.
  • the reaction start temperature is DSC (Perkin Elmer, DSC-Pyrs1)
  • the sample amount is 10 mg
  • the heating rate is 10 ° C./min
  • the measurement atmosphere is air or nitrogen. This is the On-set temperature when measured.
  • the temperature of the stage 42 and / or the pressure-bonding head 41 is, for example, 30 ° C. or higher and 130 ° C. or lower during pick-up of the semiconductor chip, and is 50, for example, during heating and pressurization of the laminate 3 for temporary pressure bonding. It may be from 150 ° C to 150 ° C.
  • the melt viscosity of the adhesive layer was 7000 Pa ⁇ s or less at the temperature T at which the pressing member for temporary pressing is heated for temporary pressing (temperature of the pressing member for temporary pressing while heating and pressing the laminate). May be.
  • the “melt viscosity” is a rheometer (manufactured by Anton Paar Japan Co., Ltd., MCR301) under the conditions of a sample thickness: 400 ⁇ m, a heating rate of 10 ° C./min, and a frequency: 1 Hz.
  • the temperature T at which the pressing member for temporary pressure bonding is heated for temporary pressure bonding may be a temperature that is equal to or lower than the reaction start temperature of the adhesive layer, has the lowest viscosity of the adhesive layer, and allows the resin to flow easily. However, if the viscosity is too low, the resin crawls up the chip side surface and adheres to the pressure-bonding pressing member, which may reduce productivity. Therefore, in the step of temporary pressure bonding, the melt viscosity of the adhesive layer may be 1000 Pa ⁇ s or more at the temperature T at which the temporary pressure bonding pressing member is heated for temporary pressure bonding.
  • the load for provisional pressure bonding is, for example, 0 per pin (1 bump) of the semiconductor chip from the viewpoint of eliminating the voids between the semiconductor chips or between the semiconductor chip and the substrate and sufficiently bringing the respective connecting portions into contact with each other. 0.009 to 0.2N.
  • FIG. 2 is a process diagram showing an example of a main press-bonding process in which the connection part of the semiconductor chip and the connection part of the substrate are electrically connected by metal bonding.
  • a pressing device 46 for main press-bonding having a stage 45 and a press-bonding head 44 as a press-bonding press member prepared separately from the pressing device 43 is used.
  • the laminate 3 is further heated and pressurized.
  • the laminated body 3 is heated and pressed by being sandwiched between the stage 45 and the pressure bonding head 44, whereby the bumps 30 and the wiring 16 are electrically connected by metal bonding.
  • the semiconductor chip 1 and the substrate 2 are finally bonded.
  • the crimping head 44 is disposed on the semiconductor chip 1 side of the multilayer body 3
  • the stage 45 is disposed on the substrate 2 side of the multilayer body 3.
  • the melting point of the metal material forming the surface of the bump 30 as the connection portion of the semiconductor chip 1, or the connection portion of the substrate 2 Are heated to a temperature equal to or higher than at least one of the melting points of the metal material forming the surface of the wiring 16.
  • This heating temperature (the temperature of the stage 45 and / or the pressure bonding head 44 in the main pressure bonding) may be 230 ° C. or higher or 250 ° C. or higher when the metal material of the connection portion includes solder, or 330 ° C. or lower or 300 ° C. It may be the following. When the heating temperature is 230 ° C. or higher or 250 ° C.
  • the solder in the connecting portion is melted and a sufficient metal bond is easily formed.
  • the heating temperature is 330 ° C. or lower or 300 ° C. or lower, voids are less likely to be generated, and solder scattering can be further suppressed.
  • the temperature in the main pressure bonding may be constant during the main pressure bonding process from the viewpoint of eliminating the cooling time and improving the productivity.
  • the temperature of the stage 45 and / or the pressure-bonding head 44 may be maintained at a certain level or higher while the plurality of semiconductor devices are continuously manufactured by sequentially heating and pressing the plurality of stacked bodies 3. In other words, while the stage 45 and / or the pressure-bonding head 44 is maintained at a certain level or more, the laminated bodies 3 may be sequentially replaced and the main pressure-bonding may be continuously performed a plurality of times. By maintaining the apparatus at a certain range of temperatures, the cooling time is not required and productivity is further improved.
  • the temperature of the stage 45 and / or the pressure bonding head 44 may fluctuate slightly due to heat escape when contacting the outside air and the semiconductor chip, but may vary if the fluctuation range is ⁇ 10 ° C. or less. There is no.
  • the temperature of the stage 45 and / or the pressure bonding head 44 may be higher than the reaction start temperature of the adhesive layer when the laminate is heated and pressed. Void suppression and connectivity tend to be further improved by promoting the curing of the adhesive layer during the main press bonding.
  • the temporary pressure bonding pressing member and the main pressure bonding pressing member may be installed in two or more separate devices, respectively, or may be installed together in one device. You may use the 2 head type apparatus provided with the pressing member for temporary crimping
  • the method of manufacturing the semiconductor device may include the step of crimping the semiconductor chips to each other.
  • a semiconductor wafer before dicing including a plurality of portions corresponding to the semiconductor chip 1 may be used.
  • the semiconductor chips are pressed while being heated at a temperature equal to or higher than the melting point of the bumps to connect the semiconductor chips, and the gap between the semiconductor chips is filled with an adhesive film so that the connection portion is sealed.
  • the metal material of the connection portion includes solder
  • the semiconductor chip may be heated so that the temperature of the connection portion (solder portion) is 230 ° C. or higher or 250 ° C. or higher.
  • connection load depends on the number of bumps, but is set in consideration of absorption of bump height variation and control of the amount of bump deformation.
  • connection time may be set to a short time from the viewpoint of improving productivity.
  • the metal joint may be formed at the connection portion while melting the solder and removing the oxide film and surface impurities.
  • the crimping time for temporary crimping and the connection time for crimping may be set in a short time from the viewpoint of improving productivity.
  • the short connection time means that the time during which the connecting portion is heated to 230 ° C. or more during the connection formation (final pressing) (for example, the time for using the solder) is 5 seconds or less.
  • the connection time may be 4 seconds or less or 3 seconds or less.
  • a pressing device for temporary pressure bonding or main pressure bonding a flip chip bonder, a pressure oven, or the like can be used.
  • a plurality of chips may be crimped.
  • a plurality of semiconductor chips may be temporarily bonded to a wafer or a map substrate one by one, and then a plurality of chips may be bonded together in a batch.
  • a plurality of chips are crimped in three dimensions.
  • a plurality of semiconductor chips may be stacked one by one and temporarily bonded, and then the plurality of chips may be collectively bonded together.
  • a method for manufacturing a semiconductor device is also for main pressure bonding including a stage and a pressure bonding head after a semiconductor chip and a substrate or another semiconductor chip are temporarily fixed to obtain a laminated body.
  • a step of performing a final pressure bonding with the pressing member; The step of temporarily fixing the semiconductor chip and the substrate or another semiconductor chip to obtain a laminated body may be the same mode as the temporary pressure bonding of the first embodiment.
  • a plurality of laminated bodies arranged on the stage and a batch connection sheet arranged so as to cover them are sandwiched between the stage and a pressure-bonding head facing the stage, thereby collectively.
  • FIG. 3 is a process diagram showing an example of a main press-bonding process in which the connection part of the semiconductor chip and the connection part of the substrate are electrically connected by metal bonding using the collective connection sheet.
  • a laminated body having a semiconductor wafer and a plurality of semiconductor chips may be arranged on a stage and covered with a batch connection sheet.
  • a press for main pressure bonding having a stage 45 and a pressure bonding head 44 as a pressure bonding member 44 prepared separately from the pressing device 43 for temporary pressure bonding.
  • the laminated body 3 is further heated and pressurized.
  • a plurality of laminated bodies 3 are arranged on the stage 45, and a collective connection sheet 47 is arranged so as to cover the laminated bodies 3.
  • the batch connection sheet 47 and the plurality of laminates 3 are both sandwiched between the stage 45 and the pressure bonding head 44, whereby the plurality of laminates are heated and pressed together, whereby the bumps 30 and the wirings 16 are connected. Electrical connection is made by metal bonding.
  • the crimping head 44 is disposed on the semiconductor chip 1 side of the multilayer body 3
  • the stage 45 is disposed on the substrate 2 side of the multilayer body 3.
  • the area of the surface of the crimping head 44 that contacts the semiconductor chip may be 50 mm ⁇ 50 mm or more from the viewpoint of improving the productivity of the semiconductor device by crimping more semiconductor chips at once.
  • the area of the surface of the pressure-bonding head 44 that comes into contact with the semiconductor chip may be about 330 mm ⁇ 330 mm from the viewpoint that it can accommodate a 12-inch wafer.
  • the raw material for the collective connection sheet is not particularly limited as long as it is a resin exhibiting a specific storage elastic modulus and displacement at 250 ° C.
  • the resin include polytetrafluoroethylene resin, polyimide resin, phenoxy resin, epoxy resin, polyamide resin, polycarbodiimide resin, cyanate ester resin, acrylic resin, polyester resin, polyethylene resin, polyethersulfone resin, polyetherimide resin. , Polyvinyl acetal resin, urethane resin, and acrylic rubber.
  • the sheet for batch connection is selected from polytetrafluoroethylene resin, polyimide resin, epoxy resin, phenoxy resin, acrylic resin, acrylic rubber, cyanate ester resin, and polycarbodiimide resin from the viewpoint of excellent heat resistance and film formability. It may be a sheet containing at least one resin.
  • the resin for the collective connection sheet is a sheet containing at least one resin selected from polytetrafluoroethylene resin, polyimide resin, phenoxy resin, acrylic resin, and acrylic rubber from the viewpoint of particularly excellent heat resistance and film formability. There may be. These resins can be used singly or in combination of two or more.
  • the storage elastic modulus of the collective connection sheet at 250 ° C. may be, for example, a storage elastic modulus of 10 GPa or less, or 8 GPa or less.
  • the collective connection sheet at 250 ° C. has an appropriate softness, and thus absorbs the height difference between a plurality of laminated bodies to express good parallelism. There exists a tendency which can pressurize a laminated body more uniformly. Therefore, the storage elastic modulus of the collective connection sheet at 250 ° C.
  • the storage elastic modulus at 250 ° C. can be measured using a general elastic modulus measuring apparatus. For example, using a modulus measuring device RSA2 (Rheometric Scientific), etc., the viscoelasticity of the sample is measured while raising the temperature from ⁇ 30 ° C. to 300 ° C. at a frequency of 10 Hz and a heating rate of 5 ° C./min.
  • the storage elastic modulus at 250 ° C. can be obtained from the result.
  • the sheet for batch connection may have a storage elastic modulus at 250 ° C. satisfying the above range, and further exhibit a sufficient displacement at 250 ° C., for example, 40 ⁇ m or more. If this displacement amount is 40 ⁇ m or more, particularly good connection can be ensured when a plurality of semiconductor chips are finally bonded together.
  • the displacement at 250 ° C. may be 200 ⁇ m or less.
  • the amount of displacement is a compression test in which a bar-shaped pressing jig having a circular end surface with a diameter of 8 ⁇ m is pressed against the main surface of the batch connection sheet in a direction in which the main surface and the end surface are parallel. This means the amount of displacement when the compressive load is 100 N under an environment of 250 ° C.
  • the amount of displacement can be measured using, for example, an electromechanical universal testing machine (manufactured by INSTRON).
  • the batch connection sheet may have high heat resistance. From the viewpoint of increasing the productivity of the semiconductor device, the collective connection sheet may not be melted and adhered to the semiconductor chip when pressed at a temperature of 250 ° C. or higher.
  • the collective connection sheet is highly transparent from the viewpoint of enabling the press bonding member to recognize the alignment mark (recognition mark for alignment) on the semiconductor chip or substrate covered by the collective connection sheet. You may have.
  • the transmittance at the wavelength of 550 nm of the collective connection sheet may be, for example, 10% or more.
  • the thickness of the collective connection sheet can be appropriately designed to satisfy the above properties.
  • the thickness may be, for example, 50 ⁇ m or more, 80 ⁇ m or more, or 100 ⁇ m or more.
  • the thickness of the collective connection sheet may be 300 ⁇ m or less.
  • the batch connection sheet may be a commercially available elastic sheet.
  • the commercially available elastic body sheet include NITOFLON 900UL (manufactured by Nitto Denko Corporation), Upilex SGA (manufactured by Ube Industries), and the like.
  • the sheet for batch connection having the above specific storage elastic modulus and displacement amount, it is possible to sufficiently absorb the height difference between the plurality of laminated bodies to express good parallelism and pressurize them uniformly. Therefore, a better connection can be ensured for any semiconductor device. In addition, even if the adhesive that protrudes from the semiconductor chip at the time of pressure bonding adheres to the batch connection sheet, it can be easily replaced, so that the productivity is hardly lowered.
  • Third Embodiment In the method of manufacturing a semiconductor device according to the third embodiment, following the temporary pressure bonding similar to that of the first embodiment, as shown in FIG. By heating in 60, the bump 30 of the semiconductor chip 1 and the wiring 16 of the substrate 2 are electrically connected by metal bonding.
  • the method according to the third embodiment is the same as that of the first embodiment except for this point.
  • a plurality of laminated bodies may be heated in one heating furnace 60 to collectively connect the plurality of laminated bodies.
  • the gas in the heating furnace 60 is the melting point of the metal material forming the surface of the connection part of the semiconductor chip 1 or the melting point of the metal material forming the surface of the connection part of the substrate 2 when the stacked body is heated. Are heated to a temperature equal to or higher than the melting point of at least one of them.
  • the temperature of the gas in the heating furnace 60 may be 230 ° C. or higher and 330 ° C. or lower when the metal material of the connection portion includes solder while the laminate is heated.
  • the temperature of the gas in the heating furnace 60 is 230 ° C. or higher, the solder at the connection portion melts and a sufficient metal bond is easily formed.
  • the temperature of the gas in the heating furnace 60 is 330 ° C. or less, voids are unlikely to occur, and solder scattering can be further suppressed.
  • the pressure in the heating furnace 60 is not particularly limited, but may be atmospheric pressure.
  • the temperature of the gas in the heating furnace 60 may be higher than the reaction start temperature of the adhesive layer while heating the laminate. Void suppression and connectivity can be further improved by promoting the curing of the adhesive layer during the heating step.
  • the laminated body may be heated in a state where a weight is placed on the laminated body or the laminated body is fastened with clips. Thereby, the curvature and the connection failure which arise by the thermal expansion difference between a semiconductor chip and a board
  • the heating furnace a reflow furnace, an oven, or the like can be used.
  • the laminate may be heated on a hot plate.
  • the temperature of the hot plate can be set to the same temperature as the air in the heating furnace.
  • the step of connecting the connecting portion may not only form the metal bond but also promote the curing of the adhesive layer.
  • the heat of the pressure member for pressure bonding is hardly transmitted to the fillet that is an adhesive that protrudes from the side surface of the chip during pressure bonding. For this reason, a further heat treatment step is required to further cure the fillet portion and the like after the connection.
  • a reflow furnace, an oven, a hot plate, or the like that applies heat to the entire laminated body is used without using a pressing member for crimping, the heat treatment after connection can be shortened or eliminated.
  • connection part in the semiconductor device according to the present embodiment may be any of metal bonding between the bump and the wiring and metal bonding between the bump and the bump.
  • flip chip connection for obtaining electrical connection through an adhesive layer can be used.
  • FIG. 5 is a schematic cross-sectional view showing an embodiment of a semiconductor device (COB type connection mode of a semiconductor chip and a substrate).
  • a semiconductor device 100 shown in FIG. 5A includes a semiconductor chip 1, a substrate (wiring circuit substrate) 2, and an adhesive layer 40 interposed therebetween.
  • the semiconductor chip 1 includes a semiconductor chip body 10, wiring 15 disposed on the surface of the semiconductor chip body 10 on the substrate 2 side, and bumps 30 as connection portions disposed on the wiring 15.
  • the substrate 2 includes a substrate body 20 and wirings 16 as connection portions disposed on the surface of the substrate body 20 on the semiconductor chip 1 side.
  • the bump 30 of the semiconductor chip 1 and the wiring 16 of the substrate 2 are electrically connected by metal bonding.
  • the semiconductor chip 1 and the substrate 2 are flip-chip connected by wirings 16 and bumps 30.
  • the wirings 15 and 16 and the bumps 30 are sealed from the external environment by being sealed with the adhesive layer 40.
  • the 5B includes a semiconductor chip 1, a substrate 2, and an adhesive layer 40 interposed therebetween.
  • the semiconductor chip 1 has bumps 32 arranged on the surface of the semiconductor chip 1 on the substrate 2 side as a connection portion.
  • the substrate 2 has bumps 33 arranged on the surface of the substrate 2 on the semiconductor chip 1 side as a connection portion.
  • the bumps 32 of the semiconductor chip 1 and the bumps 33 of the substrate 2 are electrically connected by metal bonding.
  • the semiconductor chip 1 and the substrate 2 are flip-chip connected by bumps 32 and 33.
  • the bumps 32 and 33 are sealed from the external environment by being sealed with the adhesive layer 40.
  • FIG. 6 is a schematic cross-sectional view showing another embodiment of a semiconductor device (COC type connection mode between semiconductor chips).
  • the configuration of the semiconductor device 300 shown in FIG. 6A is the same as that of the semiconductor device 100 except that the two semiconductor chips 1 are flip-chip connected via the wiring 15 and the bump 30.
  • the configuration of the semiconductor device 400 shown in FIG. 6B is the same as that of the semiconductor device 200 except that the two semiconductor chips 1 are flip-chip connected via the bumps 32.
  • connection portions such as the wiring 15 and the bumps 32 may be metal films called pads (for example, gold plating) or post electrodes (for example, copper pillars).
  • pads for example, gold plating
  • post electrodes for example, copper pillars
  • one semiconductor chip has copper pillars and connection bumps (solder: tin-silver) as connection portions, and the other semiconductor chip has gold plating as connection portions. If the part reaches a temperature equal to or higher than the melting point of the solder with the lowest melting point among the metal materials of the connection part, the solder melts and a metal bond is formed between the connection parts, and electrical connection between the connection parts is possible Become.
  • the semiconductor chip body 10 is not particularly limited, and various semiconductors such as elemental semiconductors composed of the same kind of elements such as silicon and germanium, and compound semiconductors such as gallium arsenide and indium phosphide can be used.
  • the substrate 2 is not particularly limited as long as it is a printed circuit board, and does not require a metal layer formed on the surface of an insulating substrate mainly composed of glass epoxy, polyimide, polyester, ceramic, epoxy, bismaleimide triazine, or the like.
  • a circuit board on which wiring (wiring pattern) is formed by printing can be used.
  • connection portions such as the wirings 15 and 16, the bumps 30, and the bumps 32 and 33 (conductive protrusions)
  • gold, silver, copper, and solder as main components
  • the main components are, for example, tin-silver, tin- Lead, tin-bismuth, tin-copper, tin-silver-copper), tin, nickel, or the like
  • the connecting portion may have a structure in which these metals are laminated.
  • metal materials copper and solder are relatively inexpensive. From the viewpoint of improving connection reliability and suppressing warpage, the connecting portion may contain solder.
  • the main components are gold, silver, copper, solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper, tin-silver-copper), tin, nickel Etc.
  • main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper, tin-silver-copper), tin, nickel Etc.
  • the pad may have a structure in which these metals are laminated. From the viewpoint of connection reliability, the pad may contain gold and / or solder.
  • a metal layer as a component may be formed. This metal layer may be composed of only a single component or may be composed of a plurality of components.
  • the metal layer may have a structure in which a plurality of metal layers are stacked.
  • the metal layer may include relatively inexpensive copper and / or solder. From the viewpoint of improving connection reliability and suppressing warpage, the metal layer may contain solder.
  • a semiconductor device (package) as shown in FIG. 5 or FIG. 6 is laminated, gold, silver, copper, solder (main components are, for example, tin-silver, tin-lead, tin-bismuth, tin-copper, tin) -Silver-copper), tin, nickel, etc. may be used for electrical connection.
  • the metal for connection may be relatively inexpensive copper and / or solder.
  • an adhesive layer may be flip-chip connected or stacked between semiconductor chips to form a hole penetrating the semiconductor chip and connected to the electrode on the pattern surface.
  • FIG. 7 is a schematic cross-sectional view showing another embodiment (semiconductor chip stacked type (TSV)) of a semiconductor device.
  • TSV semiconductor chip stacked type
  • the wiring 15 formed on the interposer body 50 as a substrate is connected to the bumps 30 of the semiconductor chip 1, so that the semiconductor chip 1 and the interposer 5 are flip-chip connected. ing.
  • An adhesive layer 40 is interposed between the semiconductor chip 1 and the interposer 5.
  • the semiconductor chip 1 is repeatedly laminated via the wiring 15, the bumps 30 and the adhesive layer 40.
  • the wirings 15 on the pattern surface on the front and back sides of the semiconductor chip 1 are connected to each other by through electrodes 34 filled in holes that penetrate the inside of the semiconductor chip body 10.
  • the through electrode 34 copper, aluminum, or the like can be used.
  • the through electrode 34 passes vertically through the semiconductor chip 1, the distance between the semiconductor chips 1 facing each other and between the semiconductor chip 1 and the interposer 5 can be shortened, and flexible connection is possible.
  • the adhesive layer according to the present embodiment can be applied as a sealing material between the semiconductor chips 1 facing each other and between the semiconductor chip 1 and the interposer 5 in such a TSV technology.
  • a semiconductor chip can be directly mounted on a motherboard without using an interposer.
  • the adhesive layer according to this embodiment can also be applied when such a semiconductor chip is directly mounted on a mother board.
  • the adhesive layer according to the present embodiment can also be applied when sealing or filling a gap between substrates when two printed circuit boards are stacked.
  • the adhesive layer can be, for example, a layer formed of a thermosetting resin having a molecular weight of 10,000 or less and a thermosetting resin composition containing the curing agent.
  • the adhesive layer may be a layer including a thermosetting resin having a molecular weight of 10,000 or less and a thermosetting resin composition containing the curing agent.
  • thermosetting resin is a compound which can form a crosslinked structure by heating.
  • the thermosetting resin may have a molecular weight of 10,000 or less. Since the thermosetting resin composition contains a compound that reacts with the curing agent to form a crosslinked structure (thermosetting resin), voids generated by decomposition or the like of components having a low molecular weight upon heating are suppressed. This is advantageous in terms of heat resistance.
  • thermosetting resin include an epoxy resin and an acrylic resin.
  • the weight average molecular weight of the thermosetting resin may be 100 to 9000 or 300 to 7000 from the viewpoint of heat resistance and fluidity.
  • the method for measuring the weight average molecular weight of the thermosetting resin is the same as the method for measuring the weight average molecular weight of the polymer component (d) described later.
  • Acrylic resin is a compound having one or more (meth) acryloyl groups in the molecule.
  • the acrylic resin include a skeleton derived from a compound selected from bisphenol A, bisphenol F, naphthalene, phenol novolak, cresol novolak, phenol aralkyl, biphenyl, triphenylmethane, dicyclopentadiene, fluorene, adamantane and isocyanuric acid and
  • Examples include (meth) acrylate having a (meth) acryloyloxy group, and various polyfunctional (meth) acrylic compounds.
  • the acrylic resin may be selected from (meth) acrylates having a skeleton derived from a compound selected from bisphenol A, bisphenol F, naphthalene, fluorene, adamantane and isocyanuric acid.
  • An acrylic resin can be used individually by 1 type or in combination of 2 or more types.
  • the content of the acrylic resin may be 10 to 50 parts by mass or 15 to 40 parts by mass with respect to 100 parts by mass of the total amount of the thermosetting resin composition. If content of an acrylic resin is 10 mass% or more, since a hardening component exists enough, it will become easy to control the flow after hardening of a thermosetting resin composition. If content of an acrylic resin is 50 mass% or less, the curvature of the package by hardened
  • the acrylic resin may be solid at room temperature (25 ° C.). Solid acrylic resins are more advantageous than liquid ones in that voids are less likely to occur and that the thermosetting resin composition before curing (B stage) has a low viscosity (tack) and is excellent in handleability. It is.
  • the acrylic resin that is solid at room temperature (25 ° C.) include (meth) acrylates having a skeleton derived from a compound selected from bisphenol A, fluorene, adamantane, and isocyanuric acid.
  • the number of (meth) acryloyl groups (the number of functional groups) in the acrylic resin may be 3 or less.
  • the number of functional groups is 3 or less, the thermosetting resin composition can be sufficiently cured in a short time, so that a decrease in the curing reaction rate can be further suppressed.
  • the curing reaction rate is low, unreacted groups may remain.
  • Epoxy resin is a compound having two or more epoxy groups in the molecule.
  • the epoxy resin include bisphenol A type, bisphenol F type, naphthalene type, phenol novolac type, cresol novolac type, phenol aralkyl type, biphenyl type, triphenylmethane type and dicyclopentadiene type epoxy resin, and various polyfunctional epoxies.
  • Resin From the viewpoint of heat resistance and handleability, the epoxy resin may be selected from bisphenol F type, phenol novolac type, cresol novolac type, biphenyl type, and triphenylmethane type epoxy resin. From the viewpoint of fast curing and heat resistance, the epoxy resin may be selected from bisphenol F type and triphenylmethane type epoxy resins.
  • An epoxy resin can be used individually by 1 type or in combination of 2 or more types.
  • the content of the epoxy resin may be 10 to 50 parts by mass with respect to 100 parts by mass of the total amount of the thermosetting resin composition. If content of an epoxy resin is 10 mass parts or more, since a hardening component exists enough, it will become easy to control the flow after hardening of a thermosetting resin composition. If content of an epoxy resin is 50 mass parts or less, the curvature of the package by hardened
  • the curing agent is a compound that reacts with the thermosetting resin to form a crosslinked structure with the thermosetting resin.
  • the curing agent include phenol resin curing agents, acid anhydride curing agents, amine curing agents, imidazole curing agents, phosphine curing agents, azo compounds, and organic peroxides.
  • the curing reaction (curing system) may be a radical polymerization (radical polymerization system).
  • curing agent can be used individually by 1 type or in combination of 2 or more types.
  • the phenol resin curing agent, the acid anhydride curing agent and the amine curing agent can be used singly or as a mixture of two or more.
  • the imidazole-based curing agent and the phosphine-based curing agent may each be used alone, but may be used together with a phenol resin-based curing agent, an acid anhydride-based curing agent, or an amine-based curing agent.
  • the combination of the thermosetting resin and the curing agent is not particularly limited as long as curing proceeds.
  • the curing agent combined with the acrylic resin may be an organic peroxide from the viewpoints of handleability and storage stability.
  • the curing agent combined with the epoxy resin is a phenol resin curing agent and an imidazole curing agent, an acid anhydride curing agent and an imidazole curing agent, and an amine curing agent from the viewpoint of excellent handleability, storage stability and curability. You may select from an imidazole type hardening
  • thermosetting resin composition When the thermosetting resin composition is cured in a short time, the amount of volatile components such as low molecular components can be reduced, so that generation of voids can be further suppressed.
  • the curing agent combined with the acrylic resin may be an organic peroxide or an azo compound from the viewpoints of handleability and storage stability.
  • the phenolic resin-based curing agent has two or more phenolic hydroxyl groups in the molecule.
  • the phenol resin-based curing agent include phenol novolak, cresol novolak, phenol aralkyl resin, cresol naphthol formaldehyde polycondensate, triphenylmethane type polyfunctional phenol and various polyfunctional phenol resins. These can be used individually by 1 type or in combination of 2 or more types.
  • the equivalent ratio of phenol resin curing agent to epoxy resin is 0.3 to 1.5, 0.4 to 0.4 from the viewpoint of excellent curability, adhesion and storage stability. It may be 1.0, or 0.5 to 1.0. When this equivalent ratio is 0.3 or more, the curability is improved and the adhesive force tends to be further improved. When the equivalent ratio is 1.5 or less, excessive unreacted phenolic hydroxyl groups do not remain, water absorption is suppressed to a low level, and insulation reliability tends to be further improved.
  • Acid anhydride curing agent examples include methylcyclohexanetetracarboxylic dianhydride, trimellitic anhydride, pyromellitic anhydride, benzophenone tetracarboxylic dianhydride, and ethylene glycol bis. Anhydro trimellitate is mentioned. These can be used individually by 1 type or in combination of 2 or more types.
  • the equivalent ratio of the acid anhydride curing agent to the epoxy resin is 0.3 to 1.5, 0.00 from the viewpoint of excellent curability, adhesiveness, and storage stability. It may be 4 to 1.0, or 0.5 to 1.0. When this equivalent ratio is 0.3 or more, the curability is improved and the adhesive force tends to be further improved. When the equivalent ratio is 1.5 or less, the unreacted acid anhydride hardly remains excessively, the water absorption rate is suppressed low, and the insulation reliability tends to be further improved.
  • (B3) Amine-based curing agent
  • examples of the amine-based curing agent include dicyandiamide and dodecanediamine. These can be used individually by 1 type or in combination of 2 or more types.
  • the equivalent ratio of the amine curing agent to the epoxy resin is 0.3 to 1.5, 0.00 from the viewpoint of excellent curability, adhesion and storage stability. It may be 4 to 1.0, or 0.5 to 1.0. When this equivalent ratio is 0.3 or more, the curability is improved and the adhesive force tends to be further improved. When this equivalent ratio is 1.5 or less, unreacted amine hardly remains excessively, and thus insulation reliability tends to be improved.
  • imidazole-based curing agent examples include 2-phenylimidazole, 2-phenyl-4-methylimidazole, 1-benzyl-2-methylimidazole, 1-benzyl-2-phenylimidazole, 1- Cyanoethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole trimellitate, 1-cyanoethyl-2-phenylimidazolium trimellitate, 2,4-diamino-6 -[2'-methylimidazolyl- (1 ')]-ethyl-s-triazine, 2,4-diamino-6- [2'-undecylimidazolyl- (1')]-ethyl-s-triazine, 2, 4-Diamino-6- [2′-ethyl-4′-methylimidazolyl-
  • imidazole-based curing agents are 1-cyanoethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole trioxide.
  • the content of the imidazole curing agent may be 0.1 to 20 parts by mass, or 0.1 to 10 parts by mass with respect to 100 parts by mass of the epoxy resin.
  • the content is 20 parts by mass or less, the thermosetting resin composition is hard to be cured before the metal bond is formed, and therefore, connection failure tends to hardly occur.
  • Phosphine curing agent examples include triphenylphosphine, tetraphenylphosphonium tetraphenylborate, tetraphenylphosphonium tetra (4-methylphenyl) borate and tetraphenylphosphonium (4-fluorophenyl) borate. Can be mentioned. These can be used individually by 1 type or in combination of 2 or more types.
  • the content of the phosphine curing agent may be 0.1 to 10 parts by mass, or 0.1 to 5 parts by mass with respect to 100 parts by mass of the epoxy resin.
  • sclerosis hardenability to improve that this content is 0.1 mass part or more.
  • the content is 10 parts by mass or less, since the thermosetting resin composition is hard to be cured before the metal bond is formed, connection failure tends to hardly occur.
  • (B6) Azo compound examples include dimethylaminoazobenzene, dimethylaminoazobenzene-carboxylic acid, diethylaminoazobenzene, and diethylaminoazobenzene-carboxylic acid.
  • An azo compound can be used individually by 1 type or in combination of 2 or more types.
  • the content of the azo compound may be 0.5 to 10 parts by mass, or 1 to 5 parts by mass with respect to 100 parts by mass of the acrylic resin. When this content is 0.5% by mass or more, curability tends to be improved. When the content is 10 parts by mass or less, the thermosetting resin composition is hard to be cured before the metal bond is formed, and thus poor connection tends not to occur.
  • organic peroxide examples include ketone peroxide, peroxyketal, hydroperoxide, dialkyl peroxide, diacyl peroxide, peroxydicarbonate, and peroxyester.
  • the organic peroxide may be one or more selected from hydroperoxide, dialkyl peroxide and peroxyester from the viewpoint of storage stability.
  • the organic peroxide may be one or more selected from hydroperoxide and dialkyl peroxide from the viewpoint of heat resistance. These can be used individually by 1 type or in combination of 2 or more types.
  • the content of the organic peroxide is preferably 0.5 to 10 parts by mass and more preferably 1 to 5 parts by mass with respect to 100 parts by mass of the acrylic resin.
  • this content is 0.5% by mass or more, curability tends to be improved.
  • the content is 10 parts by mass or less, the thermosetting resin composition is hard to be cured before the metal bond is formed, and thus poor connection tends not to occur.
  • this content is moderately low, curing proceeds rapidly and the number of reactive sites increases, resulting in shortening of the molecular chain or unreacted groups remaining, resulting in a decrease in reliability. It tends not to occur.
  • thermosetting resin composition may further contain a polymer component having a weight average molecular weight of 10,000 or more.
  • the weight average molecular weight or molecular weight of components other than the polymer component, such as a thermosetting resin and a curing agent, is usually less than 10,000.
  • the polymer component include epoxy resin, phenoxy resin, polyimide resin, polyamide resin, polycarbodiimide resin, cyanate ester resin, acrylic resin, polyester resin, polyethylene resin, polyethersulfone resin, polyetherimide resin, and polyvinyl acetal resin. , Urethane resin and acrylic rubber.
  • the high molecular weight component may be selected from an epoxy resin, a phenoxy resin, a polyimide resin, an acrylic resin, an acrylic rubber, a cyanate ester resin, and a polycarbodiimide resin. From the viewpoint of further improving heat resistance and film formability, the high molecular weight component may be selected from an epoxy resin, a phenoxy resin, a polyimide resin, an acrylic resin, and an acrylic rubber. These polymer components can be used alone or in combination of two or more.
  • the mass ratio between the polymer component and the acrylic resin is not particularly limited.
  • the content of the acrylic resin may be 0.01 to 10 parts by mass, 0.05 to 5 parts by mass, or 0.1 to 5 parts by mass with respect to 1 part by mass of the polymer component.
  • this mass ratio is 0.01 parts by mass or more, the curability tends to be improved and the adhesive force tends to be further improved.
  • the mass ratio between the polymer component and the epoxy resin is not particularly limited.
  • the content of the epoxy resin may be 0.01 to 5 parts by mass, 0.05 to 4 parts by mass, or 0.1 to 3 parts by mass with respect to 1 part by mass of the polymer component.
  • this mass ratio is 0.01 parts by mass or more, the curability tends to be improved and the adhesive force tends to be further improved.
  • the film formation property and film formation property of a thermosetting resin composition to be especially excellent in this mass ratio being 5 mass parts or less.
  • the glass transition temperature (Tg) of the polymer component may be 120 ° C. or lower, 100 ° C. or lower, or 85 ° C. or lower from the viewpoint of excellent stickability of the thermosetting resin composition to the substrate and chip.
  • the Tg of the high molecular weight component may be 0 ° C. or higher. If the Tg of the polymer component is 120 ° C. or lower, it becomes easy to embed height differences of bumps formed on the semiconductor chip, electrodes formed on the substrate, wiring patterns, etc. in the thermosetting resin composition. Tends to be suppressed and voids are less likely to occur.
  • Tg is determined by differential scanning calorimetry using DSC (DSC-7, manufactured by Perkin Elmer Co., Ltd.) with a sample amount of 10 mg, a heating rate of 10 ° C./min, and a measurement atmosphere: air. Mean value.
  • the weight average molecular weight of the polymer component may be 10,000 or more in terms of polystyrene, but may be 30000 or more, 40000 or more, or 50000 or more in order to show better film-formability alone.
  • the weight average molecular weight means a weight average molecular weight in terms of polystyrene measured using high performance liquid chromatography (C-R4A manufactured by Shimadzu Corporation).
  • thermosetting resin composition controls the viscosity and physical properties of the cured product, and generates voids and absorbs moisture when the semiconductor chips are connected to each other or between the semiconductor chip and the substrate.
  • a filler may be further contained.
  • the filler include an inorganic filler and a resin filler.
  • the inorganic filler include insulating inorganic fillers such as glass, silica, alumina, titanium oxide, carbon black, mica, and boron nitride.
  • the solid filler may be selected from silica, alumina, titanium oxide and boron nitride, and from the viewpoint of shape uniformity (handleability), the solid filler is selected from silica, alumina and boron nitride. Also good.
  • the insulating inorganic filler may be a whisker. Examples of whiskers include aluminum borate, aluminum titanate, zinc oxide, calcium silicate, magnesium sulfate, and boron nitride.
  • the resin filler include polyurethane, polyimide, methyl methacrylate resin, and methyl methacrylate-butadiene-styrene copolymer resin (MBS).
  • a filler can be used individually by 1 type or in combination of 2 or more types. The shape, particle size, and content of the filler are not particularly limited.
  • the filler may be insulative.
  • the thermosetting resin composition according to the present embodiment may not substantially contain a conductive metal filler such as a silver filler or a solder filler.
  • the content of the conductive metal filler may be less than 1% by mass based on the entire solid content (components other than the solvent) of the thermosetting resin composition.
  • the filler may be appropriately adjusted in physical properties by surface treatment.
  • the filler may be a surface-treated filler from the viewpoint of improving dispersibility and adhesive strength.
  • the surface treatment agent include glycidyl (epoxy), amine, phenyl, phenylamino, (meth) acrylic, and vinyl compounds.
  • silane treatment with a silane compound such as epoxy silane, amino silane, or acrylic silane is preferable because of easy surface treatment.
  • the surface treatment agent may be a compound selected from glycidyl, phenylamino, acrylic and methacrylic compounds from the viewpoint of excellent dispersibility, fluidity and adhesive strength. From the viewpoint of storage stability, the surface treatment agent may be a compound selected from phenyl, acrylic and methacrylic compounds.
  • the average particle diameter of the filler may be 1.5 ⁇ m or less from the viewpoint of preventing biting during flip chip connection.
  • the average particle diameter of the filler may be 1.0 ⁇ m or less from the viewpoint of excellent visibility (transparency).
  • the particle diameter of the filler means the major axis diameter of the particles.
  • Resin fillers are suitable for improving reflow resistance because they can impart flexibility at a high temperature such as 260 ° C. compared to inorganic fillers. Moreover, since a resin filler can give a softness
  • the content of the filler may be 30 to 90% by mass or 40 to 80% by mass based on the total solid content (components other than the solvent) of the thermosetting resin composition.
  • the content is 30% by mass or more, the heat radiating property of the thermosetting resin composition is increased, and void generation and moisture absorption can be further suppressed.
  • this content is 90% by mass or less, the fluidity of the thermosetting resin composition due to the increase in viscosity can be suppressed, and the filler can be prevented from being trapped (trapping). There is a tendency to further improve.
  • thermosetting resin composition according to the present embodiment may further contain a flux agent (that is, a flux activator exhibiting flux activity (activity for removing oxides and impurities)).
  • a flux agent that is, a flux activator exhibiting flux activity (activity for removing oxides and impurities)
  • the fluxing agent include nitrogen-containing compounds having a lone pair such as imidazoles and amines, carboxylic acids, phenols, and alcohols.
  • an organic acid such as carboxylic acid such as 2-methylglutaric acid strongly expresses flux activity and can further improve connectivity and stability.
  • the content of the fluxing agent may be 0.005 to 10.0% by mass or 0.005 to 0.05% by mass based on the entire solid content (components other than the solvent) of the thermosetting resin composition. Good.
  • thermosetting resin composition according to this embodiment may further contain additives such as an ion trapper, an antioxidant, a silane coupling agent, a titanium coupling agent, and a leveling agent.
  • additives such as an ion trapper, an antioxidant, a silane coupling agent, a titanium coupling agent, and a leveling agent.
  • An additive can be used individually by 1 type or in combination of 2 or more types. What is necessary is just to adjust suitably content of an additive so that the effect of each additive may express.
  • the curing reaction rate when the thermosetting resin composition according to the present embodiment is held at 200 ° C. for 5 seconds may be 80% or more, or 90% or more.
  • the curing reaction rate of the thermosetting resin composition when held at 200 ° C. for 5 seconds, which is not higher than the solder melting temperature is 80% or higher, the solder is less likely to scatter and flow at the connection temperature higher than the solder melting temperature.
  • the connection reliability and the insulation reliability tend to be further improved.
  • the curing reaction rate was 20 ° C. using DSC (DSC-7 model manufactured by Perkin Elmer) for 10 mg of uncured and heat-treated thermosetting resin composition (film adhesive) in an aluminum pan. / Min, by performing differential scanning calorimetry in the temperature range of 30 to 300 ° C.
  • the calorific value ⁇ H (J / g) of an untreated sample is “ ⁇ H1”
  • the calorific value ⁇ H (J / g) of the sample after heat treatment at 200 ° C. for 5 seconds on a hot plate was “ ⁇ H2”
  • thermosetting resin composition contains an anionically polymerizable epoxy resin (particularly, an epoxy resin having a weight average molecular weight of less than 10,000). It may be difficult to adjust the reaction rate to 80% or more.
  • the thermosetting resin composition contains an acrylic resin and an epoxy resin, the content of the epoxy resin may be 20 parts by mass or less with respect to 80 parts by mass of the acrylic resin.
  • thermosetting resin composition according to this embodiment can be used for pressure bonding at a high temperature of 200 ° C. or higher. Further, in a flip chip package in which a metal such as solder is melted to form a connection, further excellent curability is exhibited.
  • the adhesive layer according to the present embodiment may be a layer formed of an adhesive film prepared in advance from the viewpoint of improving productivity.
  • the example of the production method of an adhesive film is shown below.
  • a resin varnish is prepared by adding a thermosetting resin, a curing agent, a polymer component, a filler, other additives, etc. in an organic solvent and then dissolving or dispersing by stirring, mixing, kneading, etc. To do.
  • the organic solvent is reduced by heating, and the base film An adhesive film is formed thereon.
  • a film may be formed by spin-coating a resin varnish on a wafer or the like, and then an adhesive film may be formed on the wafer by a solvent drying method.
  • the base film is not particularly limited as long as it has heat resistance capable of withstanding the heating conditions when the organic solvent is volatilized.
  • the polyester film, the polypropylene film, the polyethylene terephthalate film, the polyimide film, the polyetherimide film, the poly Examples include ether naphthalate film and methylpentene film.
  • the base film is not limited to a single layer composed of one of these films, and may be a multilayer film composed of two or more films.
  • the heating conditions for volatilizing the organic solvent from the resin varnish after application may be, for example, in the range of 50 to 200 ° C. and 0.1 to 90 minutes. If there is no influence on the void and viscosity adjustment after mounting, the heating condition may be set so that the organic solvent volatilizes to 1.5% or less.
  • An adhesive for a semiconductor includes (a ′) a resin component having a weight average molecular weight of less than 10,000, (b) a curing agent, and (f) the following general formula (1): The silanol compound represented by these is contained.
  • R 1 represents an alkyl group, a phenyl group or a group comprising a combination thereof, and R 2 represents an alkylene group. You may use this adhesive agent for semiconductors as a thermosetting resin composition in order to form an adhesive bond layer in the manufacturing method of the above-mentioned semiconductor device.
  • the semiconductor adhesive according to this embodiment may further contain (c) a polymer component having a weight average molecular weight of 10,000 or more, a flux agent, a filler, and the like.
  • a polymer component having a weight average molecular weight of 10,000 or more a polymer component having a weight average molecular weight of 10,000 or more, a flux agent, a filler, and the like.
  • (a ′) The resin component having a weight average molecular weight of less than 10,000 is not particularly limited, but (b) is a compound (thermosetting resin) that reacts with a curing agent. May be. A component having a small weight average molecular weight can be decomposed during heating and cause voids, but high heat resistance is easily secured by reacting the component with a curing agent.
  • Examples of the resin component having a weight average molecular weight of less than 10,000 include epoxy resins and acrylic resins.
  • the (d) curing agent and other aspects relating to the semiconductor adhesive can be the same as the “(d) curing agent” and other aspects relating to the thermosetting resin composition described above.
  • the silanol compound represented by the general formula (1) may be solid at 25 ° C from the viewpoint of heat resistance.
  • R 1 in formula (1) may be an alkyl group or a phenyl group from the viewpoints of heat resistance and fluidity.
  • R 1 may be a group composed of a combination of an alkyl group and a phenyl group (an alkyl-substituted phenyl group or a phenylalkyl group).
  • Examples of the group represented by R 1 include a phenyl group, a propyl group, a phenylpropyl group, and a phenylmethyl group.
  • R 2 in the formula (1) is not particularly limited, but may be an alkylene group having a weight average molecular weight of 100 to 5000 from the viewpoint of heat resistance.
  • a silanol compound in which R 2 is an alkylene group having a weight average molecular weight of 100 to 5,000 usually has a weight average molecular weight in the range of about 100 to 5,000. From the viewpoint of high reactivity (cured product strength), the silanol compound may be a trifunctional silanol.
  • (f) silanol compound additive to the adhesive for semiconductor improves the fluidity and further improves the void suppression and high connectivity.
  • fluidity improves (viscosity decreases), it becomes easy to eliminate voids entrained during chip contact.
  • the silanol compound has high heat resistance and its thermal weight loss is small. Generation of voids can be further suppressed by using a silanol compound having high heat resistance. If the thermal weight loss is small, the volatile content is small and voids are reduced, and the reliability (reflow resistance) is further improved.
  • the content of the silanol compound may be 2 to 20% by mass based on the total amount of the adhesive for semiconductors (components other than the solvent). From the viewpoint of high fluidity and cured product strength (adhesive strength, etc.) 2 to 10% by mass, or 2 to 9% by mass. When the content is 2% by mass or more, a more remarkable effect is easily exhibited in terms of high fluidization. When the content is 20% by mass or less, the strength after curing tends to increase and a particularly high adhesive force tends to be exhibited. (F) When the content of the silanol compound is small to some extent, the ratio of the cured product of the epoxy resin or the acrylic resin is increased, so that it is presumed that higher adhesive force is expressed.
  • the semiconductor adhesive may be a film, that is, an adhesive film.
  • the film-like semiconductor adhesive can be produced by the same method as the above-described method for producing an adhesive film except that the resin varnish contains (f) a silanol compound.
  • the adhesive for a semiconductor according to the present embodiment includes, for example, a semiconductor device in which respective connection portions of a semiconductor chip and a printed circuit board are electrically connected to each other, or each connection portion of a plurality of semiconductor chips is electrically connected to each other. In a connected semiconductor device, it is particularly preferably used for sealing a connection portion.
  • connection portion in the semiconductor device may be either metal bonding between the bump and the wiring or metal bonding between the bump and the bump.
  • flip-chip connection that obtains electrical connection via a semiconductor adhesive may be used. Examples of the semiconductor device are as shown in FIGS. The connection is made between the bump-bump, the bump-pad, and the bump-wiring described above.
  • the method for manufacturing a semiconductor device may include connecting a semiconductor chip and a printed circuit board, or a plurality of semiconductor chips using the semiconductor adhesive according to the present embodiment.
  • the semiconductor chip and the wiring circuit board are connected to each other via a semiconductor adhesive, and the connection portions of the semiconductor chip and the wiring circuit board are electrically connected to each other.
  • connection portions can be connected to each other by metal bonding. That is, the connection portions of the semiconductor chip and the printed circuit board are connected to each other by metal bonding, or the connection portions of the plurality of semiconductor chips are connected to each other by metal bonding.
  • the semiconductor adhesive according to the present embodiment can also be used as a thermosetting resin composition in the semiconductor device according to the first, second, or third embodiment described above. Since the adhesive for semiconductors according to this embodiment has high fluidity at high temperatures, it is particularly useful in the third embodiment in which a heating furnace or a hot plate is used as a heating device for main pressure bonding.
  • the semiconductor device 600 includes a substrate (for example, a glass epoxy substrate) 2 having a substrate body 20 and wiring (copper wiring) 15 as a connection portion, and a wiring (for example, copper pillar, copper post) 15 as a semiconductor chip body 10 and a connection portion.
  • the semiconductor chip 1 having the bumps 30 (connection bumps, solder bumps) is connected to each other through an adhesive layer 40 formed of a semiconductor adhesive.
  • the wiring 15 of the semiconductor chip 1 and the wiring 15 of the substrate 2 are electrically connected by bumps 30 (connection bumps, solder bumps).
  • a solder resist 70 is disposed on the surface of the substrate body 20 where the wirings 15 are formed, except for the positions where the bumps 30 are formed.
  • the wiring 15 on the substrate 2 is plated with gold.
  • the metal of the connection part is solder (tin-silver) -gold, and connection is possible if the solder having a low melting point reaches the melting point or higher.
  • the semiconductor device 600 may be one in which semiconductor chips are connected to each other. That is, instead of the substrate 2, another semiconductor chip may be connected to the semiconductor chip 1.
  • a semiconductor adhesive film adhesive or the like as the adhesive layer 40 is pasted on the substrate 2 on which the solder resist 70 is formed. Affixing can be performed by a hot press, roll lamination, vacuum lamination, or the like. The supply area and thickness of the adhesive layer 40 are appropriately set according to the size of the semiconductor chip 1 or the substrate 2, the bump height, and the like.
  • the adhesive layer 40 may be affixed to the semiconductor chip 1, and after adhering the semiconductor adhesive of the present embodiment to a semiconductor wafer, the semiconductor wafer is separated into semiconductor chips 1 by dicing, whereby the adhesive layer 40 You may produce the semiconductor chip 1 which stuck.
  • the bumps 30 on the wiring 15 of the semiconductor chip 1 and the wiring 15 of the substrate 2 are connected using a connecting device (crimping device) such as a flip chip bonder.
  • a connecting device such as a flip chip bonder.
  • pressure bonding first process, provisional pressure bonding
  • first process, provisional pressure bonding is performed, and the semiconductor chip 1 and the substrate 2 are heated to a temperature equal to or higher than the melting point of the bump 30
  • second process, main pressure bonding While connecting, the space
  • the main press bonding (the main connection step, the second step) may be performed so that the metal of either one of the connection portions has a melting point or higher.
  • the semiconductor chip 1 and the substrate 2 may be heated so that the temperature of the bump 30 is 250 ° C. or higher.
  • connection load of the temporary crimping depends on the number of bumps, but is set in consideration of absorbing bump height variations and controlling the amount of bump deformation.
  • the connection portion metal between the semiconductor chip 1 and the substrate 2 may be in contact.
  • a good bondability is particularly obtained because the metal bond is easily formed after the second step and the biting of the adhesive for the semiconductor is reduced. easy.
  • the connection metal between the semiconductor chip 1 and the substrate 2 forms a contact or metal bond, so that the load can be increased.
  • the load may be, for example, 0.009 N to 0.3 N per pin (one bump) of the semiconductor chip.
  • Temporary pressure bonding (first step) may be performed in a short time from the viewpoint of improving productivity.
  • the temporary press bonding time may be 5 seconds or less, or 3 seconds or less, or 2 seconds or less from the viewpoint of improving productivity.
  • Temporary pressure bonding (first step) temperature (temperature of the pressure bonding apparatus) may be so low that heat is not transferred when the pressure bonding tool picks up a semiconductor chip (with a semiconductor adhesive).
  • first step temperature temperature of the pressure bonding apparatus
  • Temporary pressure bonding (first step) temperature temperature of the pressure bonding apparatus
  • the difference between the temperature at which the crimping tool picks up the semiconductor chip and the temperature at the time of contact between the semiconductor chips or between the semiconductor chip and the substrate may be reduced.
  • This temperature difference may be 100 ° C. or less or 60 ° C. or less, or may be constant (same set temperature).
  • the reaction start temperature is DSC (Perkin Elmer, DSC-Pyrs1), sample amount 10 mg, heating rate 10 ° C./min, measurement atmosphere: On-set in differential scanning calorimetry under the conditions of air or nitrogen atmosphere Refers to temperature.
  • the heating temperature in the main bonding (second process) needs to be higher than the melting point of the solder on the package.
  • the metal of the connection portion is solder, 230 ° C. or higher and 330 ° C. or lower is preferable.
  • the temperature is low, the metal at the connection portion does not melt and a sufficient metal bond is not formed.
  • the temperature is high, voids are likely to be generated, and solder is likely to be scattered.
  • the heating temperature in the main pressure bonding (main connection step, second step) is higher than the reaction start temperature of the semiconductor adhesive so that not only the metal bond formation but also the curing of the semiconductor adhesive is promoted. Also good. By promoting the curing of the adhesive for the semiconductor during this connection process, it is possible to particularly effectively suppress further void generation and connection failure.
  • the heating (second step) of the main pressure bonding is not particularly limited, but can be performed using a heating device such as a reflow furnace, an oven, or a hot plate.
  • a heating device such as a reflow furnace, an oven, or a hot plate.
  • the heating device include a reflow furnace (manufactured by Tamura Corporation) and a clean oven (manufactured by ESPEC).
  • a weight may be placed on them, or they may be sandwiched between clips. Good. Thereby, it is possible to more effectively suppress warpage and connection failure caused by a difference in thermal expansion between semiconductor chips or between a semiconductor chip and a semiconductor adhesive.
  • a plurality of chips may be crimped together.
  • stack pressure bonding which is often seen in a TSV structure package, a plurality of chips are three-dimensionally pressure bonded.
  • the plurality of chips may be finally press-bonded together in a second step.
  • Example of examination mainly related to first embodiment 1-1. Production of Adhesive Film The compounds used for production of the adhesive film are shown below.
  • Thermosetting resin acrylic resin / ethoxylated isocyanuric acid triacrylate (manufactured by Shin-Nakamura Chemical Co., Ltd., A-9300)
  • An acrylate compound having a fluorene skeleton (Osaka Gas Chemical Co., Ltd., EA0200, number of functional groups of acryloyl group: 2)
  • Polyfunctional solid epoxy resin having epoxy resin and triphenolmethane skeleton Japan Epoxy Resin Co., Ltd., EP1032H60
  • Bisphenol F type liquid epoxy resin (Japan Epoxy Resin Co., Ltd., YL983U)
  • phenoxy resin (ZX1356) as a polymer component was added, and the mixture was again stirred with a bead mill for 30 minutes.
  • a curing agent Park Mill D
  • the beads were removed by filtration to obtain a varnish.
  • the obtained varnish was coated with a small precision coating apparatus (manufactured by Yasui Seiki Co., Ltd.), and the coating film was dried (70 ° C./10 min) with a clean oven (manufactured by ESPEC) to obtain an adhesive film.
  • Example 1-1 Two pressing members I and II (FCB3, manufactured by Panasonic) having an opposing stage and a pressing head are prepared, the pressing member I is used as a temporary pressing member, and the pressing member II is used as a main pressing member.
  • a semiconductor device was manufactured according to the following procedure.
  • the produced adhesive film of Production Example 1-1 was cut out (8 mm ⁇ 8 mm ⁇ 0.045 mmt), a semiconductor chip (chip size: 10 mm ⁇ 10 mm ⁇ 0.4 mmt, metal of connection part: Au, product name: WALTS-TEG (IP80, manufactured by WALTS).
  • the semiconductor chip to which the adhesive film was attached was supplied onto the stage of the pressing member I as a temporary pressing member.
  • a semiconductor chip on this stage and a semiconductor chip with solder bumps (chip size: 7.3 mm ⁇ 7.3 mm ⁇ 0.15 mmt, metal at connection part: copper pillar + solder, bump height: copper pillar + solder meter about 45 ⁇ m , Bump number 1048 pins, pitch 80 ⁇ m, product name: WALTS-TEG CC80, manufactured by WALTS) were aligned so that the respective connection portions face each other. Thereafter, a laminated body composed of the semiconductor chip, the adhesive film, and the semiconductor chip was sandwiched between the pressure-bonding head and the stage and pressurized and heated to temporarily press-bond the semiconductor chips.
  • the temporary pressure bonding conditions and the main pressure bonding conditions are as follows. These conditions were set so that void evaluation and connection evaluation related to the obtained semiconductor device were “A”. -Temporary pressure bonding conditions Temperature of pressure bonding head: 80 ° C, load: 75N, stage temperature: 80 ° C -Main crimping conditions Crimping head temperature: 280 ° C, load: 75N, stage temperature: 80 ° C A plurality of semiconductor devices were continuously manufactured while simultaneously operating the two pressing members I and II in parallel. Table 2 shows the results of manufacturing time required for provisional pressure bonding and main pressure bonding, manufacturing time per semiconductor device package (PKG), and the number of semiconductor devices produced per hour (UPH).
  • Table 2 shows the manufacturing time required for each stage, the manufacturing time per semiconductor device package (PKG), and the number of packages produced per hour (UPH).
  • Example 1-2 A semiconductor device was produced in the same manner as in Example 1 except that the adhesive film of Production Example 1-2 was used. The results are shown in Table 3.
  • Comparative Example 1-2 A semiconductor device was manufactured in the same manner as Comparative Example 1 except that the adhesive film of Production Example 1-2 was used. The results are shown in Table 3.
  • Example 1-3 A semiconductor device was manufactured in the same manner as in Example 1 except that the adhesive film of Production Example 1-3 was used. The results are shown in Table 4.
  • the manufacturing time of the semiconductor device can be shortened, and the number of semiconductor devices produced per hour (UPH) can be increased. Can do.
  • phenoxy resin (ZX1356) as a polymer component was added, and the mixture was again stirred with a bead mill for 30 minutes.
  • a curing agent Park Mill D
  • the beads were removed by filtration to obtain a varnish.
  • the obtained varnish was coated with a small precision coating apparatus (manufactured by Yasui Seiki Co., Ltd.), and the coating film was dried (70 ° C./10 min) with a clean oven (manufactured by ESPEC) to obtain an adhesive film.
  • compression-bonding process was measured with the following method.
  • Example 2 Manufacturing of a semiconductor device (Example 1) Two pressing members I and II (FCB3, manufactured by Panasonic) having an opposing stage and a pressing head are prepared, the pressing member I is used as a temporary pressing member, and the pressing member II is used as a main pressing member.
  • a semiconductor device was manufactured according to the following procedure.
  • the produced adhesive film of Production Example 2-1 was cut out (8 mm ⁇ 8 mm ⁇ 0.045 mmt), a semiconductor chip (chip size: 10 mm ⁇ 10 mm ⁇ 0.4 mmt, metal of connection part: Au, product name: WALTS-TEG (IP80, manufactured by WALTS).
  • the semiconductor chip to which the adhesive film was attached was supplied onto the stage of the pressing member I as a temporary pressing member.
  • a semiconductor chip on this stage and a semiconductor chip with solder bumps (chip size: 7.3 mm ⁇ 7.3 mm ⁇ 0.15 mmt, metal at connection part: copper pillar + solder, bump height: copper pillar + solder meter about 45 ⁇ m , Bump number 1048 pins, pitch 80 ⁇ m, product name: WALTS-TEG CC80, manufactured by WALTS) were aligned so that the respective connection portions face each other. Thereafter, the laminated body composed of the semiconductor chip, the adhesive film, and the semiconductor chip was sandwiched between the pressure bonding head and the stage, and was pressed and heated, so that the semiconductor chips were temporarily pressure bonded so that the connection portions were in contact with each other.
  • the laminated body after the temporary pressure bonding was heated and pressed by being sandwiched between pressing members II as pressing members for main pressure bonding, and the semiconductor chips were electrically connected.
  • the temporary pressure bonding conditions and the main pressure bonding conditions are as shown in Table 6.
  • the stage temperature was 80 ° C. and the pressure bonding time was 2 seconds.
  • Examples 2-2 to 2-8 Semiconductor devices of Examples 2-2 to 2-8 were manufactured in the same manner as in Example 1 except that the temperature and load of the pressure-bonding head in the temporary pressure-bonding process and the main pressure-bonding process were changed as shown in Table 2.
  • connection resistance value of the manufactured semiconductor device was measured using a multimeter (trade name “R6871E” manufactured by ADVANTEST), thereby evaluating continuity after the provisional pressure bonding step and the main pressure bonding step.
  • the case where the peripheral portion is conductive (the resistance value is displayed) is “A”
  • the case where the conductive portion is not conductive (the resistance value is not displayed) is “B”.
  • the case where the initial connection resistance value on the inner periphery of the peripheral portion is 45 ⁇ or less and the initial connection resistance value on the outer periphery is 85 ⁇ or less is “A”
  • the initial connection resistance value on the inner periphery is 45 ⁇ .
  • the case where the initial connection resistance value of the outer periphery exceeds 85 ⁇ and the case of no conduction (resistance value is not displayed) are all set to “B”.
  • the results are shown in Table 6.
  • melt viscosity of the adhesive layer is 7000 Pa at the pressure-bonding head temperature in the temporary pressure-bonding step. -It was confirmed that being less than s contributes to the suppression of the generation of voids and the improvement of the reliability of the semiconductor device.
  • Thermosetting resin epoxy resin / Triphenolmethane skeleton-containing polyfunctional solid epoxy resin (EP 1032H60, Japan Epoxy Resin Co., Ltd., weight average molecular weight: 800 to 2000) ⁇ Bisphenol F type liquid epoxy resin (YL983U, Japan Epoxy Resin Co., Ltd., molecular weight: about 336) Flexible semi-solid epoxy resin (YL7175-1000, Japan Epoxy Resin Co., Ltd., weight average molecular weight: 1000 to 5000)
  • Acrylic resin / fluorene skeleton acrylate resin (EA0200, Osaka Gas Chemical Co., Ltd., bifunctional group, molecular weight: about 546)
  • thermosetting resin compositions A and B were prepared using thermosetting resin compositions A and B.
  • a specific manufacturing method is described below.
  • a thermosetting resin, a filler, and, if necessary, a flux agent were added to methyl ethyl ketone so that the concentration of the nonvolatile content (solid content) was 60% by mass.
  • beads of ⁇ 1.0 mm and ⁇ 2.0 mm were added to the mixed solution in the same mass as the solid content, and the mixture was stirred for 30 minutes with a bead mill (Fritch Japan Co., Ltd., planetary pulverizer P-7).
  • the polymer component was added to the mixture and stirred for 30 minutes with a bead mill.
  • the curing agent and, if necessary, an additive were added and stirred, the beads were removed by filtering the mixed solution, and the filtrate was obtained as the thermosetting resin composition A or B.
  • thermosetting resin composition A or B is applied with a small precision coating device (Yurui Seiki), dried (70 ° C / 10 minutes) in a clean oven (manufactured by ESPEC), and bonded. An agent film was obtained.
  • This semiconductor chip with an adhesive film is connected to a semiconductor chip with solder bumps through the adhesive film (chip size: 7.3 mm ⁇ 7.3 mm ⁇ 0.15 mmt, bump height: copper pillar + solder height meter about 45 ⁇ m, number of bumps 1048 pins, pitch 80 ⁇ m, product name: WALTS-TEG CC80, manufactured by WALTS) and temporarily bonded with FCB3 (manufactured by Panasonic, pressure bonding head area: 7.3 mm ⁇ 7.3 mm) to prepare a laminate. .
  • the laminated body using the thermosetting resin composition A was temporarily pressure-bonded by setting the temperature of the pressure-bonding head of FCB3 to 130 ° C. and heating and pressing at a pressure of 50 N for 3 seconds.
  • the laminate using the thermosetting resin composition B was temporarily pressure-bonded by setting the temperature of the pressure-bonding head of FCB3 to 130 ° C. and heating and pressurizing at a pressure of 100 N for 3 seconds.
  • Nine laminated bodies after provisional pressure bonding were prepared, and nine laminated bodies were installed on the stage of a batch connection apparatus (Alpha Design, HTB-MM) having a pressure bonding head area of 100 mm ⁇ 100 mm. After the installation, a 100 mm ⁇ 100 mm batch connection sheet was placed on the laminated body, and finally subjected to final pressure bonding to obtain a semiconductor device.
  • the main pressure bonding was performed by setting the stage temperature to 80 ° C., setting the temperature of the pressure bonding head to 250 ° C., and heating and pressing at a pressure of 900 N (100 N per laminated body) for 5 seconds.
  • the displacement amount of the batch connection sheet at 250 ° C. was measured using an electromechanical universal testing machine (manufactured by INSTRON, 5900 series) and Bluehill 3 software.
  • the batch connection sheet is placed in a 250 ° C. tank, and the main surface of the batch connection sheet and the end surface of the pressing jig are parallel using a bar-shaped pressing jig having a circular end surface with a diameter of 8 ⁇ m.
  • a compression test was carried out by pressing in the direction. With a pressing jig, a load of 100 N (about 2 MPa) was applied to the batch connection sheet at a speed of 0.001 mm / sec. The displacement at the time when the compressive load became 0N to 100N and 5 seconds passed and the load was stabilized at 100N was recorded as the displacement amount of the film thickness of the batch connection sheet.
  • Table 8 shows the results of manufacturing the semiconductor device in a lump using the thermosetting resin composition A and various lump connecting sheets.
  • Table 9 shows the results of manufacturing semiconductor devices in a batch using the thermosetting resin composition B and various batch connection sheets.
  • phenoxy resin (ZX1356) as a polymer component was added, and the mixture was again stirred with a bead mill for 30 minutes.
  • a curing agent Park Mill D
  • the obtained varnish was coated with a small precision coating apparatus (manufactured by Yasui Seiki Co., Ltd.) and dried (70 ° C./10 min) in a clean oven (manufactured by ESPEC) to obtain an adhesive film.
  • Example 4-1 Manufacturing of semiconductor device (Example 4-1) The produced adhesive film of Production Example 4-1 was cut out (8 mm ⁇ 8 mm ⁇ 0.045 mmt), a semiconductor chip (chip size: 10 mm ⁇ 10 mm ⁇ 0.4 mmt, metal of connection part: Au, product name: WALTS-TEG (IP80, manufactured by WALTS). Next, the semiconductor chip to which the adhesive film was attached was supplied onto a stage of a pressing member prepared as a temporary pressing member.
  • a semiconductor chip on this stage and a semiconductor chip with solder bumps (chip size: 7.3 mm ⁇ 7.3 mm ⁇ 0.15 mmt, metal at connection part: copper pillar + solder, bump height: copper pillar + solder meter about 45 ⁇ m , Bump number 1048 pins, pitch 80 ⁇ m, product name: WALTS-TEG CC80, manufactured by WALTS) were aligned so that the respective connection portions face each other. Thereafter, a laminated body composed of the semiconductor chip, the adhesive film, and the semiconductor chip was sandwiched between the pressure-bonding head and the stage and pressurized and heated to temporarily press-bond the semiconductor chips.
  • the obtained laminate was transported to a reflow furnace and heated at a maximum temperature of 260 ° C. for 600 seconds to electrically connect the chips.
  • a plurality of laminated bodies were formed in the temporary press bonding process, and a plurality of semiconductor devices were manufactured at a time by conveying them all at once to a reflow furnace.
  • Table 11 shows the manufacturing time required for each of the provisional pressure bonding process and the heating process per semiconductor device package (PKG) and the manufacturing time per semiconductor device 100 package (PKG).
  • -Temporary pressure bonding conditions Temperature of pressure bonding head: 80 ° C, load: 75N, stage temperature: 80 ° C
  • connection evaluation By measuring the connection resistance value of the manufactured semiconductor device using a multimeter (trade name “R6871E” manufactured by ADVANTEST), initial conduction after mounting was evaluated. When the initial connection resistance value on the inner periphery of the peripheral part is 45 ⁇ or less and the initial connection resistance value on the outer periphery is 85 ⁇ or less, “A” is given. When the initial connection resistance value on the inner periphery exceeds 45 ⁇ , The case where the connection resistance value exceeded 85 ⁇ and the case where the connection resistance value was not conducted (the resistance value was not displayed) were all set to “B”.
  • Example 4-1 A semiconductor device was manufactured in the same manner as in Example 4-1, except that the conditions were changed in the following points.
  • the semiconductor chip and the bumped semiconductor chip were aligned on the stage of the pressing member.
  • the pressure of the pressure-bonding head was raised to 280 ° C. in 1 second while being pressed by the pressure-bonding head and the stage of the pressing member, and then held in that state for 2 seconds.
  • the semiconductor chip and the semiconductor chip with bumps were pressure-bonded to each other and electrically connected.
  • the total time taken for crimping was 3 seconds.
  • the temperature of the pressure bonding head was cooled from 280 ° C. to the semiconductor chip supply temperature of 80 ° C.
  • a plurality of semiconductor devices were manufactured using the pressing member. In manufacturing the semiconductor device, conditions are set so that the connection evaluation is “A”. Table 11 shows the results of manufacturing time required for each stage of the crimping process and manufacturing time per semiconductor device 100 package (PKG).
  • Example 4-2 A semiconductor device was manufactured in the same manner as in Example 4-1, except that an oven was used instead of the reflow furnace as the heating device, and the laminate was heated in an oven at 260 ° C. for 600 seconds. The results are shown in Table 12.
  • Example 4-3 A semiconductor device was manufactured in the same manner as in Example 4-1, except that the adhesive film of Production Example 4-2 was used. The results are shown in Table 13.
  • Comparative Example 4-2 A semiconductor device was manufactured in the same manner as Comparative Example 4-1, except that the adhesive film of Manufacturing Example 4-2 was used. The results are shown in Table 13.
  • Example 4-4 A semiconductor device was manufactured in the same manner as in Example 4-3 except that an oven was used instead of the reflow furnace as the heating device, and the laminate was heated in an oven at 260 ° C. for 600 seconds. The results are shown in Table 14.
  • the manufacturing time of the semiconductor device can be shortened.
  • Example 5-1 An organic solvent (methyl ethyl ketone) was added to the epoxy resin, 2MAOK, 2-methylglutaric acid, inorganic filler, resin filler, and silanol so that NV (nonvolatile content) was 60% by mass. Then, ⁇ 1.0 mm and ⁇ 2.0 mm beads were added in the same mass as the solid content, and the mixture was stirred for 30 minutes with a bead mill (Fritsch Japan KK, planetary pulverizer P-7). Thereafter, ZX1356 was added, and the mixture was again stirred with a bead mill for 30 minutes. The beads used for stirring were removed by filtration. The produced varnish (adhesive for semiconductor) is applied with a small precision coating device (Yurui Seiki), and the coating film is dried (70 ° C / 10 min) in a clean oven (ESPEC) to obtain a film adhesive It was.
  • NV nonvolatile content
  • Examples 5-2 to 5-4, Reference Examples 5-1 to 5-3 A film adhesive was produced in the same manner as the film adhesive production method of Example 5-1, except that the materials used were changed as shown in Table 15.
  • the compounding amount of each material is the compounding amount of non-volatile content, and the unit is parts by mass.
  • Positioning was performed at 130 ° C./100 N / 3 s and provisional pressure bonding was performed (first step).
  • the laminated body after the temporary pressure bonding was subjected to main pressure bonding by passing it through a reflow furnace (manufactured by Tamura Corporation) reaching a maximum temperature of 260 ° C. for about 600 s (10 min) to obtain a sample of a semiconductor device package.
  • a reflow furnace manufactured by Tamura Corporation
  • a maximum temperature of 260 ° C. for about 600 s (10 min) to obtain a sample of a semiconductor device package.
  • whether or not initial conduction was possible was measured using a multimeter (manufactured by ADVANTEST, R6871E). Samples having a connection resistance value of 32.0 to 38.0 ⁇ at the peripheral part (inner peripheral part) were evaluated as A (good connection), and other resistance values or Open were evaluated as B (bad connection).
  • the semiconductor adhesives of Examples 5-1 to 5-4 to which the solid silanol represented by the general formula (1) is added can be connected with a boyless after both the first step and the second step, and the connection can be secured. It was confirmed that the reflow resistance was also satisfied.
  • SYMBOLS 1 ... Semiconductor chip, 2 ... Board

Abstract

半導体チップと、基板及び/又は他の半導体チップと、これらの間に介在する接着剤層とを備える、半導体装置を製造する方法が開示される。この方法は、半導体チップと、基板、他の半導体チップ又は半導体ウエハと、接着剤層とを有る積層体を仮圧着用押圧部材で挟むことによって加熱及び加圧し、それにより半導体チップに基板、他の半導体チップ又は半導体ウエハを仮圧着する工程と、積層体を、仮圧着用押圧部材とは別に準備された本圧着用押圧部材で挟むことによって加熱及び加圧し、それにより半導体チップの接続部と基板又は他の半導体チップの接続部とを接続する工程とを含む。

Description

半導体用接着剤、半導体装置及びそれを製造する方法
 本発明は、半導体用接着剤、半導体装置及びそれを製造する方法に関する。
 従来、半導体チップと基板とを接続するには金ワイヤ等の金属細線を用いるワイヤーボンディング方式が広く適用されてきたが、半導体装置に対する高機能・高集積・高速化等の要求に対応するため、半導体チップ又は基板にバンプと呼ばれる導電性突起を形成して、半導体チップと基板間で直接接続するフリップチップ接続方式(FC接続方式)が広まりつつある。
 フリップチップ接続方式としては、はんだ、スズ、金、銀、銅等を用いて金属接合させる方法、超音波振動を印加して金属接合させる方法、樹脂の収縮力によって機械的接触を保持する方法などが知られているが、接続部の信頼性の観点から、はんだ、スズ、金、銀、銅等を用いて金属接合させる方法が一般的である。
 例えば、半導体チップと基板間の接続においては、BGA(Ball Grid Array)、CSP(Chip Size Package)等に盛んに用いられているCOB(Chip On Board)型の接続方式もフリップチップ接続方式である。フリップチップ接続方式は、半導体チップ上にバンプ又は配線を形成して、半導体チップ間で接続するCOC(Chip On Chip)型の接続方式にも広く用いられている(例えば、特許文献1参照)。
 CPU、MPU等に用いられるエリアアレイ型の半導体パッケージでは、高機能化が強く要求されている。具体的な要求としてチップの大型化、ピン(バンプ、配線)数の増加、ピッチ及びギャップの高密度化が挙げられている。
 更なる小型化、薄型化、高機能化が強く要求されたパッケージでは、上述した接続方式を積層・多段化したチップスタック型パッケージ、POP(Package On Package)、TSV(Through-Silicon Via)等も広く普及し始めている。平面状でなく立体状に配置することでパッケージを小さくできることから、これらの技術は、半導体の性能向上及びノイズ低減、実装面積の削減、省電力化にも有効であり、次世代の半導体配線技術として注目されている。
 生産性向上の観点から、ウエハ上に半導体チップを圧着(接続)した後に個片化して半導体パッケージを作製するCOW(Chip On Wafer)、ウエハ同士を圧着(接続)した後に個片化して半導体パッケージを作製するWOW(Wafer On Wafer)も注目されている。更に、同様の観点から、ウエハ上又はマップ基板上に複数のチップを位置合わせして仮圧着した後、これら複数のチップを一括で本圧着して接続を確保するギャングボンディング方式も注目されている。ギャングボンディング方式は上述したTSV-PKG(TSVパッケージ)等でも用いられている。
特開2008-294382号公報
 上述したフリップチップパッケージの組立方法としては、例えば以下の方法が考えられる。まず、ダイシングしたウエハから半導体用接着剤が供給された半導体チップをコレットでピックアップし、圧着用押圧部材に供給する。次いで、チップ-チップ間又はチップ-基板間で位置合わせを行った後、それらを互いに仮圧着する。そして、チップ-チップ間又はチップ-基板間の接続部の融点以上に達するように圧着用押圧部材の温度を上昇させ、接続部に金属結合を形成させて、チップとチップ又はチップと基板とを互いに本圧着する。以上により、1つのフリップチップパッケージが得られる。その後、本圧着時に高温になった圧着用押圧部材を冷却してから、再び半導体チップを圧着用押圧部材でピックアップする。半導体チップに半導体用接着剤が供給されている場合、圧着用押圧部材は半導体チップの半導体用接着剤が供給された面(接続を行う面)とは反対側の面を吸着して半導体チップをピックアップする。
 ピックアップから本圧着までのサイクルでは、1つの圧着用押圧部材を用いるため、圧着用押圧部材の温度を、接続部の金属が溶融する高温まで上昇させたり、半導体用接着剤が供給された半導体チップをピックアップ可能な低温まで下降させたりする必要がある。しかし、圧着用押圧部材の温度を変化させるには時間がかかり、半導体装置の製造時間が長くなるため、生産性が低下し易い。
 接続部の金属の融点以上に加熱して接続を確保するフリップチップ接続方式では、本圧着後の圧着用押圧部材は高温(接続部の金属がはんだであれば、例えば240℃以上)となっている。ここで、圧着用押圧部材を冷却せずに半導体チップをコレットからピックアップすると、圧着用押圧部材の熱がコレットに転写し、コレット自体の温度が上昇するため、ピックアップ時に不具合が生じて生産性が低下し易い。また、半導体用接着剤が供給されている半導体チップでは、圧着用押圧部材の熱がコレットに転写し、コレットの熱により半導体用接着剤の温度が上昇する。これにより、半導体用接着剤の粘性が発現すると、半導体用接着剤がコレットに付着し易くなり、生産性が低下し易い。さらに、コレットが高温化すると、ダイシングテープから個片化した半導体チップをピックアップする際に、コレットを経由してダイシングテープに熱が伝わり、ピックアップ性が低下して生産性が低下し易い。
 一側面に係る本発明の目的は、接続部同士を金属接合により接続することを含む、半導体装置の製造に関して、より高い生産性を可能にすることにある。
 本発明の一側面は、半導体チップと、基板及び/又は他の半導体チップと、これらの間に介在する接着剤層とを備え、半導体チップ、基板、及び他の半導体チップのそれぞれが金属材料によって形成された表面を有する接続部を有し、半導体チップの接続部と基板及び/又は他の半導体チップの接続部とが金属接合によって電気的に接続されている、半導体装置を製造する方法に関する。当該方法は、半導体チップと、基板、他の半導体チップ、又は、他の半導体チップに相当する部分を含む半導体ウエハと、これらの間に配置された接着剤層とを有し、半導体チップの接続部と基板又は他の半導体チップの接続部とが対向配置されている、積層体を、対向する一対の仮圧着用押圧部材で挟むことによって加熱及び加圧し、それにより半導体チップに基板、他の半導体チップ又は半導体ウエハを仮圧着する工程と、積層体を、仮圧着用押圧部材とは別に準備された、対向する一対の本圧着用押圧部材で挟むことによって加熱及び加圧し、それにより半導体チップの接続部と基板又は他の半導体チップの接続部とを金属接合によって電気的に接続する工程と、をこの順に備える。一対の仮圧着用押圧部材のうち少なくとも一方は、積層体を加熱及び加圧する時に、半導体チップの接続部の表面を形成している金属材料の融点、及び基板又は他の半導体チップの接続部の表面を形成している金属材料の融点よりも低い温度に加熱される。一対の本圧着用押圧部材のうち少なくとも一方は、積層体を加熱及び加圧する時に、半導体チップの接続部の表面を形成している金属材料の融点、又は基板若しくは他の半導体チップの接続部の表面を形成している金属材料の融点のうち少なくともいずれか一方の融点以上の温度に加熱される。
 接続部の表面を形成している金属材料の融点よりも低い温度で仮圧着する工程と、接続部の表面を形成している金属材料の融点以上の温度で本圧着する工程とを別々の圧着用押圧部材を用いて行うことで、それぞれの圧着用押圧部材の加熱及び冷却に要する時間を短縮することができる。そのため、1つの圧着用押圧部材で圧着するよりも短時間で生産性よく半導体装置を製造することができる。その結果、短時間で多くの高信頼性な半導体装置を製造できる。
 上記方法では、本圧着用押圧部材が接続部材の表面を形成している金属材料の融点以上の温度に加熱された状態を維持しながら、仮圧着及び本圧着を繰り返して、複数の半導体装置を連続的に製造することができる。
 仮圧着時に半導体チップの接続部と基板又は他の半導体チップの接続部とを互いに接触させる場合、本圧着工程時に接続部の金属の流動及び飛散を抑制することができる。
 仮圧着までの工程と、本圧着工程とをそれぞれ別に準備された2つの圧着用押圧部材を用いて行い、本圧着用の押圧部材を高温に維持する方式にすることで、圧着用押圧部材の加熱及び冷却時間を短縮することが可能となり、生産性の向上が期待できる。
 ただし、この方式では、従来の方式と比較して、本圧着工程時に半導体用接着剤に接続部の金属の融点以上の高温が急速にかかるため、半導体用接着剤の硬化が促進して樹脂の流動不足が生じることによって、圧着時に巻き込むボイドが残留したり、樹脂揮発によってボイドが発生したりする場合がある。更に、接続部の金属の溶融と樹脂流動とが同時に起こるため、接続部の金属の流動又は飛散、及び、樹脂トラップによる接続不良が発生する場合がある。
 そこで、ボイドの発生を充分に抑制し、接続信頼性の点で更に優れた半導体装置を得るために、接着剤層の溶融粘度が、仮圧着用押圧部材が加熱される温度において7000Pa・s以下であってもよい。仮圧着工程時の接着剤層の溶融粘度が7000Pa・s以下であることで、ボイド発生及び樹脂トラップによる接続不良をさらに効果的に抑制することができる。
 生産性向上の観点から、圧着用押圧部材の温度の上下に時間を要するため、仮圧着と本圧着は別々の圧着用押圧部材で行うことができる。また、一括接続をする場合、本圧着では仮圧着と比較して、より多くの複数個の半導体チップを圧着するため、面積の大きな圧着ヘッドを備える圧着用押圧部材を使用する傾向にある。このように複数の半導体チップを一括で本圧着して接続を確保することができると、半導体装置の生産性が向上する。
 一括で複数個の半導体チップを本圧着する際には、大面積の圧着ヘッドが必要となる。しかしながら、従来の1つのパッケージを組み立てる際に使用していた小さな圧着ヘッド(例えば、ツールサイズ20mm程度未満)と比較して、複数個のパッケージを圧着する大面積の圧着ヘッド(例えば、ツールサイズ20mm程度以上)は、同等の平行度でも面積が大きくなればパッケージ間の高低差は大きくなる。したがって、複数の半導体チップを圧着する一括接続では圧着ヘッドの面積が大きくなるために、押圧部に凹凸(高低差)が発生しやすくなり、複数の半導体チップを圧着してパッケージとした際に部分的に接続不良が生じることがある。半導体チップの厚みの薄型化、又はパッケージの小型化、薄型化等が進展している半導体パッケージでは、より接続の精度が高く求められる。
 そこで、複数の半導体チップと複数の基板、複数の他の半導体チップ又は半導体ウエハとを一括で本圧着する場合において、接続不良の半導体装置の割合を減らすために、半導体チップの接続部と基板又は他の半導体チップの接続部とを金属接合によって電気的に接続する工程において、ステージ上に配置された複数の積層体とそれらを覆うように配置された一括接続用シートとを、ステージとステージに対向する圧着ヘッドとで挟むことによって一括して複数の積層体を加熱及び加圧してもよい。一括接続用シートが、250℃における10GPa以下の貯蔵弾性率と、250℃における40μm以上の変位量とを有していてもよい。ここでの変位量は、直径8μmの円形の端面を有する棒状の押圧用治具を、一括接続シートの主面に、主面と端面が平行になる向きで押し当てる圧縮試験において、250℃の環境下で圧縮荷重が100Nであるときの変位量である。
 複数の半導体チップ(積層体)を圧着する際に、250℃における貯蔵弾性率が10GPa以下であり、250℃における変位量が40μm以上である一括接続用シートを用いることによって、複数の積層体間の高低差を充分に吸収して良好な平行度を発現し、これらを均一に加圧することができるため、いずれの半導体装置についても良好な接続を確保することができる。
 半導体チップと同等又は数百μm小さい圧着ヘッドで一つの半導体チップを圧着する場合、半導体用接着剤のフィレット(チップからのはみ出し部分)量が大きくなり、半導体チップを押圧する圧着ヘッド方向に半導体用接着剤が這い上がったとしても、圧着ヘッドには半導体用接着剤が付着し難い。一方、大面積の圧着ヘッドで複数の半導体チップを圧着する場合には、フィレット量が大きくなって這い上がると、圧着ヘッドが半導体用接着剤で汚染されて洗浄等が必要となるため、生産性が低下する場合がある。上記半導体装置を製造する方法によれば、圧着時に半導体チップからはみ出た接着剤が一括接続用シートに付着したとしても取り換えが容易なため、生産性が低下しにくい。
 本発明の別の一側面に係る方法では、半導体チップの接続部と基板又は他の半導体チップの接続部とを金属接合によって電気的に接続する工程において、積層体が、加熱炉内又はホットプレート上で、半導体チップの接続部の表面を形成している金属材料の融点、又は基板若しくは他の半導体チップの接続部の表面を形成している金属材料の融点のうち少なくともいずれか一方の融点以上の温度に加熱される。
 この方法の場合も、接続部の表面を形成している金属材料の融点よりも低い温度で仮圧着する工程と、接続部の表面を形成している金属材料の融点以上の温度で加熱する工程とを別々に行うことで、仮圧着用押圧部材の加熱及び冷却に要する時間を短縮することができる。そのため、1つの圧着用押圧部材で圧着するよりも短時間で生産性よく半導体装置を製造することができる。その結果、短時間で多くの高信頼性な半導体装置を製造できる。
 上記方法では、複数の積層体を加熱炉内又はホットプレート上で一括して加熱してもよい。これにより、更に高い生産性で半導体装置を製造することができる。上記方法における接着剤層は、後述の[1]~[7]の半導体用接着剤を含む層であってもよい。
 上記接着剤層は、10000以下の分子量を有する熱硬化性樹脂、及びその硬化剤を含有する熱硬化性樹脂組成物によって形成された層であってもよい。すなわち、上記接着剤層がこの熱硬化性樹脂組成物を含む層であってもよい。
 上記熱硬化性樹脂組成物は、10000以上の重量平均分子量を有する高分子成分を更に含有していてもよい。上記高分子成分の重量平均分子量は、30000以上であってもよい。上記高分子成分のガラス転移温度は、100℃以下であってもよい。
 上記接着剤層は、予め準備された接着剤フィルムによって形成された層であってもよい。
 ところで、例えば、ウエハ上又はマップ基板上に個片化したチップを位置合わせして複数仮圧着した後(第一工程)、複数のチップを一括に大面積圧着ツールで加熱圧着して接続を確保する(第二工程)ギャングボンディング方式、また、同様に、ウエハ上又はマップ基板上に個片化したチップを位置合わせして複数仮圧着した後(第一工程)、リフロ炉又はオーブン等の高温処理可能な槽内で熱処理して接続を確保する(第二工程)方式は、第二工程が複数個のパッケージを一括で組立て可能なことから生産性向上が見込まれる。これらの方式では、高信頼性の観点から、金属の融点以上に加熱して金属結合を形成する傾向がある。
 また、圧着ツールで半導体用接着剤が供給された半導体チップをピックアップする場合、接続部の金属の融点以上(例えば、Sn/Agはんだであれば約220℃以上)の温度でピックアップすると、半導体用接着剤の粘性発現によるピックアップ不良又は半導体用接着剤の硬化進行による実装不良(流動性不足による接続不良又はボイド発生)が発生するため、圧着ツールを冷却する必要がある。
 第一工程(位置あわせして仮圧着する工程)と第二工程(接続部の金属の融点以上の温度で熱処理して接続を確保する工程)に分けてパッケージを組立てることでツール冷却を省略することができ、生産性が向上する。
 第二工程ではフィレット抑制、接続部へのダメージ抑制の観点から、低荷重もしくは無荷重でリフロ炉又はオーブン等の高温処理可能な槽内で熱処理して接続を確保する方式が期待されている。
 第二工程は荷重レスのため、接続確保及びボイド抑制に影響を与える樹脂流動(半導体用接着剤の流動)が乏しい傾向にある。そのため、低温の第一工程で流動性を確保する必要がある。
 第一工程でボイドレス化し、接続(接触)を確保することで、第二工程後の実装性(ボイド抑制、接続確保)を向上させることができる。
 生産性向上が可能な、第一工程と第二工程に分けて組立てる製造法において、第一工程では、半導体用接着剤の流動性が乏しくボイドが残存しやすく、接続(接触)を確保することが困難であった。第一工程でボイド抑制と接続(接触)の確保が十分でないと、第二工程後もボイドが残存し、接続不良となる可能性がある。
 本発明の更に別の一側面は、上述した課題を解決するためになされたものであり、上記第一工程及び第二工程を経て半導体装置を製造する方法に使用した場合であっても、ボイドを抑制しつつ良好な接続(接触)を確保するができ、且つ、良好な耐リフロ性を得ることができる半導体用接着剤、それを用いた半導体装置の製造方法及び半導体装置を提供することを目的とする。
 本発明の別の一側面は、第一工程で十分な流動性を確保し、ボイド抑制と接続(接触)を確保することで、第二工程で高生産性が見込める一括で組立てる方式(リフロ炉等の加熱処理)でも高信頼性(ボイド抑制、接続確保、耐リフロ性)を確保することを主な目的として、下記[1]~[7]を提供する。
[1](a)10000未満の重量平均分子量を有する樹脂成分、(b)硬化剤、及び、(c)下記一般式(1)で表されるシラノール化合物を含有する、半導体用接着剤。
Figure JPOXMLDOC01-appb-C000002
[式中、Rはアルキル基又はフェニル基を示し、Rはアルキレン基を示す。]
[2]上記Rがフェニル基である、[1]記載の半導体用接着剤。
[3]上記(c)シラノール化合物が25℃で固形である、[1]又は[2]記載の半導体用接着剤。
[4](d)10000以上の重量平均分子量を有する高分子成分を更に含有する、[1]~[3]のいずれかに記載の半導体用接着剤。
[5]上記(d)10000以上の重量平均分子量を有する高分子成分が、重量平均分子量30000以上であり、且つ、ガラス転移温度が100℃以下である、[4]記載の半導体用接着剤。
[6]フィルム状である、[1]~[5]のいずれかに記載の半導体用接着剤。
[7]半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置を、上記接続部の金属の融点より低温で圧着する第一工程と、上記接続部の金属の融点以上の高温で加熱処理することで金属結合を形成する第二工程と、を経て製造する際に、上記接続部の封止に用いられる、[1]~[6]のいずれかに記載の半導体用接着剤。
 本発明の一側面によれば、接続部同士を金属接合により接続することを含む、半導体装置の製造に関して、より高い生産性を達成することができる。
半導体チップに基板を仮圧着する工程の一例を示す工程図である。 半導体チップの接続部と基板の接続部とを金属接合によって電気的に接続する工程の一例を示す工程図である。 一括接続用シートを用いて、半導体チップの接続部と基板の接続部とを金属接合によって電気的に接続する工程の一例を示す工程図である。 半導体チップの接続部と基板の接続部とを金属接合によって電気的に接続する工程の一例を示す工程図である。 半導体装置の一実施形態を示す模式断面図である。 半導体装置の他の一実施形態を示す模式断面図である。 半導体装置の他の一実施形態を示す模式断面図である。 半導体装置の他の一実施形態を示す模式断面図である。
 以下、場合により図面を参照しつつ本発明の好適な実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。図面中、同一又は相当部分には同一符号を付し、重複する説明は省略することがある。上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。図面の寸法比率は図示の比率に限られるものではない。本明細書に記載される数値範囲の上限値及び下限値は、任意に組み合わせることができる。実施例に記載される数値も、数値範囲の上限値又は下限値として用いることができる。本明細書において、「(メタ)アクリル」とは、アクリル又はそれに対応するメタクリルを意味する。
<半導体装置の製造方法>
第一の実施形態
 図1は、本実施形態に係る半導体装置の製造方法において、半導体チップに基板を仮圧着する工程の一例を示す工程図である。
 まず、図1の(a)に示されるように、半導体チップ本体10、及び接続部としてのバンプ30を有する半導体チップ1を、基板本体20、及び接続部としての配線16を有する基板2に、これらの間に接着剤層40を配置しながら重ねあわせて、積層体3を形成させる。半導体チップ1は、半導体ウエハのダイシングによって形成された後、ピックアップされて基板2上まで搬送され、接続部としてのバンプ30と配線16とが対向配置されるように、位置合わせされる。積層体3は、対向配置された一対の仮圧着用押圧部材としての圧着ヘッド41及びステージ42を有する仮圧着用の押圧装置43のステージ42上で形成される。バンプ30は、半導体チップ本体10上に設けられた配線15上に設けられている。基板2の配線16は、基板本体20上の所定の位置に設けられている。バンプ30及び配線16は、それぞれ、金属材料によって形成された表面を有する。
 接着剤層40は、予め準備された接着剤フィルムを基板2に貼り付けることによって形成された層であってもよい。接着剤フィルムは、加熱プレス、ロールラミネート、真空ラミネート等によって貼り付けることができる。接着剤フィルムの供給面積及び厚みは、半導体チップ1又は基板2のサイズ、接続部の高さ等に応じて適宜設定される。接着剤フィルムは半導体チップ1に貼付してもよい。接着剤フィルムを半導体ウエハに貼付し、その後、半導体ウエハをダイシングして半導体ウエハを個片化することによって、接着剤フィルムが貼付された半導体チップ1を作製してもよい。
 続いて、図1の(b)に示されるように、積層体3を、仮圧着用押圧部材としてのステージ42及び圧着ヘッド41で挟むことによって加熱及び加圧し、それにより半導体チップ1に基板2を仮圧着する。図1の実施形態の場合、圧着ヘッド41は、積層体3の半導体チップ1側に配置され、ステージ42は、積層体3の基板2側に配置されている。仮圧着は、半導体チップ1の接続部と基板2の接続部とが接触するように行ってもよい。これにより、続く加熱工程において接続部間の金属接合が形成し易くなるとともに、接続部間への接着剤層の噛み込みを少なくすることができ、接続性がより向上する。
 ステージ42及び圧着ヘッド41のうち少なくとも一方が、仮圧着のために積層体3を加熱及び加圧する時に、半導体チップ1の接続部としてのバンプ30の表面を形成している金属材料の融点、及び基板2の接続部としての配線16の表面を形成している金属材料の融点よりも低い温度に加熱される。
 半導体チップ1に基板2を仮圧着する工程では、半導体チップをピックアップする際に熱が半導体チップ等へ転写しないように、仮圧着用押圧部材が低温であることが好ましい。仮圧着のための加熱及び加圧の時には、巻き込み時のボイドを排除できるように、仮圧着用押圧部材が接着剤層の流動性が高まる程度の高温に加熱されてもよい。冷却時間を短縮するため、半導体チップをピックアップする時の押圧部材の温度と仮圧着する時の押圧部材の温度との差が小さくてもよい。この温度差は100℃以下、又は60℃以下であってもよい。この温度差は一定であってもよい。温度差が100℃以下であれば、仮圧着用押圧部材の冷却に時間が短縮されて、生産性が一層向上する傾向がある。
 仮圧着用押圧部材の温度は、接着剤層の反応開始温度よりも低くてもよい。反応開始温度とは、DSC(パーキンエルマー社製、DSC-Pyirs1)を用いて、サンプル量10mg、昇温速度10℃/分、測定雰囲気:空気又は窒素の条件で接着剤層の反応による発熱を測定したときのOn-set温度をいう。
 以上の観点から、ステージ42及び/又は圧着ヘッド41の温度は、半導体チップをピックアップする間は例えば30℃以上130℃以下で、仮圧着のために積層体3を加熱及び加圧する間は例えば50℃以上150℃以下であってもよい。
 仮圧着のために仮圧着用押圧部材が加熱される温度T(積層体を加熱及び加圧する間の仮圧着用押圧部材の温度)において、接着剤層の溶融粘度は、7000Pa・s以下であってもよい。ここで、「溶融粘度」とは、レオメーター(株式会社アントンパール・ジャパン製、MCR301)にて、サンプル厚み:400μm、昇温速度10℃/分、周波数:1Hzの条件で、測定治具(ディスポーザブルプレート(直径8mm)及びディスポーザブルサンプルディッシュ)を用いて測定したときの温度Tにおける溶融状態の接着剤層の粘度をいう。
 仮圧着のために仮圧着用押圧部材が加熱される温度Tは、接着剤層の反応開始温度以下で、接着剤層の粘度が最も低く、樹脂が流動し易い温度であってもよい。ただし、粘度が低すぎると樹脂がチップ側面を這い上がり、圧着用押圧部材に付着し、生産性を低下させる場合がある。そのため、仮圧着する工程において、接着剤層の溶融粘度は、仮圧着のために仮圧着用押圧部材が加熱される温度Tにおいて、1000Pa・s以上であってもよい。
 仮圧着のための荷重は、半導体チップ間又は半導体チップ-基板間のボイドを排除して、それぞれの接続部を互いに充分に接触させる観点から、例えば、半導体チップの1ピン(1バンプ)あたり0.009~0.2Nであってもよい。
 図2は、半導体チップの接続部と基板の接続部とを金属接合によって電気的に接続する本圧着の工程の一例を示す工程図である。
 図2の(a)及び(b)に示されるように、押圧装置43とは別に準備された、本圧着用押圧部材としてのステージ45及び圧着ヘッド44を有する本圧着用の押圧装置46を用いて、積層体3をさらに加熱及び加圧する。積層体3を、ステージ45及び圧着ヘッド44で挟むことによって加熱及び加圧し、それによりバンプ30と配線16とを金属接合によって電気的に接続する。これにより半導体チップ1と基板2が本圧着される。図2の実施形態の場合、圧着ヘッド44は、積層体3の半導体チップ1側に配置され、ステージ45は、積層体3の基板2側に配置されている。
 ステージ45又は圧着ヘッド44のうち少なくとも一方が、積層体3を加熱及び加圧する時に、半導体チップ1の接続部としてのバンプ30の表面を形成している金属材料の融点、又は基板2の接続部としての配線16の表面を形成している金属材料の融点のうち少なくともいずれか一方の融点以上の温度に加熱される。この加熱温度(本圧着におけるステージ45及び/又は圧着ヘッド44の温度)は、接続部の金属材料がはんだを含む場合は230℃以上又は250℃以上であってもよく、330℃以下又は300℃以下であってもよい。加熱温度が230℃以上又は250℃以上であると、接続部のはんだが溶融して充分な金属結合が形成され易い。加熱温度が330℃以下又は300℃以下であると、ボイドが発生しにくく、はんだの飛散をより一層抑制できる。本圧着における温度は、冷却時間をなくし、生産性を向上させるという観点から、本圧着の工程中一定であってもよい。
 ステージ45及び/又は圧着ヘッド44の温度は、複数の積層体3を順次加熱及び加圧することを繰り返して複数の半導体装置を連続的に製造する間、一定以上の温度に維持されてもよい。言い換えると、ステージ45及び/又は圧着ヘッド44を一定以上に維持しながら、積層体3を順次入れ替えて本圧着を複数回連続して行ってもよい。装置を一定の範囲の温度に維持することで、冷却時間が必要なく生産性がより向上する。ステージ45及び/又は圧着ヘッド44の温度は、外気及び半導体チップに接触する際に熱が逃げ、僅かに変動することがあるが、変動の範囲が±10℃以下であれば変動しても問題はない。
 ステージ45及び/又は圧着ヘッド44の温度は、積層体を加熱及び加圧する時に、接着剤層の反応開始温度よりも高温であってもよい。本圧着中に接着剤層の硬化を促進することでボイド抑制及び接続性が更に向上する傾向がある。
 仮圧着用押圧部材及び本圧着用押圧部材は、2つ以上の別々の装置にそれぞれ設置されていてもよく、1つの装置内に共に設置されていてもよい。仮圧着用押圧部材及び本圧着用押圧部材を備える2ヘッドタイプ装置を用いてもよい。
 図1及び図2の実施形態では、半導体チップと基板とを圧着する工程の例を示したが、半導体装置を製造する方法は、半導体チップ同士を互いに圧着する工程を含んでいてもよい。半導体チップ1に代えて、半導体チップ1に相当する複数の部分を含む、ダイシングされる前の半導体ウエハを用いてもよい。半導体チップ同士をバンプの融点以上の温度で加熱しながら押し付けて、半導体チップ間を接続すると共に、接着剤フィルムによって半導体チップ間の空隙を接続部が封止されるように充てんする。接続部の金属材料がはんだを含む場合、接続部(はんだ部分)の温度が230℃以上又は250℃以上となるように半導体チップを加熱してもよい。接続荷重は、バンプ数に依存するが、バンプの高さばらつき吸収、及びバンプ変形量の制御を考慮して設定される。接続時間は、生産性向上の観点から、短時間に設定してもよい。はんだを溶融させて酸化膜及び表面の不純物を除去しながら、金属接合を接続部に形成してもよい。
 仮圧着にかかる圧着時間及び本圧着にかかる接続時間(圧着時間)は、生産性向上の観点から、短時間に設定してもよい。短時間の接続時間(圧着時間)とは、接続形成(本圧着)中に接続部が230℃以上に加熱される時間(例えば、はんだ使用時の時間)が5秒以下であることをいう。接続時間は、4秒以下又は3秒以下であってもよい。各圧着時間が冷却時間よりも短時間であると、より一層本発明の製造方法の効果が発現し得る。
 仮圧着用又は本圧着用の押圧装置としては、フリップチップボンダー、加圧オーブン等を用いることができる。
 仮圧着及び本圧着では、複数のチップを圧着してもよい。例えば、平面的に複数のチップを圧着するギャングボンディングでは、ウエハ又はマップ基板に複数の半導体チップを一つずつ仮圧着し、その後、一括で複数のチップを本圧着してもよい。
 TSV構造のパッケージで多く見られるスタック圧着では、立体的に複数のチップを圧着する。この場合も複数の半導体チップを一つずつ積み重ねて仮圧着し、その後、一括で複数のチップを本圧着してもよい。
第二の実施形態
 第二の実施形態に係る半導体装置の製造方法も、半導体チップと基板又は他の半導体チップとを仮固定して積層体を得た後、ステージと圧着ヘッドを備える本圧着用押圧部材により本圧着する工程を備える。半導体チップと基板又は他の半導体チップとを仮固定して積層体を得る工程は、第一の実施形態の仮圧着と同様の態様であり得る。第二の実施形態は、ステージ上に配置された複数の積層体とそれらを覆うように配置された一括接続用シートとを、ステージとステージに対向する圧着ヘッドとで挟むことによって、一括して複数の積層体が加熱及び加圧されて本圧着される点で第一の実施形態と異なり、その他は第一の実施形態と同様である。図3は、一括接続用シートを用いて、半導体チップの接続部と基板の接続部とを金属接合によって電気的に接続する本圧着の工程の一例を示す工程図である。半導体ウエハと複数の半導体チップとを有する積層体をステージ上に配置し、それを一括接続用シートで覆ってもよい。
 図3の(a)及び(b)に示されるように、仮圧着用の押圧装置43とは別に準備された、本圧着用押圧部材としてのステージ45及び圧着ヘッド44を有する本圧着用の押圧装置46を用いて、積層体3を更に加熱及び加圧する。ステージ45上に複数の積層体3を並べ、積層体3を覆うように一括接続用シート47を配置する。そして、一括接続用シート47と複数の積層体3とを共に、ステージ45及び圧着ヘッド44で挟むことによって、一括して複数の積層体を加熱及び加圧し、それによりバンプ30と配線16とを金属接合によって電気的に接続する。図3の実施形態の場合、圧着ヘッド44は、積層体3の半導体チップ1側に配置され、ステージ45は、積層体3の基板2側に配置されている。
 圧着ヘッド44の半導体チップと接触する面の面積は、より多くの半導体チップを一括で圧着して半導体装置の生産性を向上させる観点から、50mm×50mm以上であってもよい。圧着ヘッド44の半導体チップと接触する面の面積は、12インチサイズのウェハに対応できるという観点から、330mm×330mm程度であってもよい。
<一括接続用シート>
 一括接続用シートの原料は、250℃において特定の貯蔵弾性率と変位量を示す樹脂であれば特に限定されない。樹脂としては、例えば、ポリテトラフルオロエチレン樹脂、ポリイミド樹脂、フェノキシ樹脂、エポキシ樹脂、ポリアミド樹脂、ポリカルボジイミド樹脂、シアネートエステル樹脂、アクリル樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリエーテルスルホン樹脂、ポリエーテルイミド樹脂、ポリビニルアセタール樹脂、ウレタン樹脂、及びアクリルゴムが挙げられる。一括接続用シートは、耐熱性及びフィルム形成性に優れるという観点から、ポリテトラフルオロエチレン樹脂、ポリイミド樹脂、エポキシ樹脂、フェノキシ樹脂、アクリル樹脂、アクリルゴム、シアネートエステル樹脂、及びポリカルボジイミド樹脂から選ばれる少なくとも1種の樹脂を含むシートであってもよい。一括接続用シートの樹脂は、耐熱性及びフィルム形成性に特に優れるという観点から、ポリテトラフルオロエチレン樹脂、ポリイミド樹脂、フェノキシ樹脂、アクリル樹脂及びアクリルゴムから選ばれる少なくとも1種の樹脂を含むシートであってもよい。これらの樹脂は、1種を単独で又は2種以上を組み合わせて用いることができる。
 250℃における一括接続用シートの貯蔵弾性率が低いと、大きな面積を持つ圧着ヘッドを用いて半導体チップを押圧した際に良好な接続を確保し易い傾向がある。そのため、250℃における一括接続用シートの貯蔵弾性率は、例えば、貯蔵弾性率は10GPa以下、又は8GPa以下であってもよい。250℃における一括接続用シートの貯蔵弾性率が高いと、一括接続用シートが適切な柔らかさを有するため、複数の積層体間の高低差を一層吸収して良好な平行度を発現し、それら積層体をより均一に加圧できる傾向がある。そのため、250℃における一括接続用シートの貯蔵弾性率は、0.01GPa以上、又は0.1GPa以上であってもよい。250℃における貯蔵弾性率は、一般的な弾性率測定装置を用いて測定することができる。例えば、弾性率測定装置RSA2(Rheometric Scientific社製)等を用いて、周波数10Hz、昇温速度5℃/分で-30℃から300℃まで昇温しながらサンプルの粘弾性を測定し、その測定結果から250℃における貯蔵弾性率を求めることができる。
 一括接続用シートは、250℃における貯蔵弾性率が上記範囲を満たし、更に250℃における充分な変位量、例えば40μm以上を示してもよい。この変位量が40μm以上であれば、一括して複数の半導体チップを本圧着する際に特に良好な接続を確保できる。250℃における変位量は、200μm以下であってもよい。本明細書において、変位量とは、直径8μmの円形の端面を有する棒状の押圧用治具を、一括接続シートの主面に、主面と端面が平行になる向きで押し当てる圧縮試験において、250℃の環境下で圧縮荷重が100Nであるときの変位量を意味する。変位量は、例えば、電気機械式万能試験機(INSTRON社製)を用いて測定することができる。
 一括接続用シートは、耐熱性が高くてもよい。半導体装置の生産性を高める観点から、一括接続用シートは、250℃以上の温度で圧着した際に溶融せず、半導体チップに付着しないものであってもよい。
 一括接続用シートは、一括接続用シートに覆われる半導体チップ又は基板上のアライメントマーク(位置合わせのための認識用マーク)を本圧着用押圧部材が認識できるようにする観点から、高い透明性を有していてもよい。一括接続用シートの波長550nmでの透過率が、例えば10%以上であってもよい。
 一括接続用シートの厚みは、上記性質を満たすように適宜設計することができる。厚みは、例えば、50μm以上、80μm以上、又は100μm以上であってもよい。一括接続用シートの厚みは、300μm以下であってもよい。
 一括接続用シートは、市販されている弾性体シートであってもよい。市販されている弾性体シートとしては、ニトフロン900UL(日東電工社製)、ユーピレックスSGA(宇部興産社製)等が挙げられる。
 上記特定の貯蔵弾性率及び変位量を有する一括接続用シートを用いることによって、複数の積層体間の高低差を充分に吸収して良好な平行度を発現し、これらを均一に加圧することができるため、いずれの半導体装置についてもより一層良好な接続を確保することができる。また、圧着時に半導体チップからはみ出た接着剤が一括接続用シートに付着したとしても取り換えが容易なため、生産性が低下しにくい。
第三の実施形態
 第三の実施形態に係る半導体装置の製造方法では、第一の実施形態と同様の仮圧着に続いて、図4に示すように、仮圧着された積層体3を加熱炉60内で加熱することによって、半導体チップ1のバンプ30と、基板2の配線16とを金属接合によって電気的に接続する。第三の実施形態に係る方法は、これ以外の点では第一の実施形態と同様である。1つの加熱炉60内で複数の積層体を加熱して、複数の積層体における接続を一括して行ってもよい。
 加熱炉60内の気体は、積層体を加熱する時に、半導体チップ1の接続部の表面を形成している金属材料の融点、又は基板2の接続部の表面を形成している金属材料の融点のうち少なくともいずれか一方の融点以上の温度に加熱される。
 加熱炉60内の気体の温度は、積層体を加熱する間、接続部の金属材料がはんだを含む場合は、230℃以上330℃以下であってもよい。加熱炉60内の気体の温度が230℃以上であると、接続部のはんだが溶融して充分な金属結合が形成され易い。加熱炉60内の気体の温度が330℃以下あると、ボイドが発生しにくく、はんだの飛散をより一層抑制できる。加熱炉60内の圧力は、特に制限されないが、大気圧であってもよい。
 加熱炉60内の気体の温度は、積層体を加熱する間、接着剤層の反応開始温度よりも高温であってもよい。加熱工程中に接着剤層の硬化を促進することでボイド抑制及び接続性が更に向上し得る。
 加熱炉60内において、積層体におもりを載せたり、積層体をクリップでとめる等した状態で、積層体を加熱してもよい。これにより、半導体チップと基板との間、及び半導体チップと接着剤層との間の熱膨張差によって生じる反り及び接続不良をより抑制することができる。
 加熱炉としては、リフロ炉、オーブン等を用いることができる。あるいは、積層体をホットプレート上で加熱してもよい。この場合、ホットプレートの温度は、加熱炉内の空気と同様の温度に設定することができる。
 接続部を接続する工程(加熱工程)は、金属結合形成だけでなく、接着剤層の硬化を促進してもよい。圧着用押圧部材を用いて接続を行う場合、圧着の際にチップ側面にはみ出る接着剤であるフィレットには、圧着用押圧部材の熱が伝わり難い。そのため、接続後に更にフィレット部分等の硬化を充分にするため、更なる加熱処理工程が必要となる。しかし、圧着用押圧部材を用いることなく、積層体の全体に熱がかかるリフロ炉、オーブン、ホットプレート等を用いる場合、接続後の加熱処理を短縮又は無くすことができる。
<半導体装置>
 本実施形態に係る半導体装置の製造方法によって得られる半導体装置について説明する。本実施形態に係る半導体装置における接続部は、バンプと配線との金属接合、及び、バンプとバンプとの金属接合のいずれでもよい。本実施形態に係る半導体装置では、例えば、接着剤層を介して電気的な接続を得るフリップチップ接続を用いることができる。
 図5は、半導体装置の一実施形態(半導体チップ及び基板のCOB型の接続態様)を示す模式断面図である。図5の(a)に示す半導体装置100は、半導体チップ1と基板(配線回路基板)2と、これらの間に介在する接着剤層40とを備える。半導体装置100の場合、半導体チップ1は、半導体チップ本体10と、半導体チップ本体10の基板2側の面上に配置された配線15と、配線15上に配置された接続部としてのバンプ30とを有する。基板2は、基板本体20と、基板本体20の半導体チップ1側の面上に配置された接続部としての配線16とを有する。半導体チップ1のバンプ30と、基板2の配線16とは、金属接合によって電気的に接続されている。半導体チップ1及び基板2は、配線16及びバンプ30によりフリップチップ接続されている。配線15,16及びバンプ30は、接着剤層40により封止されることで、外部環境から遮断されている。
 図5の(b)に示す半導体装置200は、半導体チップ1と、基板2と、これらの間に介在する接着剤層40とを備える。半導体装置200の場合、半導体チップ1は、接続部として、半導体チップ1の基板2側の面に配置されたバンプ32を有する。基板2は、接続部として、基板2の半導体チップ1側の面に配置されたバンプ33を有する。半導体チップ1のバンプ32と、基板2のバンプ33とは、金属接合によって電気的に接続されている。半導体チップ1及び基板2は、バンプ32,33によりフリップチップ接続されている。バンプ32,33は、接着剤層40により封止されることで、外部環境から遮断されている。
 図6は、半導体装置の他の実施形態(半導体チップ同士のCOC型の接続態様)を示す模式断面図である。図6の(a)に示す半導体装置300の構成は、2つの半導体チップ1が配線15及びバンプ30を介してフリップチップ接続されている点を除き、半導体装置100と同様である。図6の(b)に示す半導体装置400の構成は、2つの半導体チップ1がバンプ32を介してフリップチップ接続されている点を除き、半導体装置200と同様である。
 図5及び6において、配線15、バンプ32等の接続部は、パッドと呼ばれる金属膜(例えば、金めっき)であってもよく、ポスト電極(例えば、銅ピラー)であってもよい。例えば、図6の(b)において、一方の半導体チップが接続部として銅ピラー及び接続バンプ(はんだ:スズ-銀)を有し、他方の半導体チップが接続部として金めっきを有する態様では、接続部が、接続部の金属材料のうち最も融点が低いはんだの融点以上の温度に達すれば、はんだが溶融して接続部間に金属接合が形成され、接続部間の電気的な接続が可能となる。
 半導体チップ本体10としては、特に制限はなく、シリコン、ゲルマニウム等の同一種類の元素から構成される元素半導体、ガリウムヒ素、インジウムリン等の化合物半導体などの各種半導体を用いることができる。
 基板2としては、配線回路基板であれば特に制限はなく、ガラスエポキシ、ポリイミド、ポリエステル、セラミック、エポキシ、ビスマレイミドトリアジン等を主な成分とする絶縁基板の表面に形成された金属層の不要な箇所をエッチング除去して配線(配線パターン)が形成された回路基板、上記絶縁基板の表面に金属めっき等によって配線(配線パターン)が形成された回路基板、上記絶縁基板の表面に導電性物質を印刷して配線(配線パターン)が形成された回路基板などを用いることができる。
 配線15及び16、バンプ30、バンプ32及び33(導電性突起)等の接続部の材質としては、主成分として、金、銀、銅、はんだ(主成分は、例えば、スズ-銀、スズ-鉛、スズ-ビスマス、スズ-銅、スズ-銀-銅)、スズ、ニッケル等が用いられ、単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。接続部は、これらの金属が積層された構造を有していてもよい。金属材料のうち、銅、はんだは比較的安価である。接続信頼性の向上及び反り抑制の観点から、接続部がはんだを含んでいてもよい。
 パッドの材質としては、主成分として、金、銀、銅、はんだ(主成分は、例えば、スズ-銀、スズ-鉛、スズ-ビスマス、スズ-銅、スズ-銀-銅)、スズ、ニッケル等が用いられ、単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。パッドは、これらの金属が積層された構造を有していてもよい。接続信頼性の観点から、パッドが金及び/又ははんだを含んでいてもよい。
 配線15,16(配線パターン)の表面には、金、銀、銅、はんだ(主成分は、例えば、スズ-銀、スズ-鉛、スズ-ビスマス、スズ-銅)、スズ、ニッケル等を主成分とする金属層が形成されていてもよい。この金属層は単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。金属層が複数の金属層が積層された構造を有していてもよい。金属層が、比較的安価な銅及び/又ははんだを含んでいてもよい。接続信頼性の向上及び反り抑制の観点から、金属層が、はんだを含んでいてもよい。
 図5又は図6に示すような半導体装置(パッケージ)を積層して、金、銀、銅、はんだ(主成分は、例えば、スズ-銀、スズ-鉛、スズ-ビスマス、スズ-銅、スズ-銀-銅)、スズ、ニッケル等で電気的に接続してもよい。接続するための金属は、比較的安価な銅及び/又ははんだであってもよい。例えば、TSV技術で見られるような、接着剤層を半導体チップ間に介して、フリップチップ接続又は積層し、半導体チップを貫通する孔を形成し、パターン面の電極とつなげてもよい。
 図7は、半導体装置の他の実施形態(半導体チップ積層型の態様(TSV))を示す模式断面図である。図7に示す半導体装置500では、基板としてのインターポーザー本体50上に形成された配線15が半導体チップ1のバンプ30と接続されることにより、半導体チップ1とインターポーザー5とがフリップチップ接続されている。半導体チップ1とインターポーザー5との間には接着剤層40が介在している。上記半導体チップ1におけるインターポーザー5と反対側の表面上に、配線15、バンプ30及び接着剤層40を介して半導体チップ1が繰り返し積層されている。半導体チップ1の表裏におけるパターン面の配線15は、半導体チップ本体10の内部を貫通する孔内に充填された貫通電極34により互いに接続されている。貫通電極34の材質としては、銅、アルミニウム等を用いることができる。
 このようなTSV技術により、通常は使用されない半導体チップの裏面からも信号を取得することができる。更には、半導体チップ1内に貫通電極34を垂直に通すため、対向する半導体チップ1間、並びに、半導体チップ1及びインターポーザー5間の距離を短くし、柔軟な接続が可能である。本実施形態に係る接着剤層は、このようなTSV技術において、対向する半導体チップ1間、並びに、半導体チップ1及びインターポーザー5間の封止材料として適用することができる。
 エリアバンプチップ技術等の自由度の高いバンプ形成方法では、インターポーザーを介さないでそのまま半導体チップをマザーボードに直接実装できる。本実施形態に係る接着剤層は、このような半導体チップをマザーボードに直接実装する場合にも適用することができる。本実施形態に係る接着剤層は、2つの配線回路基板を積層する場合に、基板間の空隙を封止又は充てんする際にも適用することができる。
<熱硬化性樹脂組成物>
 接着剤層は、例えば、10000以下の分子量を有する熱硬化性樹脂、及びその硬化剤を含有する熱硬化性樹脂組成物によって形成された層であることができる。言い換えると、接着剤層は、10000以下の分子量を有する熱硬化性樹脂、及びその硬化剤を含有する熱硬化性樹脂組成物を含む層であってもよい。
(a)熱硬化性樹脂
 熱硬化性樹脂は、加熱により架橋構造を形成し得る化合物である。熱硬化性樹脂は10000以下の分子量を有していてもよい。熱硬化性樹脂組成物が硬化剤と反応して架橋構造を形成する化合物(熱硬化性樹脂)を含むことで、分子量が小さい成分が加熱時に分解等して発生させるボイドが抑制されるため、耐熱性の点で有利である。熱硬化性樹脂としては、エポキシ樹脂、アクリル樹脂等が挙げられる。
 熱硬化性樹脂の重量平均分子量は、耐熱性、流動性の観点から、100~9000、又は300~7000であってもよい。熱硬化性樹脂の重量平均分子量の測定方法は、後述する(d)高分子成分の重量平均分子量の測定方法と同様である。
(a1)アクリル樹脂
 アクリル樹脂は、分子内に1個以上の(メタ)アクリロイル基を有する化合物である。アクリル樹脂としては、例えば、ビスフェノールA、ビスフェノールF、ナフタレン、フェノールノボラック、クレゾールノボラック、フェノールアラルキル、ビフェニル、トリフェニルメタン、ジシクロペンタジエン、フルオレン、アダマンタン及びイソシアヌル酸から選ばれる化合物に由来する骨格及び(メタ)アクリロイルオキシ基を有する(メタ)アクリレート、並びに各種多官能(メタ)アクリル化合物が挙げられる。耐熱性の観点から、アクリル樹脂を、ビスフェノールA、ビスフェノールF、ナフタレン、フルオレン、アダマンタン及びイソシアヌル酸から選ばれる化合物に由来する骨格を有する(メタ)アクリレートから選択してもよい。アクリル樹脂は、1種を単独で又は2種以上を組み合わせて用いることができる。
 アクリル樹脂の含有量は、熱硬化性樹脂組成物の全量100質量部に対して、10~50質量部、又は15~40質量部であってもよい。アクリル樹脂の含有量が10質量%以上であれば、硬化成分が充分に存在するため、熱硬化性樹脂組成物の硬化後の流動を制御しやすくなる。アクリル樹脂の含有量が50質量%以下であれば、硬化物が硬くなりすぎることによるパッケージの反りを一層抑制できる。
 アクリル樹脂は、室温(25℃)で固形であってもよい。固形のアクリル樹脂は、ボイドが発生し難いという点、及び硬化前(Bステージ)の熱硬化性樹脂組成物の粘性(タック)が小さくて取り扱い性に優れるという点で液状のものに比べて有利である。室温(25℃)で固形であるアクリル樹脂としては、例えば、ビスフェノールA、フルオレン、アダマンタン及びイソシアヌル酸から選ばれる化合物に由来する骨格を有する(メタ)アクリレートが挙げられる。
 アクリル樹脂における(メタ)アクリロイル基の数(官能基数)は、3以下であってもよい。官能基数が3以下であると、熱硬化性樹脂組成物が短時間で充分に硬化できるため、硬化反応率の低下を一層抑制できる。硬化反応率が低いと、未反応基が残存し得る。
(a2)エポキシ樹脂
 エポキシ樹脂は、分子内に2個以上のエポキシ基を有する化合物である。エポキシ樹脂としては、例えば、ビスフェノールA型、ビスフェノールF型、ナフタレン型、フェノールノボラック型、クレゾールノボラック型、フェノールアラルキル型、ビフェニル型、トリフェニルメタン型及びジシクロペンタジエン型エポキシ樹脂、並びに各種多官能エポキシ樹脂が挙げられる。耐熱性、取り扱い性の観点から、エポキシ樹脂を、ビスフェノールF型、フェノールノボラック型、クレゾールノボラック型、ビフェニル型、及びトリフェニルメタン型エポキシ樹脂から選択してもよい。速硬化性及び耐熱性の観点から、エポキシ樹脂を、ビスフェノールF型及びトリフェニルメタン型エポキシ樹脂から選択してもよい。エポキシ樹脂は、1種を単独で又は2種以上を組み合わせて用いることができる。
 エポキシ樹脂の含有量は、熱硬化性樹脂組成物の全量100質量部に対して、10~50質量部であってもよい。エポキシ樹脂の含有量が10質量部以上であれば、硬化成分が充分に存在するため、熱硬化性樹脂組成物の硬化後の流動を制御しやすくなる。エポキシ樹脂の含有量が50質量部以下であれば、硬化物が硬くなりすぎることによるパッケージの反りをより抑制できる。
(b)硬化剤
 硬化剤は、熱硬化性樹脂と反応して、熱硬化性樹脂とともに架橋構造を形成する化合物である。硬化剤としては、例えば、フェノール樹脂系硬化剤、酸無水物系硬化剤、アミン系硬化剤、イミダゾール系硬化剤、ホスフィン系硬化剤、アゾ化合物及び有機過酸化物が挙げられる。硬化反応(硬化系)はラジカル重合ラジカル重合系)であってもよい。硬化剤は、1種を単独で又は2種以上を組み合わせて用いることができる。フェノール樹脂系硬化剤、酸無水物系硬化剤及びアミン系硬化剤は、それぞれ1種を単独で又は2種以上の混合物として使用することができる。イミダゾール系硬化剤及びホスフィン系硬化剤はそれぞれ単独で用いてもよいが、フェノール樹脂系硬化剤、酸無水物系硬化剤又はアミン系硬化剤と共に用いてもよい。
 熱硬化性樹脂と硬化剤との組み合わせは、硬化が進行すれば特に制限されない。アクリル樹脂と組み合わせる硬化剤は、取り扱い性及び保存安定性の観点から、有機過酸化物であってもよい。エポキシ樹脂と組み合わせる硬化剤は、取り扱い性、保存安定性及び硬化性に優れる観点から、フェノール樹脂系硬化剤とイミダゾール系硬化剤、酸無水物系硬化剤とイミダゾール系硬化剤、アミン系硬化剤とイミダゾール系硬化剤、及びイミダゾール系硬化剤単独から選択してもよい。短時間で硬化すると生産性が向上することから、速硬化性及び保存安定性に優れたイミダゾール系硬化剤を単独で用いてもよい。熱硬化性樹脂組成物が短時間で硬化すると、低分子成分等の揮発分の量を減少できることから、ボイドの発生をより抑制することができる。アクリル樹脂と組み合わせられる硬化剤は、取り扱い性、保存安定性の観点から、有機過酸化物又はアゾ化合物であってもよい。
(b1)フェノール樹脂系硬化剤
 フェノール樹脂系硬化剤は、分子内に2個以上のフェノール性水酸基を有する。フェノール樹脂系硬化剤としては、例えば、フェノールノボラック、クレゾールノボラック、フェノールアラルキル樹脂、クレゾールナフトールホルムアルデヒド重縮合物、トリフェニルメタン型多官能フェノール及び各種多官能フェノール樹脂が挙げられる。これらは1種を単独で又は2種以上を組み合わせて用いることができる。
 エポキシ樹脂に対するフェノール樹脂系硬化剤の当量比(フェノール性水酸基/エポキシ基、モル比)は、硬化性、接着性及び保存安定性に優れる観点から、0.3~1.5、0.4~1.0、又は0.5~1.0であってもよい。この当量比が0.3以上であると、硬化性が向上して接着力が更に向上する傾向がある。この当量比が1.5以下であると、未反応のフェノール性水酸基が過剰に残存することがなく、吸水率が低く抑えられて、絶縁信頼性がより向上する傾向がある。
(b2)酸無水物系硬化剤
 酸無水物系硬化剤としては、例えば、メチルシクロヘキサンテトラカルボン酸二無水物、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸二無水物及びエチレングリコールビスアンヒドロトリメリテートが挙げられる。これらは1種を単独で又は2種以上を組み合わせて用いることができる。
 エポキシ樹脂に対する酸無水物系硬化剤の当量比(酸無水物基/エポキシ基、モル比)は、硬化性、接着性及び保存安定性に優れる観点から、0.3~1.5、0.4~1.0、又は0.5~1.0であってもよい。この当量比が0.3以上であると、硬化性が向上して接着力が更に向上する傾向がある。この当量比が1.5以下であると、未反応の酸無水物が過剰に残存し難く、吸水率が低く抑えられて、絶縁信頼性がより向上する傾向がある。
(b3)アミン系硬化剤
 アミン系硬化剤としては、例えば、ジシアンジアミド、ドデカンジアミン等が挙げられる。これらは1種を単独で又は2種以上を組み合わせて用いることができる。
 エポキシ樹脂に対するアミン系硬化剤の当量比(アミノ基の活性水素数/エポキシ基、モル比)は、硬化性、接着性及び保存安定性に優れる観点から、0.3~1.5、0.4~1.0、又は0.5~1.0であってもよい。この当量比が0.3以上であると、硬化性が向上して接着力が更に向上する傾向がある。この当量比が1.5以下であると、未反応のアミンが過剰に残存し難いため、絶縁信頼性が向上する傾向がある。
(b4)イミダゾール系硬化剤
 イミダゾール系硬化剤としては、例えば、2-フェニルイミダゾール、2-フェニル-4-メチルイミダゾール、1-ベンジル-2-メチルイミダゾール、1-ベンジル-2-フェニルイミダゾール、1-シアノエチル-2-ウンデシルイミダゾール、1-シアノ-2-フェニルイミダゾール、1-シアノエチル-2-ウンデシルイミダゾールトリメリテイト、1-シアノエチル-2-フェニルイミダゾリウムトリメリテイト、2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジン、2,4-ジアミノ-6-[2’-ウンデシルイミダゾリル-(1’)]-エチル-s-トリアジン、2,4-ジアミノ-6-[2’-エチル-4’-メチルイミダゾリル-(1’)]-エチル-s-トリアジン、2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジンイソシアヌル酸付加体、2-フェニルイミダゾールイソシアヌル酸付加体、2-フェニル-4,5-ジヒドロキシメチルイミダゾール、2-フェニル-4-メチル-5-ヒドロキシメチルイミダゾール、及び、エポキシ樹脂とイミダゾール類の付加体が挙げられる。硬化性、保存安定性及び接続信頼性に優れる観点から、イミダゾール系硬化剤を、1-シアノエチル-2-ウンデシルイミダゾール、1-シアノ-2-フェニルイミダゾール、1-シアノエチル-2-ウンデシルイミダゾールトリメリテイト、1-シアノエチル-2-フェニルイミダゾリウムトリメリテイト、2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジン、2,4-ジアミノ-6-[2’-エチル-4’-メチルイミダゾリル-(1’)]-エチル-s-トリアジン、2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジンイソシアヌル酸付加体、2-フェニルイミダゾールイソシアヌル酸付加体、2-フェニル-4,5-ジヒドロキシメチルイミダゾール及び2-フェニル-4-メチル-5-ヒドロキシメチルイミダゾールから選択してもよい。これらは1種を単独で又は2種以上を組み合わせて用いることができる。また、これらをマイクロカプセル化した潜在性硬化剤として用いてもよい。
 イミダゾール系硬化剤の含有量は、エポキシ樹脂100質量部に対して、0.1~20質量部、又は0.1~10質量部であってもよい。この含有量が0.1質量部以上であると、硬化性が向上する傾向がある。この含有量が20質量部以下であると、金属接合が形成される前に熱硬化性樹脂組成物が硬化し難いため、接続不良が発生し難い傾向がある。
(b5)ホスフィン系硬化剤
 ホスフィン系硬化剤としては、例えば、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレート、テトラフェニルホスホニウムテトラ(4-メチルフェニル)ボレート及びテトラフェニルホスホニウム(4-フルオロフェニル)ボレートが挙げられる。これらは1種を単独で又は2種以上を組み合わせて用いることができる。
 ホスフィン系硬化剤の含有量は、エポキシ樹脂100質量部に対して、0.1~10質量部、又は0.1~5質量部であってもよい。この含有量が0.1質量部以上であると、硬化性が向上する傾向がある。この含有量が10質量部以下であると、金属接合が形成される前に熱硬化性樹脂組成物が硬化し難いため、接続不良が発生し難い傾向がある。
(b6)アゾ化合物
 アゾ化合物としては、例えば、ジメチルアミノアゾベンゼン、ジメチルアミノアゾベンゼン-カルボン酸、ジエチルアミノアゾベンゼン、及びジエチルアミノアゾベンゼン-カルボン酸が挙げられる。アゾ化合物は、1種を単独で又は2種以上を組み合わせて用いることができる。
 アゾ化合物の含有量は、アクリル樹脂100質量部に対して、0.5~10質量部、又は1~5質量部であってもよい。この含有量が0.5質量%以上であると硬化性が向上する傾向にある。この含有量が10質量部以下であると金属接合が形成される前に熱硬化性樹脂組成物が硬化し難いため、接続不良が発生し難い傾向にある。
(b7)有機過酸化物
 有機過酸化物としては、例えば、ケトンパーオキサイド、パーオキシケタール、ハイドロパーオキサイド、ジアルキルパーオキサイド、ジアシルパーオキサイド、パーオキシジカーボネイト、パーオキシエステル等が挙げられる。有機過酸化物は、保存安定性の観点から、ハイドロパーオキサイド、ジアルキルパーオキサイド及びパーオキシエステルから選択される1種以上であってもよい。有機過酸化物は、耐熱性の観点から、ハイドロパーオキサイド及びジアルキルパーオキサイドから選択される1種以上であってもよい。これらは1種を単独で又は2種以上を組み合わせて用いることができる。
 有機過酸化物の含有量は、アクリル樹脂100質量部に対して、0.5~10質量部が好ましく、1~5質量部がより好ましい。この含有量が0.5質量%以上であると、硬化性が向上する傾向にある。この含有量が10質量部以下であると金属接合が形成される前に熱硬化性樹脂組成物が硬化し難いため、接続不良が発生し難い傾向にある。また、この含有量が適度に少ないと、硬化が急激に進行して反応点が多くなるために分子鎖が短くなったり、未反応基が残存したりすることに起因する、信頼性の低下を生じ難い傾向がある。
(c)高分子成分
 本実施形態に係る熱硬化性樹脂組成物は、10000以上の重量平均分子量を有する高分子成分を更に含有していてもよい。熱硬化性樹脂、硬化剤等の、高分子成分以外の成分の重量平均分子量又は分子量は、通常、10000未満である。高分子成分としては、例えば、エポキシ樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリカルボジイミド樹脂、シアネートエステル樹脂、アクリル樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリエーテルスルホン樹脂、ポリエーテルイミド樹脂、ポリビニルアセタール樹脂、ウレタン樹脂及びアクリルゴムが挙げられる。耐熱性及びフィルム形成性に優れるという観点から、高分子量成分を、エポキシ樹脂、フェノキシ樹脂、ポリイミド樹脂、アクリル樹脂、アクリルゴム、シアネートエステル樹脂及びポリカルボジイミド樹脂から選択してもよい。耐熱性及びフィルム形成性に更に優れるという観点から、高分子量成分を、エポキシ樹脂、フェノキシ樹脂、ポリイミド樹脂、アクリル樹脂及びアクリルゴムから選択してもよい。これらの高分子成分は、1種を単独で又は2種以上を組み合わせて用いることができる。
 高分子成分とアクリル樹脂との質量比は、特に制限されない。高分子成分1質量部に対して、アクリル樹脂の含有量は0.01~10質量部、0.05~5質量部、又は0.1~5質量部であってもよい。この質量比が0.01質量部以上であると、硬化性が向上して接着力が更に向上する傾向がある。この質量比が10質量部以下であると、熱硬化性樹脂組成物のフィルム形成性が特に優れる傾向がある。
 高分子成分とエポキシ樹脂との質量比は、特に制限されない。高分子成分1質量部に対して、エポキシ樹脂の含有量は0.01~5質量部、0.05~4質量部、又は0.1~3質量部であってもよい。この質量比が0.01質量部以上であると、硬化性が向上して接着力が更に向上する傾向がある。この質量比が5質量部以下であると、熱硬化性樹脂組成物のフィルム形成性及び膜形成性が特に優れる傾向がある。
 高分子成分のガラス転移温度(Tg)は、熱硬化性樹脂組成物の基板及びチップへの貼付性に優れる観点から、120℃以下、100℃以下、又は85℃以下であってもよい。高分子量成分のTgは0℃以上であってもよい。高分子成分のTgが120℃以下であると、半導体チップに形成されたバンプ、基板に形成された電極又は配線パターン等の高低差を熱硬化性樹脂組成物に埋め込みやすくなるため、気泡の残存が抑えられてボイドが発生しにくくなる傾向がある。本明細書において、Tgとは、DSC(パーキンエルマー社製DSC-7型)を用いて、サンプル量10mg、昇温速度10℃/分、測定雰囲気:空気の条件による示差走査熱量測定によって求められる値を意味する。
 高分子成分の重量平均分子量は、ポリスチレン換算で10000以上であってもよいが、単独でより良好なフィルム形成性を示すために、30000以上、40000以上、又は50000以上であってもよい。本明細書において、重量平均分子量とは、高速液体クロマトグラフィー(島津製作所製C-R4A)を用いて測定される、ポリスチレン換算の重量平均分子量を意味する。
(d)フィラー
 本実施形態に係る熱硬化性樹脂組成物は、粘度及び硬化物の物性を制御するため、及び、半導体チップ同士、又は半導体チップと基板とを接続した際のボイドの発生及び吸湿率の更なる抑制のために、フィラーを更に含有していてもよい。フィラーとしては、例えば、無機フィラー及び樹脂フィラーが挙げられる。無機フィラーとしては、例えば、ガラス、シリカ、アルミナ、酸化チタン、カーボンブラック、マイカ及び窒化ホウ素等の絶縁性無機フィラーが挙げられる。取り扱い性の観点から、無垢フィラーをシリカ、アルミナ、酸化チタン及び窒化ホウ素から選択してもよいし、形状統一性(取り扱い性)の観点から、無垢フィラーをシリカ、アルミナ及び窒化ホウ素から選択してもよい。絶縁性無機フィラーはウィスカーであってもよい。ウィスカーとしては、例えば、ホウ酸アルミニウム、チタン酸アルミニウム、酸化亜鉛、珪酸カルシウム、硫酸マグネシウム及び窒化ホウ素が挙げられる。樹脂フィラーとしては、例えば、ポリウレタン、ポリイミド、メタクリル酸メチル樹脂及びメタクリル酸メチル-ブタジエン-スチレン共重合樹脂(MBS)が挙げられる。フィラーは、1種を単独で又は2種以上を組み合わせて用いることができる。フィラーの形状、粒径、及び含有量は特に制限されない。
 絶縁信頼性に優れる観点から、フィラーは絶縁性であってもよい。本実施形態に係る熱硬化性樹脂組成物は、銀フィラー、はんだフィラー等の導電性の金属フィラーを実質的に含有していなくてもよい。例えば、導電性の金属フィラーの含有量が、熱硬化性樹脂組成物の固形分(溶媒以外の成分)全体を基準として、1質量%未満であってもよい。
 フィラーは、表面処理によって物性を適宜調整されていてもよい。フィラーは、分散性及び接着力向上の観点から、表面処理されたフィラーであってもよい。表面処理剤としては、グリシジル系(エポキシ系)、アミン系、フェニル系、フェニルアミノ系、(メタ)アクリル系、ビニル系の化合物等が挙げられる。
 表面処理としては、表面処理のし易さから、エポキシシラン系、アミノシラン系、アクリルシラン系等のシラン化合物によるシラン処理が好ましい。表面処理剤は、分散性、流動性、接着力に優れるという観点から、グリシジル系、フェニルアミノ系、アクリル系及びメタクリル系の化合物から選ばれる化合物であってもよい。保存安定性の観点から、表面処理剤は、フェニル系、アクリル系及びメタクリル系の化合物から選ばれる化合物であってもよい。
 フィラーの平均粒径は、フリップチップ接続時のかみ込み防止の観点から、1.5μm以下であってもよい。フィラーの平均粒径は、視認性(透明性)に優れるという観点から、1.0μm以下であってもよい。フィラーの粒径は、粒子の長軸径を意味する。
 樹脂フィラーは無機フィラーに比べて、260℃等の高温で柔軟性を付与することができるため、耐リフロ性向上に適している。また、樹脂フィラーは、柔軟性付与が可能であるため、熱硬化性樹脂組成物のフィルム形成性向上にも寄与する。
 フィラーの含有量は、熱硬化性樹脂組成物の固形分(溶媒以外の成分)全体を基準として、30~90質量%、又は40~80質量%であってもよい。この含有量が30質量%以上であると、熱硬化性樹脂組成物の放熱性が高くなり、また、ボイド発生及び吸湿率を更に抑制することができる。この含有量が90質量%以下であると、粘度が高くなることによる熱硬化性樹脂組成物の流動性の低下及び接続部へのフィラーの噛み込み(トラッピング)を抑制できるため、接続信頼性がより一層向上する傾向にある。
(e)フラックス剤
 本実施形態に係る熱硬化性樹脂組成物は、フラックス剤(すなわち、フラックス活性(酸化物及び不純物を除去する活性)を示すフラックス活性剤)を更に含有していてもよい。フラックス剤としては、例えば、イミダゾール類及びアミン類等の非共有電子対を有する含窒素化合物、カルボン酸類、フェノール類及びアルコール類が挙げられる。アルコール等に比べて有機酸(2-メチルグルタル酸等のカルボン酸など)がフラックス活性を強く発現し、接続性及び安定性をより向上させることができる。
 フラックス剤の含有量は、熱硬化性樹脂組成物の固形分(溶媒以外の成分)全体を基準として、0.005~10.0質量%又は0.005~0.05質量%であってもよい。
 本実施形態に係る熱硬化性樹脂組成物は、イオントラッパー、酸化防止剤、シランカップリング剤、チタンカップリング剤、レベリング剤等の添加剤を更に含有していてもよい。添加剤は、1種を単独で又は2種以上を組み合わせて用いることができる。添加剤の含有量は、各添加剤の効果が発現するように適宜調整すればよい。
 本実施形態に係る熱硬化性樹脂組成物を200℃で5秒保持したときの硬化反応率は、80%以上、又は90%以上であってもよい。はんだ溶融温度以下である200℃で5秒保持したときの熱硬化性樹脂組成物の硬化反応率が80%以上であると、はんだ溶融温度以上の接続時の温度ではんだが飛散及び流動し難く、接続信頼性及び絶縁信頼性がより一層向上する傾向がある。硬化反応率は、アルミパンに入れた未硬化及び熱処理後の熱硬化性樹脂組成物(フィルム状接着剤)10mgについて、DSC(パーキンエルマー社製DSC-7型)を用いた昇温速度20℃/min、30~300℃の温度範囲の示差走査熱量測定を行うことにより、求めることができる。例えば、示差走査熱量測定において未処理のサンプルの発熱量ΔH(J/g)を「ΔH1」、ホットプレート上で200℃/5秒の熱処理をした後のサンプルの発熱量ΔH(J/g)を「ΔH2」とし、以下の式で硬化反応率を算出した。
 硬化反応率(%)=(ΔH1-ΔH2)/ΔH1×100
 熱硬化性樹脂組成物の硬化反応(硬化系)がラジカル重合である場合、熱硬化性樹脂組成物がアニオン重合性のエポキシ樹脂(特に、重量平均分子量10000未満のエポキシ樹脂)を含有すると、硬化反応率を80%以上に調整することが難しい場合がある。熱硬化性樹脂組成物がアクリル樹脂及びエポキシ樹脂を含有する場合、エポキシ樹脂の含有量は、アクリル樹脂80質量部に対して、20質量部以下であってもよい。
 本実施形態に係る熱硬化性樹脂組成物は、200℃以上の高温での圧着に用いることができる。また、はんだ等の金属を溶融させて接続を形成するフリップチップパッケージでは、更に優れた硬化性が発現する。
 本実施形態に係る接着剤層は、生産性が向上する観点から、予め準備された接着剤フィルムによって形成された層であってもよい。接着剤フィルムの作製方法の例を以下に示す。
 まず、必要に応じて、熱硬化性樹脂、硬化剤、高分子成分、フィラー、その他の添加剤等を有機溶媒中に加えた後に攪拌混合、混錬等により溶解又は分散させて樹脂ワニスを調製する。次いで、離型処理を施した基材フィルム上に、ナイフコーター、ロールコーター、アプリケーター、ダイコーター、コンマコーター等を用いて樹脂ワニスを塗布した後、加熱により有機溶媒を減少させて、基材フィルム上に接着剤フィルムを形成する。加熱により有機溶媒を減少させる前に、樹脂ワニスをウエハ等にスピンコートして膜を形成した後、溶媒乾燥を行う方法によりウエハ上に接着剤フィルムを形成してもよい。
 基材フィルムとしては、有機溶媒を揮発させる際の加熱条件に耐え得る耐熱性を有するものであれば特に制限はなく、ポリエステルフィルム、ポリプロピレンフィルム、ポリエチレンテレフタレートフィルム、ポリイミドフィルム、ポリエーテルイミドフィルム、ポリエーテルナフタレートフィルム、メチルペンテンフィルム等が挙げられる。基材フィルムとしては、これらのフィルムのうちの1種からなる単層のものに限られず、2種以上のフィルムからなる多層フィルムであってもよい。
 塗布後の樹脂ワニスから有機溶媒を揮発させるための加熱の条件は、例えば、50~200℃、0.1~90分間の範囲であってもよい。実装後のボイド及び粘度調製に影響がなければ、加熱条件を有機溶媒が1.5%以下まで揮発する条件としてもよい。
<半導体用接着剤>
 一実施形態に係る半導体用接着剤は、(a’)重量平均分子量10000未満の樹脂成分、(b)硬化剤、及び、(f)下記一般式(1):
Figure JPOXMLDOC01-appb-C000003
で表されるシラノール化合物を含有する。式中、Rはアルキル基、フェニル基又はこれらの組み合わせからなる基を示し、Rはアルキレン基を示す。この半導体用接着剤を、上述の半導体装置の製造方法において接着剤層を形成するため熱硬化性樹脂組成物として用いてもよい。
 本実施形態に係る半導体用接着剤は更に、(c)重量平均分子量10000以上の高分子成分、フラックス剤、フィラー等を含有していてもよい。以下、各成分について説明する。
(a’)重量平均分子量10000未満の樹脂成分
 (a’)重量平均分子量10000未満の樹脂成分としては、特に制限はないが、(b)硬化剤と反応する化合物(熱硬化性樹脂)であってもよい。重量平均分子量が小さい成分は加熱時に分解等してボイドの原因となり得るが、当該成分が硬化剤と反応することで高い耐熱性が確保され易い。(a)重量平均分子量10000未満の樹脂成分としては、例えば、エポキシ樹脂、アクリル樹脂等が挙げられる。(a’)重量平均分子量10000未満の樹脂成分は、熱硬化性樹脂である場合、上述の「(a)熱硬化性樹脂」と同様の態様であることができる。
 半導体接着剤に関する(d)硬化剤及びその他の態様は、上述の熱硬化性樹脂組成物に関する「(d)硬化剤」及びその他の態様と同様の態様であることができる。
(f)シラノール化合物
 上記一般式(1)で表されるシラノール化合物は、耐熱性の観点から、25℃で固形であってもよい。式(1)中のRは耐熱性、流動性の観点からアルキル基又はフェニル基であってもよい。Rはアルキル基とフェニル基との組み合わせからなる基(アルキル置換フェニル基又はフェニルアルキル基)であってもよい。Rで示される基としては、例えば、フェニル基、プロピル基、フェニルプロピル基、及びフェニルメチル基が挙げられる。式(1)中のRは特に制限はないが、耐熱性の観点から重量平均分子量100~5000のアルキレン基であってもよい。Rが重量平均分子量100~5000のアルキレン基であるシラノール化合物は、通常、約100~5000の範囲の重量平均分子量を有する。高反応性(硬化物強度)の観点から、シラノール化合物は3官能シラノールであってもよい。
 半導体用接着剤に(f)シラノール化合物を添加することで、流動性が向上しボイド抑制性と高接続性がより一層向上する。流動性が向上する(粘度が下がる)とチップコンタクト時に巻き込んだボイドを排除しやすくなる。(f)シラノール化合物は、高い耐熱性を有しており、その熱重量減少量が小さい。耐熱性の高いシラノール化合物を用いることでボイド発生をより抑制できる。熱重量減少量が小さいと揮発分が少ないためボイドが減少し、信頼性(耐リフロ性)もより一層向上する。
 (f)シラノール化合物の含有量は、半導体用接着剤(溶媒以外の成分)の総量を基準として2~20質量%であってもよく、高流動化と硬化物強度(接着力等)の観点から、2~10質量%、又は2~9質量%であってもよい。この含有量が2質量%以上であると高流動化の点でより顕著な効果が発現し易い。この含有量が20質量%以下であると硬化後の強度が増加して特に高い接着力が発現する傾向がある。(f)シラノール化合物の含有量がある程度小さいと、エポキシ樹脂又はアクリル樹脂の硬化物の比率が大きくなるするため、より高い接着力が発現されると推測される。
 半導体用接着剤はフィルム状、すなわち接着剤フィルムであってもよい。フィルム状の半導体接着剤は、樹脂ワニスが(f)シラノール化合物を含む点以外は上述の接着剤フィルムの作製方法の例と同様の方法で、作製することができる。
 本実施形態に係る半導体用接着剤は、例えば、半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置において接続部の封止に特に好適に用いられる。
 本実施形態に係る半導体用接着剤を用いた半導体装置について説明する。半導体装置における接続部は、バンプと配線との金属接合、及び、バンプとバンプとの金属接合のいずれでもよい。半導体装置では、例えば、半導体用接着剤を介して電気的な接続を得るフリップチップ接続が用いられてよい。半導体装置の例は、図4~7に示したとおりである。接続は、上述したバンプ-バンプ間、バンプ-パッド間、バンプ-配線間で行われる。
 本実施形態に係る半導体装置の製造方法は、本実施形態に係る半導体用接着剤を用いて、半導体チップ及び配線回路基板、又は、複数の半導体チップ同士を接続することを含んでいてもよい。本実施形態に係る半導体装置の製造方法は、例えば、半導体用接着剤を介して半導体チップ及び配線回路基板を互いに接続すると共に半導体チップ及び配線回路基板のそれぞれの接続部を互いに電気的に接続して半導体装置を得る工程、又は、半導体用接着剤を介して複数の半導体チップを互いに接続すると共に複数の半導体チップのそれぞれの接続部を互いに電気的に接続して半導体装置を得る工程を備える。
 本実施形態に係る半導体装置の製造方法では、接続部を互いに金属接合によって接続することができる。すなわち、半導体チップ及び配線回路基板のそれぞれの接続部を互いに金属接合によって接続する、又は、複数の半導体チップのそれぞれの接続部を互いに金属接合によって接続する。
 本実施形態に係る半導体用接着剤は、上述の第一、第二又は第三の実施形態に係る半導体装置において、熱硬化性樹脂組成物として用いることもできる。本実施形態に係る半導体用接着剤は、高温で高い流動性を有することから、本圧着のための加熱装置として加熱炉又はホットプレートを用いる、第三の実施形態において特に有用である。
 本実施形態に係る半導体用接着剤を用いた半導体装置の製造方法の別の一例として、図8に示す実施形態に係る半導体装置600の製造方法について説明する。半導体装置600は、基板本体20及び接続部としての配線(銅配線)15を有する基板(例えばガラスエポキシ基板)2と、半導体チップ本体10と接続部としての配線(例えば銅ピラー、銅ポスト)15及びバンプ30(接続バンプ、はんだバンプ)とを有する半導体チップ1とが半導体用接着剤から形成された接着剤層40を介して互いに接続されている。半導体チップ1の配線15と基板2の配線15とは、バンプ30(接続バンプ、はんだバンプ)により電気的に接続されている。基板本体20における配線15が形成された表面には、バンプ30の形成位置を除いてソルダーレジスト70が配置されている。基板2における配線15には金めっきが施されている。接続部の金属ははんだ(スズ-銀)-金であり、融点の低いはんだが融点以上に達すれば接続は可能である。半導体装置600は、半導体チップ同士が接続されたものであってもよい。すなわち、基板2に代えて、他の半導体チップが半導体チップ1と接続されていてもよい。
 半導体装置600の製造方法では、まず、ソルダーレジスト70が形成された基板2上に接着剤層40としての半導体用接着剤(フィルム状接着剤等)を貼付する。貼付は、加熱プレス、ロールラミネート、真空ラミネート等によって行うことができる。接着剤層40の供給面積及び厚みは、半導体チップ1又は基板2のサイズ、バンプ高さ等によって適宜設定される。接着剤層40は半導体チップ1に貼付してもよく、半導体ウエハに本実施形態の半導体用接着剤を貼付した後に半導体ウエハをダイシングにより半導体チップ1に個片化することによって、接着剤層40を貼付した半導体チップ1を作製してもよい。接着剤層40を基板2又は半導体チップ1に貼り付けた後、半導体チップ1の配線15上のバンプ30と、基板2の配線15とをフリップチップボンダー等の接続装置(圧着装置)を用いて位置合わせした後、圧着し(第一工程、仮圧着)、半導体チップ1と基板2をバンプ30の融点以上の温度に加熱して(第二工程、本圧着)、半導体チップ1と基板2を接続すると共に、接着剤層40によって半導体チップ1と基板2の間の空隙を、接続部が封止されるように充てんする。本圧着(本接続工程、第二工程)はどちらか片方の接続部の金属が融点以上になるように行えばよい。バンプ30はんだを含む場合、バンプ30の温度が250℃以上になるように半導体チップ1と基板2を加熱してもよい。
 仮圧着(第一工程)の接続荷重は、バンプ数に依存するが、バンプの高さばらつき吸収、バンプ変形量の制御を考慮して設定される。仮圧着(第一工程)後に、半導体チップ1と基板2間の接続部金属が接触していてもよい。第一工程で接続部金属が接触又は接続されると、第二工程後に金属結合が形成され易いこと、及び、半導体用接着剤の噛み込みが少なくなることから、良好な接続性が特に得られ易い。
 仮圧着(第一工程)の際に、ボイドを排除し、半導体チップ1と基板2間の接続部金属が接触又は金属結合を形成するために、荷重を大きくすることができる。荷重が大きいと、ボイドを排除しやすく、接続部の金属も接触しやすい。荷重は、例えば、半導体チップの1ピン(1バンプ)当たり0.009N~0.3Nであってもよい。
 仮圧着(第一工程)は生産性向上の観点から、短時間としてもよい。例えば、仮圧着の時間が5秒以下であってもよく、生産性向上の観点から3秒以下、又は2秒以下であってもよい。
 仮圧着(第一工程)の温度(圧着装置の温度)は、圧着ツールが(半導体用接着剤付き)半導体チップをピックアップする際に熱が転写しないよう程度に低くてもよい。仮圧着(第一工程)の温度(圧着装置の温度)を高温にすることで、巻き込み時のボイドを排除できるように半導体用接着剤の流動性を高めることができる。仮圧着(第一工程)の温度(圧着装置の温度)は、半導体用接着剤の反応開始温度よりも低温であってもよい。冷却時間を短縮するため、圧着ツールが半導体チップをピックアップする際の温度と半導体チップ同士又は半導体チップ-基板間のコンタクトの際(仮圧着時)の温度との差を小さくしてもよい。この温度差は、100℃以下又は60℃以下であってもよく、一定(同じ設定温度)であってもよい。温度差が100℃以下であると、圧着ツールの冷却に要する時間が短くなって、生産性がより向上する。反応開始温度とはDSC(パーキンエルマー社製、DSC-Pyirs1)を用いて、サンプル量10mg、昇温速度10℃/分、測定雰囲気:空気又は窒素雰囲気の条件による示差走査熱量測定におけるOn-set温度をいう。
 本圧着(第二工程)における加熱温度は、パッケージにはんだの融点以上の温度がかかっている必要がある。例えば、接続部の金属がはんだであれば230℃以上330℃以下が好ましい。低温であると接続部の金属が溶融せず、十分な金属結合が形成されない。高温であると、ボイドが発生しやすく、はんだが飛散しやすくなる。
 本圧着(本接続工程、第二工程)における加熱温度は、金属結合形成だけでなく、半導体用接着剤の硬化が促進されるように、半導体用接着剤の反応開始温度よりも高温であってもよい。本接続工程中に半導体用接着剤の硬化を促進することで更なるボイド発生及び接続不良を特に効果的に抑制することができる。
 本圧着の加熱(第二工程)は、特に制限はないが、例えば、リフロ炉、オーブン、ホットプレート等の加熱装置を用いて行うことができる。加熱装置としては、例えば、リフロ炉(タムラ製作所製)及びクリーンオーブン(ESPEC製)等が挙げられる。
 本圧着(第二工程)では、チップ-チップ、チップ-基板、チップ-ウエハ、ウエハ-ウエハ等の接続の場合、それらの上におもりを乗せてもよいし、それらをクリップで挟持してもよい。これにより、半導体チップ間又は半導体チップと半導体用接着剤間の熱膨張差によって生じる反り及び接続不良をより効果的に抑制することができる。
 圧着機を用いて本接続工程(第二工程)を行う場合、圧着の際にチップ側面にはみ出た半導体用接着剤である、フィレットには圧着機の熱が伝わり難い。そのため、フィレット部分等の半導体用接着剤の硬化を十分にするための加熱処理が第二工程後に必要となる場合がある。一方、本圧着(第二工程)の加熱のためにリフロ炉、オーブンのような加熱炉、又はホットプレート等を用いてを行うと、被加熱体に全体的に熱が加えられるため、第二工程後の加熱処理を短縮、又は無くすことができる。
 仮圧着(第一工程)において、複数のチップを一括して圧着してもよい。TSV構造のパッケージで多く見られるスタック圧着では、立体的に複数のチップを圧着する。この場合、複数の半導体チップを一つずつ積み重ねて仮圧着する第一工程の後、第二工程で複数のチップを一括で本圧着してもよい。
 以下、実施例を挙げて本発明をより具体的に説明する。ただし、本発明は以下の実施例に限定されるものではない。
1.主として第一の実施形態に関連する検討例
1-1.接着剤フィルムの作製
 接着剤フィルムの作製に使用した化合物を以下に示す。
(a)熱硬化性樹脂
アクリル樹脂
・エトキシ化イソシアヌル酸トリアクリレート(新中村化学工業株式会社製、A-9300)
・フルオレン骨格を有するアクリレート化合物(大阪ガスケミカル株式会社製、EA0200、アクリロイル基の官能基数:2)
エポキシ樹脂
・トリフェノールメタン骨格を有する多官能固形エポキシ樹脂(ジャパンエポキシレジン株式会社製、EP1032H60)
・ビスフェノールF型液状エポキシ樹脂(ジャパンエポキシレジン株式会社製、YL983U)
(b)硬化剤
・ジクミル過酸化物(日油株式会社製、パークミルD)
・2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジンイソシアヌル酸付加体(四国化成株式会社製、2MAOK-PW)
(c)高分子成分
・フェノキシ樹脂(東都化成株式会社製、ZX1356、Tg:約71℃、重量平均分子量:約63000)
・アクリルゴム(日立化成株式会社製、KH-C865、Tg:0~12℃、重量平均分子量:450000~650000)
(d)フィラー
無機フィラー
・シリカフィラー(株式会社アドマテックス製、SE2050、平均粒径:0.5μm)・エポキシシランで表面処理されたシリカフィラー(株式会社アドマテックス製、SE2050SEJ、平均粒径:0.5μm)
・メタクリル表面処理ナノシリカフィラー(株式会社アドマテックス製、YA050CSM
、以下「SMナノシリカ」と表記する、平均粒径:約50nm)
樹脂フィラー
・有機フィラー(ロームアンドハースジャパン(株)製、EXL-2655:コアシェルタイプ有機微粒子)
(e)フラックス剤(カルボン酸)
・2-メチルグルタル酸(アルドリッチ製、融点:約77℃、以下「グルタル酸」と表記する)
(製造例1-1)
 表1に示す配合量(単位:質量部)のアクリル樹脂(A9300)、無機フィラー(SE2050、SE2050SEJ及びSMナノシリカ)及び樹脂フィラー(EXL2655)を、不揮発分(固形分、溶媒以外の成分)の濃度が60質量%になるように、溶媒としてのメチルエチルケトンに加えた。次いで、Φ1.0mm、Φ2.0mmのビーズを、メチルエチルケトンに加えたアクリル樹脂及び無機フィラーの合計量と同じ量加え、ビーズミル(フリッチュ・ジャパン株式会社製、遊星型微粉砕機P-7)で30分撹拌した。その後、高分子成分としてのフェノキシ樹脂(ZX1356)を加え、再度、ビーズミルで30分撹拌した。撹拌後、硬化剤(パークミルD)を添加して攪拌し、ビーズをろ過によって除去してワニスを得た。得られたワニスを小型精密塗工装置(株式会社廉井精機製)で塗工し、塗膜をクリーンオーブン(ESPEC製)で乾燥(70℃/10min)して、接着剤フィルムを得た。
(製造例1-2及び1-3)
 使用した材料を表1に示すように変更したこと以外は製造例1-1と同様にして、接着剤フィルムを得た。フラックス剤は、熱硬化性樹脂と同時に添加した。
Figure JPOXMLDOC01-appb-T000004
1-2.半導体装置の製造
(実施例1-1)
 対向するステージ及び圧着ヘッドを有する2台の押圧部材I,II(FCB3、パナソニック製)を準備し、押圧部材Iを仮圧着用部材として用い、押圧部材IIを本圧着用押圧部材として用いて、以下の手順で半導体装置を製造した。
 作製した製造例1-1の接着剤フィルムを切り抜き(8mm×8mm×0.045mmt)、半導体チップ(チップサイズ:10mm×10mm×0.4mmt、接続部の金属:Au、製品名:WALTS-TEG IP80、WALTS製)上に貼付した。次いで、接着剤フィルムを貼付した半導体チップを、仮圧着用押圧部材としての押圧部材Iのステージ上に供給した。このステージ上の半導体チップと、はんだバンプ付き半導体チップ(チップサイズ:7.3mm×7.3mm×0.15mmt、接続部の金属:銅ピラー+はんだ、バンプ高さ:銅ピラー+はんだ計約45μm、バンプ数1048ピン、ピッチ80μm、製品名:WALTS-TEG CC80、WALTS製)とをそれぞれの接続部が互いに対向するように位置合わせした。その後、半導体チップ、接着剤フィルム及び半導体チップからなる積層体を、圧着ヘッドとステージの間に挟んで加圧及び加熱して、半導体チップ同士を仮圧着した。次いで、仮圧着後の積層体を、本圧着用押圧部材としての押圧部材IIで挟むことで加熱及び加圧して、半導体チップ同士を電気的に接続した。
 仮圧着条件及び本圧着条件は下記のとおりである。これら条件は、得られる半導体装置に関するボイド評価及び接続評価が「A」となるように設定された。
・仮圧着条件
 圧着ヘッドの温度:80℃、荷重:75N、ステージ温度:80℃
・本圧着条件
 圧着ヘッドの温度:280℃、荷重:75N、ステージ温度:80℃
 2台の押圧部材I,IIを同時に並行して稼働させながら、半導体装置を複数連続して製造した。仮圧着及び本圧着に要した製造時間、半導体装置1パッケージ(PKG)あたりの製造時間、及び、1時間あたりの半導体装置の生産数(UPH)の結果を表2に示す。
1-3.評価
(1)ボイド評価
 超音波映像診断装置(Insight-300、インサイト製)により、得られた半導体装置の外観画像を撮り、スキャナGT-9300UF(EPSON社製)で半導体チップ上の接着剤層の画像を取り込んだ。画像処理ソフトAdobe Photoshop(登録商標)を用いて、色調補正、二階調化によりボイド部分を識別し、ヒストグラムにより接着剤層におけるボイド部分の占める割合を算出した。半導体チップ上の接着剤層の面積を100%とした。ボイドの専有面積が10%以下の場合を「A」と、10%を超える場合を「B」と判定した。
(2)接続評価
 作製した半導体装置の接続抵抗値を、マルチメータ(ADVANTEST製、商品名「R6871E」)を用いて測定することにより、実装後の初期導通を評価した。ペリフェラル部分の内周の初期接続抵抗値が45Ω以下で、かつ、外周の初期接続抵抗値が85Ω以下の場合を「A」とし、内周の初期接続抵抗値が45Ωを超える場合、外周の初期接続抵抗値が85Ωを超える場合、及び、導通していない(抵抗値が表示されない)場合を全て「B」とした。
(比較例1-1)
 2台の押圧部材I,IIを同じ圧着条件で同時に平行して稼働させながら、製造例1の接着剤フィルムを用いて以下の手順で複数の半導体装置を製造した。
 押圧部材I,IIのそれぞれのステージ上で半導体チップとバンプ付半導体チップとを位置合わせした。その後、押圧部材の圧着ヘッドとステージとで加圧しながら、圧着ヘッドの温度を1秒間で280℃まで昇温させた後、その状態で2秒間保持した。これにより、半導体チップとバンプ付半導体チップとを互いに圧着するとともに、電気的に接続した。圧着にかかった時間の合計は3秒であった。その後、圧着ヘッドの温度を280℃から半導体チップ供給温度の80℃まで冷却した。上記の圧着の条件は、半導体装置のボイド評価及び接続評価が「A」となるように設定された。
 各段階に要した製造時間、半導体装置1パッケージ(PKG)あたりの製造時間、及び、1時間あたりのパッケージの生産数(UPH)の結果を表2に示す。
Figure JPOXMLDOC01-appb-T000005
(実施例1-2)
 製造例1-2の接着剤フィルムを用いたこと以外は実施例1と同様にして半導体装置を製造した。結果を表3に示す。
(比較例1-2)
 製造例1-2の接着剤フィルムを用いたこと以外は比較例1と同様にして半導体装置を製造した。結果を表3に示す。
Figure JPOXMLDOC01-appb-T000006
(実施例1-3)
 製造例1-3の接着剤フィルムを用いたこと以外は実施例1と同様にして半導体装置を製造した。結果を表4に示す。
(比較例1-3)
 製造例1-3の接着剤フィルムを用い、圧着ヘッドの温度を1秒間で280℃まで昇温させた後、4秒間保持して、圧着にかかった時間の合計が5秒であったこと以外は比較例1と同様にして半導体装置を製造した。結果を表4に示す。
Figure JPOXMLDOC01-appb-T000007
 表2~4の結果から明らかなように、本実施形態に係る方法によれば、半導体装置の製造時間を短くすることができ、1時間あたりの半導体装置の生産数(UPH)を多くすることができる。
2.主として第一の実施形態に関連する検討例
2-1.接着剤フィルムの作製
 接着剤フィルムの作製に使用した化合物を以下に示す。
(a)熱硬化性樹脂
アクリル樹脂
・フルオレンに由来する骨格を有するアクリレート(大阪ガスケミカル株式会社製、EA0200、アクリロイル基の数:2)
(b)硬化剤
・ジクミル過酸化物(日油株式会社製、パークミルD)
(c)高分子成分
・アクリルゴム(日立化成株式会社製、KH-C865、Tg:0~12℃、重量平均分子量:450000~650000)
(d)フィラー
無機フィラー
・シリカフィラー(株式会社アドマテックス製、SE2050、平均粒径:0.5μm)
・エポキシシランで表面処理したシリカフィラー(株式会社アドマテックス製、SE2050SEJ、平均粒径:0.5μm)
・メタクリル表面処理ナノシリカフィラー(株式会社アドマテックス製、YA050CSM
、以下「SMナノシリカ」と表記する、平均粒径:約50nm)
樹脂フィラー
・有機フィラー(ロームアンドハースジャパン(株)製、EXL-2655:コアシェルタイプ有機微粒子)
(製造例2-1)
 表5に示す配合量(単位:質量部)のアクリル樹脂(A9300)、無機フィラー(SE2050、SE2050SEJ及びSMナノシリカ)及び樹脂フィラー(EXL2655)を、不揮発分(固形分、溶媒以外の成分)の濃度が60質量%になるように、溶媒としてのメチルエチルケトンに加えた。次いで、Φ1.0mm、Φ2.0mmのビーズを、固形分と同じ量加え、ビーズミル(フリッチュ・ジャパン株式会社製、遊星型微粉砕機P-7)で30分撹拌した。その後、高分子成分としてのフェノキシ樹脂(ZX1356)を加え、再度、ビーズミルで30分撹拌した。撹拌後、硬化剤(パークミルD)を添加して攪拌し、ビーズをろ過によって除去してワニスを得た。得られたワニスを小型精密塗工装置(株式会社廉井精機製)で塗工し、塗膜をクリーンオーブン(ESPEC製)で乾燥(70℃/10min)して、接着剤フィルムを得た。
Figure JPOXMLDOC01-appb-T000008
 得られた接着剤フィルムについて、仮圧着工程時の温度における溶融粘度を下記の方法により測定した。
[溶融粘度の測定]
 レオメーター(株式会社アントンパール・ジャパン製、MCR301)にて、サンプル厚み:400μm、昇温速度10℃/分、周波数:1Hzの条件で、測定治具(ディスポーザブルプレート(直径8mm)及びディスポーザブルサンプルディッシュ)を用いて、表6に示される仮圧着工程時の圧着ヘッド温度(℃)における溶融粘度を測定した。結果を表6に示す。
2-2.半導体装置の製造
(実施例1)
 対向するステージ及び圧着ヘッドを有する2台の押圧部材I,II(FCB3、パナソニック製)を準備し、押圧部材Iを仮圧着用部材として用い、押圧部材IIを本圧着用押圧部材として用いて、以下の手順で半導体装置を製造した。
 作製した製造例2-1の接着剤フィルムを切り抜き(8mm×8mm×0.045mmt)、半導体チップ(チップサイズ:10mm×10mm×0.4mmt、接続部の金属:Au、製品名:WALTS-TEG IP80、WALTS製)上に貼付した。次いで、接着剤フィルムを貼付した半導体チップを、仮圧着用押圧部材としての押圧部材Iのステージ上に供給した。このステージ上の半導体チップと、はんだバンプ付き半導体チップ(チップサイズ:7.3mm×7.3mm×0.15mmt、接続部の金属:銅ピラー+はんだ、バンプ高さ:銅ピラー+はんだ計約45μm、バンプ数1048ピン、ピッチ80μm、製品名:WALTS-TEG CC80、WALTS製)とをそれぞれの接続部が互いに対向するように位置合わせした。その後、半導体チップ、接着剤フィルム及び半導体チップからなる積層体を、圧着ヘッドとステージの間に挟んで加圧及び加熱して、接続部同士が接触するように半導体チップ同士を仮圧着した。次いで、仮圧着後の積層体を、本圧着用押圧部材としての押圧部材IIで挟むことで加熱及び加圧して、半導体チップ同士を電気的に接続した。仮圧着条件及び本圧着条件は表6に示したとおりである。仮圧着及び本圧着のいずれにおいても、ステージ温度は80℃であり、圧着時間は2秒であった。
(実施例2-2~2-8)
 仮圧着工程及び本圧着工程における圧着ヘッドの温度、及び荷重を表2に示すように変更した以外は実施例1と同様にして、実施例2-2~2-8の半導体装置を製造した。
2-3.評価
 得られた半導体装置について、ボイド評価及び接続評価を行った。
[ボイド評価]
 超音波映像診断装置(Insight-300、インサイト製)により、得られた半導体装置の外観画像を撮り、スキャナGT-9300UF(EPSON社製)で半導体チップ上の接着剤層の画像を取り込み、画像処理ソフトAdobe Photoshop(登録商標)を用いて、色調補正、二階調化によりボイド部分を識別し、ヒストグラムによりボイド部分の占める割合を算出した。半導体チップ上の接着剤層の面積を100%とした。ボイドの専有面積が5%以下の場合を「A」と評価し、5%を超える場合を「B」とした。結果を表6に示す。
[接続評価]
 作製した半導体装置の接続抵抗値を、マルチメータ(ADVANTEST製、商品名「R6871E」)を用いて測定することにより、仮圧着工程後及び本圧着工程後の導通を評価した。仮圧着工程後は、ペリフェラル部分において導通している(抵抗値が表示される)場合を「A」とし、導通していない(抵抗値が表示されない)場合を「B」とした。本圧着工程後は、ペリフェラル部分の内周の初期接続抵抗値が45Ω以下で、かつ、外周の初期接続抵抗値が85Ω以下の場合を「A」とし、内周の初期接続抵抗値が45Ωを超える場合、外周の初期接続抵抗値が85Ωを超える場合、及び、導通していない(抵抗値が表示されない)場合を全て「B」とした。結果を表6に示す。
Figure JPOXMLDOC01-appb-T000009
 表6における実施例2-1~2-5と実施例2-6~2-6との比較から、接着剤層(接着剤層)の溶融粘度が、仮圧着工程時の圧着ヘッド温度において7000Pa・s以下であることが、ボイドの発生の抑制及び半導体装置の信頼性向上に寄与することが確認された。
3.主として第二の実施形態に関連する検討例
3-1.原材料
 実施例で使用した一括接続用シートを以下に示す。
・ニトフロン900UL(日東電工株式会社、厚み50μm、100μm)
・ユーピレックスSGA(宇部興産株式会社、50μm、100μm(50μm×2))
・アルミニウム箔(住軽アルミ箔株式会社、100μm(20μm×5))
 実施例で使用した化合物を以下に示す。
(a)熱硬化性樹脂
エポキシ樹脂
・トリフェノールメタン骨格含有多官能固形エポキシ樹脂(EP1032H60、ジャパンエポキシレジン株式会社、重量平均分子量:800~2000)
・ビスフェノールF型液状エポキシ樹脂(YL983U、ジャパンエポキシレジン株式会社、分子量:約336)
・可撓性半固形状エポキシ樹脂(YL7175-1000、ジャパンエポキシレジン株式会社、重量平均分子量:1000~5000)
アクリル樹脂
・フルオレン骨格アクリレート樹脂(EA0200、大阪ガスケミカル株式会社、2官能基、分子量:約546)
(b)硬化剤
・2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジンイソシアヌル酸付加体(2MAOK-PW、四国化成株式会社製)
・ジクミル過酸化物(パークミルD、日油株式会社)
(c)高分子成分
・フェノキシ樹脂(ZX1356-2、東都化成株式会社、Tg:約71℃、重量平均分子量:約63000)
・アクリルゴム(KH-C865、日立化成製、Tg:0~12℃、重量平均分子量:450000~650000)
(d)フィラー
樹脂フィラー
・有機フィラー(EXL-2655、ロームアンドハースジャパン株式会社、コアシェルタイプ有機微粒子)
無機フィラー
・シリカフィラー(SE2050、株式会社アドマテックス、平均粒径0.5μm)
・メタクリル表面処理ナノシリカフィラー(YA050C-SM、株式会社アドマテックス、平均粒径約50nm)
(e)フラックス剤
・2-メチルグルタル酸(アルドリッチ、融点約77℃)
添加剤
・3-メタクリロキシプロピルトリメトキシシラン(OFS6030、東レダウコーニング株式会社)
3-2.熱硬化性樹脂組成物の作製
 各種原材料を表7に示す配合割合で混合し、熱硬化性樹脂組成物A及びBを調製した。具体的な作製方法を以下に示す。熱硬化性樹脂、フィラー、及び必要に応じてフラックス剤を、不揮発分(固形分)の濃度が60質量%になるようにメチルエチルケトンに添加した。その後、この混合液にΦ1.0mm、Φ2.0mmのビーズを固形分と同質量加え、ビーズミル(フリッチュ・ジャパン株式会社、遊星型微粉砕機P-7)で30分間撹拌した。混合液に高分子成分を加え、ビーズミルで30分間攪拌した。攪拌後、硬化剤及び必要に応じて添加剤を加えて攪拌し、混合液をろ過することでビーズを取り除き、ろ液を熱硬化性樹脂組成物A又はBとして得た。
Figure JPOXMLDOC01-appb-T000010
3-3.接着剤フィルムの作製
 作製した熱硬化性樹脂組成物A又はBを小型精密塗工装置(廉井精機)で塗工し、クリーンオーブン(ESPEC製)で乾燥(70℃/10分)し、接着剤フィルムを得た。
3-4.半導体装置の製造
 8mm×8mm×0.045mmtのサイズを有する接着剤フィルムを、半導体チップ(10mm、0.4mm厚、接続部金属:Au、製品名:WALTS-TEG IP80、WALTS製)に貼付した。この接着フィルム付き半導体チップを、接着フィルムを介してはんだバンプ付き半導体チップ(チップサイズ:7.3mm×7.3mm×0.15mmt、バンプ高さ:銅ピラー+はんだ高さ計約45μm、バンプ数1048ピン、ピッチ80μm、製品名:WALTS-TEG CC80、WALTS製)に接触させ、これをFCB3(パナソニック製、圧着ヘッド面積:7.3mm×7.3mm)で仮圧着し、積層体を作製した。熱硬化性樹脂組成物Aを用いた積層体は、FCB3の圧着ヘッドの温度を130℃に設定し、50Nの圧力で3秒間加熱加圧することで、仮圧着した。熱硬化性樹脂組成物Bを用いた積層体は、FCB3の圧着ヘッドの温度を130℃に設定し、100Nの圧力で3秒間加熱及び加圧することで、仮圧着した。仮圧着後の積層体を9個準備し、圧着ヘッドの面積が100mm×100mmである一括接続用装置(アルファデザイン製、HTB-MM)のステージ上に積層体を9個設置した。設置後、100mm×100mmの一括接続用シートを積層体の上に被せ、一括で本圧着し、半導体装置を得た。本圧着は、ステージ温度を80℃に設定し、圧着ヘッドの温度を250℃に設定し、900N(積層体1個あたり100N)の圧力で5秒間加熱及び加圧することで行った。
3-5.評価
[250℃における一括接続用シートの貯蔵弾性率]
 一括接続用シートから切り出した幅4mm、長さ40mmの試験片の粘弾性を、弾性率測定装置RSA2(Rheometric Scientific, Inc.)を用いて、周波数10Hz、昇温速度5℃/分の条件で-30℃から300℃まで昇温しながら測定した。測定結果から250℃における貯蔵弾性率を求めた。
[250℃における一括接続用シートの変位量測定]
 250℃における一括接続用シートの変位量は、電気機械式万能試験機(INSTRON製、5900シリーズ)、Bluehill3ソフトウエアを用いて測定した。250℃の槽内に一括接続用シートを設置し、直径8μmの円形の端面を有する棒状の押圧用冶具を用いて、一括接続用シートの主面と押圧用治具の端面とが平行になる向きで押し当てる圧縮試験を行った。押圧用治具によって、0.001mm/秒のスピードで100N(約2MPa)の荷重を一括接続用シートに加えた。圧縮荷重が0Nから100Nになってから5秒経過し、荷重が100Nで安定した時点の変位量を、一括接続用シートの膜厚の変位量として記録した。
[接続評価]
 本圧着後にマルチメータ(ADVANTEST製、R6871E)を用いて、半導体装置の初期導通の可否を測定した。ペリフェラル部分の内周の初期接続抵抗値が40Ω以下、外周の初期接続抵抗値が85Ω以下である半導体装置をOK、それよりも高い抵抗値又は未接続の半導体装置をNGとして評価した。9個の半導体装置の中でOK評価となる数が、9個全ての場合に総合評価をA、それ以外をBとして判定した。
 熱硬化性樹脂組成物A及び各種一括接続用シートを用いて一括で半導体装置を製造した結果を表8に示す。
Figure JPOXMLDOC01-appb-T000011
 熱硬化性樹脂組成物B及び各種一括接続用シートを用いて一括で半導体装置を製造した結果を表9に示す。
Figure JPOXMLDOC01-appb-T000012
 表8及び9の結果から、複数の半導体チップと複数の他の半導体チップとを一括で本圧着する場合に、250℃における10GPa以下の貯蔵弾性率と、250℃における40μm以上の変位量とを有する一括接続用シートを用いることにより、良好な接続の半導体装置をより効率的に製造できることが確認された。
4.主として第三の実施形態に関連する検討例
4-1.接着剤フィルムの作製
 接着剤フィルムの作製に使用した化合物を以下に示す。
(a)熱硬化性樹脂
アクリル樹脂
・エトキシ化イソシアヌル酸トリアクリレート(新中村化学工業株式会社製、A-9300、アクリロイル基の官能基数:3)
・フルオレンに由来する骨格を有するアクリレート化合物(大阪ガスケミカル株式会社製、EA0200、アクリロイル基の官能基数:2)
(b)硬化剤
・ジクミル過酸化物(日油株式会社製、パークミルD)
(c)高分子成分
・フェノキシ樹脂(東都化成株式会社製、ZX1356、Tg:約71℃、重量平均分子量:約63000)
・アクリルゴム(日立化成株式会社製、KH-C865、Tg:0~12℃、重量平均分子量:450000~650000)
(d)フィラー
無機フィラー
・シリカフィラー(株式会社アドマテックス製、SE2050、平均粒径:0.5μm)・エポキシシランで表面処理されたシリカフィラー(株式会社アドマテックス製、SE2050SEJ、平均粒径:0.5μm)
・メタクリル表面処理ナノシリカフィラー(株式会社アドマテックス製、YA050CSM
、以下「SMナノシリカ」と表記する、平均粒径:約50nm)
樹脂フィラー
・有機フィラー(ロームアンドハースジャパン(株)製、EXL-2655:コアシェルタイプ有機微粒子)
(製造例4-1)
 表1に示す配合量(単位:質量部)のアクリル樹脂(A9300)、無機フィラー(SE2050、SE2050SEJ及びSMナノシリカ)及び樹脂フィラー(EXL2655)を、不揮発分(固形分、溶媒以外の成分)の濃度が60質量%になるように、溶媒としてのメチルエチルケトンに加えた。次いで、Φ1.0mm、Φ2.0mmのビーズを、メチルエチルケトンに加えたアクリル樹脂及び無機フィラーの合計量と同じ量加え、ビーズミル(フリッチュ・ジャパン株式会社製、遊星型微粉砕機P-7)で30分撹拌した。その後、高分子成分としてのフェノキシ樹脂(ZX1356)を加え、再度、ビーズミルで30分撹拌した。撹拌後、硬化剤(パークミルD)を添加して攪拌し、ビーズをろ過によって除去してワニスを得た。得られたワニスを小型精密塗工装置(株式会社廉井精機製)で塗工し、クリーンオーブン(ESPEC製)で乾燥(70℃/10min)して、接着剤フィルムを得た。
(製造例4-2)
 使用した材料を表10に示すように変更したこと以外は製造例4-1と同様にして、接着剤フィルムを得た。
Figure JPOXMLDOC01-appb-T000013
4-2.半導体装置の製造
(実施例4-1)
 作製した製造例4-1の接着剤フィルムを切り抜き(8mm×8mm×0.045mmt)、半導体チップ(チップサイズ:10mm×10mm×0.4mmt、接続部の金属:Au、製品名:WALTS-TEG IP80、WALTS製)上に貼付した。次いで、接着剤フィルムを貼付した半導体チップを、仮圧着用押圧部材として準備した押圧部材のステージ上に供給した。このステージ上の半導体チップと、はんだバンプ付き半導体チップ(チップサイズ:7.3mm×7.3mm×0.15mmt、接続部の金属:銅ピラー+はんだ、バンプ高さ:銅ピラー+はんだ計約45μm、バンプ数1048ピン、ピッチ80μm、製品名:WALTS-TEG CC80、WALTS製)とをそれぞれの接続部が互いに対向するように位置合わせした。その後、半導体チップ、接着剤フィルム及び半導体チップからなる積層体を、圧着ヘッドとステージの間に挟んで加圧及び加熱して、半導体チップ同士を仮圧着した。
 次いで、得られた積層体をリフロ炉に搬送し、最高温度を260℃として600秒加熱することで、チップ-チップ間を電気的に接続した。仮圧着工程で積層体を複数形成し、それらを一括でリフロ炉へ搬送することで、一度に複数の半導体装置を製造した。
 上記の半導体装置の製造では、下記の接続評価がAとなるように条件が設定されている。半導体装置1パッケージ(PKG)あたりの仮圧着工程及び加熱工程のそれぞれに要した製造時間、半導体装置100パッケージ(PKG)あたりの製造時間の結果を表11に示す。
・仮圧着条件
 圧着ヘッドの温度:80℃、荷重:75N、ステージ温度:80℃
4-3.評価
[接続評価]
 作製した半導体装置の接続抵抗値を、マルチメータ(ADVANTEST製、商品名「R6871E」)を用いて測定することにより、実装後の初期導通を評価した。ペリフェラル部分の内周の初期接続抵抗値が45Ω以下で、かつ、外周の初期接続抵抗値が85Ω以下の場合を「A」とし、内周の初期接続抵抗値が45Ωを超える場合、外周の初期接続抵抗値が85Ωを超える場合、及び、導通していない(抵抗値が表示されない)場合を全て「B」とした。
(比較例4-1)
 以下の点で条件を変更をしたこと以外は実施例4-1と同様にして、半導体装置を製造した。押圧部材のステージ上で半導体チップとバンプ付半導体チップとを位置合わせした。その後、押圧部材の圧着ヘッドとステージとで加圧しながら、圧着ヘッドの温度を1秒間で280℃まで昇温させた後、その状態で2秒間保持した。これにより、半導体チップとバンプ付半導体チップとを互いに圧着し、電気的に接続した。圧着にかかった時間の合計は3秒であった。その後、圧着ヘッドの温度を280℃から半導体チップ供給温度の80℃まで冷却した。押圧部材を用いて、半導体装置を複数製造した。上記の半導体装置の製造では、上記の接続評価が「A」となるように条件が設定されている。圧着工程の各段階に要した製造時間、半導体装置100パッケージ(PKG)あたりの製造時間の結果を表11に示す。
Figure JPOXMLDOC01-appb-T000014
(実施例4-2)
 加熱装置としてリフロ炉の代わりにオーブンを用い、積層体を260℃のオーブン内で600秒加熱したこと以外は実施例4-1と同様にして半導体装置の製造を行った。結果を表12に示す。
Figure JPOXMLDOC01-appb-T000015
(実施例4-3)
 製造例4-2の接着剤フィルムを用いたこと以外は実施例4-1と同様にして半導体装置の製造を行った。結果を表13に示す。
(比較例4-2)
 製造例4-2の接着剤フィルムを用いこと以外は比較例4-1と同様にして半導体装置の製造を行った。結果を表13に示す。
Figure JPOXMLDOC01-appb-T000016
(実施例4-4)
 加熱装置としてリフロ炉の代わりにオーブンを用い、積層体を260℃のオーブン内で600秒加熱したこと以外は実施例4-3と同様にして半導体装置の製造を行った。結果を表14に示す。
Figure JPOXMLDOC01-appb-T000017
 表11~14の結果から明らかなように、本実施形態に係る半導体装置を製造する方法によれば、半導体装置の製造時間を短くすることができる。
5.主として第三の実施形態に関連する検討例
5-1.原材料
 実施例で使用した化合物を以下に示す。
(i)重量平均分子量10000未満の樹脂成分
(エポキシ樹脂)
・トリフェノールメタン骨格含有多官能固形エポキシ樹脂(ジャパンエポキシレジン株式会社、EP1032H60、以下「EP1032」とする)、重量平均分子量:800~2000
・ビスフェノールF型液状エポキシ樹脂(ジャパンエポキシレジン株式会社、YL983U、以下「YL983」とする)重量平均分子量:約336
・可とう性半固形状エポキシ(ジャパンエポキシレジン株式会社、YL7175-1000、以下「YL7175」とする)、重量平均分子量:1000~5000
(ii)硬化剤
・2,4-ジアミノ-6-[2’-メチルイミダゾリル-(1’)]-エチル-s-トリアジンイソシアヌル酸付加体(四国化成株式会社製、2MAOK-PW、以下「2MAOK」とする)
(iii)重量平均分子量10000以上の高分子成分
・フェノキシ樹脂(東都化成株式会社、ZX1356-2、Tg:約71℃、Mw:約63000、以下「ZX1356」とする)
(iv)フラックス剤(カルボン酸)
・2-メチルグルタル酸(アルドリッチ、融点約77℃、以下「グルタル酸」とする)
(v)フィラー
(無機フィラー)
・シリカフィラー(株式会社アドマテックス、SE2050、平均粒径0.5μm)
・フェニル表面処理ナノシリカフィラー(株式会社アドマテックス、YA050C-SP、以下SPナノシリカとする、平均粒径約50nm)
(樹脂フィラー)
・有機フィラー(ロームアンドハースジャパン(株)社製、EXL-2655:コアシェルタイプ有機微粒子)
(vi)シリコーンレジン
 以下の化学式で表される基本構造を有するシリコーンレジンを準備した。
Figure JPOXMLDOC01-appb-C000018
(シラノール化合物)
・固形シラノール、R:フェニル基又はプロピル基、R:アルキレン基、X:H(東レダウコーニング(株)社製、RSN-6018、分子量:約2000)
・固形シラノール、R:フェニル基、R:アルキレン基、X:H(東レダウコーニング(株)社製、FCA107、分子量:約3000)
(その他のシリコーンレジン)
・液状シリコーンレジン、R:メチル基、R2:アルキレン基、X:CH(東レダウコーニング(株)社製、SR2402、分子量:約1500)
5-2.フィルム状接着剤の作製
(実施例5-1)
 エポキシ樹脂、2MAOK、2-メチルグルタル酸、無機フィラー、樹脂フィラー及びシラノールに、NV(不揮発分)が60質量%になるように有機溶媒(メチルエチルケトン)を添加した。その後、φ1.0mm、φ2.0mmのビーズを固形分と同質量加え、ビーズミル(フリッチュ・ジャパン株式会社、遊星型微粉砕機P-7)で30分撹拌した。その後、ZX1356を加え、再度、ビーズミルで30分撹拌した。撹拌に用いたビーズをろ過によって除去した。作製したワニス(半導体用接着剤)を小型精密塗工装置(廉井精機)で塗工し、塗膜をクリーンオーブン(ESPEC製)で乾燥(70℃/10min)し、フィルム状接着剤を得た。
(実施例5-2~5-4、参考例5-1~5-3)
 使用した材料を表15に示すように変更したことを除いては、実施例5-1のフィルム状接着剤の作製方法と同様にして、フィルム状接着剤を作製した。表15中、各材料の配合量は不揮発分の配合量であり、単位は質量部である。
5-3.評価
(1)熱重量減少量評価
 約10mgのシリコーンレジン単体をPtパンに入れ、35℃から400℃までの熱重量減少をTG/DTA測定装置(セイコーインスツルメンツ株式会社製、EXSTAR6000)で測定した。昇温速度は10℃/minとした。260℃の熱重量減少量が20%以下のサンプルをA、260℃の熱重量減少量が20%より多い場合をBと評価した。
(2)粘度測定
 レオメーターMCR301(株式会社アントンパール・ジャパン製)を用いた。ステージ上に半導体用接着剤を供給し、ボイドが入らないように測定治具を設置した。測定条件は、ステージと測定治具(φ8mm)の間隔0.3mm、振り角gamma=5%、周波数f=1Hz、ノーマルフォースFN=0μN、昇温速度10℃/min、測定範囲30℃~180℃とした。粘度曲線から130℃(下記(3)の第一工程の温度)の粘度を求めた。
(3)半導体装置の製造(接続評価)
 作製したフィルム状接着剤を切り抜き(7.3mm×7.3mm×0.045mmt)、はんだバンプ付き半導体チップ(チップサイズ:7.3mm×7.3mm×0.15mmt、バンプ高さ:銅ピラー+はんだ計約45μm、バンプ数1048、ピッチ80μm、WALTS-TEG CC80ModelI、WALTS製)上に貼付し、受け側の半導体チップ(チップサイズ:10mm×10mm×0.1mmt、WALTS-TEG IP80、WALTS製)にFCB3(パナソニック製)で仮圧着した。ステージ温度は80℃とした。130℃/100N/3sで位置合わせして仮圧着した(第一工程)。仮圧着後の積層体を最高温度260℃に到達するリフロ炉(タムラ製作所製)に約600s(10min)通すことで本圧着させて、半導体装置パッケージのサンプルを得た。第一工程後及び第二工程後のそれぞれで、マルチメータ(ADVANTEST製、R6871E)を用いて初期導通の可否を測定した。ペリフェラル部(内周部)の接続抵抗値が32.0~38.0ΩのサンプルをA(接続良好)、それ以外の抵抗値又はOpenをB(接続不良)と評価した。
(4)ボイド評価
 上記(3)で作製したサンプルについて、第一工程後及び第二工程後のそれぞれで、超音波映像診断装置(Insight-300、インサイト製)により、外観画像を撮り、スキャナGT-9300UF(EPSON社製)でチップ上の半導体用接着剤からなる層(接着剤層)の画像を取り込んだ。画像処理ソフトAdobe Photoshopを用いて、色調補正、二階調化により画像からボイド部分を識別し、ヒストグラムによりボイド部分の占める割合を算出した。チップ上の半導体用接着剤部分の面積を100%として、ボイド発生率が5%以下をA、ボイド発生率が5%より多い場合をBと評価した。
(5)耐リフロ性評価
 上記(3)で作製したパッケージを封止材(日立化成製、CEL9750ZHF10)を用いて、モールドした(条件:180℃/6.75MPa/90s)。次に、クリーンオーブン(ESPEC製)中で175℃で5時間アフターキュアを行った。その後、JEDEC level 2条件で高温吸湿後、リフロ評価(リフロ炉:タムラ製作所製)を行った(リフロ炉を3回通した)。リフロ後、剥離なく、接続良好なサンプルをA、剥離又は接続不良が生じたサンプルをBとした。接続評価方法は上記(3)と同様な方法で行った。
Figure JPOXMLDOC01-appb-T000019
 一般式(1)で表される固形シラノールを添加した実施例5-1~5-4の半導体用接着剤は、第一工程後、第二工程後共にボイドレスで、接続を確保可能であるとともに、耐リフロ性も満足することが確認された。
 以上説明したとおり、本圧着用の押圧部材を高温に維持しながら連続的に半導体装置を製造する方法によって、ボイドの発生を充分に抑制し、接続信頼性に優れた半導体装置を得ることができる。また、複数の半導体チップと複数の基板及び/又は複数の他の半導体チップとを一括で本圧着した際に、良好な接続を有する半導体装置を得ることができる。
 1…半導体チップ、2…基板、3…積層体、5…インターポーザー、10…半導体チップ本体、15,16…配線、20…基板本体、30,32,33…バンプ、34…貫通電極、40…接着剤層、41,44…圧着ヘッド、42,45…ステージ、43…仮圧着用の押圧装置、46…本圧着用の押圧装置、50…インターポーザー本体、70…ソルダーレジスト、100,200,300,400,500,600…半導体装置。

Claims (18)

  1.  半導体チップと、基板及び/又は他の半導体チップと、これらの間に介在する接着剤層とを備え、前記半導体チップ、前記基板、及び前記他の半導体チップのそれぞれが金属材料によって形成された表面を有する接続部を有し、前記半導体チップの接続部と前記基板及び/又は前記他の半導体チップの接続部とが金属接合によって電気的に接続されている、半導体装置を製造する方法であって、
     前記半導体チップと、前記基板、前記他の半導体チップ、又は、前記他の半導体チップに相当する部分を含む半導体ウエハと、これらの間に配置された前記接着剤層とを有し、前記半導体チップの接続部と前記基板又は前記他の半導体チップの接続部とが対向配置されている、積層体を、対向する一対の仮圧着用押圧部材で挟むことによって加熱及び加圧し、それにより前記半導体チップに前記基板、前記他の半導体チップ又は前記半導体ウエハを仮圧着する工程と、
     前記積層体を、前記仮圧着用押圧部材とは別に準備された、対向する一対の本圧着用押圧部材で挟むことによって加熱及び加圧し、それにより前記半導体チップの接続部と前記基板又は前記他の半導体チップの接続部とを金属接合によって電気的に接続する工程と、をこの順に備え、
     前記一対の仮圧着用押圧部材のうち少なくとも一方が、前記積層体を加熱及び加圧する時に、前記半導体チップの接続部の表面を形成している金属材料の融点、及び前記基板又は前記他の半導体チップの接続部の表面を形成している金属材料の融点よりも低い温度に加熱され、
     前記一対の本圧着用押圧部材のうち少なくとも一方が、前記積層体を加熱及び加圧する時に、前記半導体チップの接続部の表面を形成している金属材料の融点、又は前記基板若しくは前記他の半導体チップの接続部の表面を形成している金属材料の融点のうち少なくともいずれか一方の融点以上の温度に加熱される、
    方法。
  2.  前記一対の本圧着用押圧部材のうち少なくとも一方が、前記半導体チップの接続部の表面を形成している金属材料の融点、又は前記基板若しくは前記他の半導体チップの接続部の表面を形成している金属材料の融点のうち少なくともいずれか一方の融点以上の温度に加熱された状態を維持しながら、複数の半導体装置を連続的に製造する、請求項1に記載の方法。
  3.  前記接着剤層の溶融粘度が、前記仮圧着用押圧部材が加熱される温度において7000Pa・s以下である、請求項2に記載の方法。
  4.  半導体チップと、基板及び/又は他の半導体チップと、これらの間に介在する接着剤層とを備え、前記半導体チップ、前記基板、及び前記他の半導体チップのそれぞれが金属材料によって形成された表面を有する接続部を有し、前記半導体チップの接続部と前記基板及び/又は前記他の半導体チップの接続部とが金属接合によって電気的に接続されている、半導体装置を製造する方法であって、
     前記半導体チップと、前記基板、前記他の半導体チップ、又は、前記他の半導体チップに相当する部分を含む半導体ウエハと、これらの間に配置された前記接着剤層とを有し、前記半導体チップの接続部と前記基板又は前記他の半導体チップの接続部とが対向配置されている、積層体を、対向する一対の仮圧着用押圧部材で挟むことによって加熱及び加圧し、それにより前記半導体チップに前記基板又は前記他の半導体チップ又は前記半導体ウエハを仮圧着する工程と、
     ステージ上に配置された複数の前記積層体又は複数の前記半導体チップ、前記半導体ウエハ及び前記接着剤を有する前記積層体とそれらを覆うように配置された一括接続用シートとを、前記ステージと該ステージに対向する圧着ヘッドとで挟むことによって一括して複数の前記積層体を加熱及び加圧し、それにより前記半導体チップの接続部と前記基板又は前記他の半導体チップの接続部とを金属接合によって電気的に接続する工程と、をこの順に備え、
     前記一対の仮圧着用押圧部材のうち少なくとも一方が、前記積層体を加熱及び加圧する時に、前記半導体チップの接続部の表面を形成している金属材料の融点、及び前記基板又は前記他の半導体チップの接続部の表面を形成している金属材料の融点よりも低い温度に加熱され、
     前記ステージ及び前記圧着ヘッドのうち少なくとも一方が、前記半導体チップの接続部の表面を形成している金属材料の融点、又は前記基板若しくは前記他の半導体チップの接続部の表面を形成している金属材料の融点のうち少なくともいずれか一方の融点以上の温度に加熱され、
     前記一括接続用シートが、250℃における10GPa以下の貯蔵弾性率と、250℃における40μm以上の変位量とを有し、
     前記変位量が、直径8μmの円形の端面を有する棒状の押圧用治具を、前記一括接続用シートの主面に、前記主面と前記端面とが平行になる向きで押し当てる圧縮試験において、250℃の環境下で圧縮荷重が100Nであるときの変位量である、方法。
  5.  (a)10000未満の重量平均分子量を有する樹脂成分、(b)硬化剤、及び、(c)下記一般式(1)で表されるシラノール化合物を含有する、半導体用接着剤。
    Figure JPOXMLDOC01-appb-C000001
    [式中、Rはアルキル基又はフェニル基を示し、Rはアルキレン基を示す。]
  6.  前記Rがフェニル基である、請求項5に記載の半導体用接着剤。
  7.  前記(c)シラノール化合物が25℃で固形である、請求項5又は6に記載の半導体用接着剤。
  8.  (d)10000以上の重量平均分子量を有する高分子成分を更に含有する、請求項5~7のいずれか一項に記載の半導体用接着剤。
  9.  前記(d)10000以上の重量平均分子量を有する高分子成分が、30000以上の重量平均分子量、及び、100℃以下のガラス転移温度を有する、請求項8に記載の半導体用接着剤。
  10.  半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置を、前記接続部の金属の融点より低温で圧着する第一工程と、前記接続部の金属の融点以上の高温で加熱処理することで金属結合を形成する第二工程と、を経て製造する際に、前記接続部を封止する接着剤層を形成するために用いられる、請求項5~9のいずれか一項に記載の半導体用接着剤。
  11.  半導体チップと、基板及び/又は他の半導体チップと、これらの間に介在する接着剤層とを備え、前記半導体チップ、前記基板、及び前記他の半導体チップのそれぞれが金属材料によって形成された表面を有する接続部を有し、前記半導体チップの接続部と前記基板及び/又は前記他の半導体チップの接続部とが金属接合によって電気的に接続されている、半導体装置を製造する方法であって、
     前記半導体チップと、前記基板、前記他の半導体チップ、又は、前記他の半導体チップに相当する部分を含む半導体ウエハと、これらの間に配置された前記接着剤層とを有し、前記半導体チップの接続部と前記基板又は前記他の半導体チップの接続部とが対向配置されている、積層体を、対向する一対の仮圧着用押圧部材で挟むことによって加熱及び加圧し、それにより前記半導体チップに前記基板、前記他の半導体チップ又は前記半導体ウエハを仮圧着する工程と、
     前記半導体チップの接続部と前記基板又は前記他の半導体チップの接続部とを金属接合によって電気的に接続する工程と、
    をこの順に備え、
     前記一対の仮圧着用押圧部材のうち少なくとも一方が、前記積層体を加熱及び加圧する時に、前記半導体チップの接続部の表面を形成している金属材料の融点、及び前記基板又は前記他の半導体チップの接続部の表面を形成している金属材料の融点よりも低い温度に加熱され、
     前記半導体チップの接続部と前記基板又は前記他の半導体チップの接続部とを金属接合によって電気的に接続する工程において、前記積層体が、加熱炉内又はホットプレート上で、前記半導体チップの接続部の表面を形成している金属材料の融点、又は前記基板若しくは前記他の半導体チップの接続部の表面を形成している金属材料の融点のうち少なくともいずれか一方の融点以上の温度に加熱される、方法。
  12.  複数の前記積層体が前記加熱炉内又は前記ホットプレート上で一括して加熱される、請求項11に記載の方法。
  13.  前記接着剤層が、請求項5~9のいずれか一項に記載の半導体用接着剤を含む層である、請求項11又は12に記載の方法。
  14.  前記接着剤層が、10000以下の分子量を有する熱硬化性樹脂、及びその硬化剤を含有する熱硬化性樹脂組成物を含む層である、請求項1~4、11及び12のいずれか一項に記載の方法。
  15.  前記熱硬化性樹脂組成物が、10000以上の重量平均分子量を有する高分子成分を更に含有する、請求項14に記載の方法。
  16.  前記高分子成分の重量平均分子量が30000以上であり、前記高分子成分のガラス転移温度が100℃以下である、請求項15に記載の方法。
  17.  前記接着剤層が、予め準備された接着剤フィルムによって形成された層である、請求項1~4及び11~16のいずれか一項に記載の方法。
  18.  前記半導体チップの接続部と前記基板又は前記他の半導体チップの接続部とを接触させるとともに前記半導体チップに前記基板又は前記他の半導体チップを仮圧着する、請求項1~4及び11~17のいずれか一項に記載の方法。
PCT/JP2016/081774 2015-10-29 2016-10-26 半導体用接着剤、半導体装置及びそれを製造する方法 WO2017073630A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US15/770,792 US10669454B2 (en) 2015-10-29 2016-10-26 Method for manufacturing semiconductor device including heating and pressuring a laminate having an adhesive layer
CN201680062779.7A CN108352333B (zh) 2015-10-29 2016-10-26 半导体用粘接剂、半导体装置以及制造该半导体装置的方法
JP2017547837A JP6504263B2 (ja) 2015-10-29 2016-10-26 半導体用接着剤、半導体装置及びそれを製造する方法
KR1020187012722A KR102064584B1 (ko) 2015-10-29 2016-10-26 반도체용 접착제, 반도체 장치 및 그것을 제조하는 방법
US16/680,547 US11608455B2 (en) 2015-10-29 2019-11-12 Adhesive for semiconductor device, and high productivity method for manufacturing said device

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2015212990 2015-10-29
JP2015-212990 2015-10-29
JP2016044788 2016-03-08
JP2016-044788 2016-03-08
JP2016115355 2016-06-09
JP2016-115355 2016-06-09

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/770,792 A-371-Of-International US10669454B2 (en) 2015-10-29 2016-10-26 Method for manufacturing semiconductor device including heating and pressuring a laminate having an adhesive layer
US16/680,547 Continuation US11608455B2 (en) 2015-10-29 2019-11-12 Adhesive for semiconductor device, and high productivity method for manufacturing said device

Publications (1)

Publication Number Publication Date
WO2017073630A1 true WO2017073630A1 (ja) 2017-05-04

Family

ID=58630516

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/081774 WO2017073630A1 (ja) 2015-10-29 2016-10-26 半導体用接着剤、半導体装置及びそれを製造する方法

Country Status (6)

Country Link
US (2) US10669454B2 (ja)
JP (1) JP6504263B2 (ja)
KR (1) KR102064584B1 (ja)
CN (1) CN108352333B (ja)
TW (1) TWI714653B (ja)
WO (1) WO2017073630A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018225800A1 (ja) * 2017-06-07 2020-04-16 日立化成株式会社 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
CN111480218A (zh) * 2017-12-18 2020-07-31 日立化成株式会社 半导体装置、半导体装置的制造方法和粘接剂
CN112041972A (zh) * 2018-04-27 2020-12-04 日东电工株式会社 半导体装置制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102064584B1 (ko) 2015-10-29 2020-01-10 히타치가세이가부시끼가이샤 반도체용 접착제, 반도체 장치 및 그것을 제조하는 방법
US10734350B2 (en) * 2016-05-09 2020-08-04 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device
JP6926018B2 (ja) * 2018-03-28 2021-08-25 東レエンジニアリング株式会社 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
TWI669794B (zh) * 2018-09-27 2019-08-21 頎邦科技股份有限公司 基板與晶片之壓合步驟及其壓合裝置
KR20200064250A (ko) * 2018-11-28 2020-06-08 삼성디스플레이 주식회사 본딩 장치 및 본딩 방법
US20210013099A1 (en) * 2019-07-10 2021-01-14 Facebook Technologies, Llc Reducing the planarity variation in a display device
WO2021208006A1 (zh) * 2020-04-16 2021-10-21 华为技术有限公司 封装结构、电动车辆和电子装置
JP2022020286A (ja) * 2020-07-20 2022-02-01 株式会社ディスコ 保護部材形成装置で用いるシート、及び保護部材形成方法
US11842982B2 (en) 2020-11-02 2023-12-12 Samsung Electronics Co., Ltd. Semiconductor package with curing layer between semiconductor chips
TW202220154A (zh) * 2020-11-02 2022-05-16 南韓商三星電子股份有限公司 半導體封裝
TWI807348B (zh) * 2021-06-21 2023-07-01 矽品精密工業股份有限公司 覆晶作業及其應用之接合設備

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013189555A (ja) * 2012-03-14 2013-09-26 Dexerials Corp 熱硬化性エポキシ系接着剤、実装方法及び実装体
JP2013222859A (ja) * 2012-04-17 2013-10-28 Sumitomo Bakelite Co Ltd 積層体の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02280349A (ja) 1989-04-20 1990-11-16 Mitsubishi Electric Corp バンプの形成方法およびバンプの接続方法
JP2786700B2 (ja) 1989-11-29 1998-08-13 株式会社日立製作所 半導体集積回路装置の製造方法および製造装置
JP3815149B2 (ja) * 1999-11-04 2006-08-30 セイコーエプソン株式会社 部品実装方法および電気光学装置の製造方法
TWI332521B (en) * 2000-03-31 2010-11-01 Hitachi Chemical Co Ltd Adhesive films for semiconductor
JP4024458B2 (ja) 2000-06-27 2007-12-19 株式会社東芝 半導体装置の実装方法および半導体装置実装体の製造方法
JP4766831B2 (ja) 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
US20060292823A1 (en) * 2005-06-28 2006-12-28 Shriram Ramanathan Method and apparatus for bonding wafers
JP4462218B2 (ja) * 2006-03-28 2010-05-12 Tdk株式会社 チップ状電子部品の外部電極形成方法および外部電極形成装置
JP2008109009A (ja) 2006-10-27 2008-05-08 Sony Corp 半導体装置の製造方法
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
JP5299279B2 (ja) * 2007-12-20 2013-09-25 日立化成株式会社 封止充てん用フィルム状樹脂組成物、それを用いた半導体パッケージ及び半導体装置の製造方法、並びに半導体装置
JP5212176B2 (ja) * 2008-03-26 2013-06-19 日立化成株式会社 半導体装置の製造方法
JP5123341B2 (ja) * 2010-03-15 2013-01-23 信越化学工業株式会社 接着剤組成物、半導体ウエハ保護膜形成用シート
JP2012104782A (ja) * 2010-11-15 2012-05-31 Elpida Memory Inc 半導体装置の製造方法および装置
US8710654B2 (en) * 2011-05-26 2014-04-29 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP5866851B2 (ja) * 2011-08-05 2016-02-24 日立化成株式会社 半導体装置の製造方法、フィルム状接着剤及び接着剤シート
US9123830B2 (en) * 2011-11-11 2015-09-01 Sumitomo Bakelite Co., Ltd. Manufacturing method for semiconductor device
JP6047888B2 (ja) 2012-02-24 2016-12-21 日立化成株式会社 半導体用接着剤及び半導体装置の製造方法
CN104145328A (zh) 2012-03-07 2014-11-12 东丽株式会社 半导体装置的制造方法及半导体装置的制造装置
JP5990940B2 (ja) 2012-03-09 2016-09-14 日立化成株式会社 回路接続構造体の製造方法
JP5978725B2 (ja) * 2012-04-11 2016-08-24 日立化成株式会社 半導体装置の製造方法
JP2014060241A (ja) * 2012-09-18 2014-04-03 Toray Ind Inc 半導体装置の製造方法
JP2014143316A (ja) 2013-01-24 2014-08-07 Sanyu Rec Co Ltd フリップチップ部品の樹脂封止方法
JP6069143B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
US9761474B2 (en) * 2013-12-19 2017-09-12 Micron Technology, Inc. Methods for processing semiconductor devices
WO2016158935A1 (ja) * 2015-03-30 2016-10-06 東レエンジニアリング株式会社 半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイス
KR102064584B1 (ko) 2015-10-29 2020-01-10 히타치가세이가부시끼가이샤 반도체용 접착제, 반도체 장치 및 그것을 제조하는 방법
DE102016213878B3 (de) * 2016-07-28 2017-11-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gehäuse für einen Mikrochip mit einem strukturierten Schichtverbund und Herstellungsverfahren dafür

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013189555A (ja) * 2012-03-14 2013-09-26 Dexerials Corp 熱硬化性エポキシ系接着剤、実装方法及び実装体
JP2013222859A (ja) * 2012-04-17 2013-10-28 Sumitomo Bakelite Co Ltd 積層体の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018225800A1 (ja) * 2017-06-07 2020-04-16 日立化成株式会社 半導体用フィルム状接着剤、半導体装置の製造方法及び半導体装置
JP7196839B2 (ja) 2017-06-07 2022-12-27 昭和電工マテリアルズ株式会社 半導体用フィルム状接着剤、基材付きフィルム状接着剤、半導体用フィルム状接着剤の製造方法、半導体装置の製造方法及び半導体装置
CN111480218A (zh) * 2017-12-18 2020-07-31 日立化成株式会社 半导体装置、半导体装置的制造方法和粘接剂
CN111480218B (zh) * 2017-12-18 2023-07-21 株式会社力森诺科 半导体装置、半导体装置的制造方法和粘接剂
CN112041972A (zh) * 2018-04-27 2020-12-04 日东电工株式会社 半导体装置制造方法
EP3787011A4 (en) * 2018-04-27 2022-06-08 Nitto Denko Corporation SEMICONDUCTOR DEVICE MANUFACTURING PROCESS
US11594513B2 (en) 2018-04-27 2023-02-28 Nitto Denko Corporation Manufacturing method for semiconductor device

Also Published As

Publication number Publication date
JPWO2017073630A1 (ja) 2018-08-16
US20180312731A1 (en) 2018-11-01
CN108352333A (zh) 2018-07-31
KR20180066139A (ko) 2018-06-18
CN108352333B (zh) 2021-07-20
TWI714653B (zh) 2021-01-01
US20200095481A1 (en) 2020-03-26
US10669454B2 (en) 2020-06-02
KR102064584B1 (ko) 2020-01-10
TW201726863A (zh) 2017-08-01
US11608455B2 (en) 2023-03-21
JP6504263B2 (ja) 2019-04-24

Similar Documents

Publication Publication Date Title
WO2017073630A1 (ja) 半導体用接着剤、半導体装置及びそれを製造する方法
JP6477971B2 (ja) 半導体装置の製造方法
JP2017045891A (ja) 半導体装置及びそれを製造する方法
JP2017220519A (ja) 半導体装置の製造方法
JP2019137866A (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP2024023787A (ja) 半導体装置の製造方法
JP7176532B2 (ja) 半導体装置、半導体装置の製造方法及び接着剤
JP2017122193A (ja) 半導体用接着剤及び半導体装置の製造方法
JP6859708B2 (ja) 半導体装置を製造する方法
JP6544146B2 (ja) 半導体装置及びそれを製造する方法
TWI820200B (zh) 半導體裝置及其製造方法
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
JP6690308B2 (ja) 半導体装置を製造する方法
JP2017171817A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP2021024963A (ja) 半導体用接着剤、それを用いた半導体用接着剤フィルムの製造方法及び半導体装置の製造方法
JP2017218532A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP2022043572A (ja) 半導体装置の製造方法
JP2017103304A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP2017103303A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16859859

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017547837

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15770792

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20187012722

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 16859859

Country of ref document: EP

Kind code of ref document: A1