DE102016213878B3 - Gehäuse für einen Mikrochip mit einem strukturierten Schichtverbund und Herstellungsverfahren dafür - Google Patents

Gehäuse für einen Mikrochip mit einem strukturierten Schichtverbund und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE102016213878B3
DE102016213878B3 DE102016213878.2A DE102016213878A DE102016213878B3 DE 102016213878 B3 DE102016213878 B3 DE 102016213878B3 DE 102016213878 A DE102016213878 A DE 102016213878A DE 102016213878 B3 DE102016213878 B3 DE 102016213878B3
Authority
DE
Germany
Prior art keywords
substrate
microchip
adhesive layer
opening
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016213878.2A
Other languages
English (en)
Inventor
Christof Landesberger
Dieter Bollmann
Waltraud HELL
Gerhard Klink
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102016213878.2A priority Critical patent/DE102016213878B3/de
Priority to JP2017142490A priority patent/JP2018050031A/ja
Priority to US15/660,721 priority patent/US20180035548A1/en
Priority to KR1020170096169A priority patent/KR20180013800A/ko
Application granted granted Critical
Publication of DE102016213878B3 publication Critical patent/DE102016213878B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00309—Processes for packaging MEMS devices suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Micromachines (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Measuring Fluid Pressure (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Verfahren, bei dem ein Schichtverbund (11, 13) aufweisend ein Substrat (11) mit einer zumindest bereichsweise darauf aufgebrachten Klebstoffschicht (13) bereitgestellt wird. Eine sich durch das Substrat (11) und die Klebstoffschicht (13) hindurch erstreckende Öffnung (41) wird darin eingebracht, um einen strukturierten Schichtverbund (11, 13) zu erhalten. Ein Mikrochip (14) mit einem chipaußenseitig angeordneten aktiven Bereich (16) wird bereitgestellt, wobei der aktive Bereich (16) eine Sensorfläche oder eine Strahlungsauskoppelfläche ist. Erfindungsgemäß wird außerdem der Mikrochip (14) auf der Klebstoffschicht (13) des strukturierten Schichtverbunds (11, 13) derart angeordnet, dass der aktive Bereich (16) durch die Öffnung (41) freiliegt.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines auf einem strukturierten Schichtverbund angeordneten Mikrochips mit den Merkmalen von Anspruch 1, sowie ein Gehäuse für einen Mikrochip mit den Merkmalen von Anspruch 22.
  • Viele Sensoren brauchen eine Öffnung im Gehäuse, um einen Parameter der Umgebung messen zu können, z. B. Luftdruck, Luftfeuchte, Gase, Strömung, Partikelmessung, Strahlungsmessung etc. Für Sensoren auf der Basis von Halbleiter-Bauelementen („Chips” bzw. „Mikrochips”) bedeutet dies, dass das Chip-Gehäuse („Package”) eine Öffnung zur Umgebung/Atmosphäre aufweisen muss. Da sensitive Oberflächen eines Halbleiter-Sensors meist sehr klein sind, z. B. < 1 mm2, ist eine passgenaue Öffnung über der Sensorfläche meist sehr schwierig bzw. aufwändig zu realisieren. Oft führt das Package auch dazu, dass der gehäuste Sensor voluminös oder dick wird. Für viele Anwendungen ist aber eine Miniaturisierung bzw. extreme Flachheit des gehäusten Sensorbausteins eine wichtige Forderung.
  • Dies gilt beispielsweise für Sensoren, die in portable Elektroniken, z. B. Smartphones, integriert werden sollen. Ein weiteres kritisches Problem ergibt sich daraus, dass eine Öffnung im Gehäuse bei Eindringen von Wasser oder Feuchte zum Ausfall der Chip-Bausteine führt, wenn Kontaktbereiche (Kontakt-Pads, Drahtbonds) nicht vollkommen verkapselt sind.
  • Es wäre demnach wünschenswert, ein Sensor-Package für Chip-Bausteine zu realisieren, das extrem kleine Bauhöhen ermöglicht, z. B. deutlich unter 1 mm Höhe, und das mit Ausnahme der sensitiven Fläche alle elektronischen Komponenten hermetisch dicht gegen Feuchte und andere Einflüsse versiegelt.
  • Die und zeigen ein Beispiel eines konventionellen Drucksensor-Packages 1000. Ein MEMS Baustein 1001, der die drucksensitive Membran aufweist und ein dazugehöriger ASIC 1002, der das Messsignal in Druckwerte umrechnet und nach außen kommuniziert, sind auf eine kleine Basisplatte 1003 montiert und weisen Drahtbonds 1004 zur Kontaktierung untereinander und zur Leiterplatte auf. Wie in 14 gezeigt ist, sind die Chips 1001, 1002 auf der Montageplatte 1003 mit einem Deckel 1005 überdacht (z. B. ein Stahlblech), der eine Öffnung 1006 aufweist, damit der Umgebungsdruck auch innerhalb der Kammer vom MEMS Baustein gemessen werden kann.
  • Es ist nachvollziehbar, dass bei derartigen Konstruktionen Feuchtigkeit/Wasser durch die Gehäuseöffnung 1006 eindringen kann, was zu Kurzschlüssen der Verdrahtung im Inneren führt. Die Höhe der Drahtbonds trägt außerdem zur Bauhöhe des gesamten Packages bei.
  • Stand der Technik sind auch Flip-Chip-Montagetechniken für Halbleiterbauelemente auf Folien oder anderen Substraten (PCB, printed circuit boards; Leiterplatten); siehe z. B. die Publikation: Rekha S. Pai, Kevin M. Walsh, „The viability of anisotropic conductive film as a flip chip interconnect technology for MEMS devices”, J. Micromech. Microeng. 15 (2005) 1131–1139. In dieser Publikation wird beschrieben, wie ein ACA Klebstoff (anisotropic conductive adhesive) für die Flip-Chip-Montage eines Drucksensors über einer Öffnung in einer Leiterplatte (Schaltungsträger) verwendet wird. Aus der Beschreibung und den Bildern geht hervor, dass das ACA oder ACF (anisotropic conductive film) Material auf der Seite des Sensor-Chips aufgebracht wird und danach der Chip über dem Loch platziert wird. Außerdem wird nur der Chip-Bereich mit den Kontakt-Pads von dem ACA/ACF Material überdeckt. Das Aufbringen des ACA/ACF Materials auf der Chip-Seite ist schwierig und bei den immer kleiner werdenden Chipgrößen (unter 1 mm) erfordert dies einen präzisen mechanischen Prozess.
  • Die US 8 177 335 B2 beschreibt das Schneiden von ACF Film mittels eines Lasers. In Spalte 4, Zeile 55 wird von laser cutting von ACF gesprochen. Es wird beschrieben, dass der ACF mittels des Lasers strukturiert wird und anschließend der bereits strukturierte ACF auf ein Substrat montiert wird.
  • Weiterer Stand der Technik ist in den Druckschriften EP 1 494 277 A2 , DE 199 02 450 A1 und US 2005/0 224 938 A1 beschrieben.
  • Es ist eine Aufgabe der vorliegenden Erfindung, bekannte Gehäuse für Mikrochips sowie Verfahren zum Herstellen eines auf einem Substrat angeordneten Mikrochips zu verbessern.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen von Anspruch 1, sowie durch ein Gehäuse für einen Mikrochip mit den Merkmalen von Anspruch 22 gelöst.
  • Nach dem erfindungsgemäßen Verfahren wird ein Schichtverbund bereitgestellt, der ein Substrat mit einer zumindest bereichsweise darauf aufgebrachten Klebstoffschicht aufweist. Im Sinne der vorliegenden Offenbarung wird also das Substrat einschließlich der darauf aufgetragenen Klebstoffschicht als ein Schichtverbund bezeichnet. Erfindungsgemäß wird in diesen Schichtverbund eine Öffnung eingebracht, die sich durch das Substrat und die Klebstoffschicht hindurch erstreckt. Der Vorgang des Einbringens der Öffnung wird im Sinne der vorliegenden Offenbarung auch als Strukturieren bezeichnet. Der die durchgehende Öffnung aufweisende Schichtverbund wird somit auch als ein strukturierter Schichtverbund bezeichnet. Erfindungsgemäß wird außerdem ein Mikrochip bereitgestellt. Der Mikrochip weist einen chipaußenseitig angeordneten aktiven Bereich auf. Wenn es sich bei dem Mikrochip beispielsweise um einen Sensorchip handelt, so kann der aktive Bereich eine Sensorfläche sein. Der Mikrochip kann aber auch beispielsweise einen Strahler zum Emittieren von (z. B. elektromagnetischer) Strahlung aufweisen, wie z. B. eine LED oder dergleichen. In diesem Fall kann die aktive Fläche eine Strahlungsauskoppelfläche sein. Die aktive Fläche kann auch als Wirkfläche bezeichnet werden, da die jeweils gewünschte Wirkung im Bereich dieser Fläche erzielt wird. Erfindungsgemäß wird der Mikrochip auf der Klebstoffschicht angeordnet, und zwar derart, dass der aktive Bereich des Mikrochips durch die in dem Schichtverbund vorgesehene Öffnung freiliegt. Der aktive Bereich wird vorzugsweise nicht von der Klebstoffschicht bedeckt und ist somit also durch die Öffnung mit der Umgebung in Kontakt. Beispielsweise kann sich ein zu messendes Medium (z. B. Gase, Flüssigkeiten, etc.) oder Strahlung (z. B. Licht) durch die Öffnung hindurch zu dem aktiven Bereich des Mikrochips hin ausbreiten bzw. zu dem aktiven Bereich hin strömen. Andererseits kann, wenn es sich bei dem aktiven Bereich um eine Strahlungsauskoppelfläche handelt, die ausgekoppelte Strahlung durch die Öffnung hindurch an die Umgebung abgegeben werden. Vorzugsweise ist die gesamte Fläche des aktiven Bereichs innerhalb des Querschnitts der Öffnung angeordnet, d. h. der Klebstoff kommt nicht mit dem aktiven Bereich des Mikrochips in Kontakt. Es wäre aber auch denkbar, dass der Klebstoff zumindest teilweise, d. h. mit Abschnitten des aktiven Bereichs, in Kontakt kommt. Dies kann beispielsweise dann der Fall sein, wenn der Klebstoff flüssig ist und ein Stück weit in Richtung des aktiven Bereichs des Mikrochips fließt. Der Klebstoff kann den Mikrochip, mit Ausnahme des aktiven Bereichs, versiegeln und vor z. B. Feuchtigkeit, Staub, Schmutz und dergleichen schützen. Der aktive Bereich bleibt jedoch, zumindest mit seinem nicht von Klebstoff bedeckten Teil, stets durch die Öffnung hindurch frei zugänglich, d. h. das zu messende Medium bzw. die zu messende bzw. abgegebene Strahlung kann stets durch die Öffnung hindurch ein- bzw. austreten. Vorzugsweise wird der Mikrochip derart angeordnet, dass der aktive Bereich symmetrisch zu der Öffnung ausgerichtet ist, d. h. der Rand der aktiven Fläche ist überall gleich weit von dem Rand der Öffnung beabstandet. Das erfindungsgemäße Verfahren bietet unter anderem den Vorteil, dass das Aufbringen des Klebstoffs bzw. einer Klebstoffschicht am Ort der späteren Chip-Platzierung auf dem Substrat mit großer Toleranz erfolgen kann. Für die Herstellung des auf dem strukturierten Schichtverbund angeordneten Mikrochips sind weniger Prozessschritte erforderlich als beim konventionellen Aufbau. Dadurch werden Kosten und Zeit gespart und die Prozesssicherheit erhöht. Ferner sorgt der Klebstoff dafür, dass die Öffnung dicht gegen das Eindringen von Feuchte und/oder Schmutz ist. Das Strukturieren des Schichtverbunds, d. h. das Einbringen einer gemeinsamen durchgehenden Öffnung in dem Substrat und dem Klebstoff, kann also relativ einfach und mit erhöhter Toleranz erfolgen. Im Gegensatz dazu wird bei bekannten Chip-Herstellungsverfahren, wie z. B. bei Flip-Chip-Bondverfahren, der Klebstoff vorab strukturiert und erst anschließend auf dem Substrat angebracht. Bei anderen bekannten Flip-Chip-Bondverfahren wird der Klebstoff auf dem Chip angebracht, und der Chip muss dann präzise mit dem (i. d. R. leitfähigen) Klebstoffauftrag an den elektrischen Kontakten des Substrats angeordnet werden, und zwar so dass eine Sensorfläche gleichzeitig präzise über einer Öffnung im Substrat ausgerichtet ist. Die Toleranzen bei den bekannten Verfahren sind daher viel kleiner, was wiederum eine präzise Prozessführung verlangt, die ihrerseits wieder zu erhöhten Prozesskosten führt. Erfindungsgemäß erfolgt das Strukturieren des Substrats und der Klebstoffschicht in einem gemeinsamen Prozessschritt. Dies bietet sich an, wenn die Klebstoffschicht bereits auf dem Substrat aufgetragen ist. Die Öffnung wird also gemeinsam bzw. gleichzeitig sowohl in das Substrat als auch in die Klebstoffschicht eingebracht. Dies spart Zeit bei der Herstellung gegenüber konventionellen Verfahren, bei denen ein ACF Material separat von dem Substrat strukturiert wird. Erfindungsgemäß kann sich die Positionierung der Öffnung dabei an der Kontaktfläche für die Chip-Kontaktierung auf dem Substrat, bzw. an Justagemarken, die in Bezug auf Metallstrukturen auf dem Basis-Substrat hergestellt wurden, orientieren. Auch das Anordnen des Mikrochips kann sich an der Kontaktfläche bzw. an Justagemarken orientieren. Auf diese Weise werden die geometrischen Toleranzen zwischen der Öffnung im Substrat und der Chip-Platzierung minimal gehalten.
  • Gemäß einer Ausführungsform kann der Mikrochip derart auf der Klebstoffschicht des strukturierten Schichtverbunds angeordnet werden, dass der aktive Bereich in einer Draufsicht auf die Öffnung vollständig innerhalb der Projektion der Querschnittsfläche der Öffnung liegt. Dadurch bleibt der gesamte chipaußenseitige aktive Bereich von außen, d. h. durch die Öffnung her, vollständig zugänglich. Außerdem kann somit sichergestellt werden, dass der gesamte aktive Bereich genutzt wird, um z. B. eine größtmögliche Sensorfläche bzw. Strahlungsauskoppelfläche bereitzustellen.
  • Gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens kann der Mikrochip unter Verwendung einer Flip-Chip-Montagetechnik mittels einer anisotrop leitfähigen Klebstoffschicht (ACA oder ACF) auf dem Schichtverbund angeordnet werden. Hierbei kann die anisotrop leitfähige Klebstoffschicht derart auf dem Substrat angeordnet werden, dass die anisotrop leitfähige Klebstoffschicht das Substrat und eine auf dem Substrat vorgesehene Kontaktfläche zum elektrischen Kontaktieren des Mikrochips berührt. Derartige Flip-Chip Montagetechniken mit ACA bzw. ACF Material sind massenfertigungstauglich und können die Taktzeiten gegenüber herkömmlichen Verfahren deutlich verkürzen.
  • Es ist vorstellbar, dass die Klebstoffschicht nach dem Aushärten eine hermetische Versiegelung der Kontaktfläche zwischen dem Mikrochip und dem Substrat bildet. Eine hermetische Versiegelung bedeutet insbesondere eine wasser- und schmutzdichte Versiegelung, oder auch eine gasdichte Versiegelung. Dies ist vor allem gegenüber herkömmlich gehäusten Sensoren vorteilhaft, bei denen Feuchtigkeit durch die ungeschützte Gehäuseöffnung eindringen und die elektrischen Kontakte kurzschließen kann.
  • Es ist denkbar, dass die Klebstoffschicht einen nicht leitenden Klebstoff, insbesondere einen Epoxidklebstoff, aufweist und wobei die elektrische Chip-Kontaktierung mittels Thermokompressions-Bond-Verfahren oder mittels Löten bereitgestellt wird. Nicht leitende Klebstoffe sind günstiger und einfacher handzuhaben als leitende Klebstoffe, wodurch sich die Prozesskosten bei der Massenfertigung senken lassen.
  • Es ist denkbar, dass nach dem Anordnen des Mikrochips auf der Klebstoffschicht die Klebstoffschicht thermisch ausgehärtet wird. Die hierbei zum Einsatz kommenden thermoaktivierbaren Klebstoffe sind sehr gut für die Verwendung in einem erfindungsgemäßen Verfahren geeignet, da diese Klebstoffe präzise auf dem Substrat aufgetragen werden können, ohne dass diese bereits vor ihrer thermischen Aktivierung aushärten.
  • Gemäß einer weiteren Ausführungsform kann das Einbringen der Öffnung in das Substrat und die Klebstoffschicht mittels Laserstrukturieren erfolgen. Laserstrukturieren bzw. Laserschneiden hat den Vorteil, dass zum Einbringen der Öffnung keine Scherkräfte erforderlich sind. Dies ist beispielsweise dann vorteilhaft, wenn das Substrat eine Folie ist.
  • Hierbei ist es denkbar, dass das Laserstrukturieren mittels Kurzpuls-Laser, oder mittels Ultrakurzpuls-Laser, oder mittels Laserstrahlen mit Wellenlängen von weniger als 400 nm, also Ultraviolettem Licht, erfolgt. Kurzpuls-Laser sind Laser, die Laserstrahlen intermittierend im Nanosekundenbereich aussenden. Ultrakurzpuls-Laser sind Laser, die Laserstrahlen intermittierend im Pike- oder Femtosekundenbereich aussenden. Mit derartigen kurz gepulsten Lasern kann man eine vorzeitige unerwünschte thermische Aktivierung des Klebstoffes vermeiden.
  • Gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens kann das Einbringen der Öffnung in das Substrat und die Klebstoffschicht mittels eines mechanischen Stanzvorgangs oder mittels Bohren erfolgen. Dies bietet sich insbesondere bei der Verwendung herkömmlicher PCBs (Leiterplatten) aus Epoxidharz und dergleichen an. Bohren bzw. Stanzen ist ein sehr einfaches und schnelles Verfahren zum Einbringen der Öffnung in den Schichtverbund (Substrat und Klebstoff).
  • Es ist denkbar, dass das Substrat eine Folie mit einer thermischen Beständigkeit von bis zu 300°C ist. Derartige Folien sind insbesondere bei der Verwendung von thermisch aktivierbaren Klebstoffen vorteilhaft, da diese Folien ihre Struktur auch bei Anwendung hoher Temperaturen schadlos beibehalten.
  • Gemäß denkbaren Ausführungsformen kann das Substrat eine Folie aus Polyimid (PI), Polyethylenterephthalat (PET), Polyethylenephthalat (PEN), Polycarbonat, Papier, Polyetheretherketon (PEEK) oder Epoxid sein. Mit derartigen Foliensubstraten kann die Bauhöhe eines Packages (Schichtverbund aus Foliensubstrat und Klebstoff mit Mikrochip) deutlich reduziert werden gegenüber herkömmlichen PCBs aus Epoxidharz und dergleichen.
  • Ebenso wäre es denkbar, dass das Substrat eine Metallfolie ist, die eine zwischen ihr und einer auf dem Substrat vorgesehenen Kontaktfläche angeordnete Isolationsschicht aufweist. Eine Metallfolie weist eine hohe Stabilität bei gleichzeitig großer Flexibilität auf. Zwischen der Metallfolie und der Kontaktfläche zum elektrischen Kontaktieren des Mikrochips ist zur Vermeidung eines Kurzschlusses eine Isolationsschicht angeordnet.
  • Es ist vorstellbar, dass das Substrat, die Klebstoffschicht und der damit verbundene Mikrochip zusammen eine Gesamtdicke zwischen 50 μm und 500 μm aufweisen. Dies ist insbesondere bei elektrischer Sensorik vorteilhaft, die in Mobilgeräten, wie z. B. Smartphones und dergleichen eingebaut werden soll. Eine derartige Gesamtdicke ist reproduzierbar mit dem erfindungsgemäßen Verfahren realisierbar. Herkömmliche gehäuste Sensoren hingegen weisen eine Dicke von 1 mm und mehr auf.
  • Die Klebstoffschicht kann in einem pastösen Zustand auf das Substrat aufgetragen werden, wobei die Klebstoffschicht vor dem Einbringen der Öffnung vorgetrocknet wird. Klebstoff in pastösem Zustand ist einfach handhabbar und verarbeitbar. Beispielsweise kann ein ACA-Film als pastöses Material bereitgestellt werden, der auf das Substrat aufgetragen und anschließend vorgetrocknet wird. Dann wird wiederum die gemeinsame Öffnung in die ACA-Schicht und das Substrat, vorzugsweise in einem gemeinsamen Prozessschritt, eingebracht.
  • Es ist denkbar, dass das Substrat eine Leiterplatte ist oder mindestens ein Material aus der Gruppe von Glas, Keramik, Kunststoff oder Epoxid aufweist. Derartige Substrate sind einfach herstellbar, und außerdem relativ stabil und hitzebeständig, sodass die Prozessierung bzw. die Ausführung des erfindungsgemäßen Verfahrens mit diesen Substraten unaufwändig erfolgen kann.
  • Es ist vorstellbar, dass die Klebstoffschicht derart auf dem Substrat aufgetragen wird, dass die Klebstoffschicht auf dem Substrat eine Fläche bedeckt, die zwischen 50 μm und 1 mm größer ist als die Umrandung der Berührungsfläche des Mikrochips, mit welcher welcher der Mikrochip mit der Klebstoffschicht in Berührung kommt. Demnach kann das Auftragen der Klebstoffschicht mit relativ großer Toleranz erfolgen, d. h. die Klebstofffläche muss nicht zwangsläufig exakt genauso groß sein wie die Fläche des Mikrochips. Außerdem wird dadurch sichergestellt, dass sich der Mikrochip einerseits sicher mit der Klebstoffschicht verbindet und anderseits eine gute Abdichtwirkung gegen Schmutz und Feuchtigkeit erzielt wird.
  • Gemäß einer Ausführungsform kann eine Fenster-Folie mit einer Ausnehmung bereitgestellt werden, wobei die Fenster-Folie derart auf dem strukturierten Schichtverbund angeordnet wird, dass der Mikrochip innerhalb der Ausnehmung angeordnet ist, und wobei die Ausnehmung zumindest teilweise mit einer Vergussmasse gefüllt wird. Die Fensterfolie bildet sozusagen ein Gehäuse, in dem der Mikrochip angeordnet ist. Vorteilhafter Weise überragt hier die Höhe der Fensterfolie die Höhe des Mikrochips. Mittels Vergussmasse kann der gesamte innerhalb der Ausnehmung (Fenster) der Fensterfolie gehäuste Mikrochip wiederum hermetisch abgedichtet und versiegelt werden, wodurch der gesamte Mikrochip vor Schmutz und Feuchtigkeit geschützt ist.
  • Möglicher Weise kann auf der dem Substrat abgewandten Seite der Fensterfolie eine weitere Folie oder eine Beschichtung aus Polymer, Glas oder Metall, zum Abdecken der in der Fensterfolie vorgesehenen Ausnehmung angeordnet werden.
  • Es ist vorstellbar, dass der Mikrochip ein Sensorchip ist, der ausgebildet ist, um mittels des aktiven Bereichs mindestens eines von Luftdruck, Temperatur, Feuchtigkeit, Gas, Gasbestandteile, flüssiger Strömung oder gasförmiger Strömung zu messen, oder wobei der Mikrochip ein Sensorchip für ein fluidisches System, ein Biosensorchip, oder ein mit Flüssigkeit oder Gas in Kontakt bringbarer kapazitiver Sensorchip ist. Des Weiteren ist es denkbar, dass der Sensorchip auch für ph-Wert Messung in Flüssigkeiten nutzbar ist, oder auch als amperometrische Elektroden oder Potentialmessung in fluider Umgebung einsetzbar ist.
  • Gemäß einer weiteren Ausführungsform kann der Mikrochip ein Sensorchip sein, der ausgebildet ist, um mittels des aktiven Bereichs Strahlung, insbesondere Licht, zu messen. Der Sensorchip kann beispielsweise eine Fotodiode sein, wobei der Fotosensor über der Öffnung in dem Substrat und der Klebstoffschicht angeordnet ist, sodass durch die Öffnung einfallendes Licht von der Sensorfläche detektierbar ist.
  • Außerdem kann der Mikrochip ausgebildet sein, um mittels des aktiven Bereichs Strahlung, insbesondere Licht, auszusenden. In diesem Fall ist der aktive Bereich eine Strahlungsauskoppelfläche, die über der Öffnung in dem Substrat und der Klebstoffschicht angeordnet ist, sodass Strahlung durch die Öffnung hindurch emittiert werden kann. Beispielsweise kann es sich hier um LEDs handeln, deren Lichtaustrittsfläche über der Öffnung platziert ist, sodass die LED Licht durch die Öffnung hindurch nach außen aussenden kann.
  • Ein weiterer Aspekt der Erfindung sieht ein Gehäuse für einen Mikrochip vor, wobei das Gehäuse unter anderem ein Folien-Substrat mit einer Kontaktfläche zur elektrischen Chip-Kontaktierung und eine Klebstoffschicht aufweist, die auf dem Substrat aufgetragen ist und die Kontaktfläche zumindest abschnittsweise bedeckt. Das Gehäuse weist ferner einen Mikrochip mit einem chipaußenseitig angeordneten aktiven Bereich auf, wobei der Mikrochip zumindest abschnittsweise mit der Klebstoffschicht in Kontakt ist. Erfindungsgemäß weisen das Substrat und die Klebstoffschicht eine gemeinsame durchgehende Öffnung auf und der aktive Bereich des Mikrochips ist durch die Öffnung freiliegend auf der Klebstoffschicht angeordnet. Ein derartiges Gehäuse bietet den Vorteil, dass der Mikrochip mit Ausnahme der aktiven Fläche, die z. B. eine Sensorfläche oder eine Strahlungsauskoppelfläche sein kann, hermetisch versiegelt ist und somit gegen das Eindringen von Feuchtigkeit und/oder Schmutz geschützt ist. Insbesondere die elektrischen Kontakte sind mittels der Klebstoffschicht versiegelt, sodass einem Kurzschluss vorgebeugt werden kann.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden nachstehend erläutert. Es zeigen:
  • 1A ein Blockdiagram eines erfindungsgemäßen Verfahrens,
  • 1B–1E eine Querschnittsansicht einer gegenständlichen Vorrichtung zur Erläuterung von Verfahrensschritten des erfindungsgemäßen Verfahrens,
  • 1F eine Draufsicht auf eine Vorrichtung zur Erläuterung der Projektionsfläche der in dem Substrat vorgesehenen Öffnung,
  • 2–6 eine weitere Querschnittsansicht einer gegenständlichen Vorrichtung zur Erläuterung von Verfahrensschritten des erfindungsgemäßen Verfahrens,
  • 7–9 eine Seitenansicht auf eine erfindungsgemäße Vorrichtung,
  • 10 eine Draufsicht auf eine Schichtstruktur mit einem Klebstoffauftrag und einer sich durch die Schichtstruktur hindurch erstreckenden Öffnung,
  • 11 eine Ansicht auf die Unterseite einer Schichtstruktur mit einer sich durch die Schichtstruktur hindurch erstreckenden Öffnung,
  • 12 eine weitere Querschnittsansicht einer gegenständlichen Vorrichtung zur Erläuterung eines Verfahrensschritts des erfindungsgemäßen Verfahrens,
  • 13 eine Querschnittsansicht eines bekannten Chip-Packages, und
  • 14 eine Draufsicht auf ein bekanntes Sensor-Chip-Package, das mit einer eine Öffnung aufweisenden Abdeckung abgedeckt ist.
  • 1A zeigt ein Blockdiagramm für den Ablauf eines erfindungsgemäßen Verfahrens, das im Wesentlichen aus vier Schritten besteht. Die einzelnen Schritte können auch in einer anderen als der in 1A abgebildeten Reihenfolge ausführbar sein.
  • In Block 1 wird ein Schichtverbund 11, 13 aufweisend ein Substrat 11 mit einer zumindest bereichsweise darauf aufgebrachten Klebstoffschicht 13 bereitgestellt.
  • In Block 2 wird eine sich durch das Substrat 11 und die Klebstoffschicht 13 hindurch erstreckende Öffnung 41 eingebracht, um einen strukturierten Schichtverbund 11, 13 zu erhalten.
  • In Block 3 wird ein Mikrochip mit einem chipaußenseitig angeordneten aktiven Bereich bereitgestellt. Der aktive Bereich kann eine Sensorfläche oder eine Strahlungsauskoppelfläche sein.
  • In Block 4 wird der Mikrochip auf der Klebstoffschicht angeordnet. Dabei wird der Mikrochip auf der dem Substrat abgewandten Seite der Klebstoffschicht angeordnet. Der Mikrochip wird derart auf der Klebstoffschicht angeordnet, dass der aktive Bereich durch die Öffnung freiliegt.
  • Die 1B bis 1E zeigen einen gegenständlichen Ablauf des erfindungsgemäßen Verfahrens.
  • In 1B ist ein Substrat 11 abgebildet. Auf dem Substrat 11 ist eine Klebstoffschicht 13 aufgetragen. Die Klebstoffschicht 13 erstreckt sich zumindest abschnittsweise über das Substrat 11. Die Klebstoffschicht 13 kann sich aber auch vollständig über das gesamte Substrat 11 erstrecken. Das Substrat 11 mit der darauf aufgetragenen Klebstoffschicht 13 bildet einen Schichtverbund 11, 13.
  • In 1C ist zu erkennen, dass eine Öffnung 41 in den Schichtverbund 11, 13 eingebracht wird. Der Schichtverbund 11, 13 wird also strukturiert. Somit erhält man einen strukturierten Schichtverbund 11, 13. Die Öffnung 41 erstreckt sich vollständig durch das Substrat 11 und die Klebstoffschicht 13 hindurch. Die Öffnung 41 erstreckt sich hierbei vorzugsweise senkrecht zu einer Erstreckungsrichtung des Substrats 11.
  • In 1D wird ein Mikrochip 14 bereitgestellt. Der Mikrochip 14 weist außenseitig einen aktiven Bereich 16 auf. Der aktive Bereich 16 kann eine Sensorfläche sein. Der aktive Bereich 16 kann aber auch eine Strahlungsauskoppelfläche sein.
  • In 1E ist zu erkennen, wie der Mikrochip 14 auf dem Schichtverbund 11, 13 angeordnet wird. Und zwar wird der Mikrochip 14 derart auf der Klebstoffschicht 13 angeordnet, dass der aktive Bereich 16 durch die Öffnung 41 hindurch freiliegt. Der aktive Bereich 16 ist also zumindest abschnittsweise mit der Umgebung in Kontakt. In dem in 1E gezeigten Ausführungsbeispiel ist der aktive Bereich 16 vollständig durch die Öffnung 41 freigelegt, d. h. der gesamte aktive Bereich 16 ist mit der Umgebung in Kontakt.
  • Anders ausgedrückt wird der Mikrochip 14 derart auf der Klebstoffschicht 13 des strukturierten Schichtverbunds 11, 13 angeordnet, dass der aktive Bereich 16 in einer Draufsicht auf die Öffnung 41 innerhalb der Projektion der Querschnittsfläche der Öffnung 41 liegt. Dies soll mit Bezug auf 1F näher erläutert werden.
  • 1F zeigt eine Draufsicht auf den strukturierten Schichtverbund 11, 13 mit dem daran angeordneten Mikrochip 14. Auf dem Substrat 11 ist die Klebstoffschicht 13 zu erkennen. Auf der Klebstoffschicht 13 ist der Mikrochip 14 angeordnet.
  • Der Mikrochip 14 verdeckt in der abgebildeten Draufsicht die Sicht auf die Öffnung 41 und den aktiven Bereich 16, weshalb diese beiden Elemente 41, 16 in Strichlinien dargestellt sind. Es ist jedoch zu erkennen, dass der aktive Bereich 16 mit seiner gesamten Fläche (Schraffur von rechts oben nach links unten) innerhalb der Projektion der Querschnittsfläche der Öffnung 41 (Schraffur von links oben nach rechts unten) angeordnet ist. Wie in 1F zu erkennen ist, ist mit der Querschnittsfläche der Öffnung 41 ein Querschnitt entlang der Erstreckungsrichtung bzw. Ebene des Substrats 11 gemeint.
  • In den 2 bis 6 ist ein weiteres gegenständliches Ausführungsbeispiel zur Visualisierung eines erfindungsgemäßen Verfahrens gezeigt.
  • In 2 ist ein Substrat 11 abgebildet. Das Substrat 11 weist eine Kontaktfläche 12 zur elektrischen Chip-Kontaktierung auf. Die Kontaktfläche 12 ist in dem abgebildeten Ausführungsbeispiel als eine zweiteilige Fläche mit einem ersten Flächenteil 12a und einem zweiten Flächenteil 12b ausgebildet. Diese nicht miteinander elektrisch verbundenen Flächenhälften 12a, 12b der Kontaktfläche 12 können beispielsweise als Pluspol und Minuspol zur Kontaktierung eines Mikrochips genutzt werden.
  • Das Substrat 11 kann auch mehr als eine Kontaktfläche 12 aufweisen. Außerdem können die ein oder mehreren Kontaktflächen 12 ihrerseits wiederum mehr als die oben genannten zwei Kontakte 12a, 12b aufweisen.
  • Die Kontaktfläche 12 kann bereits vorstrukturiert sein. Beispielsweise kann zwischen den beiden Flächenhälften 12a, 12b ein Abstand vorbestimmter Größe vorhanden sein, sodass sich zwischen den beiden Flächenhälften 12a, 12b eine Lücke 21 bildet. Der Abstand bzw. die lichte Weite dieser Lücke 21 kann hier bereits an die Größe einer aktiven Fläche 16 eines anschließend darauf anzuordnenden Mikrochips 14 angepasst sein. Dies wird nachfolgend unter Bezugnahme auf die 5 und 6 näher beschrieben.
  • In 3 ist zusätzlich ein Klebstoffauftrag 13 abgebildet. Die Klebstoffschicht 13 wird derart auf das Substrat 11 und die Kontaktfläche 12 aufgetragen, dass die Klebstoffschicht 13 zumindest abschnittsweise das Substrat 11 und zumindest abschnittsweise die Kontaktfläche 12 berührt. In dem vorliegenden Ausführungsbeispiel wird die Klebstoffschicht 13 an der Stelle der vorgenannten Lücke 21 zwischen den beiden Kontaktflächenhälften 12a, 12b aufgetragen. Dabei bedeckt die Klebstoffschicht 13 vorzugsweise die Lücke 21 vollständig.
  • Wie in 4 gezeigt ist, werden das Substrat 11 und der Klebstoff 13 gemeinsam strukturiert. Hierbei wird eine Öffnung 41 in den Schichtverbund 11, 13 eingebracht, die sich durch das Substrat 11 und durch den Klebstoff 13 hindurch erstreckt. Erfindungsgemäß wird dies in einem gemeinsamen Prozessschritt durchgeführt.
  • Zur weiteren Veranschaulichung der Öffnung 41 in dem Schichtverbund 11, 13 soll hier auf 10 verwiesen werden. 10 zeigt den Schichtverbund 11, 13 in einer Draufsicht. Auf dem Substrat 11 mit den beiden Kontaktflächenhälften 12a, 12b ist die Klebstoffschicht 13 aufgetragen. Die Öffnung 41 erstreckt sich vollständig durch die Klebstoffschicht 13 und durch das Substrat 11 hindurch.
  • In 5 ist ein Mikrochip 14 abgebildet. Der Mikrochip 14 weist chipaußenseitig einen aktiven Bereich 16 auf. Der aktive Bereich 16 kann beispielsweise als eine aktive Fläche ausgebildet sein, die sich auf einer Außenseite des Mikrochips 14 erstreckt. Beispielsweise kann der Mikrochip 14 ein Sensor-Mikrochip sein und die aktive Fläche 16 wäre in diesem Fall eine Sensorfläche, die mit dem zu detektierenden Medium in Berührung kommen kann. Der Mikrochip kann aber auch ein Strahlungs-emittierendes Bauteil sein. In diesem Fall wäre die aktive Fläche 16 eine Strahlungsauskoppelfläche, die die Strahlung nach außen aussenden kann. Allgemeiner ausgedrückt ist der aktive Bereich 16 ein Wirkbereich bzw. eine Wirkfläche innerhalb derer eine Wirkung stattfindet, nämlich beispielsweise das Detektieren eines Mediums, das Detektieren von Strahlung, insbesondere von elektromagnetischer Strahlung, oder aber auch das Aussenden von Strahlung, insbesondere von elektromagnetischer Strahlung wie z. B. Licht.
  • Der Mikrochip 14 weist in diesem Ausführungsbeispiel außerdem Kontakte 15 zum elektrischen Kontaktieren des Mikrochips 14 mit den Kontaktflächen 12a, 12b des Substrats 11 auf. Die Kontakte 15 können hierbei unmittelbar oder auch mittelbar (z. B. mittels ACA bzw. ACF) mit den Kontaktflächen 12a, 12b des Substrats 11 in elektrischen Kontakt miteinander gebracht werden.
  • Wie in 6 zu erkennen ist, wird der Mikrochip 14 derart auf der Klebstoffschicht 13 angeordnet, dass der aktive Bereich 16 in einer Draufsicht auf die Öffnung 41 zumindest abschnittsweise innerhalb der Projektion der Querschnittsfläche der Öffnung 41 liegt.
  • 11 zeigt zur weiteren Veranschaulichung eine Ansicht von unten auf das Substrat 11. Zu erkennen ist die sich durch das Substrat 11 und die Klebstoffschicht 13 hindurch erstreckende Öffnung 41. Wie zu sehen ist, muss die Öffnung 41 nicht rund sein. In dem abgebildeten Ausführungsbeispiel ist sie zum Beispiel viereckig.
  • Wenn man von unten durch die Öffnung 41 hindurch sieht, ist der Mikrochip 14 und dessen aktiver Bereich 16 zu erkennen. In dem abgebildeten Ausführungsbeispiel liegt der aktive Bereich 16 vollständig innerhalb der Projektion der Querschnittsfläche der Öffnung 41. Genauer gesagt liegt der aktive Bereich 16 symmetrisch innerhalb der Öffnung 41. Das heißt, der lediglich beispielhaft viereckig abgebildete aktive Bereich 16 weist an allen vier Seiten denselben Abstand zu den vier Seiten der beispielhaft viereckig abgebildeten Öffnung 41 auf.
  • 12 zeigt ein weiteres Ausführungsbeispiel bei dem der aktive Bereich 16 des Mikrochips 14 zumindest abschnittsweise durch die Öffnung 41 freiliegt. Hier ist die Fläche des aktiven Bereichs 16 größer als die Querschnittsfläche bzw. der Durchmesser (bzw. die äußeren Abmessungen) der Öffnung 41. Dementsprechend überlappt, in einer Draufsicht, der aktive Bereich 16 die Öffnung 41 zumindest stellenweise. Es ist auch denkbar, dass der aktive Bereich 16 lediglich an einer Seite die Öffnung 41 überlappt. Erfindungsgemäß liegt hier also der aktive Bereich 16 in einer Draufsicht auf die Öffnung 41 zumindest abschnittsweise innerhalb der Projektion der Querschnittsfläche der Öffnung 41.
  • Dabei ist es denkbar, dass der aktive Bereich zu mindestens 80% seiner Gesamtfläche innerhalb der Projektion der Querschnittsfläche der Öffnung 41 angeordnet ist, vorzugsweise zu mindestens 90%, weiter bevorzugt zu mindestens 95% und noch weiter bevorzugt vollständig innerhalb der Projektion der Querschnittsfläche der Öffnung 41 angeordnet ist.
  • In allen Ausführungsbeispielen erfolgt das Strukturieren des Substrats 11 und der Klebstoffschicht 13 in einem gemeinsamen Prozessschritt. Das heißt, es wird innerhalb ein und desselben Prozessschritts die Öffnung 41 in das Substrat 11 und die Klebstoffschicht 13 eingebracht.
  • Das Einbringen der Öffnung 41 kann beispielsweise mittels Ätzverfahren, mittels Laserverfahren oder mittels mechanischer Verfahren bewerkstelligt werden. Beispielsweise kann ein Nass- oder Trockenätzverfahren angewandt werden, um die Öffnung 41 in dem Substrat 11 und der Klebstoffschicht 13 vorzusehen. Hierbei wäre es denkbar, dass die in den 5 und 6 gezeigten Verfahrensschritte vertauschbar sind. Das heißt, der Mikrochip 14 kann zuerst auf der Klebstoffschicht 13 angeordnet werden und im Anschluss daran kann die Öffnung 41 geätzt werden. Vorteilhafter Weise ist der aktive Bereich 16 des Mikrochips 14 beständig gegen das verwendete Ätzmittel.
  • Die Öffnung 41 kann aber auch mittels mechanischer Verfahren, wie z. B. Stanzen, Schneiden, Sägen oder Bohren eingebracht werden. Da hierbei jedoch teils große Scherkräfte wirken, ist diese Art der Strukturierung insbesondere dann vorteilhaft, wenn das Substrat 11 aus einem wenig flexiblen Material gefertigt ist. Beispielsweise kann das Substrat 11 als eine Leiterplatte aus Epoxidharz und dergleichen ausgebildet sein, oder das Substrat 11 weist Glas, Keramik oder Kunststoff auf. Bei diesen mechanischen Verfahren ist es vorteilhaft, wenn zuerst die Öffnung 41 in dem Substrat 11 und der Klebstoffschicht 13 strukturiert wird und erst im Anschluss daran der Mikrochip 14 auf der Klebstoffschicht 13 platziert wird.
  • In einigen Ausführungsbeispielen kann das Vorsehen der Öffnung 41 mittels Laserstrukturierung erfolgen. Falls ein thermisch aktivierbarer Klebstoff 13 verwendet wird, besteht hierbei jedoch die Gefahr, dass der Laser durch die Hitzeentwicklung den Klebstoff 13 vorzeitig aushärtet. Um dies zu vermeiden, ist es vorteilhaft, wenn zur Laserstrukturierung Kurzpuls-Laser mit Pulsdauern im Nanosekundenbereich eingesetzt werden. Ebenso denkbar wäre es, Ultrakurzpuls-Laser zu verwenden, die Pulsdauern im Piko- oder Femtosekundenbereich aufweisen. Es können auch Laser verwendet werden, die ultraviolette Laserstrahlung in einem Wellenlängenbereich von 400 nm oder weniger emittieren.
  • Auch hierbei wäre es denkbar, dass die in den 5 und 6 gezeigten Verfahrensschritte vertauschbar sind. Das heißt, der Mikrochip 14 kann zuerst auf der Klebstoffschicht 13 angeordnet werden und im Anschluss daran kann die Öffnung 41 gelasert werden.
  • Das Laserstrukturieren bietet sich insbesondere dann an, wenn das Substrat 11 flexibel ist und beispielsweise als eine Folie ausgebildet ist, denn beim Laserstrukturieren treten, im Gegensatz zu den zuvor diskutierten mechanischen Vorgängen, keine Scherkräfte auf. Das Folien-Substrat 11 kann beispielsweise eine Folie aus Polyimid (PI), Polyethylenterephthalat (PET), Polyethylenephthalat (PEN), Polycarbonat, Papier, Polyetheretherketon (PEEK) oder Epoxid sein.
  • In einigen Ausführungsbeispielen kann das Folien-Substrat 11 auch als eine Metallfolie ausgebildet sein. Die Metallfolie hat gegenüber Kunststofffolien den Vorteil, dass sie belastbarer ist und z. B. größeren Zugkräften widerstehen kann. Um jedoch einen Kurzschluss zu vermeiden, ist zwischen der Metallfolie und deren Kontaktflächen eine Isolationsschicht angeordnet.
  • Foliensubstrate 11 sind insofern vorteilhaft, dass die Bauhöhe des Schichtverbunds 11, 13 einschließlich des darauf angeordneten Mikrochips 14 sehr klein gehalten werden kann, was insbesondere beim Einbau in Mobilgeräten wünschenswert ist. Wie in 6 gezeigt ist, weist der Schichtverbund, das heißt das Substrat 11 und die Klebstoffschicht 13, einschließlich des Mikrochips 14 eine Gesamtdicke h mit einem Maß zwischen 50 μm und 500 μm auf.
  • Die Klebstoffschicht 13 kann einen thermisch aktivierbaren Klebstoff aufweisen. Das heißt, die Klebstoffschicht 13 härtet erst nach Einbringen von Wärmeenergie aus. Dementsprechend kann die Klebstoffschicht 13 erfindungsgemäß auf dem Substrat 11 und den Kontaktflächen 12a, 12b aufgetragen werden, ohne dass dieser vorzeitig an der Luft aushärtet. Nach dem Auftragen der Klebstoffschicht 13 und dem Einbringen der Öffnung 41 kann der Mikrochip 14 auf der aufgetragenen Klebstoffschicht 13 angeordnet werden. Anschließend wird die Klebstoffschicht 13 erwärmt, sodass die Klebstoffschicht 13 aushärtet und den Mikrochip 14 mit dem Substrat 11 verbindet.
  • Wie bereits eingangs erwähnt wurde, kann die Klebstoffschicht 13 einen ACA Klebstoff (anisotropic conductive adhesive) oder ACF Klebstoff (anisotropic conductive film) aufweisen. Diese Klebstoffe 13 werden üblicherweise in der Flip-Chip Montage, z. B. bei RFID-Labels, eingesetzt.
  • Gemäß Ausführungsbeispielen der Erfindung kann der Mikrochip 14 ebenfalls in sogenannter Flip-Chip-Technik über der Öffnung 41 im Basissubstrat 11 mittels einer anisotrop leitfähigen Klebeschicht (ACA: anisotropic conductive adhesive bzw. ACF: anisotropic conductive film) elektrisch kontaktiert werden. Durch die ACA/ACF-Schicht werden alle Kontaktflächen 15 des Mikrochips 14 untereinander isoliert und in der Epoxy-Matrix des Klebstoffs 13 verkapselt.
  • Die Klebstoffschicht 13 bildet nach dem Aushärten eine hermetische Versiegelung der Kontaktflächen 12a, 12b zwischen dem Mikrochip 14 und dem Substrat 11 um die Öffnung 41 herum. Durch die Öffnung 41 eindringendes Wasser dringt somit nicht bis an die in der Klebstoffschicht 13 eingebetteten Kontaktflächen 12a, 12b vor und führt somit nicht mehr zu Kurzschlüssen. Bei Verwendung einer dünnen Folie als Substrat 11 wird auch die Dicke des Packages (Substrat 11 mit optionaler Kontaktfläche 12, Klebstoffschicht 13, Mikrochip 14) deutlich kleiner als nach dem bisherigen Stand der Technik (mit stabiler Trägerplatte und Drahtbondkontaktierung).
  • Die 7, 8 und 9 zeigen weitere Schritte des erfindungsgemäßen Verfahrens, wobei der Mikrochip 14 gehäust werden kann.
  • Wie in 7 gezeigt ist, kann eine Fensterfolie 17 mit einem Fenster 71 bzw. einer Ausnehmung 71 bereitgestellt werden. Die Fensterfolie 17 wird derart auf dem Schichtverbund 11, 13 angeordnet, dass der Mikrochip 14 innerhalb des Fensters 71 bzw. der Ausnehmung 71 angeordnet ist. In anderen Worten wird die Fensterfolie 71 so angeordnet, dass die Ausnehmung 71 den Mikrochip 14 umgibt. Außerdem überragt die Fensterfolie 17 den Mikrochip 14 in der Höhe. Die Fensterfolie 17 kann, wie in 7 abgebildet, auf den Kontaktflächen 12a, 12b des Substrats 11 angeordnet sein. Die Fensterfolie 17 kann aber auch beispielsweise direkt auf dem Substrat 11 oder der Klebstoffschicht 13 angeordnet sein.
  • In 8 ist gezeigt, dass der Raum zwischen dem Mikrochip 14 und der den Mikrochip 14 umgebenden Ausnehmung 71 mit Vergussmasse 18 gefüllt werden kann. Somit kann eine vollständige hermetische Versiegelung des Mikrochips 14 realisiert werden. Die Vergussmasse 18 kann starr oder flexibel, z. B. aus Silikon gefertigt, sein.
  • Die Fensterfolie 17 kann flexibel sein. Mittels dem Befüllen mit der Vergussmasse wird die Stabilität der Fensterfolie 17 jedoch deutlich erhöht. Nach dem Aushärten der Vergussmasse ist die Fensterfolie 17 von der Stabilität her vergleichbar mit einem Gehäuse aus starrem Material. Außerdem ist die Fensterfolie 17 dann fest mit dem Mikrochip 14 verbunden.
  • Wie in 9 zu erkennen ist, kann auf der dem Substrat 11 abgewandten Seite der Fensterfolie 17 eine weitere Schicht, z. B. in Form einer weiteren Folie 19 oder einer Beschichtung 19 aus Polymer, Glas, Keramik oder Metall zum Abdecken der in der Fensterfolie 17 vorgesehenen Ausnehmung 71 angeordnet werden.
  • Somit kann mit dem erfindungsgemäßen Verfahren ein gehäuster Mikrochip 14 bereitgestellt werden, wobei der Mikrochip 14 mit Ausnahme seines aktiven Bereichs 16 hermetisch nach außen versiegelt ist. Die um die Öffnung 41 herum angeordnete Klebstoffschicht 13 versiegelt die elektrischen Kontakte 12a, 12b, 15 gegen das Eindringen von z. B. Feuchtigkeit und Schmutz durch die Öffnung 41, was möglicherweise zu einem Kurzschluss führen könnte. Die in die Ausnehmung 71 der Fensterfolie 17 eingefüllte Vergussmasse 18, und gegebenenfalls die zusätzliche Folie bzw. Schicht 19, versiegelt den Mikrochip 14 hermetisch gegen das Eindringen von z. B. Feuchtigkeit und Schmutz von außen bzw. von oben.
  • Die 7, 8 und 9 zeigen somit ebenfalls ein erfindungsgemäßes Gehäuse 70 für einen Mikrochip 14. Das Gehäuse 70 weist ein Foliensubstrat 11 mit Kontaktflächen 12a, 12b zum elektrischen Kontaktieren des Mikrochips 14 auf.
  • Das Gehäuse 70 weist außerdem eine Klebstoffschicht 13 auf, die auf dem Substrat 11 aufgetragen ist. Die Klebstoffschicht 13 bedeckt hierbei die Kontaktflächen 12a, 12b zumindest abschnittsweise. Insbesondere bedeckt die Klebstoffschicht 13 die an die Öffnung 41 angrenzenden Abschnitte der Kontaktflächen 12a, 12b.
  • Das Gehäuse 70 weist ferner einen Mikrochip 14 mit einem chipaußenseitig angeordneten aktiven Bereich 16 auf. Der aktive Bereich 16 kann eine Sensorfläche oder eine Strahlungsauskoppelfläche sein.
  • Der Mikrochip 14 ist zumindest abschnittsweise mit der Klebstoffschicht 13 in Kontakt. Insbesondere ist der Mikrochip 14 mit seiner nahezu gesamten Unterseite (d. h. die dem Substrat 11 bzw. der Klebstoffschicht 13 zugewandten Seite) mit Ausnahme seines aktiven Bereichs 16 mit der Klebstoffschicht 13 in Kontakt.
  • Das Foliensubstrat 11 und die Klebstoffschicht 13 weisen eine gemeinsame durchgehende Öffnung 41 auf, die sich im Wesentlichen unterbrechungsfrei sowohl durch das Foliensubstrat 11 als auch durch die Klebstoffschicht 13 hindurch erstreckt.
  • Der Mikrochip 14 ist derart auf der Klebstoffschicht 13 bzw. auf dem Foliensubstrat 11 angeordnet, dass dessen aktiver Bereich 16 durch die Öffnung 41 freiliegt. Für nähere Details hierzu wird auf die obigen Erläuterungen, insbesondere zu den 6, 11 und 12 verwiesen.
  • Die Kontaktflächen 12a, 12b sind mittels der Klebstoffschicht 13 hermetisch um die Öffnung 41 herum versiegelt. Somit wird vermieden, dass durch die Öffnung 41 eindringende Feuchtigkeit und/oder Schmutz die Kontaktflächen 12a, 12b berührt und möglicherweise einen Kurzschluss verursacht.
  • Die Erfindung soll nachfolgend noch einmal in anderen Worten zusammengefasst werden.
  • Gemäß Ausführungsbeispielen der Erfindung wird der Mikrochip 14 (z. B. Sensor-Chip-Baustein) in sogenannter Flip-Chip-Technik über der Öffnung 41 im Basissubstrat 11 mittels einer anisotrop leitfähigen Klebeschicht (ACA: anisotropic conductive adhesive bzw. ACF: anisotropic conductive film) elektrisch kontaktiert. Durch die ACA/ACF – Schicht werden alle Kontaktflächen 15 des (z. B. MEMS-)Mikrochips 14 untereinander isoliert und in der Epoxy-Matrix des Klebers 13 verkapselt. Eindringendes Wasser führt nicht mehr zu Kurzschlüssen. Bei Verwendung einer dünnen Folie als Substrat 11 wird auch die Dicke des Packages 11, 12, 13, 14 deutlich kleiner als nach dem bisherigen Stand der Technik (mit stabiler Trägerplatte und Drahtbondkontaktierung). Die Dicke der Chip-Packages bis heute beträgt mindestens 1 mm.
  • Bisher bekannte Aufbaukonzepte haben folgende technische Herausforderungen: Das Loch 41 in der Folie 11 muss sehr präzise über der sensitiven Fläche 16 des Mikrochips 14 justiert sein. Und: Der Montage-und Kontaktierungsklebstoff (ACA oder ACF) darf nicht die sensitive Fläche 16 des Chips 14 bedecken (sonst wäre die Sensorfunktion beeinträchtigt).
  • Zur Lösung dieser Probleme des Stands der Technik wird hier ein erfindungsgemäßes Verfahren zum Herstellen eines auf einem strukturierten Schichtverbund 11, 13 angeordneten Mikrochips 14 offenbart. Nachfolgend wird, unter Bezugnahme auf die 1B bis 9, eine beispielhafte Ausführungsform mit Flip-Chip Bonding beschrieben.
  • 2: Substrat 11 mit Leiterbahn-Strukturen 12
  • 3: ACF-Film 13 auflaminiert am Ort der späteren Chip-Platzierung
  • 4: Herstellen eines Lochs 41 in der Doppelschicht aus ACF 13 und Substrat 11
  • 5: Justieren eines Halbleiter-Bausteins 14 über den Leiterbahn-Strukturen 12. Der Mikrochip 14 (z. B. Sensor-Baustein) weist eine sensitive bzw. aktive Fläche 16 und erhabene Kontakt-Pads 15 auf.
  • 6: Flip-Chip-Bonden des Mikrochips 14 (z. B. Sensor-Bauteils) auf strukturiertem ACF 13 und Substrat 11 mit Loch 41;
  • 7: Aufbringen einer Fenster-Folie 17, die eine Öffnung 71 zur Aufnahme des Mikrochips 14 (z. B. Sensor-Bausteins) aufweist. Dies kann ohne präzise Justage bzw. mit erhöhter Toleranz bei der Platzierung erfolgen.
  • 8: Füllen (ganz oder teilweise) des Raums 71 zwischen dem Mikrochip 14 (z. B. Sensor-Baustein) und dem inneren Rahmen der Fenster-Folie 17 mit einem Polymer (Vergussmasse) 18. Das Chip-Package 11, 12, 13, 14, 17 ist damit fertig gestellt. Ebenso möglich wäre es, den Schritt in 7 wegzulassen und die Chip-Rückseite mit einem Polymer zu verkapseln.
  • 9: Optional kann eine weitere Schicht 19 (Folie oder Beschichtung aus Polymer, Glas oder Metall) auf das Chip-Package aufgebracht werden. Im Falle von Halbleiter-Bausteinen ist ein lichtdichtes Package vorteilhaft. Dies kann auch durch Sputtern einer Metallschicht erfolgen.
  • Ausführungsbeispiele der erfindungsgemäßen Lösung sehen unter anderem vor, auf dem Substrat 11 (zu diesem Zeitpunkt noch ohne Loch 41) zuerst einen anisotrop leitfähigen Film (ACF) 13 aufzutragen und durch leichtes Anpressen mechanisch zu fixieren und dann in einem geeigneten Strukturierungsprozess das notwendige Loch 41 durch die ACF-Schicht 13 und das Substrat 11 (z. B. Folie oder dünne Platte) in nur einem Prozessschritt gemeinsam zu erstellen. Um die Justageanforderungen von Chip-Platzierung und -kontaktierung zu erfüllen, wird bevorzugt ein Laser verwendet, der das Loch 41 durch Substrat 11 und die ACF-Schicht 13 in einem Schritt schneidet. Der Laserschnitt orientiert sich dabei an den Kontaktflächen 12a, 12b für die Chip-Kontaktierung auf dem Substrat 11, bzw. an Justagemarken, die in Bezug auf Metallstrukturen auf dem Basis-Substrat 11 hergestellt wurden.
  • Auch die Flip-Chip Montage des Mikrochips 14 (z. B. Sensor-Chip) orientiert sich an den Kontaktflächen 12a, 12b bzw. Justagemarken der Metallflächen. Auf diese Weise werden die geometrischen Toleranzen zwischen Öffnung 41 im Substrat 11 und der Chip-Platzierung minimal gehalten.
  • Ein Aspekt der Erfindung ist das Herstellen eines präzise justierten Lochs 41 in einer Doppel-Schicht aus ACF 13 und Substrat 11 in nur einem Verfahrensschritt, beispielsweise durch Laserstrukturierung. Hierbei ist darauf zu achten, dass der Laserschnitt nicht schon eine thermische Härtung des ACF-Materials 13 entlang der Laser-Schnittlinie auslöst. Die thermische Erwärmung des umgebenden Materials kann durch Verwendung eines Kurzpuls-Lasers (Nanosekunden Pulsdauer) oder Ultrakurzpuls-Lasers (Pikosekunden oder Femtosekunden) erreicht werden. Auch die Verwendung von Laserstrahlen mit kurzen Wellenlängen im ultravioletten Bereich (kleiner 400 nm) verringert die thermische Belastung der zu schneidenden Schicht.
  • Die Montage des Mikrochips 14 (z. B. Sensor-Baustein) mittels ACF-Film 13 erfordert einen kurzfristigen Wärmeeintrag und Druck. Dabei verläuft der ACF-Film 13 zum Teil gegebenenfalls auch etwas nach innen in Richtung sensitiver bzw. aktiver Region 16 des Chips 14. Um zu vermeiden, dass der erweichte ACF 13 zu weit nach innen läuft, wird vorteilhafterweise ein gewisser Vorhalt zwischen Lochöffnung 41 im Substrat 11 und sensitiver Fläche 16 auf dem Mikrochip 14 (z. B. Sensor-Baustein) eingestellt. Wie weit der ACF 13 nach innen fließen kann, hängt u. a. von dessen Film-Dicke ab und der Höhe der Bumps 15 auf den Chips 14 bzw. der Metallisierungsbahnen 12a, 12b auf dem Substrat 11.
  • Die Bumps 15 wirken dabei wie Abstandshalter; sie definieren den minimalen Abstand zwischen Chip 14 und Substrat 11. Bei höheren Bumps 15 wird die ACF-Schicht 13 weniger weit nach innen fließen. Experimente der Erfinder haben gezeigt, dass ein gleichmäßiges und reproduzierbares Verfließen der ACF-Schicht 13 realisiert werden kann. Deshalb ist diese Montagetechnik gut für die Verkapselung von Sensoren mit einer Öffnung zur Umgebung geeignet.
  • Eine Alternative zu dem Verfahren für die gleichzeitige Herstellung der Öffnung 41 in Basis-Substrat 11 und ACF-Schicht 13 könnte auch ein mechanischer Stanz-Vorgang sein. Dieser sollte dann aber so ausgeführt sein, dass eine gute Justagegenauigkeit von Lochrand zu den umliegenden Metall-Kontaktflächen 12a, 12b sichergestellt ist.
  • Ein weiteres Ausführungsbeispiel wäre das Bohren eines Lochs durch die Doppelschicht aus Substrat 11 und ACF 13. Bei Montage auf einer Leiterplatte wäre das durchaus vorteilhaft. Bei Montage auf eine dünne Folie wäre dagegen der Laserschnitt zu bevorzugen. Das Schneiden mit Laser erfolgt praktisch kräftefrei, was insbesondere bei dünnen Folien und weichen Klebeschichten von Vorteil ist. Die Scherkräfte beim mechanischen Bohren oder Stanzen können dagegen eine genaue Justage erschweren.
  • Für flache Chip-Packages ist die Verwendung von Folien für das Basis-Substrat 11 vorteilhaft; z. B. Polyimid-Folie, die auch eine gute thermische Beständigkeit (bis ca. 300°C) hat; aber auch Folien aus PET, PEN, Polycarbonat, Papier, PEEK, Epoxid und andere können verwendet werden. Außerdem können Metallfolien verwendet werden, die mindestens auf der Seite der Chip-Montage im Bereich der Chip-Platzierung mit einer Isolationsschicht (und darauf den Metall-Kontaktflächen 12a, 12b) versehen sind. Bei Verwendung von Folien als Basis-Substrat 11 kann die Gesamtdicke des Chip-Packages im Bereich von von 50 μm bis 500 μm liegen; also deutlich dünner als nach dem Stand der Technik.
  • Weiterhin kann das Basis-Substrat 11 auch ein starres Material sein, wie z. B. Leiterplatten, Glas, Keramik, Kunststoff oder Epoxid.
  • Anstelle der ACF-Schicht 13 könnte auch eine Schicht eines nicht-leitenden Klebefilms 13 (z. B. ein Epoxidkleber-Film) aufgebracht und anschließend das Loch 41 in Klebeschicht 13 und Basis-Substrat 11 hergestellt werden. In diesem Fall könnte für die elektrische Chip-Kontaktierung ein anderes Verfahren eingesetzt werden. Dies kann z. B. ein Thermokompressions-Bond sein (Kupfer-Kupfer oder Gold-Gold). Ebenso könnten die elektrischen Verbindungen zum Sensor-Baustein über einen Lötprozess realisiert werden.
  • Eine weitere Alternative wäre das Auftragen eines ACA-Films 13 als pastöses Material, dann ein Schritt zum Vortrocknen des ACA-Films 13 und dann wieder die gemeinsame Loch-Herstellung durch ACA-Schicht 13 und Basis-Substrat 11.
  • Bislang war es nicht möglich bzw. nicht bekannt, einen Mikrochip 14 (z. B. Sensor-Chip) so über einer Öffnung 41 in einem Substrat 11 zu platzieren, dass eine kleine sensitive bzw. aktive Fläche 16 auf dem (üblicherweise auch sehr kleinen) Chip 14 sehr genau unter der bzw. angrenzend an die Öffnung 41 im Substrat 11 liegt, dabei die etwas außerhalb liegenden Chip-Kontakt-Pads 15 verkapselt und isoliert sind und gleichzeitig sichergestellt ist, dass kein Montage- oder Verkapselungs-Klebstoff 13 die sensitive bzw. aktive Fläche 16 des Chips 14 bedeckt. Der hier vorgeschlagene Lösungsweg (Strukturierung z. B. mittels Laserschneiden von zwei Schichten 11, 13 in einem Schritt) ist auch nicht für einen Fachmann naheliegend, denn es wäre zu erwarten, dass der Laserschnitt das thermisch aktivierbare ACF-Material 13 entlang der Schnittlinie thermisch so beeinflusst, dass es bereits hier zu einer Härtung der Epoxy-Matrix kommt. Dies würde den späteren Flip-Chip-Bond verhindern. Auch würde ein Fachmann zunächst vermuten, dass die Metallpartikel im ACF-Material 13 den Laserstrahl so stören, dass keine saubere Schnittlinie möglich ist.
  • Ein Vorteil des Lasers ist die Freiheit im Design zur Definition der Form der Öffnung 41; also z. B. rund, rechteckig, oder sonst wie geformt. Die Öffnung 41 kann in jedem Fall optimal an die Form der sensitiven bzw. aktiven Fläche 16 auf dem Mikrochip 14 (z. B. Sensor-Baustein) angepasst werden.
  • Das Aufbringen der ACF-Schicht 13 am Ort der späteren Chip-Platzierung auf dem Basis-Substrat 11 kann mit großer Toleranz erfolgen. Der AC-Film 13 kann dabei etwas größer sein als der Chip 14 selbst, z. B. 50 μm bis 1 mm größer als die Chip-Umrandung.
  • Für die Herstellung des Packages sind weniger Prozessschritte erforderlich als beim konventionellen Aufbau. Dadurch werden Kosten und Zeit gespart und die Prozesssicherheit erhöht.
  • Bei Verwendung von Folien kann die Package-Höhe im Bereich von 50 μm bis 500 μm sein, also erheblich flacher als bislang existierende Chip-Packages. Die Packages können sogar mechanisch flexibel ausgelegt werden.
  • Die Öffnung 41 im Package ist dicht gegen das Eindringen von Feuchte oder Schmutz.
  • Anwendungsgebiete sind z. B. Packages für Sensoren für Luftdruck, Temperatur, Feuchte, Gas, Gasbestandteile, Strömung (flüssig oder gasförmig); Sensoren in fluidischen Systemen, Bio-sensoren, kapazitive Sensoren, die in Kontakt mit Flüssigkeiten oder Gasen stehen. Auch für ph-Wert Messung in Flüssigkeiten oder auch amperometrische Elektroden oder Potentialmessung in fluider Umgebung.
  • Ebenso interessant für Sensoren für Strahlung, wie z. B. Licht. In diesem Fall würden z. B. Fotodioden in Flip-Chip-Technik über einer Öffnung montiert werden; auch Montage von licht-aussendenden Bauteilen, wie z. B. LED Bauelemente. Interessant auch für Elektronenstrahlung; hier wäre jede Abdeckung der sensitiven Schicht ein relativ starker Absorber.
  • Das Package kann natürlich auch mehr als nur einen Chip-Baustein enthalten. Sinnvoll sind z. B. auch ein Sensor und ein ASIC zur Datenauswertung oder ein Zusatzbaustein zur Datenübertragung.
  • Obwohl vorangehend beschriebene Ausführungsbeispiele so beschrieben wurden, dass das Substrat 11 eine ebene Form aufweist, kann das Substrat 11 auch andere Formen aufweisen. Bspw. kann das Substrat 11 eine gekrümmte Form (etwa eine Kuppelstruktur) oder eine abschnittsweise planare und/oder geknickte Form aufweisen.

Claims (25)

  1. Verfahren mit den folgenden Schritten: Bereitstellen eines Schichtverbunds (11, 13) aufweisend ein Substrat (11) mit einer zumindest bereichsweise darauf aufgebrachten Klebstoffschicht (13), Einbringen einer sich durch das Substrat (11) und die Klebstoffschicht (13) hindurch erstreckenden Öffnung (41), um einen strukturierten Schichtverbund (11, 13) zu erhalten, wobei das Einbringen der Öffnung (41) ein Strukturieren des Substrats (11) und der Klebstoffschicht (13) in einem gemeinsamen Prozessschritt beinhaltet, Bereitstellen eines Mikrochips (14) mit einem chipaußenseitig angeordneten aktiven Bereich (16), wobei der aktive Bereich (16) eine Sensorfläche oder eine Strahlungsauskoppelfläche ist, und Anordnen des Mikrochips (14) auf der Klebstoffschicht (13) des strukturierten Schichtverbunds (11, 13) derart, dass der aktive Bereich (16) durch die Öffnung (41) freiliegt.
  2. Verfahren nach Anspruch 1, wobei der Mikrochip (14) derart auf der Klebstoffschicht (13) des strukturierten Schichtverbunds (11, 13) angeordnet wird, dass der aktive Bereich (16) in einer Draufsicht auf die Öffnung (41) innerhalb der Projektion der Querschnittsfläche der Öffnung (41) liegt.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Mikrochip (14) unter Verwendung einer Flip-Chip-Montagetechnik mittels einer anisotrop leitfähigen Klebstoffschicht (13) (ACA oder ACF) auf dem Schichtverbund (11, 13) angeordnet wird, wobei die anisotrop leitfähige Klebstoffschicht (13) derart auf dem Substrat (11) aufgebracht wird, dass die anisotrop leitfähige Klebstoffschicht (13) das Substrat (11) und eine auf dem Substrat (11) vorgesehene Kontaktfläche (12a, 12b) zum elektrischen Kontaktieren des Mikrochips (14) berührt.
  4. Verfahren nach Anspruch 3, wobei die Klebstoffschicht (13) nach dem Aushärten eine hermetische Versiegelung der Kontaktfläche (12a, 12b) zwischen dem Mikrochip (14) und dem Substrat (11) um die Öffnung (41) herum bildet.
  5. Verfahren nach einem der Ansprüche 1 oder 2, wobei die Klebstoffschicht (13) einen nicht leitenden Klebstoff, insbesondere ein Epoxidklebstoff, aufweist und wobei die elektrische Chip-Kontaktierung mittels Thermokompressions-Bond-Verfahren oder mittels Löten bereitgestellt wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Anordnen des Mikrochips (14) auf der Klebstoffschicht (13) die Klebstoffschicht (13) thermisch ausgehärtet wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Einbringen der Öffnung (41) in das Substrat (11) und die Klebstoffschicht (13) mittels Laserstrukturieren erfolgt.
  8. Verfahren nach Anspruch 7, wobei das Laserstrukturieren mittels Kurzpuls-Laser, oder mittels Ultrakurzpuls-Laser, oder mittels Laserstrahlen mit Wellenlängen von weniger als 400 nm erfolgt.
  9. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Einbringen der Öffnung (41) in das Substrat (11) und die Klebstoffschicht (13) mittels eines mechanischen Stanzvorgangs oder mittels Bohren erfolgt.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat (11) eine Folie mit einer thermischen Beständigkeit von bis zu 300°C ist.
  11. Verfahren nach einem der Ansprüche 1 bis 9, wobei das Substrat (11) eine Folie aus Polyimid (PI), Polyethylenterephthalat (PET), Polyethylenephthalat (PEN), Polycarbonat, Papier, Polyetheretherketon (PEEK) oder Epoxid ist.
  12. Verfahren nach einem der Ansprüche 1 bis 9, wobei das Substrat (11) eine Metallfolie ist, die eine zwischen ihr und einer auf dem Substrat (11) vorgesehenen Kontaktfläche (12a, 12b) angeordnete Isolationsschicht aufweist.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Substrat (11) und die Klebstoffschicht (13) und der damit verbundene Mikrochip (14) zusammen eine Gesamtdicke (h) zwischen 50 μm und 500 μm aufweisen.
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Klebstoffschicht (13) in pastösem Zustand auf das Substrat (11) aufgetragen wird, und wobei die Klebstoffschicht (13) vor dem Einbringen der Öffnung (41) vorgetrocknet wird.
  15. Verfahren nach einem der Ansprüche 1 bis 9, wobei das Substrat (11) eine Leiterplatte ist oder mindestens ein Material aus der Gruppe von Glas, Keramik, Kunststoff oder Epoxid aufweist.
  16. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Klebstoffschicht (13) derart auf dem Substrat (11) aufgetragen wird, dass die Klebstoffschicht (13) auf dem Substrat (11) eine Fläche bedeckt, die zwischen 50 μm und 1 mm größer ist als eine Umrandung einer Berührungsfläche des Mikrochips (14), mit welcher der Mikrochip (14) mit der Klebstoffschicht (13) in Berührung kommt.
  17. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Fensterfolie (17) mit einer Ausnehmung (71) bereitgestellt wird und die Fensterfolie (17) derart auf dem Schichtverbund (11, 13) angeordnet wird, dass der Mikrochip (14) innerhalb der Ausnehmung (71) angeordnet ist, und wobei die Ausnehmung (71) zumindest teilweise mit einer Vergussmasse (18) gefüllt wird.
  18. Verfahren nach Anspruch 17, wobei auf der dem Substrat (11) abgewandten Seite der Fensterfolie (17) eine weitere Folie (19), oder eine Beschichtung (19) aus Polymer, Glas oder Metall, zum Abdecken der in der Fensterfolie (17) vorgesehenen Ausnehmung (71) angeordnet wird.
  19. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Mikrochip (14) ein Sensorchip ist, der ausgebildet ist, um mittels des aktiven Bereichs (16) mindestens eines von Luftdruck, Temperatur, Feuchtigkeit, Gas, Gasbestandteile, flüssiger Strömung oder gasförmiger Strömung zu messen, oder wobei der Mikrochip (14) ein Sensorchip für ein fluidisches System, ein Biosensorchip, oder ein mit Flüssigkeit oder Gas in Kontakt bringbarer kapazitiver Sensorchip ist.
  20. Verfahren nach einem der Ansprüche 1 bis 18, wobei der Mikrochip (14) ein Sensorchip ist, der ausgebildet ist, um mittels des aktiven Bereichs (16) Strahlung, insbesondere Licht, zu messen.
  21. Verfahren nach einem der Ansprüche 1 bis 18, wobei der Mikrochip (14) ausgebildet ist, um mittels des aktiven Bereichs (16) Strahlung, insbesondere Licht, auszusenden.
  22. Gehäuse (70) für einen Mikrochip (14) mit den folgenden Merkmalen: einem strukturierten Schichtverbund (11, 13) aufweisend ein Foliensubstrat (11) mit einer Kontaktfläche (12a, 12b) zur elektrischen Chip-Kontaktierung und eine Klebstoffschicht (13), die auf dem Foliensubstrat (11) aufgetragen ist und die Kontaktfläche (12a, 12b) zumindest abschnittsweise bedeckt, wobei der strukturierte Schichtverbund (11, 13) eine gemeinsame durch das Foliensubstrat (11) und die Klebstoffschicht (13) durchgehende Öffnung (41) mit einer Querschnittsfläche in einem Querschnitt entlang der Erstreckungsrichtung des Foliensubstrates (11) aufweist, und einem Mikrochip (14) mit einem chipaußenseitig angeordneten aktiven Bereich (16), wobei der Mikrochip (14) zumindest abschnittsweise mit der Klebstoffschicht (13) des strukturierten Schichtverbunds (11, 13) in Kontakt ist und derart an der Klebstoffschicht (13) des strukturierten Schichtverbunds (11, 13) angeordnet ist, dass der aktive Bereich (16) durch die gemeinsame Öffnung (41) freiliegt.
  23. Gehäuse nach Anspruch 22, wobei die Kontaktfläche (12a, 12b) mittels der Klebstoffschicht (13) hermetisch zwischen dem Mikrochip (14) und dem Foliensubstrat (11) um die Öffnung (41) herum versiegelt ist.
  24. Gehäuse nach Anspruch 22 oder 23, wobei das Gehäuse (70) ferner eine Fensterfolie (17) mit einer Ausnehmung (71) aufweist und die Fensterfolie (17) derart auf dem Foliensubstrat (11) angeordnet ist, dass der Mikrochip (14) innerhalb der Ausnehmung (71) angeordnet ist, und wobei die Ausnehmung (71) zumindest teilweise mit einer Vergussmasse (18) gefüllt ist.
  25. Gehäuse (70) nach Anspruch 24, wobei auf der dem Foliensubstrat (11) abgewandten Seite der Fensterfolie (17) eine weitere Folie (19) oder eine Beschichtung (19) aus Polymer, Glas oder Metall zum Abdecken der in der Fensterfolie (17) vorgesehenen Ausnehmung (71) angeordnet ist.
DE102016213878.2A 2016-07-28 2016-07-28 Gehäuse für einen Mikrochip mit einem strukturierten Schichtverbund und Herstellungsverfahren dafür Active DE102016213878B3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102016213878.2A DE102016213878B3 (de) 2016-07-28 2016-07-28 Gehäuse für einen Mikrochip mit einem strukturierten Schichtverbund und Herstellungsverfahren dafür
JP2017142490A JP2018050031A (ja) 2016-07-28 2017-07-24 パターニングされた層状複合材
US15/660,721 US20180035548A1 (en) 2016-07-28 2017-07-26 Patterned layer compound
KR1020170096169A KR20180013800A (ko) 2016-07-28 2017-07-28 패터닝된 층 화합물

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016213878.2A DE102016213878B3 (de) 2016-07-28 2016-07-28 Gehäuse für einen Mikrochip mit einem strukturierten Schichtverbund und Herstellungsverfahren dafür

Publications (1)

Publication Number Publication Date
DE102016213878B3 true DE102016213878B3 (de) 2017-11-30

Family

ID=60268699

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016213878.2A Active DE102016213878B3 (de) 2016-07-28 2016-07-28 Gehäuse für einen Mikrochip mit einem strukturierten Schichtverbund und Herstellungsverfahren dafür

Country Status (4)

Country Link
US (1) US20180035548A1 (de)
JP (1) JP2018050031A (de)
KR (1) KR20180013800A (de)
DE (1) DE102016213878B3 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019123886A1 (de) * 2019-09-05 2021-03-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2022074245A1 (de) * 2020-10-08 2022-04-14 Osram Opto Semiconductors Gmbh Elektrische kontaktanordnung, verfahren für deren herstellung und diese umfassendes optoelektronisches bauteil
DE102022201410A1 (de) 2022-02-11 2023-08-17 Zf Friedrichshafen Ag Verbindung eines Sensorchips mit einem Messobjekt

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6504263B2 (ja) * 2015-10-29 2019-04-24 日立化成株式会社 半導体用接着剤、半導体装置及びそれを製造する方法
US11548781B2 (en) * 2017-11-17 2023-01-10 Sciosense B.V. Attachment of stress sensitive integrated circuit dies
DE102020206769B3 (de) * 2020-05-29 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Mikroelektronische anordnung und verfahren zur herstellung derselben
DE102020128095A1 (de) 2020-10-26 2022-04-28 Tdk Corporation Sensoranordnung und Verfahren zur Herstellung einer Sensoranordnung
KR102573785B1 (ko) * 2021-07-27 2023-09-01 주식회사 프리베노스바이오 그래핀을 기반으로 한 fet 바이오 센서 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19902450A1 (de) * 1999-01-22 2000-08-03 Festo Ag & Co Miniaturisiertes elektronisches System und zu dessen Herstellung geeignetes Verfahren
EP1494277A2 (de) * 2003-07-03 2005-01-05 Matsushita Electric Industrial Co., Ltd. Modul mit eingebautem Halbleiter und seine Herstellungsmethode
US20050224938A1 (en) * 2004-04-12 2005-10-13 Deok-Hoon Kim Electronic package having a sealing structure on predetermined area, and the method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163045A (ja) * 1997-11-26 1999-06-18 Toshiba Corp 半導体装置及びその製造方法
JP3201394B2 (ja) * 1999-08-10 2001-08-20 住友電気工業株式会社 ｆθレンズ
JP4078776B2 (ja) * 1999-12-28 2008-04-23 ソニー株式会社 半導体素子の接続方法及び半導体装置
JP2001267372A (ja) * 2000-03-21 2001-09-28 Toshiba Corp 光電変換装置及びその製造方法と、それを用いたカメラ
JP4708175B2 (ja) * 2005-12-07 2011-06-22 富士フイルム株式会社 固体撮像装置
JP5990940B2 (ja) * 2012-03-09 2016-09-14 日立化成株式会社 回路接続構造体の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19902450A1 (de) * 1999-01-22 2000-08-03 Festo Ag & Co Miniaturisiertes elektronisches System und zu dessen Herstellung geeignetes Verfahren
EP1494277A2 (de) * 2003-07-03 2005-01-05 Matsushita Electric Industrial Co., Ltd. Modul mit eingebautem Halbleiter und seine Herstellungsmethode
US20050224938A1 (en) * 2004-04-12 2005-10-13 Deok-Hoon Kim Electronic package having a sealing structure on predetermined area, and the method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019123886A1 (de) * 2019-09-05 2021-03-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2022074245A1 (de) * 2020-10-08 2022-04-14 Osram Opto Semiconductors Gmbh Elektrische kontaktanordnung, verfahren für deren herstellung und diese umfassendes optoelektronisches bauteil
DE102022201410A1 (de) 2022-02-11 2023-08-17 Zf Friedrichshafen Ag Verbindung eines Sensorchips mit einem Messobjekt

Also Published As

Publication number Publication date
US20180035548A1 (en) 2018-02-01
JP2018050031A (ja) 2018-03-29
KR20180013800A (ko) 2018-02-07

Similar Documents

Publication Publication Date Title
DE102016213878B3 (de) Gehäuse für einen Mikrochip mit einem strukturierten Schichtverbund und Herstellungsverfahren dafür
DE102010042567B3 (de) Verfahren zum Herstellen eines Chip-Package und Chip-Package
DE102007010711B4 (de) Schaltanordnung, Messvorrichtung damit und Verfahren zu deren Herstellung
DE102010002545B4 (de) Herstellverfahren für eine Sensorvorrichtung
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
WO2012155984A1 (de) Optoelektronische vorrichtung und verfahren zur herstellung von optoelektronischen vorrichtungen
DE10253163A1 (de) Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
DE102009007837A1 (de) Sensormodul und Verfahren zum Herstellen von Sensormodulen
EP1869705A1 (de) Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement
DE102009004724A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil
DE102006040115A1 (de) Verfahren und Anordnung zur hermetisch dichten vertikalen elektrischen Durchkontaktierung von Deckscheiben der Mikrosystemtechnik
WO2011012371A1 (de) Verfahren zur herstellung eines bauteils mit mindestens einem organischen material und bauteil mit mindestens einem organischen material
DE102008028757A1 (de) Halbleiterchipanordnung mit Sensorchip und Herstellungsverfahren
WO2021058768A1 (de) Hermetisch verschlossene glasumhäusung
DE102007021073B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung
DE102014119539A1 (de) Organisches optoelektronisches Bauelement und Verfahren zum Herstellen eines organischen optoelektronischen Bauelements
WO2011003732A1 (de) Elektronisches bauteil
EP2982226B1 (de) Verfahren zum herstellen eines leiterplattenelements
DE102011118734A1 (de) Verbundlagenschaltung mit von aussen zugänglichen integrierten Komponenten
DE112018003765B4 (de) Halbleitervorrichtung und verfahren zum herstellen der halbleitervorrichtung
WO2020225304A1 (de) Verfahren zur herstellung eines bauelements und bauelement
WO1996024162A1 (de) Chip-gehäusung sowie verfahren zur herstellung einer chip-gehäusung
DE102010064453B4 (de) Verfahren zum Herstellen eines Chip-Package
WO2020079118A1 (de) Laservorrichtung und verfahren zur herstellung einer laser-vorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R006 Appeal filed
R007 Decision rectified on appeal
R018 Grant decision by examination section/examining division
R020 Patent grant now final