KR20180013800A - 패터닝된 층 화합물 - Google Patents

패터닝된 층 화합물 Download PDF

Info

Publication number
KR20180013800A
KR20180013800A KR1020170096169A KR20170096169A KR20180013800A KR 20180013800 A KR20180013800 A KR 20180013800A KR 1020170096169 A KR1020170096169 A KR 1020170096169A KR 20170096169 A KR20170096169 A KR 20170096169A KR 20180013800 A KR20180013800 A KR 20180013800A
Authority
KR
South Korea
Prior art keywords
substrate
microchip
adhesive layer
way
opening
Prior art date
Application number
KR1020170096169A
Other languages
English (en)
Inventor
크리스토프 란데스베르거
디터 볼만
발트라우트 헬
게르하르트 클린크
Original Assignee
프라운호퍼 게젤샤프트 쭈르 푀르데룽 데어 안겐반텐 포르슝 에. 베.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프라운호퍼 게젤샤프트 쭈르 푀르데룽 데어 안겐반텐 포르슝 에. 베. filed Critical 프라운호퍼 게젤샤프트 쭈르 푀르데룽 데어 안겐반텐 포르슝 에. 베.
Publication of KR20180013800A publication Critical patent/KR20180013800A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00309—Processes for packaging MEMS devices suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

본 발명은 적어도 부분들에서 접착제 층(13)이 위에 도포된 기판(11)을 포함하는 층 화합물(11, 13)에 관한 것이다. 패터닝된 층 화합물(11, 13)을 얻기 위해 기판(11) 및 접착제 층(13)을 관통하여 연장하는 개구(41)가 그 안에 도입된다. 칩의 외부에 배치된 활성 부분(16)을 포함하는 마이크로 칩(14)이 제공되며, 여기서 활성 부분(16)은 센서 영역 또는 방사선 커플링-아웃 영역이다. 또한, 본 발명에 따르면, 활성 부분(16)이 개구(41)를 통해 노출되도록 패터닝된 층 화합물(11, 13)의 접착제 층(13) 상에 마이크로 칩(14)이 배치된다.

Description

패터닝된 층 화합물{PATTERNED LAYER COMPOUND}
본 발명은 청구항 제 1 항의 특징들을 포함하는 패터닝된 층 화합물 상에 배치된 마이크로 칩을 제조하기 위한 방법 및 청구항 제 23 항의 특징들을 포함하는 마이크로 칩을 위한 패키지에 관한 것이다.
많은 센서들은 기압, 공기 습도, 가스들, 유량, 입자 측정, 방사선 측정 등과 같은 환경의 파라미터들을 측정할 수 있도록 패키지에 개구를 필요로 한다. 반도체 디바이스들("칩들" 또는 "마이크로 칩들")을 기반으로 하는 센서들의 경우, 이는 칩 패키지(“패키지")가 주변/대기에 개구를 가질 필요가 있음을 의미하다. 반도체 센서의 고감도 표면들은 흔히 매우 작기 때문에, 즉 1㎟ 미만이기 때문에, 센서 영역 위에 정밀한 개구를 실현하는 것은 흔히 매우 어렵거나 복잡하다. 흔히, 패키지는 부피가 크거나 대규모로 하우징되는 센서를 야기한다. 그러나 많은 애플리케이션들에서, 하우징된 센서 디바이스의 소형화 또는 극단적인 평탄함은 중요한 요건이다.
이는 예를 들어, 스마트폰과 같은 휴대용 전자 기기에 통합될 센서들에 적용된다. 다른 중요한 문제는 접촉 부분들(접촉 패드들, 와이어 본드들)이 완전히 캡슐화될 때를 제외하고는, 물 또는 습기가 침투할 때 패키지의 개구는 칩 엘리먼트들이 파괴되는 결과를 야기한다는 사실로부터 기인한다.
결과적으로, 1㎜보다 상당히 아래인 것과 같은 극도로 작은 구조적 높이들을 허용하고, 고감도 영역을 제외한 모든 전자 컴포넌트들을 습기 및 다른 영향들로부터 용접(hermetically) 밀폐하는 칩 엘리먼트들을 위한 센서 패키지를 실현하는 것이 바람직할 것이다.
도 13 및 도 14는 종래의 압력 센서 패키지(1000)의 일례를 도시한다. 압력 감지 멤브레인을 포함하는 MEMS 엘리먼트(1001) 및 압력 값들을 형성하기 위해 측정 신호를 재계산하여 외부에 전달하는 각각의 ASIC(1002)가 작은 베이스 플레이트(1003) 상에 장착되며, 서로 간에 그리고 회로 기판에 접촉하기 위한 와이어 본드들(1004)을 포함한다. 도 14에 도시된 바와 같이, 칩들(1001, 1002)은 주변 압력이 MEMS 엘리먼트의 챔버 내에서 또한 측정 가능하도록 장착 플레이트(1003) 상에서 개구(1006)를 포함하는 (금속 시트와 같은) 뚜껑(1005)으로 덮인다.
이러한 구조들을 갖는 패키지(1006)의 개구를 통해 습기/물이 침투하여 그 내부 배선의 단락을 야기할 수 있다고 이해될 수 있다. 와이어 본드의 높이는 또한 전체 패키지의 구조적 높이에도 기여한다.
필름들 또는 다른 기판들(PCB, 인쇄 회로 기판들) 상의 반도체 디바이스들에 대한 플립 칩 장착 기술이 또한 알려져 있는데, 예를 들어, 간행물: Rekha S. Pai, Kevin M. Walsh, "The viability of anisotropic conductive film as a flip chip interconnect technology for MEMS devices", J. Micromech. Microeng. 15 (2005) 1131-1139를 참고한다. 이 간행물은 이방성 도전성 접착제(ACA: anisotropic conductive adhesive)가 회로 기판(회로 캐리어)의 개구 위에 압력 센서를 플립 칩 장착하는 데 어떻게 사용되는지를 설명한다. ACA 또는 이방성 도전성 필름(ACF: anisotropic conductive film) 재료가 센서 칩의 측면에 가해지고, 그 후에 칩이 홀 위에 배치되는 것이 설명 및 이미지들로부터 명백해진다. 또한, 접촉 패드들을 갖는 칩 영역만이 ACA/ACF 재료로 덮인다. ACA/ACF 재료를 칩 쪽에 도포하는 것은 어렵고, 훨씬 더 작은 칩 크기들(1㎜ 이하)에서, 이는 정밀한 기계적 프로세스를 필요로 한다.
US 8,177,355 B2는 레이저에 의해 ACF 필름을 절단하는 것을 기술한다. 4열, 55줄은 ACF 레이저 절단을 언급한다. 설명되는 것은 ACF가 레이저에 의해 패터닝되고, 이어서 이미 패터닝된 ACF가 기판 상에 장착된다는 것이다.
본 발명의 과제는 공지된 마이크로 칩들을 위한 패키지들 및 기판 상에 배치된 마이크로 칩을 제조하기 위한 방법들을 개선하는 것이다.
본 발명에 따르면, 이러한 목적은 청구항 제 1 항의 특징들을 포함하는 방법 및 청구항 제 23 항의 특징들을 포함하는 마이크로 칩을 위한 패키지에 의해 달성된다.
본 발명의 방법에 따르면, 적어도 부분들에서 접착제 층이 도포된 기판을 포함하는 층 화합물이 제공된다. 본 개시의 의미에서, 그 위에 도포된 접착제 층을 포함하는 기판은 층 화합물로 지칭된다. 본 발명에 따르면, 기판 및 접착제 층을 관통하여 연장하는 개구가 이 층 화합물에 도입된다. 본 개시의 의미에서 개구를 도입하는 프로세스는 패터닝으로도 또한 지칭된다. 따라서 연속 개구를 포함하는 층 화합물은 패터닝된 층 화합물로 또한 지칭된다. 또한, 본 발명에 따라 마이크로 칩이 제공된다. 마이크로 칩은 칩의 외부에 배치된 활성 부분을 포함한다. 예를 들어, 마이크로 칩이 센서 칩일 때, 활성 부분은 센서 영역일 수 있다. 그러나 마이크로 칩은 또한, 예를 들어 LED 등과 같은 (예를 들어, 전자기) 방사선을 방출하기 위한 방출기를 포함할 수 있다. 이 경우, 활성 영역은 방사선 커플링-아웃 영역(radiation coupling-out area)일 수 있다. 활성 영역은 또한 각각의 원하는 효과가 이 영역의 부분에서 달성되기 때문에 유효 영역으로 지칭될 수 있다. 본 발명에 따르면, 마이크로 칩의 활성 부분이 층 화합물에 제공된 개구를 통해 노출되도록 마이크로 칩이 접착제 층 상에 배치된다. 바람직하게는, 활성 부분은 접착제 층에 의해 덮이지 않으며, 따라서 개구에 의해 주변과 접촉한다. (가스들, 액체들 등과 같은) 측정될 매체 또는 (광과 같은) 방사선은 예를 들어, 개구를 통해 마이크로 칩의 활성 부분으로 전파하고 그리고/또는 활성 부분을 향해 유동할 수 있다. 다른 한편으로는, 활성 부분이 방사선 커플링-아웃 영역인 경우, 커플링-아웃된 방사선은 개구를 통해 주변으로 방출될 수 있다. 바람직하게는, 활성 부분의 전체 영역이 개구의 단면 내에 배치되는데, 즉, 접착제가 마이크로 칩의 활성 영역과 접촉하게 되지 않는다. 그러나 접착제가 적어도 부분적으로는 활성 부분의 일부분들과 접촉하는 것이 또한 실현 가능할 것이다. 이는 예를 들어, 접착제가 액체이고 마이크로 칩의 활성 부분 방향으로 어느 정도 흐를 때 발생할 수 있다. 접착제는 활성 부분을 제외한 마이크로 칩을 밀폐할 수 있으며, 예를 들어 습기, 먼지, 오물 등으로부터 이를 보호할 수 있다. 그러나 활성 부분은 적어도 접착제에 의해 커버되지 않는 부분을 갖는 개구를 통해 항상 자유롭게 접근 가능할 수 있는데, 즉 측정될 매체 또는 측정되거나 방출되는 방사선이 항상 개구를 통해 들어오고 빠져나갈 수 있다. 바람직하게는, 마이크로 칩은 활성 부분이 개구에 대해 대칭이 되게 배향되도록, 즉 활성 영역의 에지는 항상 개구의 에지까지 동일한 거리를 갖도록 배치된다. 무엇보다도, 본 발명의 방법은 기판 상에 향후 칩 배치의 위치에 접착제 또는 접착제 층을 도포하는 것이 큰 공차를 포함할 수 있다는 이점을 제공한다. 패터닝된 층 화합물 상에 배치된 마이크로 칩을 제조하는 데 종래의 구조보다 더 적은 프로세스 단계들이 필요하다. 이는 비용과 시간을 절약하고 프로세스 보안이 향상된다. 추가로, 접착제는 개구가 습기 및/또는 먼지 침투로부터 밀폐되게 한다. 층 화합물을 패터닝하는 것, 즉 기판 및 접착제에 조인트 연속 개구를 도입하는 것은 비교적 용이하게 그리고 증가된 공차로 발생할 수 있다. 예를 들어, 플립 칩 본딩 방법들과 같은 잘 알려진 칩 제조 방법에서는, 반면에, 접착제가 기판 상에 도포되기 전에 패터닝되고 단지 그 후에 기판 상에 도포된다. 다른 공지된 플립 칩 본딩 방법들에서, 접착제는 칩 상에 도포되고, 칩은 센서 영역이 동시에 기판의 개구 위에 정확하게 배향되도록, 기판의 전기 접촉부들에 도포된 (대개 도전성인) 접착제로 정확하게 배치되어야 한다. 결과적으로, 공지된 방법들의 공차들은 훨씬 더 작은데, 이는 결국 정확한 가공을 필요로 하고, 이는 결과적으로 증가된 프로세스 비용을 야기한다.
일 실시예에 따르면, 마이크로 칩은 개구에 대한 평면도에서의 활성 부분이 완전히 개구의 단면 영역의 투사도 내에 있도록 패터닝된 층 화합물의 접착제 층 상에 배치될 수 있다. 따라서 칩 외부의 전체 활성 부분은 외부로부터, 즉 개구를 통해 완전히 접근 가능하게 유지된다. 더욱이, 예를 들어, 가능한 한 가장 큰 센서 영역 또는 방사선 커플링-아웃 영역을 제공하기 위해 전체 활성 부분이 이용됨이 보장될 수 있다.
기판 및 접착제 층을 패터닝하는 것이 조인트 프로세스 단계에서 이루어지는 것이 고려될 수 있다. 이는 접착제 층이 이미 기판 상에 도포된 경우에 적합하다. 따라서 개구는 조인트하여 그리고/또는 동시에 기판과 접착제 층으로 도입된다. 이는 ACF 재료가 기판과 별도로 패터닝되는 종래의 방법들과 비교할 때 제조 시간을 절약한다. 본 발명에 따르면, 여기서 개구의 위치 설정은 베이스 기판 상의 금속 구조들과 관련하여 제조된 조정 마크 또는 기판 상에 접촉하는 칩에 대한 접촉 영역에 따라 행해질 수 있다. 마이크로 칩의 배치는 접촉 영역들 또는 조정 마크들에 따라 행해질 수도 있다. 이런 식으로, 기판의 개구와 칩 배치 사이의 기하학적 공차들이 최소로 유지된다.
본 발명의 방법의 일 실시예에 따르면, 마이크로 칩은 플립 칩 장착 기술을 사용하여 이방성 도전성 접착제 층(ACA 또는 ACF)에 의해 층 화합물 상에 배치될 수 있다. 여기서, 이방성 도전성 접착제 층은 이방성 도전성 접착제 층이 기판 그리고 마이크로 칩과 전기적으로 접촉하기 위해 기판 상에 제공된 접촉 영역과 접촉하도록 기판 상에 배치될 수 있다. ACA 또는 ACF 재료를 포함하는 이러한 플립 칩 장착 기술들은 대량 생산에 적합하며, 종래의 방법들과 비교할 때 클록 시간들을 상당히 단축시킬 수 있다.
경화 후 접착제 층이 마이크로 칩과 기판 사이의 접촉 영역의 용접 밀폐부를 형성하는 것이 고려될 수 있다. 밀봉 밀폐는 특히, 물 및 먼지가 통하지 않는 밀폐 또는 기밀 밀폐를 의미하다. 이는 습기가 비보호 패키지 개구를 통해 침투하여 전기 접촉들을 단축할 수 있는 종래의 패키지화된 센서들과 비교할 때 특히 유리하다.
접착제 층이 비도전성 접착제, 특히 에폭시드 접착제를 포함하는 것이 고려될 수 있는데, 여기서 전기적 칩 접촉은 열압착 방법들에 의해 또는 납땜에 의해 제공된다. 비도전성 접착제들은 도전성 접착제들보다 저렴하고 취급하기 쉬우며, 여기서 대량 생산을 위해 프로세스 비용이 절감될 수 있다.
접착제 층 상에 마이크로 칩을 배치한 후에 접착제 층이 열 경화되는 것이 고려될 수 있다. 여기서 이용된 열 활성제 접착제들은 열적으로 활성화되기 전에 경화되지 않고서 기판 상에 정확하게 도포될 수 있기 때문에, 이러한 접착제들은 본 발명의 방법에 사용되기에 매우 적합하다.
다른 실시예에 따르면, 기판 및 접착제 층에 개구를 도입하는 것은 레이저 패터닝에 의해 수행될 수 있다. 레이저 패터닝 또는 레이저 절단은 개구를 도입하는데 전단력들이 필요하지 않다는 점에서 이점이 있다. 이는 예를 들어, 기판이 필름일 때 이점이 있다.
여기서는 짧은 펄스 레이저에 의해 또는 초단 펄스 레이저들에 의해 또는 400㎚ 미만인 파장의 레이저 빔들, 즉 자외선에 의해 레이저 패터닝이 수행하는 것이 고려될 수 있다. 짧은 펄스 레이저들은 나노초 범위에서 간헐적으로 레이저 빔들을 방출하는 레이저들이다. 초단 펄스 레이저들은 피코초 또는 펨토초 범위들에서 간헐적으로 레이저 빔들을 방출하는 레이저들이다. 이러한 짧은 펄스의 레이저들로 접착제의 조기의 바람직하지 않은 열 활성화를 피할 수 있다.
본 발명의 방법의 일 실시예에 따르면, 기판 및 접착제 층에 개구를 도입하는 것은 기계적인 스탬핑 프로세스 또는 드릴링에 의해 수행될 수 있다. 이는 에폭시 수지 등으로 만들어진 종래의 PCB들(회로 기판들)을 사용할 때 특히 적합하다. 드릴링 및 스탬핑은 층 화합물(기판 및 접착제)에 개구를 도입하기 위한 매우 쉽고 신속한 방법들이다.
기판은 300℃까지의 열 안정성을 갖는 필름인 것이 실현 가능하다. 이러한 필름들은 고온들을 가할 때에도 어떠한 손상들도 없이 이들의 구조들을 유지하기 때문에 이러한 필름들은 열 활성화 가능한 접착제들을 사용할 때 특히 유리하다.
고려할 수 있는 실시예들에 따르면, 기판은 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 프탈레이트(PEN), 폴리카보네이트, 종이, 폴리에테르 에테르 케톤(PEEK) 또는 에폭시드로 만들어진 필름일 수 있다. 이러한 필름 기판들로는, 에폭시 수지 등으로 만들어진 종래의 PCB들과 비교할 때 패키지(마이크로 칩을 포함하는 필름 기판 및 접착제의 층 화합물)의 구조적 높이가 상당히 감소될 수 있다.
기판이 금속 필름인 것이 또한 고려될 수 있는데, 금속 필름은 이와 기판 상에 제공된 접촉 영역 사이에 배치된 절연 층을 포함한다. 금속 필름은 높은 안정성과 동시에 상당한 유연성을 나타낸다. 단락을 피하기 위해 마이크로 칩과 전기적으로 접촉하기 위한 접촉 영역과 금속 필름 사이에 절연 층이 배치된다.
기판, 접착제 층 및 이에 연결된 마이크로 칩이 50㎛ 내지 500㎛의 전체 두께를 나타내는 것이 고려될 수 있다. 이는 스마트폰들 등과 같은 모바일 디바이스들에 장착될 전기 센서들에 특히 유리하다. 이러한 전체 두께는 재현 가능한 방식으로 본 발명의 방법을 이용하여 실현될 수 있다. 이에 반해, 종래에 패키지화된 센서들은 1㎜ 이상의 두께를 나타낸다.
접착제 층은 기판 상에 페이스트형 상태로 도포될 수 있으며, 여기서 접착제 층은 개구를 도입하기 전에 예비 건조된다. 페이스트 같은 상태의 접착제들은 취급 및 처리가 쉽다. 예를 들어, ACA 필름은 기판 상에 도포되고 이어서 예비 건조되는 페이스트형 재료로서 제공될 수 있다. 조인트 개구라는 용어는 ACA 층 및 기판에, 바람직하게는 조인트 프로세스 단계에서 도입된다.
기판이 회로 기판이고 유리, 세라믹, 플라스틱 또는 에폭시드의 그룹으로부터의 적어도 하나의 재료를 포함하는 것이 고려될 수 있다. 이러한 기판들은 생산이 용이하고, 또한 비교적 안정적이고 내열성을 가지므로, 이러한 기판들을 사용하여 본 발명의 방법을 처리하고 구현하는 것이 용이하게 수행될 수 있다.
마이크로 칩이 접착제 층과 접촉하게 하는 마이크로 칩의 접촉 영역의 경계보다 50㎛ 내지 1㎜만큼 더 큰 영역을 기판 상의 접착제 층이 덮도록 접착제 층이 기판 상에 도포되는 것이 고려될 수 있다. 결과적으로, 접착제 층의 도포는 비교적 큰 공차로 수행될 수 있는데, 즉, 접착제 면적이 반드시 마이크로 칩의 면적과 동일한 크기를 가질 필요는 없다. 또한, 이는 한편으로는, 마이크로 칩이 접착제 층에 단단히 연결되고, 다른 한편으로는, 먼지 및 습도에 대한 양호한 밀폐 효과가 달성되는 것을 보장한다.
일 실시예에 따르면, 리세스를 갖는 윈도우 필름이 제공될 수 있는데, 여기서 윈도우 필름은 마이크로 칩이 리세스 내에 배치되도록 패터닝된 층 화합물 상에 배치되고, 리세스는 적어도 부분적으로는 포팅 화합물로 채워진다. 따라서 윈도우 필름은 마이크로 칩이 배치되는 패키지를 형성한다. 유리하게는, 윈도우 필름의 높이가 마이크로 칩의 높이를 초과한다. 포팅 화합물에 의하면, 윈도우 필름의 리세스(윈도우) 내에 패키지화된 전체 마이크로 칩이 결국 용접 밀폐될 수 있으며, 이로써 전체 마이크로 칩을 먼지와 습기로부터 보호할 수 있다.
중합체, 유리 또는 금속으로 만들어진 다른 필름 또는 코팅은 예를 들어, 윈도우 필름에 제공된 리세스를 덮기 위해 기판에서 먼 쪽을 향하는 윈도우 필름의 해당 면에 배치될 수 있다.
마이크로 칩이 활성 부분에 의해 기압, 온도, 습도, 가스, 가스 성분들, 액체 유동 또는 가스 유동 중 적어도 하나를 측정하도록 구성된 센서 칩인 것이 고려될 수 있으며, 또는 여기서 마이크로 칩은 유체 시스템에 대한 센서 칩, 액체 또는 가스로 접촉 가능한 용량성 센서 칩 또는 바이오 센서 칩이다. 더욱이, 센서 칩이 액체 내의 pH 값을 측정하거나, 전류 적정 전극으로서 또는 유체 주위에서 전위를 측정하는데도 또한 사용 가능함이 고려될 수 있다.
다른 실시예에 따르면, 마이크로 칩은 활성 부분에 의해 방사선, 특히 광을 측정하도록 구성된 센서 칩일 수 있다. 센서 칩은 예를 들어, 포토 다이오드일 수 있으며, 여기서 포토 센서가 기판 및 접착제 층의 개구 위에 배치되어 개구를 통해 입사되는 광이 센서 영역에 의해 검출될 수 있다.
추가로, 마이크로 칩은 활성 부분에 의해 방사선, 특히 광을 방출하도록 구성될 수 있다. 이 경우, 활성 부분은 개구를 통해 방사선이 방출될 수 있도록 기판 및 접착제 층의 개구 위에 배치되는 방사선 커플링-아웃 영역이다. 예시적으로, 여기서는 LED들이 사용될 수 있는데, 이 LED의 광 출사 영역은 LED들이 개구를 통해 외부로 광을 방출할 수 있도록 개구 위에 배치된다.
본 발명의 추가 양상은 마이크로 칩을 위한 패키지를 제공하는데, 여기서 패키지는 무엇보다도, 전기 칩 접촉을 위한 접촉 영역 및 기판 상에 도포되어 접촉 영역을 적어도 부분들에서 덮는 접착제 층을 갖는 필름 기판을 포함한다. 또한, 패키지는 칩의 외부에 배치된 활성 부분을 갖는 마이크로 칩을 포함하며, 여기서 마이크로 칩은 적어도 부분들에서 접착제 층과 접촉한다. 본 발명에 따르면, 기판과 접착제 층은 조인트 연속 개구를 포함하고 마이크로 칩의 활성 부분은 개구를 통해 노출되도록 접착제 층 상에 배치된다. 이러한 패키지는 예를 들어, 센서 영역 또는 방사선 커플링-아웃 영역일 수 있는 활성 영역을 제외한 마이크로 칩이 용접 밀폐되고 이에 따라 습기 및/또는 먼지 침투로부터 보호된다는 이점을 제공한다. 특히, 전기 접촉부들은 접착제 층에 의해 밀폐되어 단락이 회피될 수 있다.
본 발명의 실시예들이 도면들에서 예시되며 아래에서 논의된다.
도 1a는 발명의 방법의 블록도를 보여준다.
도 1b - 도 1e는 발명의 방법의 방법 단계들을 논의하기 위한 대표적인 디바이스의 단면도들을 보여준다.
도 1f는 기판에 제공된 개구의 투사 영역을 논의하기 위한 디바이스의 평면도를 보여준다.
도 2 - 도 6은 발명의 방법의 방법 단계들을 논의하기 위한 대표적인 디바이스의 추가 단면도들을 보여준다.
도 7 - 도 9는 발명의 디바이스의 측면도들을 보여준다.
도 10은 접착제가 도포된 층 구조 및 층 구조를 관통하여 연장하는 개구의 평면도를 보여준다.
도 11은 층 구조를 관통하여 연장하는 개구를 갖는 층 구조의 하측 도면을 보여준다.
도 12는 발명의 방법의 방법 단계를 논의하기 위한 대표적인 디바이스의 다른 단면도를 보여준다.
도 13은 잘 알려진 칩 패키지의 단면도를 보여준다.
도 14는 개구를 갖는 커버에 의해 덮인 공지의 센서 칩 패키지의 평면도를 보여준다.
도 1a는 기본적으로 4개의 단계들로 구성된 발명의 방법의 진행에 대한 흐름도를 보여준다. 개개의 단계들은 또한 도 1a에 예시된 것과는 다른 순서로 실행될 수도 있다.
블록 1에서, 접착제 층(13)이 적어도 부분들에 도포된 기판(11)을 포함하는 층 화합물(11, 13)이 제공된다.
블록 2에서, 패터닝된 층 화합물(11, 13)을 얻기 위해 기판(11) 및 접착제 층(13)을 관통하여 연장하는 개구(41)가 도입된다.
블록 3에서, 칩의 외부에 배치된 활성 부분을 포함하는 마이크로 칩이 제공된다. 활성 부분은 센서 영역 또는 방사선 커플링-아웃 영역일 수 있다.
블록 4에서, 마이크로 칩이 접착제 층 상에 배열된다. 따라서 마이크로 칩은 기판에서 먼 쪽을 향하는 접착제 층의 해당 면에 배치될 수 있다. 마이크로 칩은 활성 부분이 개구를 통해 노출되도록 접착제 층 상에 배치된다.
도 1b - 도 1e는 발명의 방법의 대표적인 진행을 보여준다.
기판(11)이 도 1b에 예시된다. 접착제 층(13)이 기판(11) 상에 도포된다. 접착제 층(13)은 적어도 부분들에서 기판(11) 위로 연장된다. 그러나 접착제 층(13)은 또한 기판(11) 전체에 걸쳐 완전히 연장될 수 있다. 기판(11) 및 그 위에 도포된 접착제 층(13)이 층 화합물(11, 13)을 형성한다.
개구(41)는 층 화합물(11, 13)로 도입된다는 것이 도 1c에서 인식되어야 한다. 층 화합물(11, 13)은 또한 패터닝된다. 결과는 패터닝된 층 화합물(11, 13)이다. 개구(41)는 기판(11) 및 접착제 층(13)을 완전히 관통하여 연장한다. 바람직하게는, 개구(41)는 여기서 기판(11)의 연장 방향에 수직으로 연장한다.
마이크로 칩(14)이 도 1d에 제공된다. 마이크로 칩(14)은 그 외부에 활성 부분(16)을 포함한다. 활성 부분들(16)은 센서 영역일 수 있다. 그러나 활성 부분(16)은 또한 방사선 커플링-아웃 영역일 수도 있다.
마이크로 칩(14)이 어떻게 층 화합물(11, 13) 상에 배치되는지는 도 1e로부터 인식될 수 있다. 마이크로 칩(14)은 활성 부분(16)이 개구(41)를 통해 노출되도록 접착제 층(13) 상에 배치된다. 따라서 활성 부분(16)은 적어도 부분들에서 주변과 접촉한다. 도 1e에 도시된 실시예에서, 활성 부분(16)은 개구(41)를 통해 완전히 노출되는데, 즉, 전체 활성 부분(16)이 주변과 접촉한다.
다르게 표현하면, 마이크로 칩(14)은 개구(41)에 대한 평면도에서의 활성 부분(16)이 개구(41)의 단면 영역의 투사도 내에 있도록 패터닝된 층 화합물(11, 13)의 접착제 층(13) 상에 배치된다. 이는 도 1f를 참조하여 보다 상세히 논의될 것이다.
도 1f는 마이크로 칩(14)이 그 위에 배치된 패터닝된 층 화합물(11, 13)의 평면도를 보여준다. 접착제 층(13)이 기판(11) 상에서 인식될 수 있다. 마이크로 칩(14)은 접착제 층(13) 상에 배치된다.
도시된 평면도에서, 마이크로 칩(14)은 개구(41) 및 활성 부분(16)을 보이지 않게 숨기는데, 이런 이유로 이러한 2개의 엘리먼트들(41, 16)이 파선들로 예시된다. 그러나 (상단부 우측에서부터 하단부 좌측까지 해칭된) 전체 영역을 갖는 활성 부분(16)은 (상단부 좌측에서부터 하단부 우측까지 해칭된) 개구(41)의 단면 영역의 투사도 내에 배치되는 것으로 인식될 수 있다. 도 1f에서 인식될 수 있는 바와 같이, 개구(41)의 단면 영역은 기판(11)의 연장 또는 평면의 방향을 따르는 단면을 의미한다.
발명의 방법을 가시화하기 위한 다른 대표적인 실시예가 도 2 - 도 6에 도시된다.
기판(11)이 도 2에 도시된다. 기판(11)은 전기적 칩 접촉을 위한 접촉 영역(12)을 포함한다. 예시된 실시예에서 접촉 영역(12)은 제 1 영역 부분(12a) 및 제 2 영역 부분(12b)를 갖는 2-부분 영역으로 구현된다. 서로 전기적으로 접속되지 않는 접촉 영역(12)의 이러한 영역 절반부들(12a, 12b)은 예를 들어, 마이크로 칩과 접촉하기 위한 양극 및 음극으로 사용될 수 있다.
기판(11)은 또한, 하나보다 많은 접촉 영역(12)을 포함할 수도 있다. 또한, 결국 하나 또는 여러 접촉 영역들(12)이 위에서 언급한 2개 이상의 접촉부들(12a, 12b)을 포함할 수 있다.
접촉 영역(12)은 사전 패터닝될 수 있다. 예시적으로, 2개의 영역 절반부들(12a, 12b) 사이에 갭(21)이 형성되도록 2개의 영역 절반부들(12a, 12b) 사이에 일정 크기의 거리가 있을 수 있다. 이 갭(21)의 거리 또는 클리어 폭은 나중에 위에 배치될 마이크로 칩(14)의 활성 영역(16)의 크기에 이미 적응될 수 있다. 이는 도 5 및 도 6을 참조하여 아래에서 보다 상세히 설명될 것이다.
도 3은 도포된 접착제(13)를 추가로 보여준다. 접착제 층(13)은 접착제 층(13)이 기판(11)과 적어도 부분들에서 그리고 접촉 영역(12)과 적어도 부분들(12)에서 접촉하도록 기판(11) 및 접촉 영역(12) 상에 도포된다. 본 실시예에서, 접착제 층(13)은 2개의 접촉 영역 절반부들(12a, 12b) 사이에 앞서 언급된 갭(21)의 위치에 도포된다. 따라서 접착제 층(13)은 유리하게 갭(21)을 완전히 덮는다.
도 4에 도시된 바와 같이, 기판(11)과 접착제(13)는 함께 패터닝된다. 여기서, 기판(11)을 관통하여 그리고 접착제(13)를 관통하여 연장하는 개구(41)가 층 화합물(11, 13)에 도입된다. 바람직하게는, 이것은 조인트 프로세스 단계에서 수행된다.
층 화합물(11, 13)의 개구(41)의 추가 예시를 위해 도 10이 참조된다. 도 10은 층 화합물(11, 13)을 평면도로 도시한다. 접착제 층(13)은 2개의 접촉 영역 절반부들(12a, 12b)을 갖는 기판(11) 상에 도포된다. 개구(41)는 완전히 접착제 층(13)을 관통하여 그리고 기판(11)을 관통하여 연장한다.
마이크로 칩(14)이 도 5에 도시된다. 칩 외부의 마이크로 칩(14)은 활성 부분(16)을 포함한다. 예를 들어, 활성 부분(16)은 마이크로 칩(14)의 외부에서 연장하는 활성 영역으로서 구현될 수 있다. 마이크로 칩(14)은 예를 들어, 센서 마이크로 칩일 수 있으며, 이 경우 활성 영역(16)은 검출될 매체와 접촉하게 될 수 있는 센서 영역일 것이다. 그러나 마이크로 칩은 또한 복사 방출 엘리먼트일 수 있다. 이 경우, 활성 영역(16)은 외부를 향해 방사선을 방출할 수 있는 방사선 커플링-아웃 영역일 것이다. 보다 일반적으로 표현하면, 활성 부분(16)은 예를 들어, 매체를 검출하거나, 방사선, 특히 전자기 방사선을 검출하거나, 또는 방사선, 특히 빛과 같은 전자기 방사선을 방출하는 것과 같은 효과가 있는 유효 부분 또는 유효 영역이다.
이 실시예에서, 마이크로 칩(14)은 또한 마이크로 칩(14)을 기판(11)의 접촉 영역들(12a, 12b)과 전기적으로 접촉시키기 위한 접촉부들(15)을 포함한다. 여기서 접촉부들(15)은 기판(11)의 접촉 영역들(12a, 12b)과 직접 또는 (ACA 또는 ACF를 통해서와 같이) 간접적으로 전기 접촉될 수 있다.
도 6에서 볼 수 있는 바와 같이, 마이크로 칩(14)은 개구(41)의 평면도에서 활성 부분(16)이 개구(41)의 단면 영역의 투사도 내에 적어도 부분들이 존재하도록 접착제 층(13) 상에 배치된다.
도 11은 추가 예시를 위해 기판(11)을 아래에서 본 도면을 보여준다. 인식될 수 있는 것은 기판(11) 및 접착제 층(13)을 완전히 관통하는 개구(41)이다. 알 수 있는 바와 같이, 개구(41)는 둥근 형상일 필요는 없다. 예시된 실시예에서, 예를 들어, 이는 사각형이다.
개구(41)를 아래에서 보았을 때, 마이크로 칩(14) 및 그 활성 부분(16)이 인식될 수 있다. 예시된 실시예에서, 활성 부분(16)은 완전히 개구(41)의 단면 영역의 투사도 내에 있다. 보다 정확하게는, 활성 부분(16)은 개구(41) 내에서 대칭이다. 이는 단지 예시적으로 사각형으로 예시되는 활성 부분(16)이 예시적으로 사각형인 개구(41)의 4개의 변들까지 4개의 변들 모두 동일한 거리를 포함하는 것을 의미한다.
도 12는 마이크로 칩(14)의 활성 부분(16)이 적어도 부분들에서 개구(41)를 통해 노출되는 다른 실시예를 도시한다. 여기에서 활성 부분(16)의 면적은 개구(41)의 단면적 또는 직경(또는 외형 치수들)보다 더 크다. 상응하여, 평면도에서 활성 부분(16)은 개구(41)와 적어도 부분들이 겹친다. 활성 부분(16)이 개구(41)를 한 면에만 겹치게 하는 것도 또한 고려할 수 있다. 본 발명에 따르면, 개구(41)에 대한 평면도에서, 활성 부분(16)은 적어도 부분들이 개구(41)의 단면 영역의 투사도 내에 있다.
따라서 활성 부분이 그 전체 영역의 적어도 80%만큼 개구(41)의 단면의 투사도 내에 배치되는 것, 바람직하게는 적어도 90% 그리고 보다 바람직하게는 적어도 95%만큼, 그리고 훨씬 더 바람직하게는 완전히 개구(41)의 단면 영역의 투사도 내에 배치되는 것이 고려될 수 있다.
일부 실시예들에서, 기판(11) 및 접착제 층(13)의 패터닝은 조인트 프로세스 단계에서 일어난다. 이는 개구(41)가 하나의 동일한 프로세스 단계에서 기판(1) 및 접착제 층(13)으로 도입된다는 것을 의미한다.
개구(41)의 도입은 예를 들어, 에칭 방법들, 레이저 방법들에 의해 또는 기계적 방법들에 의해 수행될 수 있다. 예시적으로, 기판(11) 및 접착제 층(13)에 개구(41)를 제공하기 위해 습식 또는 건식 에칭 방법이 사용될 수 있다. 도 5 및 도 6에 도시된 방법 단계들이 상호 교환되는 것이 여기서 고려될 수 있을 것이다. 이는 마이크로 칩(14)이 처음에 접착제 층(13) 상에 배치된 다음 개구(41)가 에칭될 수 있다는 것을 의미한다. 유리하게는, 마이크로 칩(14)의 활성 부분(16)은 사용된 에천트에 내성을 갖는다.
그러나 개구(41)는 또한 스탬핑, 절단, 재봉 또는 드릴링과 같은 기계적 방법들에 의해 도입될 수도 있다. 그러나 이 경우에는 큰 전단력들이 작용할 수 있기 때문에, 이러한 타입의 패터닝은 기판(11)이 유연성이 거의 없는 재료로 형성될 때 특히 유리하다. 예시적으로, 기판(11)은 에폭시 수지 등으로 만들어진 회로 기판으로 구현될 수 있거나, 기판(11)은 유리, 세라믹 또는 플라스틱을 포함한다. 이러한 기계적 방법에서, 개구(41)가 기판(11) 및 접착제 층(13)에 먼저 패터닝되고, 그 다음에 마이크로 칩(14)만이 접착제 층(13) 상에 배치되는 것이 유리하다.
일부 실시예들에서, 개구(41)를 제공하는 것은 레이저 패터닝에 의해 행해질 수 있다. 열 활성화 가능한 접착제(13)가 사용되는 경우, 접착제(13)는 레이저에 의해 발생된 열로 인해 조기에 경화될 위험이 있다. 이것을 피하기 위해, 나노초 범위의 레이저 지속기간들을 갖는 짧은 펄스 레이저들이 레이저 패터닝에 사용되는 것이 유리하다. 피코초 또는 펨토초 범위들의 펄스 지속기간들을 갖는 초단 펄스 레이저들을 사용하는 것이 또한 고려될 수 있다. 400㎚ 또는 그 미만의 파장 범위에서 자외선 레이저를 방출하는 레이저들이 또한 사용될 수도 있다.
도 5 및 도 6에 도시된 방법 단계들이 상호 교환되는 것이 여기서 또한 고려될 수 있을 것이다. 이는 마이크로 칩(14)이 처음에 접착제 층(13) 상에 배치된 다음 개구(41)에 레이저가 조사될 수 있다는 것을 의미한다.
앞서 논의된 기계적 프로세스들과는 달리, 레이저 패터닝에 전단력들이 없기 때문에, 기판(11)이 탄력적이고, 예를 들어 필름으로 구현될 때 레이저 패터닝이 특히 유리하다. 필름 기판(11)은 예를 들면, 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 프탈레이트(PEN), 폴리카보네이트, 종이, 폴리에테르 에테르 케톤(PEEK) 또는 에폭시드로 만들어진 필름일 수 있다.
일부 실시예들에서, 필름 기판(11)은 또한 금속 필름으로 구현될 수 있다. 플라스틱 필름들과 달리, 금속 필름은 예를 들어, 내구성이 더 강하고 더 큰 인장력들을 견딜 수 있다는 점에서 유리하다. 그러나 단락을 피하기 위해, 금속 필름과 그 접촉 영역들 사이에 절연 층이 배치된다.
필름 기판들(11)은 위에 배치된 마이크로 칩(14)을 포함하는 층 화합물(11, 13)의 구조적 높이가 매우 작게 유지될 수 있다는 점에서 유리하며, 이는 특히 모바일 디바이스들에 장착될 때 바람직하다. 도 6에 도시된 바와 같이, 마이크로 칩(14)을 포함하는 층 화합물, 즉 기판(11) 및 접착제 층(13)은 50㎛ 내지 500㎛의 전체 두께(h)를 포함한다.
접착제 층(13)은 열적으로 활성화 가능한 접착제를 포함할 수 있다. 이는 접착제 층(13)이 열 에너지를 도입한 이후에만 경화함을 의미한다. 그에 상응하여, 본 발명에 따르면, 접착제 층(13)은 공기 중에서 조기에 동일한 경화 없이 기판(11) 및 접촉 영역들(12a, 12b) 상에 도포될 수 있다. 접착제 층(13)을 도포하고 개구(41)를 도입한 후, 도포된 접착제 층(13) 상에 마이크로 칩(14)이 배치될 수 있다. 이어서, 접착제 층(13)이 가열되어 접착제 층(13)이 경화하고 마이크로 칩(14)을 기판(11)에 접속시킨다.
이미 앞서 언급한 바와 같이, 접착제 층(13)은 이방성 도전성 접착제(ACA) 또는 이방성 도전성 필름(ACF) 접착제를 포함할 수 있다. 이러한 접착제들(13)은 대개 예를 들어, RFID 라벨들을 가진 플립 칩 장착에 사용된다.
본 발명의 실시예들에 따르면, 마이크로 칩(14)은 또한 소위 플립 칩 기술에서 이방성 도전성 접착제 층(ACA 또는 ACF)에 의해 베이스 기판(11)의 개구(41)를 통해 전기적으로 접촉될 수 있다. 마이크로 칩(14)의 모든 접촉 영역들(15)은 ACA/AFA 층에 의해 서로 절연되고 접착제(13)의 에폭시드 매트릭스로 캡슐화된다.
경화 후, 접착제 층(13)은 개구(41) 주위로 마이크로 칩(14)과 기판(11) 사이의 접촉 영역들(12a, 12b)의 용접 밀폐를 형성한다. 개구(41)를 통해 침투하는 물은 결과적으로 접착제 층(13)에 매립된 접촉 영역들(12a, 12b)에 도달하지 않으며, 결과적으로 더는 단락을 일으키지 않는다. 기판(11)에 박막을 사용할 때, 패키지(선택적인 접촉 영역(12), 접착제 층(13), 마이크로 칩(14)을 갖는 기판(11))의 두께는 (안정적인 캐리어 플레이트 및 와이어 본드 접촉을 갖는) 이전의 종래 기술에 비해 상당히 더 작아진다.
도 7, 도 8 및 도 9는 마이크로 칩(14)이 패키지화될 수 있는 발명의 방법의 추가 단계들을 보여준다.
도 7에 도시된 바와 같이, 윈도우(71) 또는 리세스(71)를 갖는 윈도우 필름(17)이 제공될 수 있다. 윈도우 필름(17)은 윈도우(71) 또는 리세스(71) 내에 마이크로 칩(14)이 배치되도록 층 화합물(11, 13) 상에 배치된다. 즉, 윈도우 필름(71)은 리세스(71)가 마이크로 칩(14)을 둘러싸도록 배치된다. 또한, 윈도우 필름(17)은 높이가 마이크로 칩(14)을 초과한다. 도 7에 예시된 바와 같이, 윈도우 필름(17)은 기판(11)의 접촉 영역들(12a, 12b) 상에 배치될 수 있다. 윈도우 필름(17)은 예시적으로 기판(11) 또는 접착제 층(13) 위에 직접 배치될 수 있다.
도 8은 마이크로 칩(14)과 마이크로 칩(14)을 둘러싸는 리세스(71) 사이의 공간이 포팅 화합물(18)로 채워질 수 있음을 보여준다. 따라서 마이크로 칩(14)의 완전한 용접 밀폐가 실현될 수 있다. 포팅 화합물(18)은 융기되거나 탄력적일 수 있으며, 예를 들어, 실리콘으로 만들어질 수 있다.
윈도우 필름(17)은 탄력적일 수 있다. 그러나 윈도우 필름(17)의 안정성은 포팅 화합물에 의한 충전에 의해 상당히 증가된다. 포팅 화합물의 경화 후, 윈도우 필름(17)은 강성 재료로 만들어진 패키지에 대한 안정성에 대해 비교할 만하다. 추가로, 여기서 윈도우 필름(17)은 마이크로 칩(14)에 고정적으로 연결된다.
도 9에서 인식될 수 있는 바와 같이, 중합체, 유리, 세라믹 또는 금속으로 만들어진 다른 필름(19) 또는 코팅(19)의 형태와 같은 다른 층이 윈도우 필름(17)에 제공된 리세스(71)를 덮기 위해 기판(11)에서 먼 쪽을 향하는 윈도우 필름(17)의 해당 면에 배치될 수 있다.
따라서 발명의 방법을 사용하여, 패키지화된 마이크로 칩(14)이 제공될 수 있는데, 여기서 마이크로 칩(14)은 그 활성 부분(16)을 제외하고는 외부로부터 용접 밀폐된다. 개구(41) 주위에 배치된 접착제 층(13)은 예를 들어, 개구(41)를 통해 유입되는, 단락을 야기할 수 있는 습기 및 먼지으로부터 전기 접촉부들(12a, 12b, 15)을 밀폐한다. 윈도우 필름(17)의 리세스(71)에 충전된 포팅 화합물(18) 그리고 어쩌면 추가 필름 또는 층(19)은 예를 들어, 외부로부터 또는 상부로부터 침투하는 습기 및 먼지로부터 마이크로 칩(14)을 용접 밀폐한다.
따라서 도 7, 도 8 및 도 9는 또한 마이크로 칩(14)을 위한 발명의 패키지(70)를 도시한다. 패키지(70)는 마이크로 칩(14)과 전기적으로 접촉하기 위한 접촉 영역들(12a, 12b)을 갖는 필름 기판(11)을 포함한다.
또한, 패키지(70)는 기판(11) 상에 도포된 접착제 층(13)을 포함한다. 여기서 접착제 층(13)은 적어도 부분들에서 접촉 영역들(12a, 12b)을 덮는다. 특히, 접착제 층(13)은 개구(41)에 인접한 접촉 영역들(12a, 12b)의 그러한 부분들을 덮는다.
또한, 패키지(70)는 칩의 외부에 배치된 활성 부분(16)을 갖는 마이크로 칩(14)을 포함한다. 활성 부분(16)은 센서 영역 또는 방사선 커플링-아웃 영역일 수 있다.
마이크로 칩(14)은 접착제 층(13)과 적어도 부분들에서 접촉한다. 특히, 마이크로 칩(14)은 그 활성 부분(16)을 제외하고는 적어도 그 전체의 하부 면(즉, 기판(11) 또는 접착제 층(13)ㅇ르 향하는 해당 면)에 의해 접착제 층(13)과 접촉한다.
필름 기판(11) 및 접착제 층(13)은 기본적으로 필름 기판(11)과 접착제 층(13) 모두를 관통하여 중단들 없이 연장하는 조인트 연속 개구(41)를 포함한다.
마이크로 칩(14)은 그 활성 부분(16)이 개구(41)를 통해 노출되도록 접착제 층(13) 또는 필름 기판(11) 상에 배치된다. 추가 세부사항들을 위해, 여기서는 상기 논의들, 특히 도 6, 도 11 및 도 12가 참조된다.
접촉 영역들(12a, 12b)은 접착제 층(13)에 의해 개구(41) 둘레에서 용접 밀폐된다. 따라서 개구(41)를 침투하는 습기 및/또는 오물이 접촉 영역들(12a, 12b)과 접촉하여 가능하게는 단락을 야기하는 것이 회피된다.
예를 들어, 도 1c - 도 1f, 도 4 - 도 9 및 도 12에서 확인될 수 있는 바와 같이, 조인트 연속 개구(41)는 접착제 층(13)에서 그리고 필름 기판(11)에서 연속적인 단면(D)을 포함할 수 있다. 대안으로 또는 추가로, 단면(D)은 접착제 층(13)과 필름 기판(11) 모두의 형상 및 치수에 관해 동일하거나 일정할 수 있다.
도면들에서 알 수 있는 바와 같이, 접착제 층(13)의 개구(41)의 단면(d1)은 예를 들어, 기본적으로 필름 기판(11)의 개구(41)의 단면(d2)에 대응할 수 있다. 이것은 예를 들어, 조인트 방법 단계에서 접착제 층(13) 및 필름 기판(11)에 조인트 개구(41)가 형성된다는 사실에 의해 달성될 수 있다.
조인트 연속 개구(41)의 형상은 예를 들어, 원통형일 수 있다. 그러나 개구(41)가 원추 형상을 포함하는 것도 또한 고려할 수 있다. 이 경우, 접착제 층(13)의 단면 또는 직경(d1)은 예를 들어, 필름 기판(11)의 단면 또는 직경(d2)보다 더 작거나 더 클 것이다. 개구(41)는 또한, 예를 들어 삼각형 사다리꼴, 원추형, 절두 원뿔형, 피라미드형 등이 있을 수 있다. 개구(41)의 구현을 위한 추가 또는 상이한 기하학적 형상들이 접착제 층(13) 및 필름 기판(11)에서 연속적으로 구현된다면 이러한 형상들이 또한 고려될 수 있다.
본 발명은 아래에서 다른 말로 요약될 것이다.
본 발명의 실시예들에 따르면, (센서 칩 엘리먼트와 같은) 마이크로 칩(14)은 소위 플립 칩 기술에서 이방성 도전성 접착제 층(ACA 또는 ACF)에 의해 베이스 기판(11)의 개구(41)를 통해 전기적으로 접촉된다. ACA/ACF 층에 의해, (예를 들어, MEMS) 마이크로 칩(14)의 모든 접촉 영역들(15)은 서로 절연되고 접착제(13)의 에폭시드 매트릭스로 캡슐화된다. 수분 침투는 더는 단락을 초래하지 않는다. 기판(11)으로서 박막을 사용할 때, 패키지(11, 12, 13, 14)의 두께는 (안정적인 캐리어 플레이트 및 와이어 본드 접촉을 갖는) 이전의 종래 기술에 따른 것보다 상당히 더 작아진다. 지금까지 칩 패키지의 두께는 적어도 1㎜였다.
이전에 공지된 구조적 개념들은 다음의 기술적 과제들을 나타내는데: 필름(11)의 홀(41)은 마이크로 칩(14)의 고감도 영역(16) 위에서 매우 정확하게 조정될 필요가 있다. 그리고 장착 및 접촉하는 접착제(ACA 또는 ACF)는 칩(14)의 고감도 영역(16)을 덮지 않아야 한다(그렇지 않으면 센서 기능이 방해될 것이다).
이러한 종래 기술의 문제들을 해결하기 위해, 패터닝된 층 화합물(11, 13) 상에 배치된 마이크로 칩(14)을 제조하기 위한 발명의 방법이 여기서 개시된다. 도 1b - 도 9를 참조하면, 플립 칩 본딩을 포함하는 예시적인 실시예가 아래에서 설명될 것이다.
도 2: 회로 기판 패턴들(12)을 갖는 기판(11)
도 3: 향후의 칩 배치 위치에 적층된 ACF 필름(13)
도 4: ACF(13) 및 기판(11)으로 이루어진 이중 층에 홀(41)을 제작함
도 5: 회로 기판 패턴들(12) 위에서 반도체 엘리먼트(14)를 조정함. (센서 엘리먼트와 같은) 마이크로 칩(14)은 고감도 또는 활성 영역(16) 및 돌출 접촉 패드들(15)을 포함한다.
도 6: 패터닝된 ACF(13) 및 홀(41)을 포함하는 기판(11) 상의 (센서 엘리먼트와 같은) 마이크로 칩(14)의 플립 칩 본딩
도 7: (센서 엘리먼트와 같은) 마이크로 칩(14)을 수용하기 위한 개구(71)를 포함하는 윈도우 필름(17)을 도포함. 이는 위치 설정을 할 때 증가된 공차로 그리고/또는 정확한 위치 조정 없이 일어날 수 있다.
도 8: (센서 엘리먼트와 같은) 마이크로 칩(14)과 윈도우 필름(17)의 내부 프레임 사이의 공간(71)을 중합체(포팅 화합물)(18)로 (부분적으로 또는 완전히) 채움. 이와 같이 칩 패키지(11, 12, 13, 14, 17)가 완료된다. 도 7의 단계를 생략하고 중합체로 칩 후면을 캡슐화하는 것이 또한 가능할 것이다.
도 9: 선택적으로, 다른 층(19)(중합체, 유리 또는 금속으로 만들어진 필름 또는 코팅)이 칩 패키지 상에 도포될 수 있다. 반도체 엘리먼트들의 경우, 차광 패키지화가 유리하다. 이것은 금속 층을 스퍼터링함으로써 수행될 수 있다.
본 발명의 해결책의 실시예들은 무엇보다도, 이방성 도전성 필름(ACF)(13)이 처음에는 기판(11) 상에 도포되고(이 때는 홀(41)이 없음) 약간의 압력으로 이를 기계적으로 고정한 다음, 단지 단일 프로세스 단계에서 (필름 또는 박판과 같은) ACF 층(13) 및 기판(11)을 통해 필요한 홀(41)을 적절한 패터닝 프로세스에서 형성하는 것을 제공한다. 칩 배치 및 접촉의 조정 요건들을 충족시키기 위해, 단일 단계에서 기판(11) 및 ACF 층(13)을 통해 홀(41)을 절단하는 레이저가 바람직하게 사용된다. 여기서 레이저 절단은 기판(11) 상에 접촉하는 칩에 대한 접촉 영역들(12a, 12b), 또는 금속 구조들에 대해 베이스 기판(11) 상에 생성된 조정 마크들에 의존한다.
(센서 칩과 같은) 마이크로 칩(14)의 플립 칩 장착은 또한 접촉 영역들(12a, 12b) 또는 금속 영역들의 조정 마크들에 의존한다. 이런 식으로, 기판(11)의 개구(41)와 칩 배치 사이의 기하학적 공차들이 최소로 유지된다.
발명의 한 양상은 레이저 패터닝에 의해서와 같이 단 하나의 방법 단계로 ACF(13) 및 기판(11)의 이중 층에서 정확하게 조정된 홀(41)을 제조하는 것이다. 여기서는 레이저 절단이 레이저 절단 선을 따라 ACF 재료(13)의 열 경화를 유발하지 않는다는 점을 유념해야 한다. 주변 재료의 열적 가열은 짧은 펄스 레이저(+ 나노초 범위의 펄스 지속기간) 또는 초단 펄스 레이저(피코초 또는 펨토초)를 사용함으로써 달성될 수 있다. (400㎚보다 더 작은) 자외선 범위에서 단파장들을 갖는 레이저 빔들을 사용하는 것은 절단될 층의 열 부하를 감소시킨다.
ACF 필름(13)에 의해 (센서 엘리먼트와 같은) 마이크로 칩(14)을 장착하는 것은 단기적인 열 입력 및 압력을 필요로 한다. 따라서 ACF 필름(13)은 부분적으로는 칩(14)의 고감도 또는 활성 부분(16)의 방향으로 약간 내측으로 또한 연장할 수도 있다. 연성이 된 ACF(13)가 내부 쪽으로 너무 많이 흐르는 것을 피하기 위해, 유리하게는 기판(11)의 홀 개구(41)와 (센서 엘리먼트와 같은) 마이크로 칩(14) 상의 감응 영역(16) 사이에 어떤 리드가 설정된다. ACF(13)가 내부를 향하여 얼마나 멀리 흐를 수 있는지는 무엇보다도, 그 필름 두께 및 기판(11) 상의 칩(14) 또는 금속화 트레이스들(12a, 12b) 상의 범프들(15)의 높이에 의존한다.
여기서 범프들(15)은 스페이서들로서 작용하는데; 이들은 칩(14)과 기판(11) 사이의 최소 거리를 규정한다. 더 높은 범프들(15)로 인해, ACF 층(13)은 내부 쪽으로 덜 흐를 것이다. 발명자들의 실험들은 ACF 층(13)의 동일하고 재현 가능한 흐름이 실현될 수 있다는 것을 보여줬다. 따라서 이러한 장착 기술은 주위에 개구를 갖는 센서들을 캡슐화하는데 매우 적합하다.
베이스 기판(11) 및 ACF 층(13)에 개구(41)를 동시에 제조하기 위한 방법에 대한 대안은 또한 기계적인 스탬핑 프로세스일 수도 있다. 그러나 이것은 홀의 에지로부터 주변 금속 접촉 영역들(12a, 12b)로의 양호한 조정 정밀도가 보장되도록 구현되어야 한다.
다른 실시예는 기판(11) 및 ACF(13)의 이중 층을 관통하는 홀을 뚫는 것이다. 회로 기판 상에 장착할 때, 이것은 유리할 것이다. 그러나 박막에 장착하는 경우에는, 레이저 절단이 바람직할 것이다. 레이저를 사용하여 절단하는 것은 사실상 물리력들이 없으며, 이는 박막들 및 연성 접착제 층들에 특히 유리하다. 그러나 기계적으로 드릴링하거나 스탬핑할 때의 전단력들은 정밀한 조정을 어렵게 할 수 있다.
평탄한 칩 패키지들의 경우, 베이스 기판(11)에 필름들; 예를 들면, (약 300℃까지의) 양호한 열 저항을 나타내는 폴리이미드 필름을 사용하는 것이 유리하지만, PET, PEN, 폴리카보네이트, 종이, PEEK, 에폭시드 등으로 만들어진 필름들이 또한 사용될 수 있다. 또한, 칩 배치 부분에서 적어도 칩 장착 측에 절연 층(및 그 위에 금속 접촉 영역들(12a, 12b))이 제공된 금속 필름들)이 또한 사용될 수도 있다. 베이스 기판(11)으로서 필름들을 사용하는 경우, 칩 패키지의 전체 두께는 50㎛ 내지 500㎛의 범위일 수 있는데; 즉, 종래 기술에 따른 것보다 상당히 더 얇을 수 있다.
더욱이, 베이스 기판(11)은 또한, 예를 들어 회로 기판, 유리, 세라믹, 플라스틱 또는 에폭시드와 같은 강성 재료일 수도 있다.
ACF 층(13) 대신에, (에폭시드 접착제 필름과 같은) 비도전성 접착제 필름 층(13)이 또한 도포될 수 있으며, 이어서 접착제 층(13) 및 베이스 기판(11)의 홀(41)이 제조될 수 있다. 이 경우, 전기적 칩 접촉을 위해 다른 방법이 사용될 수 있다. 이것은 예를 들어, 열 압착 본딩(구리-구리 또는 금-금)일 수 있다. 또한, 센서 엘리먼트에 대한 전기적 접속들은 납땜 프로세스를 사용하여 실현될 수 있다.
다른 대안은 ACF 필름(13)을 페이스트형 재료로서 도포한 후, ACA 필름(13)을 예비 건조한 다음, ACA 층(13)과 베이스 기판(11)을 관통하여 홀을 조인트하여 형성하는 단계일 것이다.
지금까지는, (종래에는 또한 매우 작은) 칩(14) 상의 작은 고감도 또는 활성 부분(16)이 매우 정확하게 기판(11)의 개구(41) 아래에 또는 그에 인접하게 배치되도록 기판(11)의 개구(41) 위에 (센서 칩과 같은) 마이크로 칩(14)을 배치하는 것이 가능하지 않았거나 알려져 있지 않았으며, 여기서 약간 외부의 칩 접촉 패드들(15)은 캡슐화되고 절연되며, 동시에 어떠한 장착 또는 캡슐화 접착제(13)도 칩(14)의 고감도 또는 활성 영역(16)을 덮지 않는 것이 보장된다. 에폭시드 매트릭스가 여기서 이미 경화되도록 레이저 절단이 열적으로 활성화될 수 있는 ACF 재료(13)에 절단 선을 따라 열적으로 영향을 줄 것이 예상될 것이므로, 여기서 제안된 해법의 접근 방식(예를 들어, 한 단계에서 2개의 층들(11, 13)의 레이저 절단에 의한 패터닝)은 해당 기술분야에서 통상의 지식을 가진 자에게 자명하지 않다. 이는 향후의 플립 칩 본딩을 막을 것이다. 또한, 해당 기술분야에서 통상의 지식을 가진 자는 ACF 재료(13) 내의 금속 입자들이 깨끗한 절단 선이 가능하지 않도록 레이저 빔을 방해한다고 추정할 것이다.
레이저의 장점은 개구(41)의 형상을 한정하기 위한 디자인의 자유; 즉, 예를 들어, 원형, 사각형 또는 다른 형상이 되는 것이다. 개구(41)는 어떠한 경우에도 (센서 엘리먼트와 같은) 마이크로 칩(14) 상의 고감도 또는 활성 영역(16)의 형상으로 최적으로 조정될 수 있다.
ACF 층(13)을 베이스 기판(11) 상의 향후의 칩 배치 위치에 도포하는 것은 큰 공차로 행해질 수 있다. 여기서 AC 필름(13)은 칩 경계보다 50㎛ 내지 1㎜ 더 큰 것과 같이, 칩(14) 자체보다 다소 더 클 수 있다.
패키지를 제조하기 위해 종래의 구조에서보다 더 적은 프로세스 단계들이 요구된다. 이는 비용과 시간을 절약하고 프로세스 보안을 향상시킨다.
필름들을 사용할 때, 패키지 높이는 50㎛ 내지 500㎛의 범위일 수 있는데, 즉 이전 칩 패키지들보다 상당히 더 평탄할 수 있다. 패키지들은 심지어 기계적으로 유연하도록 구현될 수도 있다.
패키지 내의 개구(41)는 습기 또는 먼지가 침투로부터 밀폐된다.
적용 분야들은 예를 들어, 기압, 온도, 습도, 가스, 가스 성분들, 유량들(액체 또는 기체)에 대한 센서들, 유체 시스템들의 센서들, 바이오 센서들, 액체들 또는 가스들과 접촉하는 용량성 센서들을 위한 패키지들이다. 심지어 액체들 또는 전류 적정 전극들에서 pH 값들을 측정하거나 유체 주변에서 전위를 측정하기 위한 것이다.
또한, 광과 같은 방사선을 위한 센서들에도 관심이 있다. 이 경우, 포토 다이오드들은 플립 칩 기술로 개구 위에 장착될 것이며; 예를 들어, LED 엘리먼트들과 같은 발광 엘리먼트들을 장착하는 경우에도 그러하다. 또한, 전자 방사에도 관심이 있는데; 여기서 고감도 층의 임의의 커버는 비교적 강한 흡수체가 될 것이다.
물론 패키지는 하나 이상의 칩 엘리먼트를 포함할 수 있다. 예를 들어, 데이터 평가를 위한 센서 및 ASIC 또는 데이터 송신을 위한 추가 엘리먼트가 또한 유용할 것이다.
기판(11)이 평면 형상을 포함하도록 앞서 설명한 실시예들이 설명되었지만, 기판(11)은 또한 상이한 형상들을 나타낼 수 있다. 기판(11)은 예를 들어, (돔 구조와 같은) 곡선 형상 또는 부분들이 절곡된 그리고/또는 평평한 형상을 가질 수 있다.
일부 양상들은 디바이스와 관련하여 설명되었지만, 디바이스의 블록 또는 엘리먼트가 또한 대응하는 방법 단계 또는 방법 단계의 특징이 되는 것으로 이해되도록, 이러한 양상들은 또한 대응하는 방법의 설명을 나타낸다고 이해되어야 한다. 비슷하게, 방법 단계와 관련하여 또는 방법 단계로서 설명된 양상들은 또한 대응하는 디바이스의 대응하는 블록 또는 세부사항 또는 특징의 설명을 나타낸다.
여기서 설명한 방법 단계들은 청구항들에서 언급한 것과는 다른 임의의 순서로 실행될 수 있다.
앞서 설명한 실시예들은 단지 본 발명의 원리들에 대한 예시를 나타낼 뿐이다. 본 명세서에서 설명한 배열들 및 세부사항들의 수정들 및 변형들이 다른 당업자들에게 명백할 것이라고 이해되어야 한다. 따라서 본 발명은 실시예들의 설명 및 논의를 참조하여 본 명세서에서 제시된 특정 세부사항들로가 아닌, 단지 다음의 청구항들로만 한정되는 것으로 의도된다.

Claims (27)

  1. 방법으로서,
    적어도 부분들에서 접착제 층(13)이 위에 도포된 기판(11)을 포함하는 층 화합물(11, 13)을 제공하는 단계,
    패터닝된 층 화합물(11, 13)을 얻기 위해 상기 기판(11) 및 상기 접착제 층(13)을 관통하여 연장하는 개구(41)를 도입하는 단계,
    상기 칩의 외부에 배치된 활성 부분(16)을 갖는 마이크로 칩(14)을 제공하는 단계 ― 상기 활성 부분(16)은 센서 영역 또는 방사선 커플링-아웃 영역(radiation coupling-out area)임 ―, 및
    상기 활성 부분(16)이 상기 개구(41)를 통해 노출되도록 상기 패터닝된 층 화합물(11, 13)의 접착제 층(13) 상에 상기 마이크로 칩(14)을 배치하는 단계를 포함하는,
    방법.
  2. 제 1 항에 있어서,
    상기 마이크로 칩(14)은 상기 개구(41)에 대한 평면도에서의 상기 활성 부분(16)이 상기 개구(41)의 단면 영역의 투사도 내에 있도록 상기 패터닝된 층 화합물(11, 13)의 접착제 층(13) 상에 배치되는,
    방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 개구(41)를 도입하는 단계는 상기 기판(11) 및 상기 접착제 층(13)을 조인트 프로세스 단계에서 패터닝하는 단계를 포함하는,
    방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 마이크로 칩(14)은 플립 칩 장착 기술을 사용하여 이방성 도전성 접착제 층(13)(ACA 또는 ACF)에 의해 상기 층 화합물(11, 13) 상에 배치되고,
    상기 이방성 도전성 접착제 층(13)은 상기 이방성 도전성 접착제 층(13)이 상기 기판(11) 그리고 상기 마이크로 칩(14)과 전기적으로 접촉하기 위해 상기 기판(11) 상에 제공된 접촉 영역(12a, 12b)과 접촉하도록 상기 기판(11) 상에 배치되는,
    방법.
  5. 제 4 항에 있어서,
    상기 접착제 층(13)은 경화 후, 상기 개구(41) 주위로 상기 마이크로 칩(14)과 상기 기판(11) 사이의 접촉 영역(12a, 12b)의 용접 밀폐(hermetic sealing)를 형성하는,
    방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 접착제 층(13)은 비도전성 접착제, 특히 에폭시드 접착제를 포함하고,
    전기적 칩 접촉은 열압착 방법에 의해 또는 납땜에 의해 제공되는,
    방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 접착제 층(13) 상에 상기 마이크로 칩(14)을 배열한 후, 상기 접착제 층(13)이 열적으로 경화되는,
    방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 기판(11) 및 상기 접착제 층(13)에 상기 개구(41)를 도입하는 단계는 레이저 패터닝에 의해 일어나는,
    방법.
  9. 제 8 항에 있어서,
    짧은 펄스 레이저들에 의해 또는 초단 펄스 레이저들에 의해 또는 400㎚ 미만인 파장들을 갖는 레이저 빔들에 의해 레이저 패터닝이 수행되는,
    방법.
  10. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 기판(11) 및 상기 접착제 층(13)에 상기 개구(41)를 도입하는 단계는 기계적인 스탬핑 프로세스 또는 드릴링에 의해 일어나는,
    방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 기판(11)은 최대 300℃의 열 저항을 갖는 필름인,
    방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 기판(11)은 폴리이미드(PI), 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 프탈레이트(PEN), 폴리카보네이트, 종이, 폴리에테르 에테르 케톤(PEEK) 또는 에폭시드로 만들어진 필름인,
    방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 기판(11)은 상기 기판(11)과 상기 기판(11) 상에 제공된 접촉 영역(12a, 12b) 사이에 배치된 절연 층을 포함하는 금속 필름인,
    방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 기판(11)과 상기 접착제 층(13) 및 이들에 함께 접속된 상기 마이크로 칩(14)은 50㎛ 내지 500㎛의 전체 두께(h)를 포함하는,
    방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 접착제 층(13)은 상기 기판(11) 상에 페이스트형 상태로 도포되며,
    상기 접착제 층(13)은 상기 개구(41)를 도입하기 전에 예비 건조되는,
    방법.
  16. 제 1 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 기판(11)은 회로 기판이거나 유리, 세라믹, 플라스틱 또는 에폭시드의 그룹으로부터의 적어도 하나의 재료를 포함하는,
    방법.
  17. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 마이크로 칩(14)이 상기 접착제 층(13)과 접촉하게 하는 상기 마이크로 칩(14)의 접촉 영역의 경계보다 50㎛ 내지 1㎜만큼 더 큰 영역을 상기 기판(11) 상의 접착제 층(13)이 덮도록 상기 접착제 층(13)이 상기 기판(11) 상에 도포되는,
    방법.
  18. 제 1 항 내지 제 17 항 중 어느 한 항에 있어서,
    리세스(71)를 갖는 윈도우 필름(17)이 제공되며, 상기 리세스(71) 내에 상기 마이크로 칩(14)이 배치되도록 상기 층 화합물(11, 13) 상에 상기 윈도우 필름(17)이 배치되고,
    상기 리세스(71)는 적어도 부분적으로는 포팅 화합물(18)로 채워지는,
    방법.
  19. 제 18 항에 있어서,
    상기 윈도우 필름(17)에 제공된 리세스(71)를 덮기 위해 다른 필름(19) 또는 중합체, 유리 또는 금속으로 만들어진 커버(19)가 상기 기판(11)에서 먼 쪽을 향하는 상기 윈도우 필름(17)의 해당 면에 배치되는,
    방법.
  20. 제 1 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 마이크로 칩(14)은 상기 활성 부분(16)에 의해 기압, 온도, 습도, 가스, 가스 성분들, 액체 유동 또는 가스 유동 중 적어도 하나를 측정하도록 구성된 센서 칩이며, 또는
    상기 마이크로 칩(14)은 유체 시스템에 대한 센서 칩, 액체 또는 가스로 접촉 가능한 용량성 센서 칩 또는 바이오 센서 칩인,
    방법.
  21. 제 1 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 마이크로 칩(14)은 상기 활성 부분(16)에 의해 방사선, 특히 광을 측정하도록 구성된 센서 칩인,
    방법.
  22. 제 1 항 내지 제 21 항 중 어느 한 항에 있어서,
    상기 마이크로 칩(14)은 상기 활성 부분(16)에 의해 방사선, 특히 광을 방출하도록 구성되는,
    방법.
  23. 마이크로 칩(14)을 위한 패키지(70)로서,
    전기적 칩 접촉을 위한 접촉 영역(12a, 12b)을 포함하는 필름 기판(11),
    상기 필름 기판(11)에 도포되고 적어도 부분들에서 상기 접촉 영역(12a, 12b)을 덮는 접착제 층(13), 및
    상기 칩의 외부에 배치된 활성 부분(16)을 포함하는 마이크로 칩(14)을 포함하며,
    상기 마이크로 칩(14)은 상기 접착제 층(13)과 적어도 부분들에서 접촉하고,
    상기 필름 기판(11) 및 상기 접착제 층(13)은 조인트 연속 개구(41)를 포함하며,
    상기 마이크로 칩(14)은 상기 활성 부분(16)이 상기 개구(41)를 통해 노출되도록 상기 접착제 층 상에 배치되는,
    마이크로 칩(14)을 위한 패키지(70).
  24. 제 23 항에 있어서,
    상기 접촉 영역(12a, 12b)은 상기 접착제 층(13)에 의해 상기 개구(41) 둘레에서 용접 밀폐되는,
    마이크로 칩(14)을 위한 패키지(70).
  25. 제 23 항 또는 제 24 항에 있어서,
    상기 패키지(17)는 리세스(71)를 갖는 윈도우 필름(17)을 추가로 포함하고,
    상기 리세스(71) 내에 상기 마이크로 칩(14)이 배치되도록 상기 필름 기판(11) 상에 상기 윈도우 필름(17)이 배치되며,
    상기 리세스(71)는 적어도 부분적으로는 포팅 화합물(18)로 채워지는,
    마이크로 칩(14)을 위한 패키지(70).
  26. 제 25 항에 있어서,
    상기 윈도우 필름(17)에 제공된 리세스(71)를 덮기 위해 다른 필름(19) 또는 중합체, 유리 또는 금속으로 만들어진 커버(19)가 상기 필름 기판(11)에서 먼 쪽을 향하는 상기 윈도우 필름(17)의 해당 면에 배치되는,
    마이크로 칩(14)을 위한 패키지(70).
  27. 제 23 항 내지 제 26 항 중 어느 한 항에 있어서,
    상기 조인트 연속 개구(41)는 상기 접착제 층(13)에서 그리고 상기 필름 기판(11)에서 연속적인 단면(D)을 포함하는,
    마이크로 칩(14)을 위한 패키지(70).
KR1020170096169A 2016-07-28 2017-07-28 패터닝된 층 화합물 KR20180013800A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016213878.2A DE102016213878B3 (de) 2016-07-28 2016-07-28 Gehäuse für einen Mikrochip mit einem strukturierten Schichtverbund und Herstellungsverfahren dafür
DE102016213878.2 2016-07-28

Publications (1)

Publication Number Publication Date
KR20180013800A true KR20180013800A (ko) 2018-02-07

Family

ID=60268699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170096169A KR20180013800A (ko) 2016-07-28 2017-07-28 패터닝된 층 화합물

Country Status (4)

Country Link
US (1) US20180035548A1 (ko)
JP (1) JP2018050031A (ko)
KR (1) KR20180013800A (ko)
DE (1) DE102016213878B3 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230016897A (ko) * 2021-07-27 2023-02-03 비티에스코리아(주) 그래핀을 기반으로 한 fet 바이오 센서 및 그 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352333B (zh) * 2015-10-29 2021-07-20 昭和电工材料株式会社 半导体用粘接剂、半导体装置以及制造该半导体装置的方法
CN111615624B (zh) * 2017-11-17 2022-04-01 希奥检测有限公司 应力敏感集成电路管芯的附接
DE102019123886A1 (de) * 2019-09-05 2021-03-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102020206769B3 (de) * 2020-05-29 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Mikroelektronische anordnung und verfahren zur herstellung derselben
US20210395077A1 (en) * 2020-06-22 2021-12-23 Stmicroelectronics Pte Ltd Wafer level chip scale packaging with sensor
DE102020126376A1 (de) * 2020-10-08 2022-04-14 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrische kontaktanordnung, verfahren für deren herstellung und diese umfassendes optoelektronisches bauteil
DE102020128095A1 (de) 2020-10-26 2022-04-28 Tdk Corporation Sensoranordnung und Verfahren zur Herstellung einer Sensoranordnung
DE102022201410A1 (de) 2022-02-11 2023-08-17 Zf Friedrichshafen Ag Verbindung eines Sensorchips mit einem Messobjekt

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163045A (ja) * 1997-11-26 1999-06-18 Toshiba Corp 半導体装置及びその製造方法
DE19902450B4 (de) * 1999-01-22 2006-04-20 Festo Ag & Co. Miniaturisiertes elektronisches System und zu dessen Herstellung geeignetes Verfahren
JP3201394B2 (ja) * 1999-08-10 2001-08-20 住友電気工業株式会社 ｆθレンズ
JP4078776B2 (ja) * 1999-12-28 2008-04-23 ソニー株式会社 半導体素子の接続方法及び半導体装置
JP2001267372A (ja) * 2000-03-21 2001-09-28 Toshiba Corp 光電変換装置及びその製造方法と、それを用いたカメラ
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
US7122874B2 (en) * 2004-04-12 2006-10-17 Optopac, Inc. Electronic package having a sealing structure on predetermined area, and the method thereof
JP4708175B2 (ja) * 2005-12-07 2011-06-22 富士フイルム株式会社 固体撮像装置
JP5990940B2 (ja) * 2012-03-09 2016-09-14 日立化成株式会社 回路接続構造体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230016897A (ko) * 2021-07-27 2023-02-03 비티에스코리아(주) 그래핀을 기반으로 한 fet 바이오 센서 및 그 제조 방법

Also Published As

Publication number Publication date
DE102016213878B3 (de) 2017-11-30
JP2018050031A (ja) 2018-03-29
US20180035548A1 (en) 2018-02-01

Similar Documents

Publication Publication Date Title
KR20180013800A (ko) 패터닝된 층 화합물
JP5763682B2 (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
CN103900628B (zh) 传感器系统和用于传感器系统的遮盖装置
JP2012225925A (ja) 封止構造を有するセンサデバイス
JP2010230655A (ja) センサ装置およびその製造方法
US20090127690A1 (en) Package and Manufacturing Method for a Microelectronic Component
US7696013B2 (en) Connecting microsized devices using ablative films
JP4361567B2 (ja) 液晶高分子を使用したｍｅｍｓデバイスの封止
JP2007324465A (ja) 半導体パッケージおよびその製造方法、半導体パッケージ集合体
US11101189B2 (en) Semiconductor device package and method of manufacturing the same
US8695207B2 (en) Method for manufacturing an electronic device
JP2004055848A (ja) チップ間端子接続方法及びそれを用いて作製した回路基板とそれを具備する火災感知器
JP2011104767A (ja) ウェーハ・レベル・パッケージに関するシリコン・タブ・エッジ・マウント
US20190270636A1 (en) Packaged semiconductor devices and methods for producing packaged semiconductor devices
JP2010087321A (ja) Ｍｅｍｓモジュール
JP6884595B2 (ja) 電子部品、電子機器及び電子部品の製造方法
JP4471015B2 (ja) 電子素子パッケージ
JP2004273690A (ja) 極小光源用ｌｅｄ素子およびその製造方法
JP2015169482A (ja) 圧力センサ、及び圧力センサの製造方法
JP5022322B2 (ja) チップ間端子接続方法及びそれを用いて作製した回路基板とそれを具備する火災感知器
JP4203677B2 (ja) チップ間端子接続方法及びそれを用いて作製した回路基板とそれを具備する火災感知器
JP5955024B2 (ja) Ｍｅｍｓモジュール及びその製造方法
JP2016181627A (ja) 電子部品および電子部品の製造方法
CN108269765B (zh) 半导体传感器封装体
JP2009099763A (ja) 中空パッケージを用いた半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application