JP6884595B2 - 電子部品、電子機器及び電子部品の製造方法 - Google Patents

電子部品、電子機器及び電子部品の製造方法 Download PDF

Info

Publication number
JP6884595B2
JP6884595B2 JP2017037712A JP2017037712A JP6884595B2 JP 6884595 B2 JP6884595 B2 JP 6884595B2 JP 2017037712 A JP2017037712 A JP 2017037712A JP 2017037712 A JP2017037712 A JP 2017037712A JP 6884595 B2 JP6884595 B2 JP 6884595B2
Authority
JP
Japan
Prior art keywords
electronic device
substrate
electronic
hole
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017037712A
Other languages
English (en)
Other versions
JP2018142680A5 (ja
JP2018142680A (ja
Inventor
大輝 下道
大輝 下道
高史 三宅
高史 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017037712A priority Critical patent/JP6884595B2/ja
Priority to US15/905,660 priority patent/US10529869B2/en
Publication of JP2018142680A publication Critical patent/JP2018142680A/ja
Publication of JP2018142680A5 publication Critical patent/JP2018142680A5/ja
Application granted granted Critical
Publication of JP6884595B2 publication Critical patent/JP6884595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10174—Diode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Description

本発明は、電子部品に関する。
電子部品において、電子デバイスは結合部材を介して実装基板に結合される。電子デバイスと実装基板との間に空隙が存在する場合があり、この空隙の存在に起因して電子部品の信頼性が低下する可能性がある。
特許文献１には、配線基板が、半導体チップの裏面と配線基板の表面との間の中空部に連通された貫通孔を有することが開示されている。
特開２０１０−２３８７３１号公報
特許文献１の技術では、半導体チップの中央が支持されていないため、半導体チップが容易に変形してしまい、信頼性の向上が不十分であるという課題がある。
そこで本発明は、電子部品の信頼性を向上することを目的とする。
上記課題を解決するための手段は、基板と、前記基板の上に配された電子デバイスと、前記基板と前記電子デバイスとの間に配された結合部材と、を備える電子部品であって、前記電子デバイスは、前記電子デバイスの中心を含む第１領域、および、前記第１領域と前記電子デバイスの縁との間の第２領域を有し、前記結合部材は、前記電子デバイスの前記第１領域と前記基板との間に配置された第１部分と、前記電子デバイスの前記第２領域と前記基板との間に配置された第２部分と、を含み、前記電子デバイスと前記基板との間であって、前記第１部分と前記第２部分との間には空隙が設けられており、前記基板には、前記空隙に連通する貫通孔が、前記電子デバイスの前記中心に重ならないように設けられており、前記基板と前記電子デバイスとの間には、前記貫通孔を覆う膜が設けられており、前記膜には前記貫通孔と前記空隙とを連通する穴が設けられており、前記膜には前記結合部材が接触していないことを特徴とする電子部品である。
また、上記課題を解決するための手段は、基板と、前記基板の上に配された電子デバイスと、前記基板と前記電子デバイスとの間に配された結合部材と、を備える電子部品であって、前記結合部材は、前記電子デバイスの中心に重なるように配置されており、前記電子デバイスと前記基板との間には空隙が設けられており、前記基板には、前記空隙に連通する貫通孔が設けられていることを特徴とする電子部品である。
また、上記課題を解決するための手段は、基板を用意する工程と、電子デバイスであって、前記電子デバイスの中心を含む第１領域、および、前記第１領域と前記電子デバイスの縁との間の第２領域を有する電子デバイスを用意する工程と、前記基板と前記電子デバイスとを、前記基板と前記電子デバイスの前記第１領域との間に配された結合部材を介して接合する工程と、前記接合する工程の後に、前記基板と前記電子デバイスとの間の空隙を、前記基板に対して前記電子デバイスとは反対側の空間に連通させる工程を有することを特徴とする電子部品の製造方法である。
本発明によれば、電子部品の信頼性を向上することができる。
電子部品を示す断面模式図及び平面模式図である。 電子部品を示す平面模式図である。 電子部品の製造方法を示す模式図である。 電子部品を示す断面模式図及び平面模式図である。 電子部品の製造方法を示す模式図である。 電子部品の製造方法を示す模式図である。
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
＜第１の実施形態＞
図１（ａ）の断面模式図と図１（ｂ）の平面模式図を参照しつつ、第１の実施形態に係る電子部品１の構造について説明する。
実装基板２は表面３と裏面４を有し、表面３に電子デバイス５を固着する搭載領域６を有する。実装基板２の材料はセラミックや、ガラスエポキシ、紙フェノール、各種プラスチック樹脂等の樹脂材料から成り、厚さ０．１〜１．０ｍｍ程度である。
実装基板２は、複数の外部接続用端子７と、内部配線８と、複数の内部接続用端子９を有する。外部接続用端子７は、内部配線８と介して内部接続用端子９と電気的に接続されている。外部接続用端子７は実装基板２の裏面４に露出して設けられる。内部接続用端子９群は実装基板２の表面３に設けられる。外部接続用端子７の配置としては、外部接続用端子７を裏面４に設けたランドグリッドアレイ（ＬＧＡ）型や、外部接続用端子を側面から裏面４に渡って設けたリードレスチップキャリア（ＬＣＣ）型が挙げられる。
電子デバイス５は、ドライバーＩＣ、アンプＩＣ、メモリＩＣや光学デバイス等が挙げられる。光学デバイスの例として、レンズによって二分割された光の焦点位置にあるフォトダイオードの位置関係に基づいて光源までの距離を測定するオートフォーカスセンサなどの受光デバイスがある。また、光学デバイスの例として、アレイ状に配された複数の画素を用いて画像データを生成する、ＣＣＤセンサーやＣＭＯＳセンサーなどの撮像デバイスでもよい。また、光学デバイスの例として、ＬＣＯＳディスプレイや有機ＥＬディスプレイのような表示デバイス、ＬＥＤのような発光デバイスでもよい。
図１（ｂ）に示すように、電子デバイス５は中央領域５１と周辺領域５２とを有する。中央領域５１は電子デバイス５の中心５０を含む領域である。周辺領域５２は中央領域５１と電子デバイス５の縁５３との間の領域である。電子デバイス５の中心５０とは、電子デバイス５の縁５３の２点を結ぶ線分のうち、長さが最大である線分５４の中点に一致する。典型的な電子デバイス５の縁５３の形状は矩形であるから、線分５４は縁５３の対角を結ぶ線分である。厳密には、電子デバイス５は一定の厚さを有するため、中心５０は電子デバイス５の内部に位置する。電子デバイス５の厚さに比べて線分５４の長さが大きいような電子デバイス５では、電子デバイス５の厚さ方向における中心５０の位置は無視してよい。本実施形態は、線分５４の長さが電子デバイス５の厚さの１０倍以上である電子デバイス５を用いる場合に好適である。中央領域５１と周辺領域５２は境界５５において互いに隣接する。境界５５とは、中心５０と縁５３の各点を結ぶ複数の線分の各々中点を結んだ線で定義される。図１（ｂ）には、中心５０と縁５３の各点を結ぶ複数の線分の代表的なものを記載し、それらの線分の中点を黒塗りの四角形で示している。中点を示す黒塗りの四角形を結んだ線が境界５５である。
電子デバイス５は実装基板２の内部接続用端子９と電気的に接続する為に用いられる電極１０を有する。導電部材１５は内部接続用端子９と電極１０を電気的に接続する。導電部材１５は、電極１０から実装基板２の内部配線８を通じて外部接続用端子７と繋がり、実装基板２と電子デバイス５間の入出力信号の経路となる。導電部材１５はＡｕ、Ａｇ等の金属ワイヤから成り、線径は１７〜３０μｍ程度である。
電子デバイス５は結合部材１２により、実装基板２の搭載領域６に固着されている。結合部材１２は厚み５〜１００μｍ程度であり、熱硬化性樹脂、紫外線硬化性樹脂、熱可塑性樹脂、あるいは両面テープ等である。
結合部材１２は、電子デバイス５の周辺領域５２と実装基板２の搭載領域６との間に設けられた周辺部分１８と、電子デバイス５の中央領域５１と実装基板２の搭載領域６との間に設けられた中央部分１９を有する。縁５３から中央部分１９までの距離は中心５０から中央部分１９までの距離よりも小さくなっている。また、縁５３から周辺部分１８までの距離は中心５０から周辺部分１８までの距離よりも小さくなっている。ここで、距離とは中心５０あるいは縁５３から結合部材１２の表面までの最短距離のことである。なお、中心５０の直下に中央部分１９が存在する場合、中心５０と中央部分１９との距離は電子デバイス５の厚さの半分程度となる。中心５０と縁５３とを結ぶ線分に重なる位置において、空隙１３が中央部分１９と周辺部分１８との間に設けられていることが好ましい。中心５０を通り、縁５３の２点を結ぶ線分に重なる位置において、空隙１３が中央部分１９と周辺部分１８との間に設けられていることも好ましい。
電子デバイス５と実装基板２との間であって、中央部分１９と周辺部分１８との間には空隙１３が設けられている。空隙１３は電子デバイス５と表面３と、結合部材１２の周辺部分１８とに囲まれ、気体で構成された空間である。本実施形態では、電子デバイス５は樹脂部材１４によって覆われている。樹脂部材１４は、光透過性の紫外線硬化性樹脂、熱硬化性樹脂で、アクリル樹脂、エポキシ樹脂等から成り、厚さ０．３〜１．０ｍｍ程度である。
また、樹脂部材１４上にさらに透光部材１６が配置されても良い。透光部材１６の材料は、ホウケイ酸ガラス、水晶、サファイア、リン酸塩ガラス、フツリン酸塩ガラス等である。
開口部２１には、実装基板２の表面３と裏面４を厚さ方向に貫通させた貫通孔１７がある。貫通孔１７は空隙１３に連通しており、貫通孔１７が空隙１３と電子部品１の外部の空間を連通させている。電子部品１の外部の空間とは、実装基板２に対して電子デバイス５とは反対側（裏面４側）の空間である。１つの空隙１３に対し、複数の開口部を設けることも考えられるが、加工時間の短縮、加工コストの削減の為、１つの空隙１３に対し、１つの貫通孔１７を設けることが好ましい。
図１（ｃ）は、電子部品１を備える電子機器１００の要部を示す模式図である。電子機器１００は、電子部品１と、電子部品１を搭載する配線板９０と、を備える。電子機器１００は、電子部品１の実装基板２と配線板９０との間に配された半田部材８０を更に備える。半田部材８０は実装基板２の外部接続用端子７と配線板９０に設けられた配線９１とを相互に半田接合している。このような半田接合はリフロー半田付けによって実現できる。電子機器１００はカメラや情報端末であり、自動車や航空機のような輸送機器であってもよい。本例では、電子機器１００においても貫通孔１７が空隙１３と電子部品１の外部の空間とを連通させている。ただし、裏面４上にシール等の封止部材を配置することにより、空隙１３に連通した貫通孔１７と電子部品１の外部の空間とを非連通にしておいてもよい。つまり、空隙１３と外部の空間との連通は必要なタイミング（製造時、輸送時、使用時等）で成されていればよい。
空隙１３を形成し、空隙１３と電子部品１の外部を連通させたことにより、リフロー半田付けの際の電子部品１の加熱時、電子部品１の発熱時、電子部品１が吸湿する場合であっても、水蒸気を含んだ気体や膨張した気体が開口部２１から外部へ排出される。その結果、電子部品１が加熱された場合においても電子部品１内の空隙１３の内圧の上昇が発生しない為、樹脂部材１４のクラックの発生を抑制することができる。また、空隙１３が外部と通じている為、空隙１３内の圧力が高まって電子デバイス５が上に凸に変形することも抑制できる。
ここで、図２（ａ）〜（ｄ）の平面図を参照しつつ、電子デバイス５、結合部材１２の周辺部分１８、中央部分１９及び貫通孔１７の関係について記述する。
図２（ａ）〜（ｄ）の各図は、電子部品１を上方から見た図であり、実装基板２上の電子デバイス５の下の結合部材１２の形状と貫通孔１７の位置とを模式的に示す図である。搭載領域６は電子デバイス５と概ね合同な形状である。点線部は、搭載する電子デバイス５（もしくは搭載領域）を縦に４列、横に４行の１６箇所のエリアに分割していることを示している。結合部材１２の中央部分１９を設けるために、貫通孔１７は中心５０に重ならないように設けることが好適である。貫通孔１７が中心５０に重ならないことで、貫通孔１７と中央部分１９との距離を大きくでき、結合部材１２が貫通孔１７を塞ぐ可能性を低減できる。
図２（ａ）に第１例を示す。周辺部分１８は、搭載領域６の最外周に配置され、且つ環状となっている。そのため、空隙１３が結合部材１２の周辺部分１８で囲まれている。電子デバイス５の電極１０は、電子デバイス５の外周に配置され、周辺部分１８は電極１０の直下に位置する。後述の図３の製造方法にて説明するが、電極１０と実装基板２の内部接続用端子９は導電部材１５を介して超音波熱圧着方式のワイヤーボンディング法にて接続する。電極１０の直下に結合部材１２を配置する事で、導電部材１５との接続時に、電極１０に超音波が伝わりやすくなり、安定した接続強度を得ることができる。
また、周辺部分１８は環状を成しているが、電子デバイス５を樹脂部材１４で覆う電子部品１の構成では好適である。なぜなら、環状にする事で、空隙１３への樹脂部材１４の侵入を妨げる為である。そうすることで空隙１３を良好に形成することができるとともに、貫通孔１７に樹脂部材１４が侵入する可能性を低減できるため、貫通孔１７が樹脂部材１４で塞がれることを抑制できる。
さらに、結合部材１２の周辺部分１８は、電子デバイス５を結合部材１２の上に配置する時、電子デバイス５の外周が支えるので電子デバイス５が傾くことを抑制できる。
製法上でいえば、硬化前の樹脂部材１４が空隙１３に入り込む可能性や、貫通孔１７から異物が入り込む可能性がある為、周辺部分１８は環状であることが好ましい。ここで、環状とは結合部材１２が全てつながって輪の如くの形状を有しているものである。また、周辺部分１８の環状とは、１６分割のマトリクスのうち、外周に相当する１２の領域全てに少なくとも配置されているものである。また、周辺部分１８は、電子デバイス５よりも少しはみ出して設けられても構わない。
続いて、中央部分１９は、電子デバイス５の中央領域５１と実装基板２の搭載領域６との間に設けられることが好適である。電子デバイス５の撓みは中央領域５１が最大となる為、撓みを抑制する為の中央部分１９は電子デバイス５の中心５０と実装基板２の搭載領域６との間に設けられてなることが好ましい。ここで、中央領域５１とは、１６分割のマトリクスのうち、内部の４つの区画の少なくとも１つの区画を中央領域５１と定義できる。とりわけ、チップの中心５０と実装基板２の搭載領域６との間に中央部分１９を設けると、撓みの抑制効果が大きく、好適である。図２（ａ）においては、中央部分１９は１箇所設けられているが、特に複数に分けて設けても構わないものである。
また、図２（ａ）の形態においては、周辺部分１８と中央部分１９が接触しておらず、中央部分１９が周辺部分１８から独立している。そのため、結合部材１２の中央部分１９が空隙１３で囲まれている。中央部分１９が空隙１３で囲まれずに、図２（ｂ）で示すように、周辺部分１８と中央部分１９とが連続しているような配置でも構わない。しかし、その場合は結合部材１２の幅が太くなる部分で結合部材１２の量が多くなってしまい、貫通孔１７が結合部材１２で塞がれる可能性ある。従って、図２（ａ）に示すように、中央部分１９は周辺部分１８から独立して、不連続に設けられていることが好適である。
周辺部分１８と中央部分１９に配置する結合部材１２は、塗布する段階では流動体であり、かつ、電子デバイス５を搭載する際には、結合部材１２が押しつぶされて濡れ広がり、結合部材１２の面積が大きくなってしまう。従って、貫通孔１７が結合部材１２で塞がれないようにする為には、貫通孔１７の位置は、中央部分１９と周辺部分１８の中間の距離に位置することが好ましい。
中央部分１９の面積は大きい程チップの撓みを抑えられて好適であるが、大きくし過ぎると貫通孔１７が塞がれてしまう。従って、中央部分１９の面積は電子デバイス５の面積の１０〜４０％程度であることが好ましい。
また、同様に周辺部分１８の面積は大きい程チップが傾きを抑制することができるが、大きすぎると、上記同様に貫通孔１７が塞がれてしまう。従って、周辺部分１８の幅は電子デバイス５の外周から３０％以内の幅で設けられていることが好適である。
貫通孔１７は結合部材１２の周辺部分１８と中央部分１９の中間の距離にあると、結合部材１２の流れこみの影響を受け難く、好適である。また、周辺部分１８や中央部分１９の直角形状をなす部分の内角側は、結合部材１２量が多くなりやすい為、貫通孔１７を電子デバイス５の短辺中央付近に設けると好適である。
また、貫通孔１７の大きさは、空隙１３の大きさに応じて、内圧の上昇が発生しないように適宜設計されるものであるが、直径が５０〜５００μｍ程度であること好適である。
図２（ｃ）では、空隙１３が中央部分１９で２分割するように設けられている。中央部分１９は周辺部分１８に連続して設けられており、従って空隙１３が２箇所設けられている形状の模式図である。これらの例のように複数の空隙１３が電子デバイス５と実装基板２との間に形成されている場合においては、複数の空隙１３の各々に対応して貫通孔１７が設けられていることが好適である。なぜなら、各空隙１３の内圧上昇を防止する為に、各々の空隙１３に対して貫通孔１７が有効である為である。
次に、図２（ｄ）では、環状の周辺部分１８の一部が開口している場合の模式図を示している。このような場合、開口の大きさによっては周囲の樹脂部材１４が開口されているところから流入する可能性はあるが、特に一部が開口していても構わないものである。この場合、貫通孔１７を、周辺部分１８の開口から遠ざけた位置に配置することで、貫通孔１７の位置へ樹脂が流入する可能性が低くなり、同様の効果を有することができる。また、図２（ｄ）では中心５０と実装基板２との間に結合部材１２が配置されていないが、中心５０以外の部分で、中央領域５１と実装基板２との間に中央部分１９が配置されるため、十分に信頼性を向上できる。
安定した歩留りを得る為の形態としては、電子デバイス５の形状は矩形状が好適である。矩形状とする場合には、周辺領域５２と実装基板２との間に周辺部分１８を配置し、中央領域５１と実装基板２との間に中央部分１９を配置する場合に、周辺部分１８と中央部分１９の間の空隙１３の幅を大きくすることが可能である。周辺部分１８と中央部分１９の間の空隙１３の幅が大きいと、貫通孔１７をその中間に設けた時に、周辺部分１８から貫通孔１７の距離と、中央部分１９から貫通孔１７の距離を大きくとることができる。すなわち、結合部材１２が延び広がったとしても貫通孔１７に到達する可能性が非常に低くなり、安定的に電子部品１を作ることが可能である。従って、電子デバイス５は矩形形状が好適である。
以下、図３を参照しつつ、電子部品１の製造方法について述べる。
図３（ａ）は、表面３と裏面４を有し、表面３上に電子デバイス５の搭載領域６を有する実装基板２を準備する工程を示している。
次に、図３（ｂ）、（ｃ）に示す工程では、電子デバイス５を実装基板２の上に搭載する。電子デバイス５もしくは実装基板２の電子デバイス５の搭載領域６に結合部材１２を配置する。電子デバイス５の周辺領域５２と実装基板２の搭載領域６との間に結合部材１２の周辺部分１８が設けられる。電子デバイス５の中央領域５１と実装基板２の搭載領域６との間に結合部材１２の中央部分１９が設けられる。
結合部材１２の配置方法は、スクリーン印刷法、転写スタンプ方法やディスペンサー法を用いることができるが、図３（ｃ）においては、結合部材１２を転写する為のスタンプ２９を用いた転写方式を示している。図３（ｂ）はスタンプ２９に結合部材１２を付着させる工程を示している。図３（ｃ）は、スタンプ２９を実装基板２上に接触させ、結合部材１２の周辺部分１８と中央部分１９を形成する工程を示している。転写方式は、結合部材１２を一括に配置できる事で加工タクトを短縮でき、またメンテナンス作業性が容易である事から好適である。スタンプ２９はＳＵＳやアルミニウム、樹脂などの加工物からなり、実装基板２上に対向する面に凹凸部を有する。図示はないが、転写盤上に結合部材１２の薄膜を準備し、スタンプ２９の凹凸部を結合部材１２の薄膜上に接触させて、スタンプ２９の凸部のみに結合部材１２を付ける。さらに、結合部材１２が付いたスタンプ２９を実装基板２上に接触させて、スタンプ２９の凸部に付いた結合部材１２を実装基板２上へ転写する。スタンプ２９は、実装基板２上の結合部材１２の周辺部分１８と中央部分１９と同じ配置になるように、スタンプ２９の凸部を所望のパターンで加工する。
所望の位置に結合部材１２の周辺部分１８と中央部分１９を配置できるように、実装基板２の裏面４を真空吸着して製造装置にある実装基板２を支持するステージに固定する。
本実施形態では、実装基板２の搭載領域６の上に結合部材１２の周辺部分１８と中央部分１９を配置するが、結合部材１２を電子デバイス５の実装基板２に対向する面に配置してもよい。さらに、周辺部分１８を電子デバイス５に、中央部分１９を実装基板２上の電子デバイス５を搭載する搭載領域６に配置してもよい。あるいは、中央部分１９を電子デバイス５上に、周辺部分１８を搭載領域６上に配置してもよい。
図３（ｄ）は、結合部材１２上に電子デバイス５を搭載し実装基板２と結合させて、電子デバイス５と、実装基板２の表面３と、結合部材１２の周辺部分１８とに囲まれた空隙１３を形成する工程を表す。
電子デバイス５は円盤状のシリコンウエハに多数個作製され、ダイシング装置によってウェハを切断して電子デバイス１ごとに個片化する。個片化した電子デバイス５は、ゴムコレットを用いて電子デバイス５を真空吸着し、電子デバイス５を実装基板２上に接触させる。接触後、ゴムコレットの真空吸着を解除して、電子デバイス５を実装基板２上に配置させる。その後、結合部材１２が硬化する温度まで電子部品１を加熱して、実装基板２と電子デバイス５を固着させる。この加工処理で、電子デバイス５と、実装基板２の表面３と、結合部材１２の周辺部分１８とに囲まれた領域に空隙１３が形成される。
実装基板２と電子デバイス５の搭載精度を確保するため、実装基板２の裏面４を真空吸着して製造装置にある実装基板２を支持するステージに固定をする。
図３（ｅ）は、ワイヤーボンディング工程を表し、実装基板２の内部接続用端子９と電子デバイス５の電極１０を導電部材１５により接続する工程を示す。導電部材１５の金ワイヤを、超音波熱圧着方式を用いて電子デバイス５の電極１０と接合し、その後、実装基板２の内部接続用端子９と接合する。
図３（ｆ）、図３（ｇ）は、電子デバイス５を樹脂部材１４で被覆する工程を示す図である。
図３（ｆ）は、透光部材１６を電子デバイス５の上方に固定し、透光部材１６と電子デバイス５に隙間を設ける。次に、図３（ｇ）では、実装基板２と透光部材１６との隙間に注入方式にて樹脂部材１４を充填する。その後、樹脂部材１４を硬化させる処理を行うが、樹脂部材１４が、熱硬化型樹脂の場合は電子部品１を加熱処理し、紫外線硬化型樹脂の場合は、透光部材１６上部から電子デバイス５に向けて紫外線を照射する。
図３（ｈ）は、空隙１３と、電子部品１の外部を連通する貫通孔１７を形成する工程を示す図である。実装基板２の表面３と裏面４を貫通させることで、貫通孔１７を形成し、空隙１３と電子部品１の外部を連通させる。連通させる手段としてドリル等の機械的な手段、もしくはＹＡＧレーザー、ＣＯ２レーザー等による光学的な手段、あるいは内圧を上昇させて開口することで連通する手段などが挙げられる。図３（ｈ）においては、ドリルなどの加工機械３０による開口手段を示している。図３（ｉ）は第１の実施形態の電子部品１の完成図である。
電子部品１は、電気的及び機械的な保護のため、電子デバイス５を樹脂で被覆し封止するパッケージ構造や、キャビティを有する実装基板２に電子デバイス５を固定し透光部材１６で密閉する中空パッケージ構造を用いることができる。
これら電子部品１は半田接合により配線板に実装する場合、主に生産性の高いリフロー炉による加熱法が用いられる。リフロー加熱では、配線板に実装する為の外部接続用端子のみではなく、電子部品１全体が加熱される。
電子部品１が吸湿すると、装置内に存在する空隙１３や空間部に水蒸気が集まり、空隙１３や空間部の内圧が高まってリフロー時に空隙１３が膨張を起こしうる。これにより、樹脂部材１４や電子デバイス５にクラックが生じたり、電子デバイス５自体を変形させてしまったりするなどの問題がある。その課題対策として、電子部品１の吸湿量を低減するために製造工程での吸湿管理手法を改善したり、また、パッケージ構成を工夫して電子部品１が吸湿しても水蒸気を逃がしたりするなどの、改良を成すことができる。パッケージ構成を工夫する一例として、電子部品１内の空隙１３に貫通孔１７を設けて、空隙１３と電子部品１の外部とを連結し、リフロー加熱により発生する水蒸気を外部へ逃がすことができる。
実装基板２に結合部材１２を用いて電子デバイス５を固着し、樹脂により電子デバイス５を被覆し封止するパッケージ形態は好適である。電子デバイス５の周辺領域５２と実装基板２との間のみに結合部材１２を配置し、実装基板２と電子デバイス５の周辺領域５２と実装基板２との間の結合部材１２で空隙１３を形成することが考えられる。実装基板２には貫通孔１７が設けられ、空隙１３と電子部品１の外部を連通させている。電子部品１を前記の構成にすることで、加熱時に空隙１３が圧力上昇しても、貫通孔１７から外部に圧力を逃がすことができるため、電子部品１の損傷を抑制できる。しかしながら、電子デバイス５が結合部材１２で周辺領域５２のみ実装基板２に固定されると、電子デバイス５が樹脂封止工程やリフロー時の膨張による圧力で撓んだり、変形したりする。そのため、電子デバイス５のクラックや内部歪みによる電気特性変動などの問題が生じ得る。また、実装基板２に液状の結合部材１２を配置しようとする場合には、貫通孔１７と結合部材１２との位置が近いと、貫通孔１７へ結合部材１２となる液体が流れ込んで貫通孔１７を塞ぐ可能性がある。さらに、通常の製造工程においては、実装基板２の保持の為に、電子デバイス５を搭載する面とは対向する面を真空吸着で固定するため、空隙１３から貫通孔１７へ吸引する力が生じて、より一層、結合部材１２が貫通孔１７へ流れやすくなる。これより、貫通孔１７が結合部材１２で塞がり、空隙１３と電子部品１の外部を連通できなくなる。空隙１３にてリフロー時の膨張が起こり、電子部品１の損傷が発生する可能性がある。
また、貫通孔１７の実装基板２下側に通気性のある膜で閉口しても、結合部材１２を配置する実装基板２上面側は開口している為、電子デバイス５を固着する際に結合部材１２が貫通孔１７に流れ込み、穴２４が塞がってしまう。また、通気性のある膜のため、先の実装基板２を固定する真空吸着の影響も受けて、より一層に貫通孔１７が結合部材１２で塞がってしまう。
電子デバイス５は結合部材１２で周辺領域５２のみ実装基板２に固定していると樹脂封止工程やリフロー時の膨張による圧力で電子デバイス５が撓み、電子デバイス５のクラックや内部歪みによる電気特性変動などの問題がある。さらに、オートフォーカスセンサの場合、電子デバイス５の撓みによって、素子面内のフォトダイオードの位置にバラツキが生じうる。そのため、メガネレンズによって二分割された光の焦点位置とフォトダイオードの位置関係がズレて、光源までの正確な距離が測定できい場合がある。
また、製造工程の中で実装基板２の保持ができるように実装基板２の裏面４を真空吸着で固定する事で、空隙１３から貫通孔１７へ吸引する力が働いて、貫通孔１７へ結合部材１２が流れ込みやすくなる。その結果、貫通孔１７は結合部材１２で塞がり、空隙１３から電子部品１外部への通気性を確保できなくなりうる。そして空隙１３が閉ざされた事により、リフロー時の膨張を起こして樹脂部材１４や電子デバイス５へのクラックを発生させうる。
本実施形態では、電子デバイス５と実装基板２の表面３と結合部材１２の周辺部分１８に囲まれた空隙１３と、実装基板２の表面３及び裏面４を貫通し、空隙１３と電子部品１外部を連通する貫通孔１７を設けた。これにより、リフロー時の膨張を防止して、樹脂部材１４や電子デバイス５へのクラックを抑制できる。
結合部材１２を電子デバイス５の周辺領域５２に配置された周辺部分１８以外に、電子デバイス５の中央領域５１に配置された中央部分１９を設ける。こうすることで、樹脂封止工程で生じる電子デバイス５の撓みを低減して、電子デバイス５のクラック、内部歪みによる電気特性変動、光学距離ズレによる測定バラツキなどを低減することができる。
電子部品１の製造方法において、工程では貫通孔１７のない実装基板２を準備し、実装基板２上に結合部材１２で電子デバイス５を固定する後に、貫通孔１７を形成することができる。これより、実装基板２を真空吸着する影響で、貫通孔１７が結合部材１２で塞がれていた問題を解決し、確実に空隙１３から電子部品１外部へ連通することが可能となる。
＜第２の実施形態＞
図４（ａ）、（ｂ）の模式断面図と平面図を参照しつつ、第２の実施形態に係る電子部品１の構造について説明する。第１の実施形態とは、貫通孔１７の近傍の構造が異なっている点が異なっており、それ以外は第１の実施形態と同様である。
電子部品１は開口部２１を有している。そして、開口部２１は、実装基板２に設けられた貫通孔１７と、実装基板２の表面３上に、貫通孔１７を覆う膜２３を有する。そして、膜２３には開口された穴２４が形成されている。膜２３の穴２４が貫通孔１７と空隙１３とを連通させている。
膜２３の厚さは５０μｍ以下であることが好適である。また、膜２３が薄い為に、その膜２３に形成された穴２４も非常に小さな径であることができ、例えば直径が１０〜１００μｍ程度である穴２４を形成することが可能である。本実施形態のように穴２４が小さい直径で形成できることで、電子部品１の外部からの異物の侵入をより低減することが可能である。また、水分の侵入も低減することが可能である。特に、異物の侵入に関しては、電子部品１が撮像素子であって、後述に述べる中空構造のパッケージ形態である場合には、異物が撮像素子の画素面に付着することを低減することが可能であり、画像品質を保持することが可能となる。さらに、実装基板２が例えばセラミックやプリント配線板のような場合は、その貫通孔１７の内壁面は特別な処理がされない為、セラミックの脱落や、配線板の材料であるガラス繊維やプリプレグの脱落が多く、異物源である。従って、貫通孔１７上に膜２３が形成されており、その膜２３に小さい穴２４が開口された本実施形態においては、異物の侵入の抑制効果を奏することができる。また、本実施形態における膜２３は、実装基板２の表面３上に設けられている。膜２３は実装基板２の表面３上の全域に設けてもよいが、貫通孔１７上に部分的に設けることがより好適である。また、膜２３を部分的に設ける場合においては、結合部材１２が膜２３上に配置されていないことが好ましい。結合部材１２が膜２３上に接触しないことが好ましい。膜２３は、空気や水蒸気、異物等の外部からの通路となっている為、通過する際に少なくとも膜２３に応力が印加される。膜２３が部分的に形成されているとともに結合部材１２が膜２３上に配置されていないことにより、発生する応力が結合部材１２に伝わることを防止でき、結合部材１２の剥離等を防止することが可能である。膜２３は材質的に特に限定はないが、感光レジスト、ドライフィルムレジスト、液状レジスト等であり、これらの材料はエポキシ系の樹脂やアクリル系の樹脂等である。また、レーザー光２５を用いて穴２４を形成する場合には、使用するレーザー光２５に対して吸収性を有する膜２３を適宜選択可能である。
図５（ａ）〜（ｉ）には、第２の実施形態の電子部品１の製造方法を示しており、貫通孔１７が前述の貫通孔１７と膜２３内の穴２４により構成されている点以外は、実施形態１の製造方法と同様である。また、図５（ｂ）には、膜２３の穴２４の形成方法がレーザー光２５等の光学的手段である以外は第１実施形態の製造方法と同様である。
膜２３にレーザー光２５等の光学的手段で穴２４を形成する場合、膜２３の厚さが薄い為、開口時間を短縮でき、電子部品１への局所加熱による電子デバイス５ダメージや振動をも低減することができ、好適である。
＜第３の実施形態＞
第３の実施形態について詳述する。第２の実施形態とは、穴２４を形成する工程が異なっており、それ以外は第２の実施形態と同様である。
少なくとも実装基板２を加熱することで穴２４を形成する。電子部品１の全体を加熱することが好ましい。加熱方法としては、オーブン、ホットプレート、リフロー炉等である。実装基板２、電子部品１を加熱することにより、密閉空間である空隙１３内の圧力を上昇することができる。圧力が上昇することで、空隙１３内の圧力で膜２３を破り、空隙１３と外部の空間を連通させる開口を形成することができる。また、空隙１３内の圧力が上昇する際には電子デバイス５にも圧力が印加されるが、本実施形態においては結合部材１２の中央部分１９を設けることで電子デバイス５を固定している為、電子デバイス５の変形を防止することができる。
圧力を印加する時に膜２３を開口しやすくする為には、貫通孔１７直径の貫通孔１７長さに対するアスペクト比が２以上であることが好適である。また、膜２３の膜厚は、２５μｍ以下であることが好適であり、より好ましくは１０μｍ以下であることが好適である。
結合部材１２は特に制限なく使用することができる。結合部材１２が熱硬化性の結合部材１２である場合には、結合部材１２を第１の加熱温度で硬化するする。そして、穴２４の形成工程では、第１の加熱温度よりも高い第２の加熱温度により、空隙１３の圧力を上昇させて開口することが好ましい。なぜなら、第１の加熱温度で膜２３が開口してしまうと結合部材１２が貫通孔１７に入り込み、貫通孔１７を塞いでしまう可能性がある。従って、第１の加熱温度では開口せず、第１の加熱温度よりも高い加熱温度で開口させることが好適である。また、膜２３のガラス転移点が、第１の加熱温度より高く、第２の加熱温度よりも低いことが好適である。そうすることで、第２の加熱温度の状態では膜２３の強度や弾性率が低下する為、より確実に膜２３を開口することが可能となる。
＜第４の実施形態＞
第４の実施形態の電子部品１が、図１に示した電子部品１と異なる点は透光部材１６が配置されていない点である。それ以外は第２の実施形態と同じである。この場合、樹脂部材１４としては、エポキシ樹脂、シリコーン樹脂等の樹脂など、特に制限なく用いることができる。また、樹脂部材１４の封止方法としては、印刷やディスペンサー法だけではなく、射出成形法や、トランスファーモールド成形法も可能である。
＜第５の実施形態＞
図４（ｃ）、（ｄ）には第５の実施形態を示しており、図４（ｃ）は模式断面図、図４（ｄ）は平面模式図を示している。図４（ｃ）、（ｄ）に示す第５の実施形態の電子部品１が、図４に示す電子部品１と異なる点は、電子部品１が中空パッケージである点であり、それ以外は第２の実施形態と同じである。
図４（ｃ）の電子部品１では、キャビティを有する実装基板２を用いている。実装基板２はキャビティを構成するための枠部２７を有する。キャビティを有する実装基板２は凹型の実装部材であり、セラミックや、ガラスエポキシ等の材料で作製することが可能である。キャビティを有する実装基板２内に、電子デバイス５が結合部材１２で固定されている。
キャビティを有する実装基板２の上部には、透光部材１６が、透光部材１６用の接着部材２８を用いて接合されている。透光部材１６はキャビティを有する実装基板２上面の全周囲で接合されるため、全周囲が接着領域となり、中空部２９が形成される。透光部材１６用の接着部材２８は厚み１０〜１００μｍ程度である。接着部材２８は熱硬化樹脂や紫外線硬化樹脂、熱可塑性樹脂などである。
上記説明した中空パッケージの場合においては、図２で示す結合部材１２の形状のいずれも適用可能であるが、例えば図２（ａ）で示すように周辺部分１８は環状であることが好適である。
周辺部分１８を環状とすることで、貫通孔１７からの異物等が中空部２９に侵入することを防止できる。即ち、異物が導電部材１５に付着して電気的な異常を起こしたりすることがない。また、電子デバイス５が撮像素子のような場合には、撮像素子面に異物が付着して、画像不良を起こす事がない。さらに、周辺部分１８を環状とする場合には、中空部２９が密閉空間となり、周囲の環境温度の上下動や、リフロー時の温度上昇にて、中空部２９の内圧が上下動することになる。しかし、内圧が上下動しても、電子デバイス５の中央領域５１に結合部材１２の中央部分１９を設けているので、電子デバイス５が変形すること防止あるいは低減することができる。
第５の実施形態における電子部品１の製造方法としては、実装基板２のキャビティ内に、電子デバイス５を結合部材１２で固定する。その後、中空部２９を介して透光部材１６が電子デバイス５に対向するように、透光部材１６を透光部材１６用の接着部材２８で実装基板２の枠部２７に接着する。透光部材１６用の接着部材２８は、透光部材１６に塗布してもよいし実装基板２に塗布してもよい。透光部材１６用の接着部材２８は、例えば紫外線硬化型樹脂である。
透光部材１６を接着して中空部２９を封止した後に、膜２３に穴２４を形成して、空隙１３と貫通孔１７とを連通させ、貫通孔１７を介して空隙１３の気体を排出することができる。なお、図２（ｄ）のように周辺部分１８を開口させておくことで、中空部２９と空隙１３と連通させ、中空部２９の気体を排出することもできる。
＜第６の実施形態＞
電子部品１の製造方法としては、例えば図６に示すように、集合基板である実装基板２に複数の電子デバイス５を固着して図３の工程同様に行い、最後にダイシングによって個片化すると、複数の電子デバイス５を一括で製造することができる。
図６（ａ）に示す工程で、表面３と裏面４を有し、表面３上に複数の電子デバイス５の搭載領域６を有する集合基板である実装基板２を準備する。さらに、図６（ａ）に示す工程で、複数の電子デバイス５に、各々結合部材１２の周辺部分１８と結合部材１２の中央部分１９が形成できるように、集合基板である実装基板２上の複数の電子デバイス５搭載領域に結合部材１２を配置する。さらに、図６（ａ）に示す工程で、結合部材１２上に電子デバイス５を搭載し、集合基板である実装基板２上に複数の電子デバイス５を固着させる。その際、電子デバイス５と、集合基板である実装基板２の表面３と、結合部材１２の周辺部分１８とによって囲まれた空隙１３を形成する。
次に、図６（ｂ）に示す工程では、集合基板である実装基板２の上方に透光部材１６を載置する。
そして図６（ｃ）に示す工程では、透光部材１６と集合基板である実装基板２の間に隙間を設けて、注入方式にて樹脂部材１４を充填し複数の電子デバイス５を被覆する。樹脂部材１４は加熱方式もしくは紫外線照射方式にて硬化させる。なお、実装基板２の上に樹脂部材１４を配置した後に、樹脂部材１４の上に透光部材１６を配置してもよい。
その後、図６（ｄ）に示す工程では、透光部材１６を搭載する集合基板である実装基板２ごと、ダイシング工法によって切断し、電子部品１を個片化（チップ化）する。ダイシング時に使用する切削水や潤滑材が、貫通孔１７から空隙１３に流入して、電子デバイス５や実装基板２に設けられた配線の腐食を発生させる可能性があるため、個片化工程の後に貫通孔１７を形成することが好ましい。
次に、図６（ｅ）に示す工程にて、個片化された電子部品１に、空隙１３と電子部品１の外部を連通する穴２４を機械的な手段、もしくは光学的な手段で形成する。なお、上記に、穴２４を形成する工程は個片化工程の後が好ましいが、基本的には空隙１３を形成した後であれば、開口してすることは可能である。しかし、ダイシングより前の工程で開口する場合には、上記ダイシング時の切削水等が入り込んでしまうが、乾燥させることで水分を除去することができるからである。また、ここでは実装基板２に予め貫通孔１７を設けて、膜２３に穴２４を形成する例を示したが、第１実施形態と同様に、結合部材１２を形成した後に貫通孔１７を形成してもよい。その場合も、貫通孔１７の形成は、個片化工程の前でも後でもよい。
以下、実施例１について詳述する。実施例１では第１実施形態で示す電子部品１Ａを作製する。
まず、電子デバイス５として、１５．０６ｍｍ×６．９８ｍｍ×２５０μｍのオートフォーカスセンサを３５個準備する。９２ｍｍ×１３８ｍｍ×０．３ｍｍの集合基板である実装基板２を準備する。
次に、集合基板である実装基板２の複数の電子デバイス５搭載領域に、熱硬化性の結合部材１２の塗布を行った。熱硬化性の結合部材１２としては、硬化温度が１３０℃、ガラス転移点が１５０℃であるエポキシ樹脂を主成分とする結合部材１２を使用する。また、結合部材１２の塗布は、転写スタンプ２９を用いて、図２（ａ）の様に配置する。周辺部分１８は約３００μｍの幅で電子デバイス５外周に環状に配置する。また、中央部分１９は、チップの中央領域５１におよそ１ｍｍ直径の円形状で配置をする、その後、電子デバイス５を、熱硬化性の結合部材１２上に搭載し、接着固定する。
次に、熱硬化性の結合部材１２を熱硬化し、実装基板２と電子デバイス５を固定する。その後、ワイヤーボンディング装置を用いて、電子デバイス５の接続端子と実装基板２の内部接続端子を金ワイヤで電気的に接続する。
次に、透光部材１６として、８２ｍｍ×１２８ｍｍ×０．７ｍｍの寸法のホウケイ酸ガラス板を準備する。ホウケイ酸ガラスを集合基板である実装基板２の表面３から約１．４６ｍｍの距離に平行に配置し、ガラスと集合基板である実装基板２の間を透明な紫外線硬化型のアクリル樹脂を流し込み電子デバイス５を封止する。そして、アクリル樹脂を紫外線照射により硬化させた。その後、湿式のダイシング切断機を用いて電子デバイス５毎に個片に切断して、１８．６ｍｍ×１１．２ｍｍの電子部品１に個片化する。電子部品１の厚さは１．８１ｍｍである。
個片化する電子部品１の空隙１３に通じるように、実装基板２にドリルでφ１ｍｍの貫通孔１７を開けた。以上の工程により、図１の電子部品１Ａを３５個作製する。
また、３５個の電子部品１Ａを所定の吸湿条件で吸湿させた後、ピーク温度が２４０℃のリフロー炉に投入し、リフロー後に、電子部品１の外観観察を実施すると、アクリル樹脂部にクラック等の異常がないことが確認できる。また、電子デバイス５の平面度を常温及び７０℃で測定すると、数μｍレベルで問題のないレベルである。
以下、実施例２について詳述する。実施例２では第２実施形態で示す電子部品１Ｂを作製する。
実施例２では、予め集合基板である実装基板２の電子デバイス５を搭載領域にφ５００μｍの貫通孔１７を設けてなり、貫通孔１７の表面３側が５０μｍ厚のソルダーレジストからなる膜２３で被覆されている集合基板である実装基板２を用意する。また、個片化する後、ソルダーレジストからなる膜２３にＹＡＧレーザーを照射し、約２００μｍの穴２４を作製する。それ以外は実施例１と同様であり、電子部品１Ｂを３５個作製する。
作製する電子部品１Ｂ３５個を所定の吸湿条件で吸湿させた後、ピーク温度が２４０℃のリフロー炉に投入し、リフロー後に、電子部品１の外観観察を実施すると、アクリル樹脂部にクラック等の異常がないことが確認できる。また、電子デバイス５の平面度を常温及び７０℃で測定すると、数μｍレベルで問題のないレベルである。
以下、本発明の実施例３について詳述する。実施例３では、本発明の第２の実施形態で示す電子部品１Ｃを作製する。
実施例３では、ソルダーレジストからなる膜２３として５μｍ厚のソルダーレジストからなる膜２３を用意する。また、個片化する後、電子部品１を２００℃のオーブンに投入する。オーブンから取り出する後、全ての電子部品１のソルダーレジストからなる膜２３に穴２４が開口していることを確認する。それ以外は実施例２と同様であり、電子部品１Ｃを３５個作製する。
作製する電子部品１Ｃ３５個を所定の吸湿条件で吸湿させた後、ピーク温度が２４０℃のリフロー炉に投入した、リフロー後に、電子部品１の外観観察を実施すると、アクリル樹脂部にクラック等の異常がないことが確認できる。また、電子デバイス５の平面度を常温及び７０℃で測定すると、数μｍレベルで問題のないレベルである。
以下、実施例４について詳述する。実施例４では、第４実施形態で示す電子部品１Ｄを作製する。
実施例４では、ワイヤーボンディングを施した後、集合基板である実装基板２全体をトランスファーモールド成形機に投入し、電子デバイス５を黒色のエポキシ樹脂でモールディングをして、モールド樹脂を形成する。それ以外は実施例２と同様であり、電子部品１Ｄを３５個作製する。
作製する電子部品１Ｂ３５個を所定の吸湿条件で吸湿させた後、ピーク温度が２４０℃のリフロー炉に投入し、リフロー後に、Ｘ線評価装置を用いて、電子部品１のモールド部の観察を実施と、モールド樹脂部にクラック等の異常がないことが確認できる。また、Ｘ線評価装置を用いて、電子デバイス５の平面度を常温及び７０℃で測定すると、数μｍレベルで問題のないレベルである。
以下、実施例５について詳述する。実施例５では、第５実施形態で示した電子部品１を作製する。
まず、キャビティを有する実装基板２として、ＦＲ４からなる樹脂パッケージを準備する。予めキャビティを有する実装基板２の電子デバイス５搭載領域にφ５００μｍの貫通孔１７を設けてなり、貫通孔１７の表面３側がおよそ５０μｍのソルダーレジストからなる膜２３で被覆されているキャビティを有する実装基板２を用意する。
また、電子デバイス５として、２４ｍｍ×２０ｍｍ×２５０μｍのＡＰＳ−ＣサイズのＣＭＯＳイメージセンサを準備する。
次に電子デバイス５搭載領域に、キャビティの底部に熱硬化性の結合部材１２の塗布を行った。熱硬化性の結合部材１２としては、硬化温度１３０℃、ガラス転移点が１５０℃であるエポキシ樹脂を主成分とする結合部材１２を使用する。また、結合部材１２の塗布は、ディスペンサーを用いて、図２（ａ）の様に配置する。周辺部分１８は約３００μｍの幅で電子デバイス５外周に環状に配置する。また、中央部分１９は、チップの中央領域５１に約１ｍｍ直径の円形状で配置をする、その後、電子デバイス５を、熱硬化性の結合部材１２上に搭載し、接着固定する。
次に、熱硬化性の結合部材１２を熱硬化し、キャビティを有する実装基板２と電子デバイス５を固定する。その後、ワイヤーボンディング装置を用いて、電子デバイス５の接続端子とキャビティを有する実装基板２の内部接続端子を金ワイヤで電気的に接続する。
その後、紫外線硬化性樹脂を用いて、ホウケイ酸ガラス板をキャビティを有する実装基板２の上面に接着固定する。そして、ソルダーレジストからなる２３ＹＡＧレーザーを照射し、約２００μｍの穴２４を作製する。このようにして、電子部品１Ｅを３５個作製する。
作製する電子部品１Ｅ３５個を所定の吸湿条件で吸湿させた後、ピーク温度が２４０℃のリフロー炉に投入し、リフロー後に、電子部品１の外観観察を実施すると、特に異常がないことが確認できる。また、電子デバイス５の平面度を常温及び７０℃で測定すると、数μｍレベルで問題のないレベルである。
（比較例）
比較例として、上記説明した電子部品１Ａ〜Ｅに関して、結合部材１２の中央部分１９を設けていない電子部品１Ａ´〜Ｅ´を各３５個作製する。それぞれの電子部品１Ａ´〜Ｅ´は、結合部材１２の中央部分１９を設けない以外は、それぞれ実施例１〜５と同様に作製する。いずれの電子部品１Ａ´〜Ｅ´においても、数個〜数十個程度の割合で異常が観察されうる。電子部品１Ａ´〜Ｃ´については、アクリル樹脂部のクラックが観察され、かつ、電子デバイス５の平面度は不合格レベルの値を示しうる。また、電子部品１Ｄ´については、Ｘ線観察にて黒モールド内部にクラックが観察され、かつ電子デバイス５の平面度は不合格レベルの値でありうる。また、電子部品１Ｅ´については、画質に焦点が合わない不合格レベルの平面度でありうる。
１ 電子部品１
２ 実装基板２
５ 電子デバイス５
１２ 結合部材１２
１３ 空隙１３
１４ 樹脂部材１４
１６ 透光部材１６
１７ 貫通孔１７
１８ 周辺部分１８
１９ 中央部分１９
２２ 貫通孔１７
２３ 膜２３
２４ 穴２４
５０ 中心
５１ 中央領域
５２ 周辺領域
５３ 縁

Claims (13)

  1. 基板と、
    前記基板の上に配された電子デバイスと、
    前記基板と前記電子デバイスとの間に配された結合部材と、を備える電子部品であって、
    前記電子デバイスは、前記電子デバイスの中心を含む第１領域、および、前記第１領域と前記電子デバイスの縁との間の第２領域を有し、
    前記結合部材は、前記電子デバイスの前記第１領域と前記基板との間に配置された第１部分と、前記電子デバイスの前記第２領域と前記基板との間に配置された第２部分と、を含み、
    前記電子デバイスと前記基板との間であって、前記第１部分と前記第２部分との間には空隙が設けられており、
    前記基板には、前記空隙に連通する貫通孔が、前記電子デバイスの前記中心に重ならないように設けられており、
    前記基板と前記電子デバイスとの間には、前記貫通孔を覆う膜が設けられており、前記膜には前記貫通孔と前記空隙とを連通する穴が設けられており、
    前記膜には前記結合部材が接触していないことを特徴とする電子部品。
  2. 前記空隙が前記第２部分で囲まれていることを特徴とする請求項１に記載の電子部品。
  3. 前記中心と前記縁とを結ぶ線分に重なる位置において、前記空隙が前記第１部分と前記第２部分との間に設けられている請求項１または２に記載の電子部品。
  4. 前記第１領域と前記第２領域の境界は、前記中心と前記縁の各点を結ぶ複数の線分の各々中点を結んだ線で定義されることを特徴とする請求項１乃至３のいずれか１項に記載の電子部品。
  5. 基板と、
    前記基板の上に配された電子デバイスと、
    前記基板と前記電子デバイスとの間に配された結合部材と、を備える電子部品であって、
    前記結合部材は、前記電子デバイスの中心に重なるように配置されており、
    前記電子デバイスと前記基板との間には空隙が設けられており、
    前記基板には、前記空隙に連通する貫通孔が設けられており、
    前記基板と前記電子デバイスとの間には、前記貫通孔を覆う膜が設けられており、前記膜には前記貫通孔と前記空隙とを連通する穴が設けられており、
    前記膜には前記結合部材が接触していないことを特徴とする電子部品。
  6. 前記結合部材が前記空隙で囲まれていることを特徴とする請求項１乃至５のいずれか１項に記載の電子部品。
  7. 前記電子デバイスと前記基板との間には、前記空隙を含む複数の空隙が設けられており、前記基板には、前記複数の空隙の各々に対応して、複数の貫通孔が設けられていることを特徴とする請求項１乃至５のいずれか１項に記載の電子部品。
  8. 前記膜の厚さが５０μｍ以下であることを特徴とする請求項１乃至７のいずれか１項に記載の電子部品。
  9. 前記電子デバイスに対向する透光部材を更に備え、前記電子デバイスは前記透光部材と前記基板との間に配されていることを特徴とする請求項１乃至８のいずれか１項に記載の電子部品。
  10. 前記基板および前記電子デバイスを覆う樹脂部材を更に備えることを特徴とする請求項１乃至９のいずれか１項に記載の電子部品。
  11. 前記電子デバイスに対向する透光部材と、
    前記基板および前記透光部材に接触する樹脂部材を更に備え、
    前記樹脂部材は、前記透光部材と前記電子デバイスとの間に位置する部分を有することを特徴とする請求項１乃至１０のいずれか１項に記載の電子部品。
  12. 前記電子デバイスが光学デバイスであることを特徴とする請求項１乃至１１のいずれか１項に記載の電子部品。
  13. 請求項１乃至１１のいずれか１項に記載の電子部品と、
    前記電子部品を搭載する配線板と、
    前記電子部品の前記基板と前記配線板との間に配された半田部材と、
    を備える電子機器。
JP2017037712A 2017-02-28 2017-02-28 電子部品、電子機器及び電子部品の製造方法 Active JP6884595B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017037712A JP6884595B2 (ja) 2017-02-28 2017-02-28 電子部品、電子機器及び電子部品の製造方法
US15/905,660 US10529869B2 (en) 2017-02-28 2018-02-26 Electronic component, electronic equipment, and method for manufacturing electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017037712A JP6884595B2 (ja) 2017-02-28 2017-02-28 電子部品、電子機器及び電子部品の製造方法

Publications (3)

Publication Number Publication Date
JP2018142680A JP2018142680A (ja) 2018-09-13
JP2018142680A5 JP2018142680A5 (ja) 2020-04-09
JP6884595B2 true JP6884595B2 (ja) 2021-06-09

Family

ID=63246972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017037712A Active JP6884595B2 (ja) 2017-02-28 2017-02-28 電子部品、電子機器及び電子部品の製造方法

Country Status (2)

Country Link
US (1) US10529869B2 (ja)
JP (1) JP6884595B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021070702A1 (ja) * 2019-10-10 2021-04-15

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3394875B2 (ja) * 1996-11-29 2003-04-07 日立化成工業株式会社 半導体装置用チップ支持基板
JP3661822B2 (ja) * 1997-01-31 2005-06-22 日立化成工業株式会社 半導体パッケ−ジ用チップ支持基板
JPH11186294A (ja) * 1997-10-14 1999-07-09 Sumitomo Metal Smi Electron Devices Inc 半導体パッケージ及びその製造方法
JP2003303923A (ja) * 2002-04-11 2003-10-24 Hitachi Ltd 半導体装置およびその製造方法
JP3782406B2 (ja) 2003-07-01 2006-06-07 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4049176B2 (ja) 2005-08-29 2008-02-20 ヤマハ株式会社 半導体装置及びその製造方法
JP5082542B2 (ja) 2007-03-29 2012-11-28 ソニー株式会社 固体撮像装置
JP2008283004A (ja) 2007-05-11 2008-11-20 Matsushita Electric Ind Co Ltd 半導体装置
JP4609476B2 (ja) 2007-10-12 2011-01-12 ヤマハ株式会社 半導体装置の封止樹脂層及び半導体装置の封止樹脂層の形成方法
JP4609477B2 (ja) 2007-10-12 2011-01-12 ヤマハ株式会社 半導体装置
JP2009188191A (ja) * 2008-02-06 2009-08-20 Fujitsu Microelectronics Ltd 半導体装置及び半導体装置の製造方法
JP5590814B2 (ja) * 2009-03-30 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP2010245337A (ja) 2009-04-07 2010-10-28 Elpida Memory Inc 半導体装置及びその製造方法
JP6478449B2 (ja) * 2013-08-21 2019-03-06 キヤノン株式会社 装置の製造方法及び機器の製造方法
JP6377510B2 (ja) 2014-12-09 2018-08-22 シャープ株式会社 半導体装置、および半導体装置の製造方法
JP2016169952A (ja) 2015-03-11 2016-09-23 セイコーエプソン株式会社 物理量センサー、物理量センサーの製造方法、電子機器および移動体

Also Published As

Publication number Publication date
US10529869B2 (en) 2020-01-07
US20180248051A1 (en) 2018-08-30
JP2018142680A (ja) 2018-09-13

Similar Documents

Publication Publication Date Title
JP6437590B2 (ja) ウエハスタックの組立
US9258467B2 (en) Camera module
KR100575094B1 (ko) 광학장치용 모듈 및 그 제조방법
KR100730726B1 (ko) 카메라 모듈
US7720374B2 (en) Camera module
US10602036B2 (en) Electronic module and method of manufacturing the same
KR101032391B1 (ko) 전자 소자 웨이퍼 모듈, 전자 소자 모듈, 센서 웨이퍼 모듈, 센서 모듈, 렌즈 어레이 판, 센서 모듈의 제조 방법 및 전자 정보 기기
KR101963809B1 (ko) 이미지 센서 패키지
US6987312B2 (en) Semiconductor device with sensor and/or actuator surface and method for producing it
KR100643017B1 (ko) 보호판이 부착된 웨이퍼와 이미지 센서 칩, 그리고 그의제조 방법
JP4819152B2 (ja) 光学素子ウエハ、光学素子ウエハモジュール、光学素子モジュール、光学素子モジュールの製造方法、電子素子ウエハモジュール、電子素子モジュールの製造方法、電子素子モジュールおよび電子情報機器
CN106653741B (zh) 邻近传感器、电子设备以及制造邻近传感器的方法
JP2013004534A (ja) 半導体パッケージ
JP2003197885A (ja) 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
US9576877B2 (en) Electronic component, electronic device, method of manufacturing mounted member, and method of manufacturing electronic component
CN104347644A (zh) 具有透镜组件的图像检测器及相关方法
CN113196477A (zh) 具有光发射器和光接收器的光电模块
JP6884595B2 (ja) 電子部品、電子機器及び電子部品の製造方法
JP2009086092A (ja) 光学部品の製造方法及び撮影装置の製造方法
US20120098080A1 (en) Method and package for an electro-optical semiconductor device
JP4989139B2 (ja) 赤外線検出器
WO2020183881A1 (ja) 半導体装置
KR102051957B1 (ko) 곡면 디텍터의 제조방법
JP2017139258A (ja) 撮像素子パッケージ及び撮像装置
KR100840153B1 (ko) 카메라 모듈

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210512

R151 Written notification of patent or utility model registration

Ref document number: 6884595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151