CN108269765B - 半导体传感器封装体 - Google Patents

半导体传感器封装体 Download PDF

Info

Publication number
CN108269765B
CN108269765B CN201611265163.8A CN201611265163A CN108269765B CN 108269765 B CN108269765 B CN 108269765B CN 201611265163 A CN201611265163 A CN 201611265163A CN 108269765 B CN108269765 B CN 108269765B
Authority
CN
China
Prior art keywords
trenches
substrate
vias
die
cap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611265163.8A
Other languages
English (en)
Other versions
CN108269765A (zh
Inventor
周建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Priority to CN201611265163.8A priority Critical patent/CN108269765B/zh
Priority to US15/406,589 priority patent/US10181453B2/en
Publication of CN108269765A publication Critical patent/CN108269765A/zh
Priority to US16/189,010 priority patent/US10600758B2/en
Priority to US16/795,099 priority patent/US11430765B2/en
Application granted granted Critical
Publication of CN108269765B publication Critical patent/CN108269765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Abstract

一种用帽盖封装的封装体。该封装体的特征在于形成集成嵌入或集成在基底内的锁定机构的多个沟槽、多个通孔和非导电耦接元件。该封装体具有通过超声波塑料焊接而耦接至该非导电耦接元件的帽盖。该封装体保护晶粒免受外界环境或外部应力或两者影响。期望一种用于形成封装体以减少该封装体中的溢胶缺陷的方法。该封装体的制造包括：在基底中钻孔；在该基底中形成沟槽；在这些通孔和这些沟槽中形成非导电耦接元件以形成锁定机构；允许该非导电耦接元件硬化并固化；将裸片或晶粒耦接至该基底，并且将帽盖耦接至该非导电耦接元件，从而保护该裸片或晶粒免受外界环境或外部应力或两者影响。

Description

半导体传感器封装体
技术领域
本披露涉及一种封装体，该封装体具有基底和通过形成在该基底中的多个耦接特征来耦接至该基底的帽盖。
背景技术
封装体经常包括半导体裸片和基底，该基底提供在该基底与该半导体裸片上的触头之间的接口。该封装体可以包括封料，用于将该封装体的多个元件紧固到单个离散单元中。替代性地，封装体可以包括在该基底上将该裸片封闭在腔室中的帽盖。该帽盖由粘胶耦接至该基底。通常将该粘胶施加至该基底，并且然后将该帽盖放置在该粘胶上。然后允许该粘胶硬化并固化，从而将该帽盖耦接至该基底并且保护该裸片免受外界环境或外部应力或两者影响。
遗憾的是，在将帽盖放置在已经被施加至基底以附接该帽盖的粘胶上时，该基底和该裸片变得易受溢胶影响。粘胶的溢出可能覆盖在该基底或该裸片上使该封装体以最大容量工作所必需的关键部件，如，覆盖接触焊盘。封装体的易碎性极大地增加了在制造工艺过程中处理这些封装体的困难。不使用粘胶增加了来自每个制造批次的可行封装体与半导体传感器的总百分比。
发明内容
一个或多个实施例提供了一种能够采用单一布局管理不同应用方案的布置。
一个或多个实施例可以涉及一种包括该驱动器电路的对应装置(例如用于汽车领域的装置，例如lambda加热器)以及对应的方法。
一个或多个实施例可以提供一种能够驱动所有各种可能配置(例如N高压侧，P高压侧，N低压侧)的电路，具有用于宽广全领域应用方案的能力。
与具有驱动外部部件的有限可能性的解决方案相反(例如驱动在高压侧或低压侧配置中外部NMOS，具有用于PMOS驱动的不同电路)，一个或多个实施例使其能够采用单一布局驱动N型或P型MOSFETs，导致电压调节回路导通外部MOS的情形。
一个或多个实施例可以因此能够驱动外部部件(例如MOSFETs，简称MOS)的各种(名义上全部)可能配置。
一个或多个实施例可以通过采用可以与各种现有应用方案兼容并且由未来可能配置预期的(预)驱动器布局而免除现有解决方案的限制。
一个或多个实施例可以允许节省硅面积，使用少量管脚并且增加电路灵活性。
一个或多个实施例可以包括用于例如耦合至外部部件诸如MOS的栅极和源极的两个输出端子或管脚。
在一个或多个实施例中一个管脚可以耦合至外部NMOS的栅极或者外部PMOS的源极，而另一个管脚耦合至外部NMOS的源极或者外部PMOS的栅极。
附图说明
在附图中，完全相同的参考标号标识相似的元件或动作，除非上下文另有指明。附图中元件的大小和相对位置不一定按比例绘制。
图1是半导体封装体的实施例的俯视平面图；
图2是沿图1的封装体的线2-2截取的横截面视图；
图3是沿图4中的封装体的线3-3截取的半导体封装体的替代性实施例的横截面视图；
图4是沿图3的半导体封装体的替代性实施例的线4-4截取的俯视平面图；
图5是封装体的替代性实施例的横截面视图；
图6是封装体的替代性实施例的横截面视图；
图7是针对图6的半导体封装体在附接帽盖之前的基底的替代性实施例的俯视平面图；
图8至图18是根据所披露的实施例的封装体制造工艺的连续步骤的横截面和俯视平面图；
图19是根据针对图8至图18示出和描述的方法来制成的最终封装体的横截面视图；
图20至图21是在根据所披露的实施例的封装体制造工艺的连续步骤处封装体的替代性实施例的横截面视图；并且
图22是根据图20至图21的实施例的已完成封装体的横截面视图。
具体实施方式
在以下描述中，阐明了某些具体细节以便提供对本披露的各个实施例的透彻了解。然而，本领域技术人员将理解的是，可以在没有这些特定细节的情况下实践本披露。在其他实例中，与电子部件和制造技术相关联的公知结构尚未被详细描述从而避免不必要地使本披露的实施例的描述变得模糊。
除非上下文另有要求，否则贯穿说明书和所附权利要求书，“包括(comprise)”一词及其多种变体(如，“包括(comprises)”和“包括(comprising)”)将以一种开放式的和包含性的意义来进行解释，也就是作为“包括，但不限于(including,but not limited to)”。
对序数(如，第一、第二和第三)的使用不一定暗示顺序的排名意义，而是可以仅在动作或结构的多个实例之间进行区分。
贯穿本说明书对“一个实施例”或“实施例”的引用意味着结合该实施例所描述的具体特征、结构、或特性包括在至少一个实施例中。因而，贯穿本说明书，短语“在一个实施例中”或“在实施例中”在不同场合中的出现并不一定都是指相同的实施例。此外，在一个或多个实施例中，可以以任何适当的方式来组合特定特征、结构或特性。
如在本说明书和所附的权利要求书中所使用的，单数形式的“一种”、“一个”以及“该”包括复数对象，除非内容另外明确指明。还应注意，术语“或者”总体上所使用的意义包括“和/或”，除非内容另外明确指明。
图1和图2涉及封装体38的一个实施例，该封装体包括基底40、非导电耦接元件42、帽盖44、裸片46和腔室48。裸片46可以是用于测量任何所需量的任何半导体传感器。
在这个实施例中，基底40在制造过程中被安置在封装体38的底部作为基础层。基底40具有耦接至基底40的第一表面的裸片46。裸片46电性地且物理地耦接至支撑区域41处的基底40。支撑区域41可以具有任何形状或大小。基底40包含用于将裸片46电连接至封装体38之外的电路的电连接件和部件。这些电连接件或部件可以通过导电裸片附接膜、导电线、焊接线、导电焊盘、其组合的公知技术或半导体行业已知的任何其他技术来形成。基底40还具有形成在基底40的孔和沟槽中的非导电耦接元件42，如，塑料、聚合物、电介质材料、或任何其他绝缘或非导电材料。非导电耦接元件42形成在基底40中并且被允许在将帽盖44耦接至封装体之前在基底40内硬化并固化。非导电耦接元件42包围支撑区域41。在基底40中的非导电耦接元件42允许将帽盖44直接耦接至非导电耦接元件42，从而避免使用粘胶来将帽盖44耦接至基底40以形成封装体。帽盖44可以通过超声波塑料焊接、热处理、或半导体行业已知的在不使用粘胶的情况下用于两个聚合物的任何其他附接或耦接技术来耦接至非导电耦接元件42。帽盖44在裸片46周围形成腔室48，从而保护裸片46免于非期望地曝露在外界环境、外部应力或两者中。利用已经在基底40中形成和固化的非导电耦接元件42来附接帽盖44允许制造商避免使用粘胶。进而，避免任何可能的粘胶溢出到曝露在基底40或裸片46上的电连接件和部件上。
图3和图4涉及封装体59的替代性实施例，该封装体包括基底64、非导电耦接元件42、具有壁62的帽盖52、两个裸片54、56以及两个腔室58、60。这两个裸片54、56可以是用于测量任何所需量的任何半导体传感器。
在这个实施例中，基底64在制造过程中被安置在封装体59的底部作为基础层。基底64具有耦接至基底64的第一表面的两个晶粒54、56。晶粒54、56电性地且物理地耦接至基底64。基底64包含用于使晶粒54、56对外界环境可电性地获得所需的电连接件和部件。如在其他实施例中，这些电连接件和部件可以通过导电裸片附接膜、导电线、导电焊盘、或半导体行业已知的任何其他技术来形成。基底64还具有形成在基底64的孔和沟槽中的非导电耦接元件42，如，塑料、聚合物、电介质材料、或任何其他绝缘材料。在将帽盖52耦接至封装体之前已经允许非导电耦接元件42在基底64内硬化并固化。在基底中的非导电耦接元件42允许将帽盖52直接耦接至非导电耦接元件42，从而避免使用粘胶来将帽盖52耦接至基底64。帽盖52可以通过超声波塑料焊接或半导体行业已知的任何其他技术来耦接至非导电耦接元件42。帽盖52在这两个裸片54、56各自周围形成一个腔室58、60，从而保护晶粒54、56免受外界环境、外部应力或两者影响。利用已经在基底64中形成并固化的非导电耦接元件42来附接帽盖52允许制造商避免使用粘胶，并且避免任何可能的粘胶溢出到曝露在基底64或晶粒54、56上的电连接件和部件上。此外，利用已经在基底64中形成并固化的非导电耦接元件42来附接帽盖52允许将任何数量的半导体晶粒54、56快速并容易地封装在一起，从而制造保护单个半导体裸片、多个半导体晶粒、单个电子器件、或多个电子器件的封装体。
图5涉及如图3和图4的封装体69的类似替代性实施例。封装体的这个替代性实施例包括基底64、非导电耦接元件42、具有壁和两个孔68的帽盖70、两个裸片72、74以及两个腔室58、60。这两个裸片72、74可以是用于测量任何所需量的任何半导体传感器或电子器件。
封装体69的这个替代性实施例类似于图3和图4，唯一的区别是在帽盖70中的这两个孔68。在帽盖70中的这两个孔68允许需要被曝露于外界环境并且被保护免受外部应力影响的接近度传感器、气体传感器和其他类似的半导体传感器、晶粒或电子器件。同样，通过利用非导电耦接元件将帽盖附接到基底上能够制造出具有任何数量的晶粒、任何数量的腔室和帽盖中的任何数量的孔的任何数量的实施例以及任何其他类似替代性实施例。例如，替代性实施例可以具有三个裸片、三个腔室以及帽盖，该帽盖具有将仅一个腔室和一个裸片曝露于外界环境的单个孔，而其他裸片保持在密封腔室中作为基准裸片。此外，替代性实施例可以具有单个裸片、单个腔室以及帽盖，该帽盖具有将该腔室和该裸片曝露于外界环境的单个孔。
在一个实施例中，晶粒72和74是气体传感器。孔口68将这些裸片曝露于外界空气。每个裸片72和74可以感测不同的气体，如，CO2、CO、CH4等。替代性地，一个裸片可以是保持密封在基准环境气体(如，氩气、氮气、或环境空气)中的基准裸片，其中没有孔口通入其腔室76，而另一个裸片经由通入其腔室76的孔68曝露于环境气体。
图6和图7涉及如图1的封装体的类似替代性实施例。封装体的这个替代性实施例包括基底80、非导电耦接元件42、不具有壁的帽盖78、两个裸片82、84以及一个腔室76。图7示出了替代性实施例，其中在基底80中形成了多个方孔86来代替圆孔。
这个替代性实施例具有类似于图1的封装体，区别是在一个腔室76中的这两个晶粒82、84以及代替圆孔的方孔86。在该一个腔室76中的这两个裸片82、84允许在帽盖壁不一定要分离每个裸片82、84时以较少的材料制造多感测封装体。同样，通过利用非导电耦接元件将帽盖附接到基底上能够制造出如三个裸片、单个腔室和没有壁的帽盖的替代性实施例以及其他类似替代性实施例。此外，该多个通孔86中的这些孔可以具有任何期望的横截面形状。例如，该多个通孔中的这些孔可以是方形、八边形、矩形、圆形或任何其他横截面形状。同样，在替代性实施例中，该多个第二沟槽中的这些第二沟槽也可以与多个通孔对齐。
图8至图19展示了制造封装体89的步骤。图8是基底88的侧视图，并且图9是图8的俯视平面图。基底88具有第一表面89和第二表面91。基底88可以是印刷电路板(PCB)、晶片、薄硅片、二氧化硅、氧化铝、或半导体行业已知的任何这类基底材料。基底88包括需要形成将电部件耦接至基底88的电连接件的电连接件和部件。在附图中没有提供这些电连接件和部件以避免混淆。
图10是基底88的横截面侧视图，该基底具有多个通孔90，该多个通孔已经形成从第一表面穿过基底88至第二表面或者形成在基底88中，并且图11是图10的俯视平面图。
在一个实施例中，在基底中钻这些孔90以在将非导电耦接元件96(图15)放置或形成在通孔90和沟槽92、94中时创建锁定机构。可以通过任何可接受的技术形成这些通孔90，例如，用掩膜蚀刻、激光切割、机械钻孔、穿孔、或用于形成完全穿过基底的孔的许多已知方式的任何方法。
形成在基底88中的这些通孔90充当锁定机构，并且非导电耦接元件96形成或放置在孔90和沟槽92、94中，这与仅将非导电耦接元件96形成在基底88中的沟槽内并且不存在通孔的情况相比允许了封装体的更大结构完整性。换言之，这允许使帽盖更紧固地耦接至封装体，从而减少了帽盖在曝露于外界环境、外部应力或两者时与封装体分离的可能性。
图12是在基底88的第一表面89中的多个第一沟槽92的俯视平面图。该多个第一沟槽92形成在该多个通孔90的顶部上方或顶部上。该多个第一沟槽92中的每个第一沟槽与该多个通孔90中的一定数量的孔对齐。同样，该多个第一沟槽92中的每个第一沟槽基本上平行于该多个第一沟槽92中的其他第一沟槽。该多个通孔90和该多个第一沟槽92形成多个连续的T形孔97，该多个连续的T形孔为帽盖102创建非导电耦接元件96锁定机构(图14、图15和图19)。这些T形孔97允许使帽盖102更紧固地耦接至封装体，从而减少了帽盖在曝露于外界环境、或外部应力或两者时与封装体分离的可能性。
图13是横向于或基本上垂直于该多个第一沟槽92形成的多个第二沟槽94的俯视平面图。该多个第二沟槽94没有与该多个通孔90中的一定数量的孔对齐。但是该多个第二沟槽94中的每个第二沟槽可以与该多个通孔90中的至少一个通孔重叠。
在这个实施例中，该多个第一沟槽92和该多个第二沟槽94形成为支撑帽盖102并且允许将晶粒98、100密封在分离的腔室中(图19)。该多个第二沟槽94中的这些第二沟槽可以与对齐这些第一沟槽92的这些通孔中的至少一个通孔重叠。可以通过铣削、蚀刻或半导体行业已知的其他技术来形成该多个第一沟槽92和该多个第二沟槽94。同样，该多个第一沟槽92和该多个第二沟槽94形成第一支撑区域93和第二支撑区域95。该多个第一沟槽92和该多个第二沟槽94与该多个通孔90结合形成多个通道和多个T形孔97，这些通道和这些T形孔允许非导电耦接元件96形成贯穿整个基底88。第一支撑区域93定位在这些非导电耦接元件96中的两个非导电耦接元件之间，并且第二支撑区域95定位在这两个非导电耦接元件96中围绕该第一支撑区域93的一个非导电耦接元件与另一个非导电耦接元件96之间。利用在基底88的边缘上或者顺沿该基底的边缘的沟槽92、94允许将帽盖102耦接至基底88、允许封装体结构稳固、并且允许晶粒98、100密闭在外界环境之外、被保护免受外部应力或两者影响。
图14是在已经形成了该多个通孔90、该多个第一沟槽92、和该多个第二沟槽94之后基底88的横截面侧视图。
图15是基底88的横截面侧视图，其中该多个通孔90、该多个第一沟槽92、和该多个第二沟槽94填充有非导电耦接元件96。
在这个实施例中，非导电耦接元件96形成在该多个通孔90、该多个第一沟槽92、和该多个第二沟槽94中以针对帽盖102形成集成支撑件、耦接区域和锁定机构。可以通过从侧边、顶部、底部、或以任何其他方式将非导电耦接元件注塑模制到这些沟槽和孔90、92、94中来将非导电耦接元件96放置在这些孔和沟槽中。替代性地，非导电耦接元件96可以预先并单独地形成并且然后被压缩到这些沟槽和这些孔90、92、94中，或者这些沟槽和这些孔可以通过半导体行业已知的任何其他技术来用非导电材料填充。同样，非导电耦接元件96可以是可以被喷射、压缩或使用半导体行业已知的方法以其他方式形成在位的塑料、聚合物、电介质材料、或任何其他绝缘材料。当非导电耦接元件96形成在位时，允许非导电耦接元件96硬化并固化。利用非导电耦接元件96来将帽盖102耦接至封装体中的基底88允许制造商避免使用粘胶，这减少了溢流到基底88上或到晶粒98、100上的可能性。
图16是当该多个通孔90、该多个第一沟槽92、和该多个第二沟槽94填充有然后被允许硬化并固化的非导电耦接元件96时的基底88的俯视平面图。
图17是耦接至基底88的第一表面89的两个裸片98、100的横截面侧视图。这两个裸片98、100电性地且物理地耦接至基底88的第一表面89，使得晶粒98、100可以从最终封装体之外被电性地访问。每个裸片98、100被放置在基底88的第一表面89上在由该多个通孔90、该多个第一沟槽92、和该多个第二沟槽94中的非导电耦接元件96包围或定界的第一支撑区域93或第二支撑区域95中。
图18是耦接至基底88的两个裸片98、100的俯视平面图。这两个裸片98、100电性地且物理地耦接至基底88的第一表面，使得晶粒98、100可以从已完成封装体之外被电性地访问。每个裸片98、100被放置在基底88的第一表面上在由该多个通孔90、该多个第一沟槽92、和该多个第二沟槽94中的非导电耦接元件96包围或定界的第一支撑区域93或第二支撑区域95中。
图19是已完成封装体的替代性实施例的横截面侧视图。具有壁的帽盖102已经耦接至非导电耦接元件96，该非导电耦接元件已经在基底88内硬化并固化。
在这个实施例中，已完成封装体89具有基底88，该基底被安置在封装体的底部作为基础层。基底88具有耦接至基底88的第一表面的两个裸片98、100。晶粒98、100电耦接至基底88。基底88包含用于使晶粒98、100对外界环境可电性地访问所需的电连接件和部件。这些电连接件和部件可以通过导电裸片附接膜、导电线、导电焊盘、其组合、或半导体行业已知的任何其他技术来形成。基底88还具有形成在基底88的孔90和沟槽92、94中的非导电耦接元件96，如，塑料、聚合物、电介质材料、或任何其他的绝缘材料。在将帽盖102耦接至封装体之前已经允许非导电耦接元件96在基底88内硬化并固化。在基底中的非导电耦接元件96允许将帽盖102直接耦接至非导电耦接元件96，从而避免使用粘胶来将帽盖102耦接至基底88。帽盖102在这两个裸片98、100各自周围形成一个腔室，从而保护晶粒98、102免受外界环境、外部应力或两者影响。利用已经在基底88中形成、硬化并固化的非导电耦接元件96来附接帽盖102允许制造商避免使用粘胶，并且避免任何可能的粘胶溢出到曝露在基底88或晶粒98、100上的电连接件和部件上。此外，利用已经在基底88中形成并固化的非导电耦接元件96来附接帽盖102允许将任何数量的半导体晶粒98、100快速并容易地封装在一起，从而制造保护单个裸片、多个晶粒、单个电子器件、和多个电子器件免受外界环境或外部应力影响的封装体。
帽盖102和耦接元件96由可以通过不需要粘胶来形成紧密的整体结合构件的技术结合的材料制成。例如，这两者可以由可以彼此超声波焊接的聚合物制成。在放置在一起后，帽盖102和耦接元件96的接头经受使这两个构件彼此永久熔融的超声波焊接光束。可以使用其他技术，如加热该接头以将这两个构件熔化在一起、然后将其快速冷却以形成永久结合、激光焊接、或已知用于在没有粘胶的情况下使两个构件彼此附接的其他技术。可以彼此超声波焊接以形成气密密封、紧密永久结合的各种各样的塑料、其他材料和不同的聚合物在本领域是公知的，并且这些材料中的任何材料可以用于帽盖102和耦接构件96。
图20是封装体的替代性实施例的横截面视图，该封装体包括具有多个I形孔103的基底104基础层。
图21是封装体的替代性实施例的横截面侧视图，该封装体包括具有填充有非导电耦接元件106的多个I形孔103的基底104基础层。该多个I形孔103由多个第一沟槽、多个第二沟槽、多个第三沟槽、多个第四沟槽和多个通孔组成。
在这个实施例中，在基底104的第一表面中已经形成了多个通孔和若干多个沟槽。然而，在基底104的第二表面上已经形成了若干多个沟槽。在基底104的第二表面上已经形成了与在基底104的第一表面上的该多个第一沟槽中的对应第一沟槽相反的多个第三沟槽。同样，在基底104的第二表面上已经形成了与在基底104的第一表面上的该多个第二沟槽中的对应第二沟槽相反的多个第四沟槽。这些多个第一、第二、第三、和第四沟槽用于将非导电耦接元件106进一步集成在基底104中并且用于形成更强的锁定机构。该多个第一沟槽和该多个第三沟槽与该多个通孔中的多个通孔对齐。该多个第二沟槽中的这些第二沟槽和该多个第四沟槽中的这些第四沟槽可以与对齐这些第一沟槽和这些第三沟槽的这些通孔中的至少一个通孔重叠。这是因为该多个第一、第二、第三、和第四沟槽以及该多个通孔形成多个连续的I形孔103。这些I形孔103允许非导电耦接元件106在基底104的第二表面上硬化并固化，从而创建与以上替代性实施例中讨论的T形孔97相比更强并更加集成的锁定机构。
图22是已完成封装体91的替代性实施例的横截面侧视图，该已完成封装体包括耦接至非导电耦接元件106的帽盖108，该非导电耦接元件形成在基底104中的多个I形孔103中。
以上所描述的各实施例可以被组合以提供进一步的实施例。在本说明书中所提及的和/或在申请资料表中所列出的所有美国专利、美国专利申请出版物、美国专利申请、国外专利、国外专利申请和非专利出版物都以其全文通过引用并入本文。如果有必要，可以对实施例的各方面进行修改，以采用各专利、申请和公开的概念来提供更进一步的实施例。
鉴于以上详细说明，可以对实施例做出这些和其他改变。总之，在以下权利要求书中，所使用的术语不应当被解释为将权利要求书局限于本说明书和权利要求书中所披露的特定实施例，而是应当被解释为包括所有可能的实施例、连同这些权利要求有权获得的等效物的整个范围。因此，权利要求书并不受本披露的限制。

Claims (18)

1.一种半导体封装体，包括：
支撑基底，所述支撑基底具有第一表面和第二表面以及延伸穿过所述支撑基底的多个通孔；
非导电耦接元件，所述非导电耦接元件嵌入在所述支撑基底中，所述非导电耦接元件包括：
第一部分，所述第一部分具有第一表面，所述第一表面与所述支撑基底的所述第一表面基本上共面，所述第一部分延伸到所述支撑基底中；以及
多个第二部分，每个第二部分在所述多个通孔中的一个通孔中并且与所述第一部分重叠并耦合；
第一支撑区域，所述第一支撑区域在所述支撑基底的所述第一表面上在所述非导电耦接元件的所述多个第二部分的至少两个第二部分之间；
第一裸片，所述第一裸片耦接至所述支撑基底的所述第一表面上的所述第一支撑区域；以及
帽盖，所述帽盖耦接至所述非导电耦接元件的所述第一部分，所述帽盖形成围绕所述第一裸片的腔室。
2.如权利要求1所述的半导体封装体，进一步包括：
第二支撑区域，所述第二支撑区域在所述支撑基底的所述第一表面上；以及
第二裸片，所述第二裸片耦接至所述第二支撑区域。
3.如权利要求2所述的半导体封装体，其中，耦接至所述支撑基底的所述第一裸片和所述第二裸片电耦接至所述支撑基底。
4.如权利要求3所述的半导体封装体，其中所述帽盖具有壁，所述帽盖耦接至所述非导电耦接元件以形成第一腔室和第二腔室，所述第一腔室包围所述第一裸片，并且所述第二腔室包围所述第二裸片。
5.如权利要求1所述的半导体封装体，
其中所述非导电耦接元件包括：在所述支撑基底的所述第二表面中的第三部分，所述第三部分与所述非导电耦接元件的所述第一部分相反，所述第三部分通过所述多个第二部分耦接至所述第一部分。
6.一种半导体封装体，包括：
基底，所述基底具有第一表面和第二表面；
多个不同的通孔，所述多个不同的通孔穿过所述基底；
多个第一沟槽，所述多个第一沟槽在所述基底的所述第一表面中，每个第一沟槽基本上彼此平行并且与所述多个不同的通孔中的一定数量的通孔重叠；
多个第二沟槽，所述多个第二沟槽在所述基底的所述第一表面中，每个第二沟槽横向于所述多个第一沟槽并且与所述多个不同的通孔中的所述一定数量的通孔的所述通孔中的至少一个通孔重叠，所述多个不同的通孔中的每个通孔从所述第一沟槽或所述第二沟槽中的一个沟槽延伸到所述基底的所述第二表面；以及
非导电材料，所述非导电材料在所述多个不同的通孔、所述多个第一沟槽以及所述多个第二沟槽中。
7.如权利要求6所述的半导体封装体，其中，所述多个第一沟槽和所述多个不同的通孔是多个连续的T形非导电元件。
8.如权利要求6所述的半导体封装体，进一步包括：
多个第三沟槽，所述多个第三沟槽在所述基底的所述第二表面中，每个第三沟槽与所述多个不同的通孔中的所述一定数量的通孔对齐。
9.如权利要求8所述的半导体封装体，其中，所述多个第一沟槽、所述多个不同的通孔以及所述多个第三沟槽是多个连续的I形非导电元件。
10.如权利要求9所述的半导体封装体，其中所述非导电材料还在所述多个第三沟槽中。
11.如权利要求10所述的半导体封装体，进一步包括：
多个第四沟槽，所述多个第四沟槽在所述基底的所述第二表面中，每个第四沟槽横向于所述多个第三沟槽并且与所述多个不同的通孔中的所述一定数量的通孔的所述通孔中的所述至少一个通孔重叠。
12.如权利要求6所述的半导体封装体，进一步包括
帽盖，所述帽盖耦接至所述非导电材料并且和所述多个不同的通孔对齐；
支撑区域，所述支撑区域由所述多个第一沟槽中的两个第一沟槽和所述多个第二沟槽中的两个第二沟槽包围；以及
裸片，所述裸片耦接至所述支撑区域，所述裸片电耦接至所述支撑区域。
13.一种用于制造半导体设备的方法，包括：
在基底中形成多个通孔，所述基底具有第一表面和第二表面；
在所述基底中形成多个第一沟槽，每个第一沟槽基本上彼此平行并且与多个不同的通孔中的一定数量的通孔重叠；
在所述基底中形成多个第二沟槽，每个第二沟槽横向于所述多个第一沟槽，并且与所述多个通孔中的至少一个通孔重叠，所述多个不同的通孔中的每个通孔从所述第一沟槽或所述第二沟槽中的一个沟槽延伸到所述基底的所述第二表面；
在所述多个不同的通孔、所述多个第一沟槽以及所述多个第二沟槽中形成非导电材料；
将第一裸片耦接至所述基底的第一支撑区域；以及
将帽盖耦接至所述非导电材料，从而形成包围所述第一裸片的腔室。
14.如权利要求13所述的方法，其中，将所述帽盖耦接至所述非导电材料包括通过超声波塑料焊接将所述帽盖焊接至所述非导电材料。
15.如权利要求13所述的方法，进一步包括：
在所述基底的所述第二表面中形成多个第三沟槽，每个第三沟槽与所述多个通孔中的所述一定数量的通孔对齐，所述多个第三沟槽、所述多个通孔以及多个第四沟槽形成多个连续的I形孔；以及
在所述多个连续的I形孔中形成所述非导电材料。
16.如权利要求15所述的方法，进一步包括：
在所述基底的所述第二表面中形成所述多个第四沟槽，每个第四沟槽横向于所述多个第三沟槽并且与所述通孔中的至少一个通孔重叠；以及
在所述多个第四沟槽中形成所述非导电材料。
17.如权利要求13所述的方法，其中，在所述多个通孔、所述多个第一沟槽以及所述多个第二沟槽中形成所述非导电材料包括注塑模制所述非导电材料。
18.如权利要求13所述的方法，进一步包括将第二裸片耦接至所述基底的所述第一支撑区域，所述第二裸片电耦接至所述基底。
CN201611265163.8A 2016-12-30 2016-12-30 半导体传感器封装体 Active CN108269765B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201611265163.8A CN108269765B (zh) 2016-12-30 2016-12-30 半导体传感器封装体
US15/406,589 US10181453B2 (en) 2016-12-30 2017-01-13 Semiconductor sensor package
US16/189,010 US10600758B2 (en) 2016-12-30 2018-11-13 Semiconductor sensor package
US16/795,099 US11430765B2 (en) 2016-12-30 2020-02-19 Semiconductor sensor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611265163.8A CN108269765B (zh) 2016-12-30 2016-12-30 半导体传感器封装体

Publications (2)

Publication Number Publication Date
CN108269765A CN108269765A (zh) 2018-07-10
CN108269765B true CN108269765B (zh) 2021-11-26

Family

ID=62711992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611265163.8A Active CN108269765B (zh) 2016-12-30 2016-12-30 半导体传感器封装体

Country Status (2)

Country Link
US (3) US10181453B2 (zh)
CN (1) CN108269765B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007174635A (ja) * 2005-11-25 2007-07-05 Matsushita Electric Works Ltd マイクロホンパッケージの製造方法及びマイクロホンパッケージ
CN101437187A (zh) * 2007-11-15 2009-05-20 财团法人工业技术研究院 用以减缩微型传感器封装体积的堆叠式封装结构
CN102709275A (zh) * 2012-06-05 2012-10-03 中国电子科技集团公司第十研究所 同轴型非接触式3d-mcm垂直互连方法
CN103258828A (zh) * 2012-02-17 2013-08-21 Nxp股份有限公司 集成电路及制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1167131C (zh) * 1997-08-19 2004-09-15 株式会社日立制作所 基底基板及制作用来装载多个半导体裸芯片器件的构造体的方法
US7332375B1 (en) * 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US20040124505A1 (en) * 2002-12-27 2004-07-01 Mahle Richard L. Semiconductor device package with leadframe-to-plastic lock
US20080128897A1 (en) * 2006-12-05 2008-06-05 Tong Wa Chao Heat spreader for a multi-chip package
US8110915B2 (en) * 2009-10-16 2012-02-07 Infineon Technologies Ag Open cavity leadless surface mountable package for high power RF applications
US9319764B2 (en) * 2013-03-08 2016-04-19 Merry Electronics Co., Ltd. MEMS microphone packaging structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007174635A (ja) * 2005-11-25 2007-07-05 Matsushita Electric Works Ltd マイクロホンパッケージの製造方法及びマイクロホンパッケージ
CN101437187A (zh) * 2007-11-15 2009-05-20 财团法人工业技术研究院 用以减缩微型传感器封装体积的堆叠式封装结构
CN103258828A (zh) * 2012-02-17 2013-08-21 Nxp股份有限公司 集成电路及制造方法
CN102709275A (zh) * 2012-06-05 2012-10-03 中国电子科技集团公司第十研究所 同轴型非接触式3d-mcm垂直互连方法

Also Published As

Publication number Publication date
US20200185356A1 (en) 2020-06-11
US11430765B2 (en) 2022-08-30
US10181453B2 (en) 2019-01-15
US20190081022A1 (en) 2019-03-14
US10600758B2 (en) 2020-03-24
US20180190616A1 (en) 2018-07-05
CN108269765A (zh) 2018-07-10

Similar Documents

Publication Publication Date Title
US7531375B2 (en) Solid image-pickup device and method for manufacturing the solid image pickup device
US7470567B2 (en) Semiconductor device and method of manufacturing the same
JP6249892B2 (ja) 半導体装置の製造方法
US10957630B2 (en) Semiconductor device and semiconductor device manufacturing method
US9196554B2 (en) Electronic component, arrangement and method
JP2012238725A (ja) 半導体装置とその製造方法、およびそれを用いた半導体モジュール
JP2020519029A5 (zh)
CN107619020B (zh) 底部封装体暴露的裸片mems压力传感器集成电路封装体设计
JP6677616B2 (ja) 半導体装置の製造方法
TW201344994A (zh) 鑄於基材上具有密封凹槽的半導體雷射晶片封裝及其形成方法
CN108269765B (zh) 半导体传感器封装体
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
CN206650065U (zh) 半导体封装体
KR20160051145A (ko) 센서 패키지 및 그 제조 방법
CN1881570A (zh) 封入密封器件的集成电路封装
JP2014175363A (ja) 樹脂封止モジュールの製造方法、樹脂封止モジュール
US10431514B2 (en) Semiconductor packages having dual encapsulation material
KR20180043999A (ko) 생체 이식형 기기 및 그 제조 방법
JP5261851B2 (ja) 半導体装置の製造方法
CN108933123A (zh) 半导体封装以及制造该半导体封装的方法
JP2009141287A (ja) 半導体装置の製造方法および半導体装置
CN107492527A (zh) 具有顺应性角的堆叠半导体封装体
KR20160070514A (ko) 센서 패키지 및 그 제조 방법
KR100387395B1 (ko) 에어캐비티를 갖는 플라스틱 패캐지 및 그 제조방법
US8552544B2 (en) Package structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant