KR100387395B1 - 에어캐비티를 갖는 플라스틱 패캐지 및 그 제조방법 - Google Patents

에어캐비티를 갖는 플라스틱 패캐지 및 그 제조방법 Download PDF

Info

Publication number
KR100387395B1
KR100387395B1 KR10-2000-0065390A KR20000065390A KR100387395B1 KR 100387395 B1 KR100387395 B1 KR 100387395B1 KR 20000065390 A KR20000065390 A KR 20000065390A KR 100387395 B1 KR100387395 B1 KR 100387395B1
Authority
KR
South Korea
Prior art keywords
chip
bonding
air cavity
wire
lead frame
Prior art date
Application number
KR10-2000-0065390A
Other languages
English (en)
Other versions
KR20020035206A (ko
Inventor
박찬익
Original Assignee
에쓰에쓰아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에쓰에쓰아이 주식회사 filed Critical 에쓰에쓰아이 주식회사
Priority to KR10-2000-0065390A priority Critical patent/KR100387395B1/ko
Publication of KR20020035206A publication Critical patent/KR20020035206A/ko
Application granted granted Critical
Publication of KR100387395B1 publication Critical patent/KR100387395B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

에어캐비티가 직접적으로 요구되는 칩 표면의 활성회로영역에 국한하는 에어캐비티를 형성한 에어캐비티를 갖는 플라스틱 패키지 및 그 제조방법이 개시된다.본 발명의 패키지는, 칩본딩부와 리이드부를 포함하는 리이드프레임, 칩본딩부 상에 본딩되어 있는 칩, 칩의 와이어본딩패드부와 리이드프레임의 리이드부를 전기적으로 연결하는 본딩와이어, 칩 중앙의 활성회로영역에 국한하여 에어캐비티를 형성할 수 있도록 본딩와이어를 손상하지 않는 높이와 위치로 하향돌출부를 구비하며, 칩의 가장자리를 따라 접착제에 의해 접착되어 있는 덮개부 및 칩과 덮개부 사이에 형성된 에어캐비티를 유지시키면서, 리이드프레임, 칩, 본딩와이어 및 덮개부를 일체화시키는 플라스틱 몸체를 포함한다.

Description

에어캐비티를 갖는 플라스틱 패캐지 및 그 제조방법{Plastic package having air-cavity and method of manufacturing the same}
본 발명은 반도체칩을 내장하는 패키지에 관한 것으로서, 보다 상세하게는 반도체칩을 패키지의 에어캐비티(air-cavity)내에 내장하는 에어캐비티를 갖는 플라스틱 패키지및 그의 제조방법에 관한 것이다.
반도체를 포함한 전기전자 소자용 패키지의 구분은 그 재질에 따라 세라믹 패키지와 플라스틱 패키지로 크게 구분한다. 세라믹 패키지는 전기전자 소자 칩의 활성 표면에 패키지 재료의 접촉이 없도록 패키지 내를 공기로 채워진 빈 공간을 형성하는 에어캐비티형이나, 플라스틱 패키지는 일반적으로 에어캐비티형이 아니라 리이드 프레임에 칩과 와이어를 본딩하고 플라스틱 수지로 칩과 와이어를 에어캐비티없이 매몰하여 성형한 것이다.
에어캐비티형 패키지는 칩의 활성영역에 패키지 재료가 접촉하여 그 칩의 본래 기능이나 성능이 저하되거나 상실되는 것을 막기 위해 칩의 상부표면 위로 공기의 밀폐 공동을 형성한 패키지로서, 전기전자 소자 칩이 목적하는 기능 및 특성이 패키지 재료와의 접촉에 의해 심각한 장애를 보이는 물리적으로 취약한 소자, 전기적으로 민감한 고주파 소자, 표면탄성파 필터 소자, 투명창의 구조가 요구되는 광소자 및 촬상소자 등에는 필수적이다.
도 7은 종래의 일반적인 에어캐비티를 갖는 패키지를 나타내는 단면도이다. 도 7을 참조하면, 칩(40)을 안착할 수 있는 칩본딩부(42)와 본딩와이어(44)를 본딩을 할 수 있는 리이드부(52)에 플라스틱 수지로 패키지 하부몸체를 성형시킨 패키지 베이스(54)가 형성되며, 상기 베이스(54)상에 칩(40)과 본딩와이어(44)를 본딩한 후, 칩(40)과 본딩와이어(44)가 손상되지 않도록 칩(40)과 본딩와이어(44)를 모두 포함하는 캐비티를 가진 덮개판(56)이 접착제(58)에 의해 베이스(54) 상에 접착됨으로써, 칩(40)의 표면상에 에어캐비티를 갖는 패키지가 완성된다.
그러나, 상기 종래의 일반적인 에어캐비티형 패키지는 동일한 칩 크기에 대해서 에어캐비티가 없는 일반적인 플라스틱 패키지 보다 적어도 덮개 벽의 두께 만큼 커질 수 밖에 없다는 문제점이 있다. 또한 최종 몸체 형성에서 상이한 공정과 구조에 의해 에어캐비티가 없는 일반적인 플라스틱 패키지와는 패키징을 위한 여러가지 금형을 공유할 수 없다는 문제점이 있다.
따라서, 에어캐비티형 패키지는 우선적으로 소형화에 불리하고, 새로이 개발비용을 지출하여야 하는 단점이 있다. 또한 대부분의 에어캐비티가 없는 일반적인 플라스틱 패키지에 맞추어져 있는 패키지 크기나 외부단자의 배치에 관한 산업표준을 충족하기 어려워 비표준 형태로 제한적인 맞춤시장에 의존하고 범용적인 시장접근에는 여러가지 제한이 따른다는 문제점이 있다.
본 발명의 목적은 에어캐비티가 직접적으로 요구되는 칩 표면의 활성회로영역에 국한하는 에어캐비티를 형성함으로써 소형화된 에어캐비티를 갖는 플라스틱 패키지 및 그 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 종래의 에어캐비티가 없는 일반 플라스틱 패키지의 금형을 공유하여 경제적이고 신뢰성이 향상된 에어캐비티를 갖는 플라스틱 패키지및 그 제조방법을 제공하는 데 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 에어캐비티를 갖는 플라스틱 패키지를 제조하는 과정들을 나타내는 사시도들이다.
도 5는 도 4의 V-V'선의 방향에 따라 자른 개별 패키지로 절단한 후의 단면도이다.
도 6은 본 발명의 다른 실시예에 따라 제조된 에어캐비티를 갖는 플라스틱 패키지를 나타내는 단면도이다.
도 7은 종래의 일반적인 에어캐비티를 갖는 패키지를 나타내는 단면도이다.
※ 도면의 주요 부분에 대한 부호의 설명
10 ; 리이드프레임 12, 42 ; 칩본딩부
14, 52 ; 리이드부 16 ; 연결부
20, 40 ; 칩 22 ; 와이어본딩패드부
24, 44 ; 본딩와이어 26, 46, 58 ; 접착제
28, 48 ; 덮개부 30, 50 ; 몸체
54 ; 베이스 56 ; 덮개판
상기 목적을 달성하기 위한 본 발명에 따른 에어캐비티를 갖는 플라스틱 패키지는, 중앙에 칩을 본딩할 수 있는 칩본딩부와 외부와의 전기적 접속을 위한 리이드부를 포함하는 리이드프레임, 상기 리이드프레임의 칩본딩부 상에 본딩되어 있는 칩, 상기 칩의 와이어본딩패드부와 상기 리이드프레임의 리이드부를 전기적으로 연결하는 본딩와이어, 상기 칩 중앙의 활성회로영역에 국한하여 에어캐비티를 형성할 수 있도록 본딩와이어를 손상하지 않는 높이와 위치로 하향돌출부를 구비하며, 상기 칩의 가장자리를 따라 접착제에 의해 접착되어 있는 덮개부 및 상기 칩과 덮개부 사이에 형성된 에어캐비티를 유지시키면서, 상기 리이드프레임, 칩, 본딩와이어 및 덮개부를 일체화시키는 플라스틱 몸체를 포함한다.
상기 덮개부는 사각형의 상판과 상기 상판의 네 모서리에 형성된 하향돌출부의 형상, 바람직하게는 사각기둥 또는 댐식 돌출부의 형상을 가지며, 세라믹 재료또는 충분한 강도를 갖는 플라스틱 재질로 구성될 수 있다.
또한, 상기 본 발명의 목적을 달성하기 위한 본 발명에 따른 에어캐비티를 갖는 플라스틱 패키지의 제조방법은, 중앙에 칩을 본딩할 수 있는 칩본딩부와 외부와의 전기적 접속을 위한 리이드부를 포함하는 리이드프레임을 준비하는 단계, 상기 리이드프레임의 칩본딩부 상에 칩을 본딩하는 단계, 상기 칩의 와이어본딩패드부와 상기 리이드프레임의 리이드부를 본딩와이어로 전기적으로 연결하는 단계, 상기 와이어본딩패드부 상에 연결된 본딩와이어가 매몰되며, 상기 칩 중앙의 활성회로영역내로 침투되지 않도록 상기 칩의 가장자리를 따라 접착제를 도포하는 단계, 상기 칩의 크기에 대응하며, 그 가장자리에 하향돌출부를 구비하는 덮개부를상기 접착제에 밀착하여 상기 칩 중앙의 활성회로영역에 국한하는 에어캐비티를 형성하는 단계, 상기 덮개부의 하향돌출부와 상기 접착제에 의해 밀봉되는 캐비티 벽이 형성되도록 상기 접착제를 경화하는 단계 및 상기 칩과 덮개부 사이에 형성된 에어캐비티를 유지시키면서, 상기 리이드프레임, 칩, 본딩와이어 및 덮개부를 일체화시키는 플라스틱 몸체를 성형하는 단계를 포함한다.
상기 와이어본딩패드부에 본딩와이어를 연결하는 단계는 본딩와이어의 루프(loop) 높이를 낮게 할 수 있는 스티치본딩(stitch bonding) 방법으로 수행하는 것이 바람직하며, 상기 플라스틱 몸체를 성형하는 단계에서는 상기 리이드프레임을 예열하는 단계를 구비함으로써 에어캐비티의 기밀성을 향상시킬 수 있다는 점에서 바람직하다.
본 발명에 의하면, 칩 크기에 대응하는 덮개부로 에어캐비티가 직접적으로 요구되는 칩 중앙의 활성회로영역에 국한하는 에어캐비티를 형성할 수 있기 때문에 패키지의 소형화를 달성할 수 있으며, 에어캐비티의 용적을 최소화함으로써 에어캐비티의 기밀유지에 대한 신뢰성이 향상된다. 또한, 패키지의 소형화와 함께 에어캐비티가 없는 종래의 일반적인 플라스틱 패키지를 제조하는 금형을 공유할 수 있게 될 수 있으며, 기존의 산업표준 및 생산체계내에서 범용적인 생산설비 및 시장의 접근이 용이하게 될 수 있다.
이하 첨부된 도면들을 참조하면서 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 본 실시예들은 본 발명을 한정하는 것이 아니라, 본 발명의 구체적인 실시예로서 본 발명의 사상을 당업자가 쉽게 이해할 수 있도록 단순히 예시한 것에 불과하다.
도 5는 본 발명의 제1 실시예에 따라 제조된 리이드레스형(leadless-type) 패키지로서, 에어캐비티를 갖는 플라스틱 패키지의 단면도이며, 도 1 내지 도 4는 도 5의 패키지를 제조하는 각 공정단계를 나타내는 사시도들이다.
먼저, 도 5를 참조하면, 칩을 안착시킬 수 있으며 방열판으로서의 역할을 하는 칩본딩부(12)와 그 외곽으로 배치된 리이드부(14)를 구비하는 리이드프레임이 하측에 구성된다. 상기 칩본딩패드(12)와 리이드부(14)는 각기 연결부에 의해 하나의 리이드프레임에 연결된 단위체를 구성하는 것이지만, 패키지 완성을 위한 최종 절단 공정에서 절단되어 서로 분리된다.
상기 칩본딩부(12)상에는 칩(20)이 본딩되어 있으며, 상기 칩(20)은 중앙에 활성회로영역이 구성되며, 가장자리를 따라서 본딩와이어(24)와의 접촉단자인 와이어본딩패드부(도시안됨)가 배치되어 있다. 상기 칩(20)은 가장 낮은 유전율을 갖는 공기의 유전율을 이용하기 위해 회로가 형성된 활성영역 중앙에서 메탈 패턴(metal pattern) 일부가 노출된 고주파수에서 사용되는 반도체 칩으로서, 노출된 메탈 패턴은 봉합수지와 같은 유전율이 높은 물질로 덮이지 않고 공기로 보호되는 것이 필요한 칩(20)이다. 한편, 상기 칩(20)의 와이어본딩패드부(도시안됨)와 리이드부(14)는 본딩와이어(24)에 의해 전기적으로 연결되어 있다. 와이어본딩패드부상에 본딩된 본딩와이어(24)를 매몰하는 접착제(26)에 의해 칩(20)의 크기에 대응하여 거의 유사한 크기를 갖는 덮개부(28)가 칩(20)의 가장자리를 따라 접착되어 있다. 상기 덮개부(28)는 도시되어 있지 않지만 본딩와이어를 손상하지 않는 높이, 예컨대 웨지(wedge)에 의한 스티지본딩(stitch bonding)의 루프 높이(loop height)보다 높은 정도로 하향돌출부를 구비하며, 이들 하향돌출부와 상기 접착제(26)에 의해 덮개부(28)와 칩(20) 사이의 캐비티벽을 구성한다. 따라서, 칩(20)의 중앙에 구성되는 활성회로영역에 국한되는 에어캐비티가 형성된다. 한편, 상기 접착제(26)는 점도가 높아 정교한 양 조절 및 경화시 퍼짐이 방지되고 경화후 캐비티벽으로서 충분한 강도를 갖는 것을 선택하여 사용한다.
상기 하향돌출부는 본딩와이어를 손상하지 않는 높이와 위치로서 덮개부(28)의 네 모서리로부터 하향돌출된 기둥, 예를 들어 사각기둥 형태로 구성되거나, 덮개부(28)의 모서리 가장자리를 따라 하향돌출된 댐식의 형태로 구성될 수 있다. 본 실시예에서는 하향돌출부를 사각기둥 형태로 구성하였으나, 본딩와이어와 칩의 핵심회로를 손상하지 않는 높이, 위치나 모양으로 다양한 형태로 돌출될 수 있다. 상기 덮개부(28)는 가능한 한 얇은 두께로도 패키지의 외곽 몸체를 성형할 때 몰딩압력을 충분히 지탱할 수 있으며 플라스틱 수지와의 접착 친화성이 높고 절연성이 탁월한 세라믹 재료로 만드는 것이 효과적이나, 반드시 이에 한정되는 것은 아니고 후속되는 플라스틱 몰딩공정시 몰딩압력을 견딜 수 있는 충분한 강도를 갖는 플라스틱 재료로 만들 수도 있다.
한편, 칩(20)과 덮개부(28) 사이에 국한되는 에어캐비티를 유지하면서 상기 칩본딩부(12), 리이드부(14), 본딩와이어(24), 칩(20) 및 덮개부(28)가 플라스틱 몸체(30)에 의해 일체화되어 있다.
이하, 도 1 내지 도 4를 참조하여 상기 리드레스형 플라스틱 패키지의 제조공정을 살펴본다.
먼저, 도 1을 참조하면, 중앙에 칩(20)을 본딩할 수 있는 칩본딩부(12)와 외부와의 전기적 접속을 위한 리이드부(14)를 포함하는 단위체가 적어도 하나 이상포함되는 리이드프레임(10)을 준비한다. 상기 칩본딩부(12)는 리이드프레임 본체에 연결부(16)에 의해 연결되어 있으며, 리이드부(14)는 리이드프레임 본체로부터 돌출되는 형태로 구성되어 있다. 이어서, 상기 리이드프레임(10)의 칩본딩부(12) 상에 칩(20)을 본딩한다. 상기 칩(20)은 그 중앙에 소자의 핵심 회로요소들이 구성된 활성회로영역(칩 중앙의 사각형영역내)과 상기 활성회로영역의 외곽으로 외부단자의 역할을 하는 와이어본딩패드부(22)들이 칩(20)의 가장자리를 따라 배치되어 있다.
이어서 도 2를 참조하면, 상기 칩(20)의 와이어본딩패드부(22)와 상기 리이드프레임(10)의 리이드부(14)를 본딩와이어(24)로 전기적으로 연결한다. 이때 적용되는 와이어본딩 기법은 캐필러리(capillary)에 의한 볼본딩(ball bonding) 기술을 사용할 수도 있으나, 바람직하게는 칩(20) 가장자리의 와이어본딩패드부(22)에서의 본딩와이어(24)의 루프(loop) 높이를 낮게할 수 있는 웨지(wedge)에 의한 스티치본딩(stitch bonding)이 사용된다.
이어서 도 3을 참조하면, 상기 와이어본딩패드부(22) 상에 연결된 본딩와이어(24)가 충분히 매몰되며, 상기 칩(20) 중앙의 노출된 매탈 패턴(metal pattern)d이 있는 활성회로영역내로 침투되지 않도록 상기 칩(20)의 가장자리를 따라 접착제(26)를 도포한다. 상기 접착제(26)는 액체상태의 에폭시 계열의 재질로서 실리카를 필러(filler)로 들어 있기 때문에 칩(20)의 가장자리를 따라 도포할 때에는 와이어(24)에 손상을 야기하지 않는다. 또한 점도가 높아 정교한 양 조절이 가능하고, 일단 도포된 후에는 최초의 형상유지가 가능하기 때문에 후속공정에서 덮개부를 쉽게 부착할 수 있다. 그리고 경화시 퍼짐이 방지되고 경화후 캐비티벽으로서 충분한 강도를 갖을 수 있다. 본 실시예에서는 후속되는 덮개부(도 4의 28)의 하향돌출부가 네 모서리로부터 하향되는 사각기둥형태로 구성되어 있기 때문에 접착제(26)는 칩(20) 가장자리의 네 모서리를 제외하고 상기 본딩와이어(24)가 충분히 매몰되면서도 동시에 칩(20)의 활성회로영역 내로 침투하지 않도록, 특히 후속되는 덮개부의 부착과 접착제의 경화 단계에서 접착제의 양이 과다하여 칩(20)의 중앙으로 넘치지 않도록 적당한 양을 도포하는 것이 중요하다.
이어서, 도 4를 참조하면, 상기 칩(20)의 크기에 대응하며, 그 가장자리에 하향돌출부를 구비하는 덮개부(28)를 상기 접착제(26)에 밀착하여 상기 칩(20)의 중앙의 활성회로영역에 국한하는 에어캐비티를 형성한다. 상기 덮개부(28)는 플라스틱 수지와의 접착 친화성이 높고 절연성이 우수한 세라믹 재료로 만들어진 것으로서, 네 모서리에 사각기둥이 하향돌출되어 있는 것을 사용하였다. 따라서, 사각기둥을 제외한 부분은 상기 덮개부(28)의 하단과 접착제(26)가 접착됨으로써 상기 접착제(26)와 사각기둥에 의해 소정 높이의 캐비티벽이 형성된다. 그리고 사각기둥 형태의 하향돌출부가 있는 영역은 완전하게 밀페되지는 않으나 덮개부(28)의 하향돌출부에 의해 캐비티벽이 형성된다. 따라서 칩(20) 중앙에 있는 활성회로영역에서는 노출된 메탈 패턴 주위에 에어캐비티(Air cavity)가 형성되어 공기의 유전율을 고주파용 칩이 동작할때 이용할 수 있게 되어 잡음이 영향을 억제할 수 있다.
이어서, 상기 접착제(26)에 의해 에어캐비티의 기밀성이 신뢰성 있게 유지되도록 상기 접착제(26)를 소정의 경화온도로 가열하여 경화시킨다. 이때, 상기 덮개부(28)의 사각기둥이 없는 부분과 칩(20) 사이는 접착제(26)에 의해 틈이 없으나, 사각기둥과 칩(20)의 표면과의 접착부분에는 적어도 공기의 유입이 가능할 정도의 틈이 있어도 좋다. 이는 상기 접착제(26)의 경화공정시 가열된 에어캐비티 내의 공기가 팽창되어 배출될 수 있는 통로로 작용하기 때문에 에어캐비티의 기밀성 유지 차원에서 바람직하다.
이어서, 도 5에 도시된 바와 같이, 상기 칩(20)과 덮개부(28) 사이에 형성된 에어캐비티를 유지시키면서, 상기 리이드프레임의 칩본딩부(12) 및 리이드부(14), 칩(20), 본딩와이어(24) 및 덮개부(28)를 매몰시키면서 일체화시키는 플라스틱 몸체(30)를 성형한다. 이때, 기공이 없는 신뢰성 높은 몸체 및 캐비티의 기밀성을 위해 상기 플라스틱 경화온도 정도로 리이드프레임을 충분히 예열하는 것이 바람직하다.
이어서, 최종적으로 외부단자로서의 리이드부(14)가 적어도 한면 이상 노출되도록 개별 패키지로 절단하여 패키지의 제조를 완료한다. 전술한 도 5는 도 4의 V-V'선의 방향을 따라 상기 플라스틱 몸체(30)를 형성한 후 개별 패키지 단위로 절단하여 리이드부(14)가 서로 분리되며, 적어도 하나 이상 외부로 노출되도록 한 후의 단면도를 나타낸 것이다.
도 6은 본 발명의 제2 실시예에 의해 제조된 에어캐비티를 갖는 플라스틱 패키지의 단면도를 나타낸 것으로서, 도 5의 리이드레스형 패키지와 달리 리이드프레임 단위체당 각각 개별적으로 플라스틱 몸체를 형성한 후 상기 개별 패키지로 절단한 후 리이드부를 절단하고 굽혀 외부 리이드를 형성한 일반적인 형태의 플라스틱 패키지를 나타낸다.
도 6을 참조하면, 칩을 안착시킬 수 있으며 방열판으로서의 역할을 하는 칩본딩부(42)와 그 외곽으로 배치된 리이드부(52)가 서로 분리되도록 구비되는 리이드프레임이 구성되며, 상기 칩본딩부(42)상에는 칩(40)이 본딩되어 있다. 한편, 상기 칩(40)의 와이어본딩패드부(도시안됨)와 리이드부(52)는 본딩와이어(44)에 의해 전기적으로 연결되어 있다. 와이어본딩패드부상에 본딩된 본딩와이어(44)를 매몰하는 접착제(46)에 의해 칩(40)의 크기에 대응하여 거의 유사한 크기를 갖는 덮개부(48)가 칩(40)의 가장자리를 따라 접착되어 있다. 상기 덮개부(48)는 도시되어 있지 않지만 본딩와이어를 손상하지 않는 높이와 위치로 하향돌출부를 구비하며, 이들 하향돌출부와 상기 접착제(46)에 의해 덮개부(48)와 칩(40) 사이의 캐비티벽을 구성한다. 따라서, 칩(40)의 중앙에 구성되는 활성회로영역에 국한되는 에어캐비티가 형성된다.
한편, 칩(40)과 덮개부(48) 사이에 국한되는 에어캐비티를 유지하면서 상기 칩본딩부(42), 리이드부(52), 본딩와이어(44), 칩(40) 및 덮개부(48)가 플라스틱 몸체(50)에 의해 일체화되어 있다.
이상의 실시예들에 대해 상술하였지만, 본 발명은 첨부되는 특허청구범위의 기술적 사상 범위내에서 다양한 변형실시가 가능함은 물론이다.
본 발명에 의하면, 에어캐비티가 직접적으로 요구되는 칩 표면의 활성회로영역내에 국한하여 에어캐비티를 형성시킴으로써 패키지의 소형화가 달성되었다. 따라서, 에어캐비티의 용적이 감소됨에 따라 종래의 보다 큰 용적을 갖는 에어캐비티형 플라스틱 패키지에 비하여 에어캐비티의 기밀성이 신뢰성있게 유지될 수 있다. 나아가, 패키지의 소형화가 달성됨과 함께 플라스틱 몸체를 종래의 에어캐비티없는 일반 플라스틱 패키지에서와 같은 방법으로 형성할 수 있어 그 금형을 공유하여 사용할 수 있기 때문에 경제성이 현저히 향상될 수 있다.

Claims (5)

  1. 중앙에 칩을 본딩할 수 있는 칩본딩부와 외부와의 전기적 접속을 위한 리이드부를 포함하는 리이드프레임;
    상기 리이드프레임의 칩본딩부 상에 본딩되어 있는 칩;
    상기 칩의 와이어본딩패드부와 상기 리이드프레임의 리이드부를 전기적으로 연결하는 본딩와이어;
    상기 칩 중앙의 활성회로영역에 국한하여 에어캐비티를 형성할 수 있도록 본딩와이어를 손상하지 않는 높이와 위치로 하향돌출부를 구비하며, 상기 칩의 가장자리를 따라 접착제에 의해 접착되어 있는 덮개부; 및
    상기 칩과 덮개부 사이에 형성된 에어캐비티를 유지시키면서, 상기 리이드프레임, 칩, 본딩와이어 및 덮개부를 일체화시키는 플라스틱 몸체를 포함하는 것을 특징으로 하는 에어캐비티를 갖는 플라스틱 패키지.
  2. 제 1 항에 있어서, 상기 덮개부는 사각형의 상판과 상기 상판의 네 모서리에 형성된 하향돌출부의 형상을 가지며, 세라믹 재료로 구성된 것을 특징으로 하는 에어캐비티를 갖는 플라스틱 패키지.
  3. 중앙에 칩을 본딩할 수 있는 칩본딩부와 외부와의 전기적 접속을 위한 리이드부를 포함하는 리이드프레임을 준비하는 단계;
    상기 리이드프레임의 칩본딩부 상에 칩을 본딩하는 단계;
    상기 칩의 와이어본딩패드부와 상기 리이드프레임의 리이드부를 본딩와이어로 전기적으로 연결하는 단계;
    상기 와이어본딩패드부 상에 연결된 본딩와이어가 매몰되며, 상기 칩 중앙의 활성회로영역내로 침투되지 않도록 상기 칩의 가장자리를 따라 접착제를 도포하는 단계;
    상기 칩의 크기에 대응하며, 그 가장자리에 본딩와이어를 손상하지 않는 높이와 위치로 하향돌출부를 구비하는 덮개부를 상기 접착제에 밀착하여 상기 칩 중앙의 활성회로영역에 국한하는 에어캐비티를 형성하는 단계;
    상기 덮개부의 하향돌출부와 상기 접착제에 의해 밀봉되는 캐비티 벽이 형성되도록 상기 접착제를 경화하는 단계; 및
    상기 칩과 덮개부 사이에 형성된 에어캐비티를 유지시키면서, 상기 리이드프레임, 칩, 본딩와이어 및 덮개부를 일체화시키는 플라스틱 몸체를 성형하는 단계를 포함하는 것을 특징으로 하는 에어캐비티를 갖는 플라스틱 패키지의 제조방법.
  4. 제 3 항에 있어서, 상기 와이어본딩패드부에 본딩와이어를 연결하는 단계는 스티치본딩(stitch bonding) 방법으로 수행하는 것을 특징으로 하는 에어캐비티를 갖는 플라스틱 패키지의 제조방법.
  5. 제 3 항에 있어서, 상기 플라스틱 몸체를 성형하는 단계에서는 상기 리이드프레임을 예열하는 단계를 구비하는 것을 특징으로 하는 에어캐비티를 갖는 플라스틱 패키지의 제조방법.
KR10-2000-0065390A 2000-11-04 2000-11-04 에어캐비티를 갖는 플라스틱 패캐지 및 그 제조방법 KR100387395B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0065390A KR100387395B1 (ko) 2000-11-04 2000-11-04 에어캐비티를 갖는 플라스틱 패캐지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0065390A KR100387395B1 (ko) 2000-11-04 2000-11-04 에어캐비티를 갖는 플라스틱 패캐지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020035206A KR20020035206A (ko) 2002-05-11
KR100387395B1 true KR100387395B1 (ko) 2003-06-18

Family

ID=19697264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0065390A KR100387395B1 (ko) 2000-11-04 2000-11-04 에어캐비티를 갖는 플라스틱 패캐지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100387395B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10310617B4 (de) 2003-03-10 2006-09-21 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben

Also Published As

Publication number Publication date
KR20020035206A (ko) 2002-05-11

Similar Documents

Publication Publication Date Title
JP3165078B2 (ja) 表面実装部品の製造方法
EP0895287A2 (en) Semiconductor device and lead frame for the same
US5834835A (en) Semiconductor device having an improved structure for storing a semiconductor chip
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
KR20010012828A (ko) 집적회로 패키지 및 제조방법
KR20080027920A (ko) 반도체 디바이스
US20020109216A1 (en) Integrated electronic device and integration method
KR101236141B1 (ko) 회로 장치의 제조 방법
KR100586699B1 (ko) 반도체 칩 패키지와 그 제조 방법
US6713677B2 (en) Housing assembly for an electronic device and method of packaging an electronic device
KR100428271B1 (ko) 집적회로패키지와그제조방법
US4999319A (en) Method of manufacturing semiconductor device having package structure
US5539253A (en) Resin-sealed semiconductor device
US6331452B1 (en) Method of fabricating integrated circuit package with opening allowing access to die
JPH03108744A (ja) 樹脂封止型半導体装置
KR100387395B1 (ko) 에어캐비티를 갖는 플라스틱 패캐지 및 그 제조방법
EP2545584B1 (en) Package having spaced apart heat sink
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JP3147106B2 (ja) 半導体装置
JP2004087673A (ja) 樹脂封止型半導体装置
JP3182374B2 (ja) 半導体装置
KR20010061847A (ko) 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈
KR100431315B1 (ko) 반도체패키지및그제조방법
JPH10303227A (ja) 半導体パッケージ及びその製造方法
KR19980043253A (ko) 칩 온 보오드형 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080602

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee