JP2009099763A - 中空パッケージを用いた半導体装置及びその製造方法 - Google Patents

中空パッケージを用いた半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009099763A
JP2009099763A JP2007269789A JP2007269789A JP2009099763A JP 2009099763 A JP2009099763 A JP 2009099763A JP 2007269789 A JP2007269789 A JP 2007269789A JP 2007269789 A JP2007269789 A JP 2007269789A JP 2009099763 A JP2009099763 A JP 2009099763A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor device
glass substrate
substrate
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007269789A
Other languages
English (en)
Inventor
Takahiro Watanabe
孝博 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP2007269789A priority Critical patent/JP2009099763A/ja
Publication of JP2009099763A publication Critical patent/JP2009099763A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 中空パッケージ内の熱膨張による内圧の高まりを抑え、気密性及び耐湿性を向上させ、更に製造し易い中空パッケージを用いた半導体装置を提供することにある。
【解決手段】 ガラス基板22には枠状の回路基板24が接着され、この回路基板24に半導体素子30がフリップチップ接続される。回路基板24には、半導体素子30を囲むスペーサ基板34が取り付けられる。半導体素子30は封止樹脂42で封止される。半導体装置20のパッケージは、高さを抑えた薄いパッケージとなり、空間44も最小限の容積にすることができる。また、回路基板24、回路基板24とガラス基板22との接着部分、半導体素子30が防湿層40で覆われ、空間44内に水分が入り込むのを防止している。
【選択図】 図5

Description

本発明は、光MEMS(Micro Electro Mechanical Systems)、紫外光OEIC(Opto Electronic IC)等の半導体素子を備えた半導体装置及びその製造方法に関するものであり、特に半導体素子を気密封止した中空パッケージを用いたものに関する。
従来の中空パッケージを用いた半導体装置としては、例えば特許文献1あるいは特許文献2に記載されているものが知られている。この半導体装置は、図10に示すように、樹脂製の基台2の上面中央に半導体素子4を搭載し、この半導体素子4の周囲を包囲するように凹状の蓋6を被せて基台2の上面に接着剤14により接着されたものとなっていた。この半導体装置における基台4と蓋6との間には気密性が保たれた空間8が形成され、この中に配置されている半導体素子4は、銀ペーストにて基台2に接着されると共にワイヤー12によりリードフレーム10に接続されていた。
特開平6−5726号公報 特開平6−291215号公報
上記従来技術においては、半導体素子4とリードフレーム10とを接続するワイヤー12を避けるため、空間8を広く形成しなければならなかった。このため、空間8の容積が大きくなり、外部温度の上昇等によって内圧が高くなり基台4と蓋6との接続部分がはがれて空間8の気密性が保てなくなることがあるという問題があった。
また、従来技術では、上記のように空間8を広く形成しなければならなかったため、蓋6の高さが増し、装置の全高が高くなるという問題もあった。
また、従来技術における有機材料からなる基台2や蓋6は吸湿性が高く、これらが吸収した水が空間8内に浸透し、その水の体積膨張によって内圧がより高くなるという問題もあった。
また、蓋6は凹状に成形又は加工することが必要であると共にワイヤーに触れないように基台2に接着することが必要であり、製造時に高い加工及び位置精度が求められるものであった。
本発明が解決しようとする課題は、上記従来の問題点を解決し、中空パッケージ内の熱膨張による内圧の高まりを抑え、気密性及び耐湿性を向上させ、更に製造し易い中空パッケージを用いた半導体装置を提供することにある。
本発明の中空パッケージを用いた半導体装置は、ガラス基板と、該ガラス基板に接着されると共に開口部と導電パターンを有する回路基板と、該回路基板にフリップチップ接続されるバンプ電極を有し、前記回路基板の開口部を通して対面する前記ガラス基板との間に空間を形成しながら前記回路基板に取り付けられる半導体素子と、該半導体素子を囲むと共に前記回路基板に搭載され、前記回路基板の導電パターンに導通する端子を有するスペーサ基板と、前記半導体素子を封止する封止樹脂と、を備えている。
また、この半導体装置においては、前記回路基板と前記半導体素子を覆って吸湿及び透湿を防ぐ防湿層を設けている。
一方、本発明の中空パッケージを用いた半導体装置の製造方法は、複数の半導体装置に対応する大型ガラス基板に個々の半導体装置に対応する位置に開口部を設けた大型回路基板を接着する工程と、前記大型回路基板の開口部周縁に複数の半導体素子をそれぞれフリップチップ接続することにより実装する工程と、前記大型回路基板及び大型ガラス基板にハーフダイシングを施して個々の半導体装置に分断する溝を形成する工程と、前記大型回路基板、半導体素子及び溝内に無機材料をコーティングする工程と、前記大型回路基板に個々の半導体素子に対応する開口部が設けられた格子状をなす大型スペーサ基板を搭載する工程と、ダイシングを施して個々の半導体装置に分断する工程と、からなる。
本発明の中空パッケージを用いた半導体装置においては、硬く且つ平滑なガラス基板を基準としてそこに回路基板等を順次接着しているので、重合される各部品の平行度を確保することができ、半導体素子のフリップチップ接続を安定して行うことができる。また、ガラス基板を用いることで、これに接着される回路基板の線膨張を抑制し、回路基板と半導体素子の接合部分等の剥離を防ぎ、信頼性を向上させることができる。
また、本発明では、上記のように精度良く安定した状態で半導体素子を回路基板にフリップチップ接続することができ、このようにフリップチップ接続すると、ワイヤーボンド接続した場合に比べて半導体素子の接続部分の高さを低くすることができる。また、本発明では、回路基板を挟んで対向するガラス基板と半導体素子との間に空間を設けており、空間の容積及びパッケージの高さを極めて小さく且つ安定した形状で形成することができる。このように半導体素子周囲の空間部分の容積を極めて小さく設定しているので、パッケージの内圧の高まりを抑制することができる。このように空間の内圧を抑制すると、融点温度の高い鉛フリー半田を用いても、内圧が高くなって接続部分が剥離することがない。
また、有機材料からなる回路基板と半導体素子を防湿層で覆っているので、回路基板等が吸湿及び透湿することを防いで、パッケージ内への水分の浸透を防ぐことができる。これにより、温度上昇による空間内での水の体積膨張を防ぐことができ、内圧の上昇による接着部分の剥離を未然に防ぐことができる。
さらに、本発明の製造方法においては、半導体素子を回路基板に実装させるだけでガラス基板と半導体素子との間に空間を形成することができ、またガラス基板に回路基板等のシート状又は板状の部材を順次接着するだけで製造することができる。これにより、比較的容易に精度よく製造することができる。また、シート状又は板状の部材を重ね合わせることで製造することができるので、大型基板を用いることで大量の製品を一度に製造することができる。
本発明の中空パッケージを用いた半導体装置においては、ガラス基板の裏面に枠状の回路基板を接着し、この回路基板に半導体素子をフリップチップ接続により取り付けている。また、回路基板には、半導体素子を囲むスペーサ基板が取り付けられ、このスペーサ基板により囲まれる半導体素子を樹脂で封止したものとなっている。この半導体装置では、シート状又は板状の部材を重ね合わせると共に半導体素子をフリップチップ接続することで、高さを抑えた薄いパッケージを形成し、半導体素子が面する空間も最小限の容積に設定することを可能にしている。
また、この半導体装置では、回路基板の裏面や回路基板とガラス基板との接着部分、更に半導体素子の裏面を無機材料からなる防湿層で覆っており、有機材料からなる部分から水分が空間内に入り込むことを防いでいる。
図1は本発明の一実施例に係る中空パッケージを用いた半導体装置の断面図、図2は図1に示す半導体装置の表面側斜視図、図3は図1に示す半導体装置の裏面側斜視図、図4は図1に示す半導体装置の平面図、図5は図1の部分拡大図である。
20は半導体装置であり、その表面側にガラス基板22を備えている。このガラス基板22は透光性を有し、少なくとも裏面22aが平坦かつ平滑な面で構成されている。
24は可撓性を有するシート状のフレキシブル回路基板等の回路基板である。この回路基板24は、外形形状がガラス基板22にほぼ一致すると共に中央に開口部24cを有する枠状をなすものである。この回路基板24は、その外形が後述する半導体素子よりも大きく、中央の開口部24cが半導体素子よりも小さくなるように設定されている。また、この回路基板24の裏面24aには複数の導電パターン26が印刷等により形成されている。この導電パターン26は、後述する端子に対面するように一端が回路基板24の所定の外側端辺まで引き出されて矩形状の端子接続部26aとなっており、後述する半導体素子のバンプ電極に対応するように他端が回路基板24の開口部24cの縁部付近まで引き回されて細線状のバンプ電極接続部26bとなっている。
28は、ガラス基板22の裏面22aと回路基板24の表面24bとの間に設けられそれらを接着する接着シートである。この接着シート28は、枠状をなし、回路基板24の開口部24cに対応する位置に開口部28cを有し、回路基板24の形状及び外寸に一致するように形成されている。
30は光MEMSや紫外光用OEIC等の半導体素子である。本実施例における半導体素子30は、その受光面となる表面30aの周縁にバンプ電極32を有している。このバンプ電極32は、所定の間隔で配設されると共に導電パターン26のバンプ電極接続部26bに対応する位置に形成されている。この半導体素子30を回路基板24に搭載するときには、バンプ電極32をバンプ電極接続部26bにフリップチップ接続することによって導通させると共に、開口部24cに通した半導体素子30をガラス基板22と対向するように位置付けて固定する。尚、本実施例におけるバンプ電極32は半導体素子30の全周縁に設けられているので、回路基板24の裏面24aにダミー電極を形成し、このダミー電極とバンプ電極32の一部をフリップチップ接続することにより、半導体素子30の固定力を高めることが可能である。
34は半導体素子30を囲む枠形状のスペーサ基板である。このスペーサ基板34には、回路基板24の端子接続部26aに対応する側方端面に、半円形の横断面形状をなすスルーホール電極からなる端子36が設けられている。このスペーサ基板34は、半導体素子30を囲むように回路基板24の裏面24aに、エポキシ系樹脂等からなる接着剤38により接着されている。
40は防湿層である。この防湿層40は、例えば二酸化ケイ素(SiO)や金(Au)など防湿性を有する材料からなり、回路基板24の裏面24a、半導体素子30の裏面と側方端面、回路基板24の側方端面とその上下にある接着シート28と接着剤38からガラス基板22の側方端面の一部までを、それぞれ覆うように形成されている。
42は半導体素子30を保護するために封止する封止樹脂である。本実施例における封止樹脂42は、エポキシ樹脂等からなり、半導体素子30を覆う防湿層40の上から半導体素子30を封止すると共にスペーサ基板34内いっぱいに設けられている。
上記構成からなる半導体装置20では、硬度が高く且つ平坦で平滑なガラス基板22を基礎として各部品が接着、接合されている。このため、ガラス基板22と回路基板24やそれにフリップチップ接続される半導体素子30は、精度良く平行となるように位置付けられる。特に、回路基板24は極めて薄いシート状をなすものであると共に、中央に開口部24cが設けられて変形し易いものとなっているが、これをガラス基板22に接着することで、平坦で平滑な基板になり、半導体素子30をフリップチップ接続し易い状態にすることができる。そして、半導体素子30をフリップチップ接続することで、半導体素子30を回路基板24の裏面24aに密着した状態で搭載することを可能にしている。この結果、シート状に薄い回路基板24の開口部24cを通してガラス基板22と半導体素子30を精度良く一定の間隔で対面させることが可能となる。これにより、ガラス基板22と半導体素子30との間に容量が小さくても精度良く空間44が形成されることになる。
また、空間44は、ガラス基板22、回路基板24、半導体素子30により囲まれると共に、接着シート28、接着剤38及び封止樹脂42によって隙間なく封止されたものとなっている。更に、吸湿性の高い有機材料からなる回路基板24、半導体素子30、接着シート28を防湿層40で覆っており、これらの有機材料からなる部分から水分が空間44内に浸透することを防ぐ構造になっている。
上記のように、この半導体装置20では、精度良く容量の小さい空間44を形成すると共に、それを封止かつ防湿すると共に水分の浸透を防いだ構造となっている。これにより、外部温度が上昇しても空間44の内圧が高くなることを防ぎ、気密性を保つことが可能となる。
次に、上記半導体装置20の製造方法を図6乃至図9に基づいて説明する。この半導体装置20は板状及びシート状の部材を重ね合わせたものであり、大型の板材等を使用することで一度に多量の半導体装置20を製造することが可能である。即ち、図6に示すように、はじめに、多数の半導体装置20に対応する大型ガラス基板52を使用し、その裏面に、個々の半導体装置20に対応する位置に開口部54cが設けられた大型回路基板54を接着する。この大型回路基板54は、フレキシブルプリント基板等のシート状のものであり、その裏面側に予め前述したような所定の導電パターンが形成されている。また、この大型回路基板54の接着には、この基板と同一形状をなす大型の接着シートを用いている。
その後、図7に示すように、大型回路基板54の開口部54cにそれぞれ対応するように半導体素子60を大型回路基板54にフリップチップ接続することにより実装する。
ここで、図8に示すように、大型回路基板54と大型ガラス基板52に裏面方向からハーフダイシングを施して個々の半導体装置20に分断する縦横方向の溝56,58を形成する。尚、この溝56,58は大型ガラス基板52の表面付近に達する深さに設定されている。その後、二酸化ケイ素や金など防湿性を有する材料により半導体素子60、大型回路基板54の裏面及び溝56,58内をコーティングして防湿層を形成する。このように溝56,58内をコーティングすることにより、個々に分断したときに回路基板や接着シートの側方端面も防湿層で覆うことができる。その後、多数の半導体装置20に対応するように開口部が設けられた格子状をなす大型スペーサ基板64を大型回路基板54の裏面に接着して搭載する。尚、この大型スペーサ基板64には、各半導体装置20の端子となるスルーホール64aが予め形成されている。
その後、図9に示すように、大型スペーサ基板64の格子内に樹脂62を充填することにより半導体素子60を樹脂封止する。ここで、大型スペーサ基板64にダイシングを施して個々の半導体装置20に分断し、半導体装置20を完成させる。
上記のように、本発明の半導体装置20は、板状又はシート状の部材を重ね合わせることで製造可能であり、大型の基板で一度に大量に製造したり、各部材の位置決め及び加工が容易であって精度良く組立、加工することが可能なものとなっている。
本発明の中空パッケージを用いた半導体装置では、主に受光する半導体素子等を搭載しているが、発光素子等を搭載することも可能である。
本発明の一実施例に係る中空パッケージを用いた半導体装置の断面図である。 図1に示す半導体装置の表面側斜視図である。 図1に示す半導体装置の裏面側斜視図である。 図1に示す半導体装置の平面図である。 図1の部分拡大図である。 大型ガラス基板に大型回路基板を接着した状態を示す斜視図である。 図6に示す大型回路基板に半導体素子を実装した状態を示す斜視図である。 図7に示す大型回路基板等にハーフダイシングを施して大型スペーサ基板を取り付ける状態を示す斜視図である。 図8に示す大型スペーサ基板に樹脂を充填した状態を示す斜視図である。 従来の中空パッケージを用いた半導体素子を示す断面図である。
符号の説明
20 半導体装置
22 ガラス基板
22a 裏面
24 回路基板
24a 裏面
24b 表面
24c 開口部
26 導電パターン
26a 端子接続部
26b バンプ電極接続部
28 接着シート
28c 開口部
30 半導体素子
30a 表面
32 バンプ電極
34 スペーサ基板
36 端子
38 接着剤
40 防湿層
42 封止樹脂
44 空間
52 大型ガラス基板
54 大型回路基板
54c 開口部
56,58 溝
60 半導体素子
62 樹脂
64 大型スペーサ基板
64a スルーホール

Claims (5)

  1. ガラス基板と、
    該ガラス基板に接着されると共に開口部と導電パターンを有する回路基板と、
    該回路基板にフリップチップ接続されるバンプ電極を有し、前記回路基板の開口部を通して対面する前記ガラス基板との間に空間を形成しながら前記回路基板に取り付けられる半導体素子と、
    該半導体素子を囲むと共に前記回路基板に搭載され、前記回路基板の導電パターンに導通する端子を有するスペーサ基板と、
    前記半導体素子を封止する封止樹脂と、
    を備える中空パッケージを用いた半導体装置。
  2. 前記回路基板と前記半導体素子を覆って吸湿及び透湿を防ぐ防湿層を設けたことを特徴とする請求項1記載の中空パッケージを用いた半導体装置。
  3. 前記回路基板は接着シートにより前記ガラス基板に接着され、該接着シートの端面も前記防湿層により覆われていることを特徴とする請求項2記載の中空パッケージを用いた半導体装置。
  4. 前記スペーサ基板は樹脂系接着剤により前記回路基板に接着されていることを特徴とする請求項2記載の中空パッケージを用いた半導体装置。
  5. 複数の半導体装置に対応する大型ガラス基板に個々の半導体装置に対応する位置に開口部を設けた大型回路基板を接着する工程と、
    前記大型回路基板の開口部周縁に複数の半導体素子をそれぞれフリップチップ接続することにより実装する工程と、
    前記大型回路基板及び大型ガラス基板にハーフダイシングを施して個々の半導体装置に分断する溝を形成する工程と、
    前記大型回路基板、半導体素子及び溝内に無機材料をコーティングする工程と、
    前記大型回路基板に個々の半導体素子に対応する開口部が設けられた格子状をなす大型スペーサ基板を搭載する工程と、
    ダイシングを施して個々の半導体装置に分断する工程と、
    からなることを特徴とする中空パッケージを用いた半導体装置の製造方法。
JP2007269789A 2007-10-17 2007-10-17 中空パッケージを用いた半導体装置及びその製造方法 Pending JP2009099763A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007269789A JP2009099763A (ja) 2007-10-17 2007-10-17 中空パッケージを用いた半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007269789A JP2009099763A (ja) 2007-10-17 2007-10-17 中空パッケージを用いた半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009099763A true JP2009099763A (ja) 2009-05-07

Family

ID=40702484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007269789A Pending JP2009099763A (ja) 2007-10-17 2007-10-17 中空パッケージを用いた半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009099763A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102815657A (zh) * 2011-06-08 2012-12-12 上海巨哥电子科技有限公司 一种封装结构及其封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102815657A (zh) * 2011-06-08 2012-12-12 上海巨哥电子科技有限公司 一种封装结构及其封装方法

Similar Documents

Publication Publication Date Title
JP5045769B2 (ja) センサ装置の製造方法
JP4277079B2 (ja) 半導体加速度センサ装置及びその製造方法
US20050189635A1 (en) Packaged acoustic and electromagnetic transducer chips
US9093450B2 (en) Chip package and manufacturing method thereof
US8508036B2 (en) Ultra-thin near-hermetic package based on rainier
JP2010052086A (ja) 半導体装置及びその製造方法
US20180035548A1 (en) Patterned layer compound
US7829993B2 (en) Semiconductor apparatus
WO2011018973A1 (ja) Memsセンサパッケージ
JP2007189032A (ja) 中空封止型半導体装置の製造方法
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
JP4942671B2 (ja) 半導体装置およびその製造方法
JP5248179B2 (ja) 電子装置の製造方法
JP2008235864A (ja) 電子装置
KR20160003669A (ko) 반도체 장치의 제조방법 및 반도체 장치
JP2003163341A (ja) 固体撮像装置
KR102004797B1 (ko) 센서 패키지 및 그 제조 방법
JP7023724B2 (ja) パッケージおよび電子装置
JP2007227596A (ja) 半導体モジュール及びその製造方法
JP2009099763A (ja) 中空パッケージを用いた半導体装置及びその製造方法
JP2011104767A (ja) ウェーハ・レベル・パッケージに関するシリコン・タブ・エッジ・マウント
WO2018197484A1 (en) Sensor package
US11355357B2 (en) Semiconductor device and method for producing the semiconductor device
JP7345404B2 (ja) Mems装置
JP5825854B2 (ja) 半導体装置