JP4078776B2 - 半導体素子の接続方法及び半導体装置 - Google Patents

半導体素子の接続方法及び半導体装置 Download PDF

Info

Publication number
JP4078776B2
JP4078776B2 JP37465099A JP37465099A JP4078776B2 JP 4078776 B2 JP4078776 B2 JP 4078776B2 JP 37465099 A JP37465099 A JP 37465099A JP 37465099 A JP37465099 A JP 37465099A JP 4078776 B2 JP4078776 B2 JP 4078776B2
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
electrical connection
connection sheet
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP37465099A
Other languages
English (en)
Other versions
JP2001189345A (ja
Inventor
功高 吉野
浩和 中吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP37465099A priority Critical patent/JP4078776B2/ja
Priority to US09/747,934 priority patent/US20010019179A1/en
Priority to KR1020000082557A priority patent/KR20010062725A/ko
Publication of JP2001189345A publication Critical patent/JP2001189345A/ja
Priority to US10/056,018 priority patent/US20020064904A1/en
Application granted granted Critical
Publication of JP4078776B2 publication Critical patent/JP4078776B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の接続方法及び半導体装置に関するものである。
【０００２】
【従来の技術】
従来、半導体素子の実装形式としては、回路基板に素子を上向きにおいてＡｕワイヤーで配線して電気的接続方法と、半導体素子に突起電極を形成して回路基板の電源に半導体の素子の電極を直接接続するフリップチップ実装の方法が、採用されている。
【０００３】
【発明が解決しようとする課題】
前者の方法は、対応可能であるもののワイヤーの分だけ厚く、大きくなるという問題を抱えており、薄型化と小型化の妨げとなる。中央に封止禁止領域が必要な半導体素子の実装の場合には、後者のフリップチップ実装は、信頼性を考慮すると接続部の封止が必要であるためはんだ接続は難しく、異方性導電シートまたは樹脂シートを使用する場合でもこれらのシートは未封止領域の部分のみはさみで切り抜いて回路基板に貼り付けてから実装するという方法が考えられている。しかし半導体素子が小さい場合には、そのような対応が難しく、回路基板への貼り付け時の位置精度も問題であった。
【０００４】
そこで本発明は上記課題を解消し、半導体素子に封止禁止領域を有している場合であっても、簡単に電気的に基板に対して接続することができるとともに、薄型化及び小型化を図ることができる半導体素子の接続方法及び半導体装置を提供することを目的としている。
【０００５】
【課題を解決するための手段】
請求項１の発明は、半導体素子を基板に対して電気的に接続する半導体素子の接続方法であり、前記基板には、前記半導体素子と前記基板との間で電気的接続を可能とする電気接続シートを配置し、前記電気接続シートと、前記半導体素子の機能を発揮する領域であって封止が禁止される前記半導体素子の封止禁止領域に対応する前記基板の領域を、同時にしかも前記電気接続シート側から打ち抜いて打ち抜き穴を形成し、前記基板に前記電気接続シートを介して前記半導体素子を配置して、前記半導体素子の前記封止禁止領域以外の残部にある電極と前記基板の電極とを電気的に接続することを特徴とする半導体素子の接続方法である。
【０００６】
請求項１では、基板には、半導体素子と基板との間で電気的接続を可能とする電気接続シートを配置する。そして半導体素子の機能を発揮する領域であって封止禁止領域に対応する基板の領域を、電気接続シートと同時にしかも電気接続シート側から打ち抜いて打ち抜き穴を形成する。そして、基板には電気接続シートを介して半導体素子を配置して、半導体素子の封止禁止領域以外の残部にある電極と基板の電極とを電気的に接続する。このようにすることで、封止禁止領域を有する半導体素子は、打ち抜き穴を通して外部に対し開放することができる。しかも電気接続シートと封止禁止領域に対応する基板の領域がともに打ち抜かれるので、封止禁止領域に対応する打ち抜き穴を簡単に形成することができる。電気接続シートを介して半導体素子の封止禁止領域以外の残部にある電極と基板の電極とを電気的に接続することから、半導体と基板などからなる半導体装置の小型化及び薄型化を図ることができる。また、請求項１では、打ち抜き穴を形成する時に電気接続シート側から打ち抜くことにより、電気接続シートを構成している樹脂が半導体素子の実装面の反対側へはみ出すので、半導体素子の実装時において半導体素子面への付着を最小とすることが可能となる。
【０００７】
請求項２の発明は、請求項１に記載の半導体素子の接続方法において、前記半導体素子は、ピエゾ素子あるいは電荷結合素子である。
【０００８】
請求項３の発明は、請求項１に記載の半導体素子の接続方法において、前記基板の電極と前記半導体素子の突起電極が前記電気接続シートにより接続される。
【０００９】
請求項４の発明は、請求項３に記載の半導体素子の接続方法において、前記電気接続シートは、複数の導電粒子と前記導電粒子を含有する電気絶縁物から成る。請求項４では、半導体素子が、電気接続シートを介して基板側に例えば押圧することで電気絶縁物中の複数の導電粒子が、半導体素子の封止禁止領域以外の残部にある電極と、基板の電極とを電気的に接続することができる。
【００１０】
請求項５の発明は、請求項１に記載の半導体素子の接続方法において、前記基板はプリント配線基板あるいはフレキシブル配線基板である。
【００１１】
請求項６の発明は、請求項１に記載の半導体素子の接続方法において、前記基板に前記電気接続シートを介して前記半導体素子を配置して、前記半導体素子の前記封止禁止領域以外の残部にある電極と前記基板の電極とを電気的に接続をする際に、前記打ち抜き穴から前記電気接続シートの一部が前記基板の反対の側面にはみ出して付着するのを防ぐために、前記基板とステージ間に付着防止部材を配置する。請求項６では、付着防止部材を配置することで、たとえば基板がステージの上に置かれた状態で半導体素子の接続を行う場合でも、電気接続シートの一部が基板の反対の面側にはみ出して、たとえばステージ側に付着するのを防ぐことができる。
【００１２】
請求項７の発明は、請求項１に記載の半導体素子の接続方法において、前記基板がフレキシブル配線基板の場合、２層基板である。請求項７では、２層のフレキシブル配線基板を用いることにより、たとえば３層のフレキシブル配線基板を用いるのに比べて、打ち抜き穴の内径を確保しやすく、フレキシブル配線基板の接着層のはみ出しを防ぐ。
【００１３】
請求項８の発明は、機能を発揮する領域であって封止が禁止される封止禁止領域を有する半導体素子と、基板と、前記基板に配置されて、前記半導体素子と前記基板との間で電気的接続を可能とする電気接続シートであって、前記半導体素子の封止禁止領域に対応する前記基板の領域とともに打ち抜いて打ち抜き穴が形成されている前記電気接続シートと、を有し、前記打ち抜き穴は、前記電気接続シートと封止禁止領域に対応する前記基板の領域を同時にしかも前記電気接続シート側から打ち抜いて形成され、前記基板には前記電気接続シートを介して前記半導体素子が配置されており、前記半導体素子の前記封止禁止領域以外の残部にある電極と前記基板の電極とが電気的に接続されていることを特徴とする半導体装置である。請求項８では、基板には、半導体素子と基板との間で電気的接続を可能とする電気接続シートを配置する。そして半導体素子の機能を発揮する領域であって封止禁止領域に対応する基板の領域を、電気接続シートとともに打ち抜いて打ち抜き穴を形成する。そして、基板には電気接続シートを介して半導体素子を配置して、半導体素子の封止禁止領域以外の残部にある電極と基板の電極とを電気的に接続する。このようにすることで、封止禁止領域を有する半導体素子は、打ち抜き穴を通して外部に対し開放することができる。しかも電気接続シートと封止禁止領域に対応する基板の領域がともに打ち抜かれるので、封止禁止領域に対応する打ち抜き穴を簡単に形成することができる。電気接続シートを介して半導体素子の封止禁止領域以外の残部にある電極と基板の電極とを電気的に接続することから、半導体と基板などからなる半導体装置の小型化及び薄型化を図ることができる。また、請求項８では、打ち抜き穴を形成する時に電気接続シート側から打ち抜くことにより、電気接続シートを構成している樹脂が半導体素子の実装面の反対側へはみ出すので、半導体素子の実装時において半導体素子面への付着を最小とすることが可能となる。
【００１４】
請求項９の発明は、請求項８に記載の半導体装置において、前記半導体素子は、ピエゾ素子あるいは電荷結合素子である。
【００１５】
請求項１０の発明は、請求項８に記載の半導体装置において、前記基板の電極と前記半導体素子の突起電極が前記電気接続シートにより接続される。
【００１６】
請求項１１の発明は、請求項８に記載の半導体装置において、前記電気接続シートは、複数の導電粒子と前記導電粒子を含有する電気絶縁物から成る。請求項１１では、半導体素子が、電気接続シートを介して基板側に例えば押圧することで電気絶縁物中の複数の導電粒子が、半導体素子の封止禁止領域以外の残部にある電極と、基板の電極とを電気的に接続することができる。
【００１７】
請求項１２の発明は、請求項８に記載の半導体装置において、前記基板はプリント配線基板あるいはフレキシブル配線基板である。
【００１８】
【発明の実施の形態】
以下、本発明の好適な実施に形態を添付図面に基づいて詳細に説明する。なお、以下に述べる実施の形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【００１９】
図１は、本発明の半導体装置の好ましい実施の形態を示している。この半導体装置１０は、概略的には半導体素子２０、基板に相当する回路基板３０、電気接続シートとしての異方性導電膜（ＡＣＦ；Ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）４０を有している。回路基板３０は、たとえば２層構造のフレキシブル配線基板である。回路基板３０は配線電極３３を有しており、必要な部分にはソルダーレジスト３５が設けられている。図１の例では、ソルダーレジスト３５は、半導体素子２０の周囲に位置している。
【００２０】
半導体素子２０は、たとえば図１３に示すようなピエゾ抵抗体２７を有するピエゾ抵抗型マイクである。この半導体素子２０は、Ｓｉ（シリコン）のサブストレートと、ＳｉＯ２の絶縁膜を有しており、中央領域には、封止禁止領域２３を有している。この封止禁止領域２３の部分には、薄肉部分２５が形成されている。この薄肉部分２５には、矢印Ｒ方向からの空気が流入して当たることにより、振動するようになっている。この薄肉部分２５はダイヤフラム状の部分であり、複数のピエゾ抵抗体（ピエゾ素子）２７を有している。この半導体素子２０がマイクとして使用される場合には、使用者がこの半導体素子２０に向かって話すことにより、Ｒ方向に沿って空気が流入して薄肉部分２５を振動させることで、各ピエゾ抵抗体２７の抵抗値が変化する。各ピエゾ抵抗体２７の抵抗値が変化することにより音声信号を検出するようになっている。
【００２１】
図１に戻ると、回路基板３０と電気接続シートである異方性導電膜４０のところには、打ち抜き穴５０が設けられている。この打ち抜き穴５０は、半導体素子２０の封止禁止領域２３に対応しており、ほぼその大きさに対応した内寸法を有している。この打ち抜き穴５０は円形状あるいは長方形状あるいは正方形状のものを採用することができる。
【００２２】
半導体素子２０には、複数の突起電極２９が設けられている。この突起電極２９は、回路基板３０の対応する配線電極３３の電極に対して、異方性導電膜４０を介して電気的に接続している。この異方性導電膜４０は、突起電極２９の周囲を封止する封止樹脂としても機能している。
【００２３】
図９と図１０は、この異方性導電膜４０の構造例を示している。この異方性導電膜４０は、既に述べたように電気接続シートであり、多数の導電粒子４３と電気絶縁物４５を有している。導電粒子４３は、たとえば球状の粒子でありたとえばコア材にＮｉ、コア材にＮｉ＋Ａｕメッキ、コア材にエポキシ樹脂＋Ｎｉメッキ＋Ａｕメッキ等である。電気絶縁物４５は、たとえばエポキシ樹脂等により作られており、多数の導電粒子４３を包含している。
【００２４】
図１０は、半導体素子２０の突起電極２９と、回路基板３０の配線電極３３が、複数の導電粒子４３により電気的に接続されている例を示している。半導体素子２０がＴ方向に押圧されると、半導体素子２０の突起電極２９と回路基板３０の配線電極３３が、複数の導電粒子４３により電気的に接続することができる。これらの導電粒子４３の周囲は電気絶縁物４５により包まれており、この電気絶縁物４５が、突起電極２９と配線電極３３の封止樹脂としての役割を果たす。
【００２５】
次に、図２ないし図８を参照して、図１の半導体装置１０の製造方法、すなわち半導体素子２０が回路基板３０に対して電気的に接続される接続方法について説明する。図２は、半導体素子２０に対して所定位置に複数の突起電極が形成された例を示している。図２（Ａ）の半導体素子２０の本体２０Ａには、図２（Ｂ）に示すように、複数の突起電極２９が形成される。この突起電極２９は、バンプとも言い、たとえばこのバンプ形成方法としては無電解ニッケルメッキを施し、さらにＡｕフラッシュメッキを施して形成したものである。無電解ニッケルメッキはたとえば１０μｍの厚さであり、Ａｕフラッシュメッキの厚さは０．０４μｍである。この突起電極２９は、本体２０Ａに形成されているたとえばアルミニウム電極の上に形成されている。
【００２６】
次に、図３を参照すると、ステージ８０の上には、回路基板３０が配置される。この回路基板３０には、取り出し電極仕様のＣｕがスパッターにより、たとえば８μｍ形成され、ニッケルがメッキにより４μｍ形成され、Ａｕがメッキにより０．０２μｍ形成されている。この回路基板３０の所定領域には、ソルダーレジスト３５が設けられる。この回路基板３０は第１層目（Ｃｕ電極）３０Ａと第２層目（ポリイミド）３０Ｂを有している。第１層目３０Ａは、Ｃｕ電極であり、第２層目３０Ｂは、ポリイミドである。
【００２７】
図４を参照すると、回路基板３０の上には、電気接続シートの一例として異方性導電膜４０が配置される。この異方性導電膜４０は、たとえばソニーケミカル株式会社製の異方性導電フィルム（製品番号がＦＰ１６６１３）を使用することができる。この異方性導電膜４０の厚みはたとえば３０μｍであり、異方性導電膜４０は、回路基板３０の上に貼り付けられる。
【００２８】
図５を参照すると、打ち抜き用のヘッド１００が、操作部１１０によりＴ方向に移動可能に設けられている。この打ち抜き用のヘッド１００は、異方性導電膜４０と回路基板３０を穴３０Ｃに合せて同時に打ち抜くためのヘッドである。図５の打ち抜き工程では、回路基板３０は図４のステージ８０とは異なるステージ９０の上に乗せ換えてある。このステージ９０の中央には穴９３が設けられている。この穴９３は、打ち抜きヘッド１００の下方に位置しており、打ち抜きヘッド１００の大きさよりは十分に大きいものである。図５の打ち抜きヘッド１００がＴ方向に下がると、図６に示すように、異方性導電膜４０と回路基板３０には、たとえば円形状の打ち抜き穴５０が形成される。
【００２９】
このように打ち抜き穴５０を形成したのちに、図７に示すように半導体素子２０の突起電極２９が、回路基板３０の対応する配線電極３３に対応して位置決めされる。この場合に、回路基板３０は、ステージ８０に乗っており、ステージ８０と回路基板３０の間には、付着防止部材１３０が介在されている。この付着防止部材１３０は、たとえばポリイミドにより作られたシートである。
【００３０】
図７に示すボンディングヘッド１４０は、操作部１４３によりＴ方向に操作可能のものである。このボンディングヘッド１４０は、半導体素子２０の本体２０Ａを保持しながら半導体素子２０の本体２０Ａに対して加熱することができるものである。しかもこのボンディングヘッド１４０は、操作部１４３の作動により、半導体素子２０の突起電極２９を回路基板３０の配線電極３３に対して、異方性導電膜４０を介して加圧により圧着する機能を有している。この場合のボンディングヘッド１４０の設定温度は、たとえば２３０℃であり、かけることができる荷重は０．３６Ｋｇである。この場合には、１つの突起電極２９に対して６０ｇの荷重をかけることになる。そして圧着時間はたとえば２０秒である。
【００３１】
ボンディングヘッド１４０が半導体素子２０をＴ方向に下げて熱圧着作業を行うことにより、図１０に示すように異方性導電膜４０の電気絶縁物４５が熱圧着され、多数の導電粒子４３が突起電極２９と配線電極３３を電気的に接続する。しかも電気絶縁物４５は突起電極２９と配線電極３３の周囲を封止樹脂として封止することができる。このような熱圧着作業が終了すると図８（Ａ）の状態になる。このときに、図７と図８に示す熱圧着状態において、図１０に示す電気絶縁物４５が、回路基板３０の下面側すなわちステージ８０に漏れて付着するのを、付着防止部材１３０の存在により防ぐことができる。
【００３２】
図８（Ａ）のように半導体素子２０の熱圧着作業が終了したら、図８（Ｂ）に示すように、完成した半導体装置１０は図８（Ａ）のステージから除去し、付着防止部材１３０を取り除く。以上のようにして、図１と図８（Ｂ）に示す半導体装置１０が完成することになる。
【００３３】
ところで、図３に示すように回路基板３０は第１層目３０Ａと第２層目３０Ｂからなる２層型のフレキシブルプリント基板である。このように２層型の回路基板３０を採用することが、たとえば３層型の回路基板を採用するのに比べて次の点で有利である。
【００３４】
図１１は、２層型回路基板３０を示しており、異方性導電膜４０と回路基板３０は打ち抜き用のヘッド１００により打ち抜かれた後の様子を示している。この場合には、回路基板３０の第１層の３０Ａと第２層の３０Ｂはさほど打ち抜きによる垂れ下がり部分３１Ａ，３１Ｂが生じない。このことから、打ち抜き穴１２０の内寸法１４０はさほど小さくならない。これに対して、図１２に示す比較例では、３層型の回路基板２３０の例を示している。３層型の回路基板２３０では、図１１に示す回路基板３０の第１層３０Ａ、第２層３０Ｂのそれぞれの厚さに等しい厚さの第１層目２３０Ａ、第２層目２３０Ｂ及び第３層目２３０Ｃを有しており、この３層の回路基板２３０を打ち抜き用のヘッド１００により打ち抜いた場合には、垂れ下がり部分２３１Ａ，２３１Ｂ，２３０Ｃが生じてしまう。このことから、打ち抜き穴３２０の内寸法３４０は、図１１に示す内寸法１４０に比べてかなり小さなものになってしまう。このように内寸法３４０が小さくなってしまうと、図１に示す半導体素子２０の封止禁止領域２３を狭めてしまうおそれがある。このことから、回路基板３０としては、いわゆる２層型のフレキシブル配線基板あるいは２層型のプリント配線基板の使用が望ましい。
【００３５】
本発明の実施の形態では、半導体素子の突起電極と回路基板の配線部が、異方性導電シートまたは樹脂シート等の電気接続シートを介して電気的に接続されている。樹脂が付着して封止してしまうのを禁止する封止禁止領域を持つ半導体素子の場合には、回路基板とその上面へ貼り付けられた電気接続シートが、封止禁止領域に対応して、回路基板と電気接続シートが、同時に型抜きによって削除される。半導体素子の周辺の突起電極と回路基板の配線部のみが電気的に電気接続シートを用いて接続される。半導体素子は、例えば、電荷結合素子やピエゾ抵抗体を含む素子などの中央部を樹脂により封止できないデバイスである。半導体素子の突起電極は、無電解Ｎｉメッキ＋Ａｕフラッシュメッキ、Ａｕメッキ、Ｃｕ＋Ａｕフラッシュメッキ等のメッキで構成されるか、Ａｕ，Ａｌ等のワイヤーで構成できる。
【００３６】
基板は、電気接続シートと同時に型抜きできる、例えばフレキシブル配線基板や薄型のプリント配線基板である。電気接続する際に、半導体素子圧着時に、異方性導電シートや樹脂シートが、型抜きされた穴から樹脂がはみ出してステージに付着するので、基板には、型抜き後ポリイミドやテフロン製等の付着防止シートが、貼り付けられる。
【００３７】
半導体素子の突起電極は、今回は、無電解Ｎｉメッキで作成したが、Ａｕメッキ、Ｃｕメッキ、Ａｕスタッドバンプでもよい。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、半導体素子に封止禁止領域を有している場合であっても、簡単に電気的に基板に対して接続することができるとともに、薄型化及び小型化を図ることができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の好ましい実施の形態を示す断面図。
【図２】 半導体装置の半導体素子の例を示す図。
【図３】 半導体装置を構成するための回路基板がステージの上に配置された例を示す図。
【図４】 図３の回路基板に対して異方性電気接続シートとしての異方性導電膜が配置された例を示す図。
【図５】 異方性導電膜と回路基板に打ち抜き穴を形成する前の様子を示す図。
【図６】 異方性導電膜と回路基板に打ち抜き穴を形成した様子を示す図。
【図７】 回路基板に対して異方性導電膜を介して半導体素子を熱圧着する直前の様子を示す図。
【図８】 半導体素子が回路基板に対して異方性導電膜を介して熱圧着された様子を示す図。
【図９】 電気接続シートとしての異方性導電膜の構成例を示す図。
【図１０】 半導体素子の突起電極と回路基板の配線電極が異方性導電膜の導電粒子により電気的に接続されている様子を示す図。
【図１１】 回路基板が２層型のものである場合の例を示す図。
【図１２】 回路基板が３層型の場合の例を示す図。
【図１３】 半導体素子の例を示す図。
【符号の説明】
１０・・・半導体装置、２０・・・半導体素子、２３・・・封止禁止領域、２９・・・半導体素子の突起電極、３０・・・回路基板、３３・・・回路基板の配線電極、４０・・・異方性導電膜（電気接続シート）、５０・・・打ち抜き穴

Claims (12)

  1. 半導体素子を基板に対して電気的に接続する半導体素子の接続方法であり、
    前記基板には、前記半導体素子と前記基板との間で電気的接続を可能とする電気接続シートを配置し、
    前記電気接続シートと、
    前記半導体素子の機能を発揮する領域であって封止が禁止される前記半導体素子の封止禁止領域に対応する前記基板の領域を、同時にしかも前記電気接続シート側から打ち抜いて打ち抜き穴を形成し、
    前記基板に前記電気接続シートを介して前記半導体素子を配置して、前記半導体素子の前記封止禁止領域以外の残部にある電極と前記基板の電極とを電気的に接続することを特徴とする半導体素子の接続方法。
  2. 前記半導体素子は、ピエゾ素子あるいは電荷結合素子である請求項１に記載の半導体素子の接続方法。
  3. 前記基板の電極と前記半導体素子の突起電極が前記電気接続シートにより接続される請求項１に記載の半導体素子の接続方法。
  4. 前記電気接続シートは、複数の導電粒子と前記導電粒子を含有する電気絶縁物から成る請求項３に記載の半導体素子の接続方法。
  5. 前記基板はプリント配線基板あるいはフレキシブル配線基板である請求項１に記載の半導体素子の接続方法。
  6. 前記基板に前記電気接続シートを介して前記半導体素子を配置して、前記半導体素子の前記封止禁止領域以外の残部にある電極と前記基板の電極とを電気的に接続をする際に、前記打ち抜き穴から前記電気接続シートの一部が前記基板の反対の側面にはみ出して付着するのを防ぐために、前記基板とステージ間に付着防止部材を配置する請求項１に記載の半導体素子の接続方法。
  7. 前記基板がフレキシブル配線基板である場合、２層基板である請求項１に記載の半導体素子の接続方法。
  8. 機能を発揮する領域であって封止が禁止される封止禁止領域を有する半導体素子と、
    基板と、
    前記基板に配置されて、前記半導体素子と前記基板との間で電気的接続を可能とする電気接続シートであって、前記半導体素子の封止禁止領域に対応する前記基板の領域とともに打ち抜いて打ち抜き穴が形成されている前記電気接続シートと、
    を有し、
    前記打ち抜き穴は、前記電気接続シートと封止禁止領域に対応する前記基板の領域を同時にしかも前記電気接続シート側から打ち抜いて形成され、
    前記基板には前記電気接続シートを介して前記半導体素子が配置されており、前記半導体素子の前記封止禁止領域以外の残部にある電極と前記基板の電極とが電気的に接続されていることを特徴とする半導体装置。
  9. 前記半導体素子は、ピエゾ素子あるいは電荷結合素子である請求項８に記載の半導体装置。
  10. 前記基板の電極と前記半導体素子の突起電極が前記電気接続シートにより接続される請求項８に記載の半導体装置。
  11. 前記電気接続シートは、複数の導電粒子と前記導電粒子を含有する電気絶縁物から成る請求項８に記載の半導体装置。
  12. 前記基板はプリント配線基板あるいはフレキシブル配線基板である請求項８に記載の半導体装置。
JP37465099A 1999-12-28 1999-12-28 半導体素子の接続方法及び半導体装置 Expired - Fee Related JP4078776B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP37465099A JP4078776B2 (ja) 1999-12-28 1999-12-28 半導体素子の接続方法及び半導体装置
US09/747,934 US20010019179A1 (en) 1999-12-28 2000-12-27 Connecting method of semiconductor element and semiconductor device
KR1020000082557A KR20010062725A (ko) 1999-12-28 2000-12-27 반도체 소자의 접속 방법 및 반도체 장치
US10/056,018 US20020064904A1 (en) 1999-12-28 2002-01-28 Connecting method of semiconductor element and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37465099A JP4078776B2 (ja) 1999-12-28 1999-12-28 半導体素子の接続方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2001189345A JP2001189345A (ja) 2001-07-10
JP4078776B2 true JP4078776B2 (ja) 2008-04-23

Family

ID=18504207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37465099A Expired - Fee Related JP4078776B2 (ja) 1999-12-28 1999-12-28 半導体素子の接続方法及び半導体装置

Country Status (3)

Country Link
US (2) US20010019179A1 (ja)
JP (1) JP4078776B2 (ja)
KR (1) KR20010062725A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100334721C (zh) * 2002-06-28 2007-08-29 矽品精密工业股份有限公司 倒装晶片半导体封装件
JP2005183669A (ja) * 2003-12-19 2005-07-07 Tdk Corp 実装基板およびそれを用いた電子部品
US8836094B1 (en) * 2013-03-14 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package device including an opening in a flexible substrate and methods of forming the same
DE102016213878B3 (de) * 2016-07-28 2017-11-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Gehäuse für einen Mikrochip mit einem strukturierten Schichtverbund und Herstellungsverfahren dafür
DE102019202720B4 (de) * 2019-02-28 2021-04-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Chip-Folienpackage für Halbleiter-Chips mit indirekter Kontaktierung und Verfahren zum Herstellen Desselben
DE102019202716B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben

Also Published As

Publication number Publication date
KR20010062725A (ko) 2001-07-07
US20020064904A1 (en) 2002-05-30
JP2001189345A (ja) 2001-07-10
US20010019179A1 (en) 2001-09-06

Similar Documents

Publication Publication Date Title
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
JP2817717B2 (ja) 半導体装置およびその製造方法
US7405486B2 (en) Circuit device
CN1739014B (zh) 半导体压力传感器及其制造方法
JP2005203497A (ja) 半導体装置およびその製造方法
JP2009065111A (ja) 電子部品パッケージの製造方法
JP4344350B2 (ja) パッケージング基板の製造方法およびそれを用いたパッケージング方法
JP4078776B2 (ja) 半導体素子の接続方法及び半導体装置
US20110169107A1 (en) Method for manufacturing a component, method for manufacturing a component system, component, and component system
WO2019004264A1 (ja) 電子部品モジュール及びその製造方法
US8022594B2 (en) Surface acoustic wave device
JP4828515B2 (ja) 半導体装置の製造方法
JP4232301B2 (ja) リードフレームの製造方法、及び、半導体装置の製造方法
JPH1092865A (ja) 半導体装置およびその製造方法
JPH08306724A (ja) 半導体装置およびその製造方法ならびにその実装方法
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JP3065010B2 (ja) 半導体装置
WO2004024618A1 (ja) マイクロデバイス及び製造方法
JPH06281511A (ja) 歪センサ
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP4148593B2 (ja) 半導体装置の製造方法
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP4491380B2 (ja) 半導体装置の製造方法
JP4234518B2 (ja) 半導体搭載用基板製造方法、半導体パッケージ製造方法、半導体搭載用基板及び半導体パッケージ
JP2003142634A (ja) 半導体装置、その製造方法及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130215

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees