JP2011049226A - 半導体装置の製造方法、半導体装置及び電子部品 - Google Patents

半導体装置の製造方法、半導体装置及び電子部品 Download PDF

Info

Publication number
JP2011049226A
JP2011049226A JP2009194322A JP2009194322A JP2011049226A JP 2011049226 A JP2011049226 A JP 2011049226A JP 2009194322 A JP2009194322 A JP 2009194322A JP 2009194322 A JP2009194322 A JP 2009194322A JP 2011049226 A JP2011049226 A JP 2011049226A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin composition
semiconductor device
acid
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009194322A
Other languages
English (en)
Other versions
JP5471163B2 (ja
Inventor
Toshiaki Chuma
敏秋 中馬
Wataru Okada
亘 岡田
Tomohiro Kagimoto
奉広 鍵本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2009194322A priority Critical patent/JP5471163B2/ja
Publication of JP2011049226A publication Critical patent/JP2011049226A/ja
Application granted granted Critical
Publication of JP5471163B2 publication Critical patent/JP5471163B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】安定した半導体チップ間の導通信頼性および隣接する半導体チップの接続電極の高い絶縁信頼性、さらに、更なる高密度化の要求に対応しうるチップオンチップ型の半導体装置、および半導体装置の製造方法及び電子部品を提供する。
【解決手段】樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を半導体チップ２０，３０間に介在させ、熱融着させることにより、電気的接続及び封止を一括で行う。
【選択図】図２

Description

本発明は、半導体装置の製造方法、半導体装置及び電子部品に関する。
近年、電子機器の高機能化及び小型化の要求に伴い、半導体集積回路の高密度実装技術の開発が進められている。そのような実装技術の一つとして、半導体チップ上に他の半導体チップをフェイスダウンで搭載するチップオンチップ型のシステムインパッケージ（ＳｉＰ）がある。この構造は、パッケージの薄型化を図ることができ、電気的接続の信頼性の点で優れていることから着目されている。
チップオンチップ型ＳｉＰにおいて、通常半導体チップ間の接続は微細なバンプを介したフリップチップ方式で行う。この際、電気的接続強度及び機械的接続強度を確保するため半導体チップ間には封止樹脂を注入する（アンダーフィル封止）。
しかし、このアンダーフィル封止工程において、半導体チップ間に注入した封止樹脂がブリードして下段の半導体チップ表面に設けられた外部接続電極を汚染し、ワイヤーボンディングを行うことが出来ないという問題があった。このため、上段の半導体チップの側面と下段の半導体チップ上に設けられた外部接続電極との距離を約１．５ｍｍ程度あける必要があった。また、半導体チップ間に接着剤を注入するため、チップギャップを少なくとも４０μｍ程度あける必要があり、半導体集積回路の高密度実装の妨げになっていた。
一方、異方導電フィルムを介して半導体チップ間の電気的接続及び封止を一括で行う方法が知られている。例えば、半田粒子を含む接着テープを部材間に介在させて熱圧着することにより、両部材の電気接続部間に半田粒子を介在させ、他部に樹脂成分を充填する方法が提案されている。また、導電性粒子と該導電性粒子の融点で硬化が完了しない樹脂成分とを含む導電性接着剤を用いた端子間の接続方法も提案されている。
しかしながら、これら何れの方法によってもチップオンチップ型ＳｉＰにおいて半導体集積回路の更なる高密度化を実現することはできなかった。
特開昭６１−２７６８７３号公報 特許第３７６９６８８号公報
かかる状況下、半導体集積回路の更なる高密度化の要求に対応しうるチップオンチップ型の半導体装置及び電子部品の開発が望まれている。
本発明者らは、上述した従来技術の問題点に鑑み鋭意検討した結果、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を半導体チップ間に介在させ、電気的接続及び封止を一括で行うことにより、安定した導通信頼性および隣接する接続電極の高い絶縁性、さらに、更なる高密度化の要求に対応しうるチップオンチップ型の半導体装置、半導体装置その製造方法及び電子部品を提供することができる。
このような目的は、下記（１）〜（１１）に記載の本発明により達成される。
（１）第１の接続電極が設けられた回路面を有する第１の半導体チップと、前記第１の接
続電極と電気的に接続した第２の接続電極が設けられた回路面を有する第２の半導体チップとを備え、前記第１の半導体チップの回路面と前記第２の半導体チップの回路面とが対向して配設されてなるチップオンチップ型の半導体装置であって、前記第１の半導体チップと前記第２の半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させて熱融着させることにより、前記第１の接続電極と前記第２の接続電極とが半田又は錫により電気的に接続され、前記第１の半導体チップと前記第２の半導体チップとの間隙に前記樹脂組成物が充填されたものであることを特徴とする半導体装置、
（２）前記第２の半導体チップの回路面とは反対側の面に半導体チップがさらに配設されてなる（１）に記載の半導体装置、
（３）第４の接続電極が設けられた回路面を有する第３の半導体チップをさらに備え、前記第３の半導体チップの回路面は、前記第２の半導体チップの回路面と反対側の面に対向して配設され、前記第２の半導体チップと前記第３の半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させて熱融着させることにより、前記第４の接続電極は、前記第２の半導体チップのスルホールを介して電気的に接続された前記第２の半導体チップの回路面とは反対側の面に配設された第３の接続電極と半田又は錫により電気的に接続され、前記第２の半導体チップと前記第３のチップとの間隙に前記樹脂組成物が充填されたものである、（１）または（２）に記載の半導体装置、
（４）前記樹脂組成物が熱硬化性樹脂を含む、（１）〜（３）のいずれか１項に記載の半導体装置、
（５）前記樹脂組成物がフラックス機能を有する化合物を含む、（１）〜（４）のいずれか１項に記載の半導体装置、
（６）前記フラックス機能を有する化合物が前記樹脂組成物の硬化剤として作用するものである、（５）に記載の半導体装置、
（７）前記導電接続材料が、樹脂組成物層／金属箔層／樹脂組成物層からなる積層構造を含む、（１）〜（６）のいずれか１項に記載の半導体装置、
（８）前記導電接続材料が、樹脂組成物層／金属箔層からなる積層構造を含む、（１）〜（６）のいずれか１項に記載の半導体装置、
（９）樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介して、第１の接続電極が設けられた回路面を有する第１の半導体チップと、前記第１の接続電極と電気的に接続した第２の接続電極が設けられた回路面を有する第２の半導体チップと、を電気的に接続する方法であって、前記導電接続材料を対向する第１の半導体チップの回路面と、第２半導体チップの回路面との間に配置する配置工程と、前記半田箔又は錫箔から選ばれる金属箔の融点以上の温度で前記導電接続材料を加熱する加熱工程と、前記樹脂組成物を硬化または凝固させる硬化、凝固工程と、を含むことを特徴とする半導体装置の製造方法、
（１０）（９）に記載の製造方法により作製された半導体装置、
（１１）（１０）に記載の半導体装置が実装されていることを特徴とする電子部品。
本発明によれば、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を半導体チップ間に介在させ、電気的接続及び封止を一括で行うことにより、安定した導通信頼性および隣接する接続電極の高い絶縁性、さらに、更なる高密度化の要求に対応しうるチップオンチップ型の半導体装置、半導体装置その製造方法及び電子部品をが提供される。
図１は、本発明の一実施形態に係る半導体装置の概略上面図及び概略断面図である。 図２は、本発明の一実施形態に係る多段スタック型半導体装置の概略断面図である。 図３は、本発明の一実施形態に係る半導体装置の製造方法の工程説明図である。 図４は、本発明の一実施形態に係る半導体装置の製造方法の工程説明図である。 図５は、本発明の一実施形態に係る電子部品の概略断面図である。 図６は、本発明の一実施形態に係る多段スタック型電子部品の概略断面図である。
１ 半導体装置
２ 多段スタック型半導体装置
１０ 第１の半導体チップ
２０ 第２の半導体チップ
３０ 第３の半導体チップ
１１ 第１の接続電極
１２ 外部接続電極
２０ａ 第２の半導体チップ側面
２１ 第２の接続電極
２２ 第３の接続電極
３０ａ 第３の半導体チップ側面
３１ 第４の接続電極
１００ 接続領域
１０１ 絶縁性領域
１０２ スルーホール
１０３ ＵＢＭ層
１０４ ＵＢＭ層
１０５ 半田バンプ
１０７ 保護膜
１０８ 導電接続材料
１０８ａ 金属箔
１０８ｂ 樹脂組成物
１０９ 実装基板
１１０ ワイヤ
１１１ 封止樹脂
１１２ バンプ電極
１１３ 不導態膜
以下、本発明の半導体装置、半導体装置の製造方法および電子部品について詳細に説明する。
本発明の半導体装置は、第１の接続電極が設けられた回路面を有する第１の半導体チップと、前記第１の接続電極と電気的に接続した第２の接続電極が設けられた回路面を有する第２の半導体チップとを備え、前記第１の半導体チップの回路面と前記第２の半導体チップの回路面とが対向して配設されてなるチップオンチップ型の半導体装置であって、前記第１の半導体チップと前記第２の半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させて熱融着させることにより、前記第１の接続電極と前記第２の接続電極とが電気的に接続され、前記第１の半導体チップと前記第２の半導体チップとの間隙に前記樹脂組成物が充填され
たものであることを特徴とする。特に、接続電極を有する半導体チップ間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させ、電気的接続及び封止を行うことにより、上下の接続電極間の導通信頼性と隣接する接続電極間の高い絶縁性を確保することができる。また、上下の半導体チップの間隔を小さくすることができるため、得られた半導体装置は高密度実装が可能となる。
以下、本発明の好ましい実施形態を図面を参照して説明する。
１．半導体装置
まず、図１を参照して、本発明の一実施形態に係る半導体装置について説明する。
図１（ａ）は、本発明の一実施形態の半導体装置の概略上面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ’の概略断面図である。図１（ｂ）において、本実施形態の半導体装置１は、接続電極１１が設けられた第１の半導体チップ１０の回路面（図示しない）に、接続電極２１が設けられた第２の半導体チップ２０の回路面（図示しない）が対向するように配設された構成となっている。図１（ｂ）に示すように、接続電極１１は、接続電極２１に対応するようにパターニングされ、対向する接続電極１１と接続電極２１との間には接合領域１００が形成されている。この接合領域１００によって、対向する接続電極間は電気的に接続されている。また、半導体チップ１０と半導体チップ２０との間隙には樹脂組成物が充填されて絶縁性樹脂領域１０１が形成され、この絶縁性樹脂領域１０１によって隣接する接続電極間の電気的な絶縁性が確保されている。半導体チップ１０の回路面には、半導体チップ１０の回路面に形成された図示しない集積回路を、また、実装基板に接続するための外部接続電極１２が設けられている。
なお、特に制限されないが、第１の半導体チップ１０は、第２の半導体チップ２０よりもサイズが大きいものであることが好ましく、半導体チップの集積密度を向上させる点で、図１（ａ）に示すように、半導体チップ２０は、半導体チップ１０の略中央領域に配設されていることが好ましい。また、半導体チップ１０上の周縁部には、半導体装置１を搭載する基板とワイヤ等で電気的接続をとるために、外部接続電極１２が設けられていてもよい。
接合領域１００は、金属箔が溶融し固着して形成された領域であり、この領域により対向する接続電極間が導通している。接合領域１００に用いられる金属箔は、特に制限されないが、例えば、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）および銅（Ｃｕ）からなる群から選択される少なくとも２種以上を含む合金又は錫箔であることが好ましい。また、接合領域１００に用いられる金属箔の使用量は、対向する接続電極間を導通でき、また、隣接接続電極間の絶縁性が確保できる範囲であれば特に制限されない。
また、絶縁性領域１０１は、樹脂組成物が充填して形成された領域であり、この領域により隣接する接続電極間の電気的な絶縁性が確保されている。絶縁性領域１０１に用いられる樹脂組成物は、電気的な接続信頼性度及び機械的接着強度を高める点から、熱硬化性樹脂を含有することが好ましい。絶縁性領域１０１に用いられる樹脂組成物の使用量は、隣接する接続電極間を電気的に絶縁できる範囲であれば特に制限されない。
接合領域１００及び絶縁性領域１０１に用いられる材料等については、後述の製造方法の項において詳しく説明する。
また、特に制限されないが、半導体チップ１０及び２０の厚みは、それぞれ１０μｍ〜１０００μｍであることが好ましく、より好ましくは７５０μｍ以下である。また、電極
、外部接続電極の大きさや材質は特に制限されず、用途に応じて適宜選択すればよい。なお、本発明に用いられる半導体チップ、接続電極、外部接続電極等については、例えば、「ＣＳＰ技術のすべてＰａｒｔ２」（萩本英二著、工業調査会発行）のｐ６２〜７２、ｐ８４〜８８、ｐ３９〜６０、「ＳｉＰ技術のすべて」（赤沢隆著、工業調査会発行）のｐ１７６〜１８８、Ｐ１９２〜２０５、特開２００４−６３７５３号公報の記載等を参照することができる。
本実施態様では、上記のような構成を有しているため、パッケージ化される部品全体を薄型化及び小型化することができ、また、パッケージ化される部品全体を軽量化することもできる。
また本発明においては、半導体装置１に更に他の半導体チップが積層されて多段スタック型の電子部品を構成してもよい。図２は、本発明に係る一実施形態である多段スタック型の電子部品の概略断面図である。
図２に示すように、半導体チップ２０の接続電極２１が設けられた回路面とは反対側の面に、接続電極３１が設けられた半導体チップ３０が配設され、多段スタック型の電子部品２が構成されている。
半導体チップ３０の回路面に設けられた接続電極３１は、接合領域１００によって半導体チップ２０の厚み方向に設けられたスルーホール１０２を介して半導体チップ２０の回路面とは反対側に配設された接続電極２２と導通し、半導体チップ２０上の接続電極２１と電気的に接続されている。ここでスルーホール１０２は、例えば、半導体チップ２０の厚み方向にドリル加工等により貫通孔を形成し、該貫通孔の内壁面にめっきを施し、めっきが施された貫通孔内に樹脂剤を充填する、または、メッキで充填して形成されている。なお、スルーホールについては、例えば、特開２００１−１２７２４３号公報、特開２００２−０２６２４１号公報等を参照することができる。なお、半導体チップ２０と半導体チップ３０との間隙には樹脂組成物が充填されて絶縁性領域１０１が形成されており、この絶縁性領域１０１によって隣接する接続電極間が電気的に絶縁されている。
２．半導体装置の製造方法
次に、図３及び４を参照して、本発明に係る一実施態様の半導体装置の製造方法について説明する。図３は本発明に係る一実施形態の半導体装置の製造方法（第１実施態様）の工程説明図であり、図４は本発明に係る他の一実施形態の半導体装置の製造方法（第２実施態様）の工程説明図である。
（１）第１実施態様
まず、図３を参照して、本発明に係る第１実施態様の半導体装置の製造方法について説明する。
図３（ａ）に示すように、まず、回路面に接続電極１１が設けられた半導体チップ１０と、回路面に接続電極２１が設けられた半導体チップ２０とを用意する。電気的接続を良好にするために、接続電極１１及び接続電極２１の表面には、予め洗浄、研磨、めっき及び表面活性化等の処理を施しておいてもよい。例えば、図３（ａ）に示したように、接続電極１１及び接続電極２１の表面に、Ｔｉ、Ｔｉ／Ｃｕ、Ｃｕ、Ｎｉ、Ｃｒ／Ｎｉ等を用いてＵＢＭ（Ｕｎｄｅｒ Ｂａｒｒｉｅｒ Ｍｅｔａｌ）層１０３、１０４を形成してもよい。ＵＢＭ層は１層でもよく、複数層でもよい。なお、半導体チップ１０及び２０表面には、予め、半導体素子を保護する目的で表面安定化処理が施されていてもよく、例えばＳｉＮ膜などの不動態膜１１３が形成されていてもよい。
また、図３（ａ）に示すように、ＵＢＭ層の表面には保護膜１０７を有していてもよい。保護膜１０７を有することにより、半導体チップ１０および２０の表面を保護することができ、さらに、保護膜１０７は緩衝効果を有するため、半導体チップ１０および２０の破損を抑制することが可能となる。前記保護膜１０７は、特に制限は無く、例えば、ポリイミド系、ポリベンゾオキサゾール系、ベンゾシクロブテン系の感光性樹脂組成物等が挙げられる。
続いて、図３（ｂ）に示すように、半導体チップ１０と半導体チップ２０との間に導電接続材料１０８を介在させる。導電接続材料１０８は、金属箔１０８ａと樹脂組成物１０８ｂの積層構造を有している。導電接続材料の形態は、樹脂組成物１０８ｂと金属箔１０８ａとからなる多層構造を有する積層体であり、樹脂組成物１０８ｂおよび金属箔層１０８ａは各々一層であっても複数層であってもよい。導電接続材料の積層構造は特に制限されなく、樹脂組成物１０８ｂと金属箔１０８ａとの二層構造（樹脂組成物／金属箔）でもよいし、樹脂組成物層あるいは金属箔層の何れかまたは両方を複数含む三層構造またはそれ以上の多層構造でもよい。接続電極間の空隙を樹脂組成物１０８ｂで充填させる際の充填性の観点から、導電接続材料の最外層は樹脂組成物１０８ｂであることが好ましい。なお、樹脂組成物１０８ｂ又は金属箔１０８ａを複数用いる場合、各層の組成および厚みは同一でもよく、異なっていてもよい。
前記樹脂組成物１０８ｂは、特に制限はなく、加熱により硬化する熱硬化性樹脂組成物、化学線を照射することにより硬化する硬化性樹脂組成物、または熱可塑性樹脂組成物を用いることができる。中でも、硬化後の線膨張率や弾性率等の機械特性に優れるという点で、加熱により硬化する熱硬化性樹脂組成物が好ましい。
次に、導電接続材料１０８の金属箔１０８ａが溶融する温度まで徐々に加熱する。加熱により、図３（ｃ）に示すように、金属箔１０８ａが溶融し、樹脂組成物１０８ｂを移動して接続電極表面に自己整合的に凝集し、接合領域１００を形成する。この領域接合１００により、接続電極表面と溶融した金属箔１０８ａが接合して対向する接続電極間が電気的に接続される。従来の半田粒子を含む異方導電フィルムのような導電接続材料であると、接続電極を有する回路面の厚み方向に対して半田粒子が均一に分布していないため、複数ある接続電極に安定的に半田が凝集しないのに対して、本発明は、金属箔を使用しており、接続電極を有する回路面の厚み方向に対して金属箔が均一に分布しているため、複数ある接続電極に安定的に金属箔を凝集させることができる。また、従来の半田粒子を含む異方導電フィルムでは、半田粒子の自己凝集性が小さいため、隣接する接続電極間に半田粒子が残存し、隣接する接続電極間の絶縁性が低下する場合があったのに対して、本発明は、自己凝集性の大きい金属箔を使用しているため、隣接する接続電極間に金属箔が残存しないため、隣接する接続電極の絶縁性を確保することが可能となる。また、半導体チップ間の間隙には導電接続材料１０８の樹脂組成物１０８ｂが充填され絶縁性領域１０１を形成する。これにより、隣接する内部接続電極間が電気的に絶縁される。
加熱温度は、樹脂組成物１０８ｂが熱硬化性樹脂組成物の場合、金属箔１０８ａの融点以上であり、且つ、熱硬化性樹脂組成物の硬化が完了しない温度で加熱する。ここで、「熱硬化性樹脂組成物の硬化が完了しない温度」とは、熱硬化性樹脂組成物の溶融粘度が、好ましくは１００Ｐａ・ｓ以下、より好ましくは５０Ｐａ・ｓ以下、特に好ましくは１０Ｐａ・ｓ以下となる温度を意味する。ただし、本発明の接続方法においては、加熱した際に導電接続材料が基板からはみ出すことを防止するため、熱硬化性樹脂組成物の溶融粘度が、好ましくは０．００１Ｐａ・ｓ以上、より好ましくは０．００５Ｐａ・ｓ以上、特に好ましくは０．０１Ｐａ・ｓ以上となる温度で加熱する。なお、加熱温度は、金属箔の融点以上であればよく、例えば加熱時間を短くするなど、加熱時間を調整することによって上記溶融粘度を満たすことができる範囲であればその上限は特に制限されない。
また、樹脂組成物１０８ｂが熱可塑性樹脂組成物の場合は、金属箔１０８ａの融点以上であり、且つ、熱可塑性樹脂組成物の溶融粘度が、好ましくは１００Ｐａ・ｓ以下、より好ましくは５０Ｐａ・ｓ以下、特に好ましくは１０Ｐａ・ｓ以下となる温度を意味する。ただし、本発明の接続方法においては、加熱した際に導電接続材料が基板からはみ出すことを防止するため、熱可塑性性樹脂組成物の溶融粘度が、好ましくは０．００１Ｐａ・ｓ以上、より好ましくは０．００５Ｐａ・ｓ以上、特に好ましくは０．０１Ｐａ・ｓ以上となる温度で加熱する。
なお、熱硬化性樹脂組成物の溶融粘度は、以下の方法により測定することができる。
まず、樹脂組成物約１０ｍｇを精秤し、示差走査熱量計（セイコーインスツルメント社製）を用いて、昇温速度５℃／分、１０℃／分、及び２０℃／分を用いて、硬化発熱量を算出する。次に、Ｋａｍａｌ ｅｑｕａｔｉｏｎモデル（ＰＯＬＹＭＥＲ ＥＮＧＩＮＥＥＲＩＮＧ ＡＮＤ ＳＣＩＥＮＣＥ，ＪＡＮＵＡＲＹ，１９７３，Ｖｏｌ．１３，Ｎｏ．１ Ｋｉｎｅｔｉｃｓ ａｎｄ Ｔｈｅｒｍａｌ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ
ｏｆ Ｔｈｅｒｍｏｓｅｔ Ｃｕｒｅ Ｍ．Ｒ．ＫＡＭＡＬ ａｎｄ Ｓ．ＳＯＵＲＯＵＲ）を用いて、樹脂組成物を等温に曝した際の時間ｔにおける硬化反応率αを算出する。さらに、算出した硬化反応率αを適用し、Ｃｒｏｓｓモデル（ＡＩＣｈＥ Ｊｏｕｒｎａｌ Ｖｏｌ．２８，Ｎｏ．２ Ｓｔｕｄｉｅｓ ｏｆ Ｍｏｌｄ Ｆｉｌｌｉｎｇ ａｎｄ Ｃｕｒｉｎｇ ｉｎ ｔｈｅ Ｒｅａｃｔｉｏｎ Ｉｎｊｅｃｔｉｏｎ ＭｏｌｄｉｎｇにＰｒｏｃｅｓｓ Ｊ．Ｍ．ＣＡＳＴＲＯ ａｎｄ Ｃ．Ｗ．ＭＡＣＯＳＫＯ）を用いて金属箔の融点における５秒後の樹脂組成物の溶融粘度を算出した。
Ｋａｍａｌ ｅｑｕａｔｉｏｎモデル及びＣｒｏｓｓモデルによる溶融粘度の算出式は下記に示す通りである。
＜Ｋａｍａｌ ｅｑｕａｔｉｏｎモデル＞
Figure 2011049226
 ＜Ｃｒｏｓｓモデル＞
Figure 2011049226
また、熱可塑性樹脂組成物の溶融粘度は、以下の方法により測定することができる。
得られた熱可塑性樹脂組成物を、粘弾性測定装置（レオメトリック・サイエンティフィック・エフ・イー（株）製「アレス粘弾性測定システム」）を用いて、パラレルプレート２５ｍｍφ、ギャップは、熱可塑性樹脂組成物が液状の場合０．５ｍｍ、熱可塑性樹脂組成物がフィルム状の場合０．０５ｍｍ、周波数１０ｒａｄ／ｓ、昇温速度は、２０℃／分の条件で測定した。ここでは、各実施例および比較例の金属箔の融点における溶融粘度を測定した。
なお、加熱温度が金属箔１０８ａの融点に達した時点で、半導体チップ１０と半導体チップ２０とを加圧して、対向する接続電極間の距離を近づけてもよい。
続いて、導電接続材料１０８の樹脂組成物１０８ｂが熱硬化性樹脂組成物の場合、加熱することにより熱硬化性樹脂組成物を硬化させ、電気的接続強度及び機械的接着強度を確保する。こうして対向する接続電極１１と接続電極２１とを電気的に接続し、半導体チップ１０と半導体チップ２０との間隙を絶縁性樹脂で封止することができる。
本実施態様では、このようにして対向する接続電極間を電気的に接続し、半導体チップ１０と半導体チップ２０との間隙を樹脂組成物で封止することができる。
＜金属箔＞
本発明において導電接続材料を構成する金属箔層は、半田箔又は錫箔から選ばれる金属箔で構成される層である。金属箔層は平面視で樹脂組成物の少なくとも一部に形成されていればよく、樹脂組成物の全面に形成されていてもよい。
金属箔層の形状は特に制限されなく、一定の形状が繰り返しパターン状に形成されていてもよいし、形状が不規則であってもよい。規則的な形状と不規則な形状とが混在していてもよい。金属箔層の形状としては、例えば、点線の抜き模様状（ａ）、縞模様状（ｂ）、水玉模様状（ｃ）、矩形模様状（ｄ）、チェッカー模様状（ｅ）、額縁状（ｆ）、格子模様状（ｇ）又は多重の額縁状（ｈ）などが挙げられる。これらの形状は一例であり、目的や用途に応じてこれらの形状を組み合わせたり、変形させて用いることができる。
本発明の一実施態様において、接続しようとする接続電極が半導体チップ接続面全体に配置されているようなフルグリッド型の半導体チップを接続する場合、樹脂組成物の全面にシート状の金属箔を形成することが好ましい。
また、接続しようとする接続電極が半導体チップの接続面の周辺部に配置されるようなペリフェラル型の半導体チップを接続する場合、金属箔を有効に利用する観点、及び、隣接する接続電極間に金属箔を残存させないという観点から、樹脂組成物の少なくとも一部に繰り返しパターン状の金属箔を形成することが好ましい。このとき、金属箔の形状は該接続電極のピッチや形態等によって適宜選択することができる。
本発明に使用する金属箔は、特に制限はなく、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）および銅（Ｃｕ）からなる群から選択される少なくとも２種以上の金属の合金、または錫単体からなることが好ましい。
このような合金のうち、溶融温度および機械的物性を考慮すると、Ｓｎ−Ｐｂの合金、鉛フリー半田であるＳｎ−Ｂｉの合金、Ｓｎ−Ａｇ−Ｃｕの合金、Ｓｎ−Ｉｎの合金、Ｓｎ−Ａｇの合金などのＳｎを含む合金からなることがより好ましい。Ｓｎ−Ｐｂの合金の場合、錫の含有率は、３０重量％以上１００重量％未満であることが好ましく、３５重量
％以上１００重量％未満であることがより好ましく、４０重量％以上が特に好ましい。また、１００重量％未満であることが好ましい。また、鉛フリー半田の場合の錫の含有率は、１５重量％以上１００重量％未満であることが好ましく、２０重量％以上１００重量％未満であることがより好ましく、２５重量％以上１００重量％未満であることが特に好ましい。例えば、Ｓｎ−Ｐｂの合金としては、Ｓｎ６３−Ｐｂ（融点１８３℃）、鉛フリー半田としては、Ｓｎ−３．０Ａｇ−０．５Ｃｕ（融点２１７℃）、Ｓｎ−３．５Ａｇ（融点２２１℃）、Ｓｎ−５８Ｂｉ（融点１３９℃）、Ｓｎ−９．０Ｚｎ（融点１９９℃）、Ｓｎ−３．５Ａｇ−０．５Ｂｉ−３．０Ｉｎ（融点１９３℃）、Ａｕ−２０Ｓｎ（融点２８０℃）、等が挙げられる。
本発明においては、接続する半導体チップの耐熱性、また、鉛フリー化に応じて適宜、所望の融点及び組成を有する金属箔を用いることができる。例えば、半導体チップが熱履歴により損傷するのを防止するために、融点が３３０℃以下（より好ましくは３００℃以下、特に好ましくは２８０℃以下、さらに好ましくは２６０℃以下）である金属箔を用いることが好ましい。また、電極間接続後の半導体装置の耐熱性を確保するためには、融点が１００℃以上（より好ましくは１１０℃以上、特に好ましくは１２０℃以上）である金属箔を用いることが好ましい。なお、金属箔の融点は、示差走査熱量計（ＤＳＣ）により測定することができる。
前記金属箔の厚みは、対向する接続電極間のギャップ、隣接する接続電極間の距離などに応じて適宜選択することができる。金属箔の厚みは、例えば、０．５μｍ以上であることが好ましく、３μｍ以上であることがより好ましく、５μｍ以上であることが特に好ましく、また、１００μｍ以下であることが好ましく、５０μｍ以下であることがより好ましく、２０μｍ以下であることが特に好ましい。金属箔の厚みが前記下限未満になると半田又は錫不足により未接続の接続電極が増加する傾向にあり、他方、前記上限を超えると半田又は錫余剰により隣接接続電極間でブリッジを起こし、ショートしやすくなる傾向にある。
金属箔の作製方法は、特に制限はないが、インゴットなどの塊から圧延により作製する方法、樹脂組成物へ直接蒸着、スパッタ、めっきなどにより金属箔を形成する方法などが挙げられる。また、繰り返しパターン状の金属箔の作製方法は、特に制限はないが、金属箔を所定のパターンに打抜く方法、エッチングなどにより所定のパターンを形成する方法、また、遮蔽板やマスクなどを使用することにより蒸着、スパッタ、めっきなどで形成する方法などが挙げられる。
本発明に用いられる導電接続材料において、金属箔の配合量は、導電接続材料中５重量％以上であることが好ましく、２０重量％以上であることがより好ましく、３０重量％以上であることが特に好ましい。また、９７重量％以下であることが好ましく、８０重量％以下であることがより好ましく、７０重量％以下であることが特に好ましい。金属箔の配合量が前記下限未満になると半田又は錫不足により未接続の接続電極が増加する傾向にある。他方、前記上限を超えると半田又は錫余剰により隣接接続端子間でブリッジを起こしやすくなる傾向にある。
あるいは、金属箔の配合量を導電接続材料に対する体積比率で定義してもよい。例えば、金属箔の配合量は、導電接続材料に対して１体積％以上であることが好ましく、５体積％以上であることがより好ましく、１０体積％以上であることが特に好ましい。また、９０体積％以下であることが好ましく、８０体積％以下であることがより好ましく、７０体積％以下であることが特に好ましい。金属箔の配合量が前記下限未満になると半田又は錫不足により未接続の接続電極が増加する傾向にある。他方、前記上限を超えると半田又は錫余剰により隣接接続電極間でブリッジを起こしやすくなる傾向がある。
＜樹脂組成物＞
次に、本発明に用いられる樹脂組成物について説明する。
本発明の樹脂組成物は、特に制限はなく、前述の通り熱硬化性樹脂組成物、化学線を照射することにより硬化する硬化性樹脂組成物、または熱可塑性樹脂組成物等が例示として挙げられが、導電接続材料の作業性および半導体装置の信頼性に優れるという観点から、熱可塑性樹脂と熱硬化性樹脂の混合物である熱硬化性樹脂組成物である場合が好ましい。
（１）樹脂組成物が熱硬化性樹脂組成物である場合
（ａ）熱硬化性樹脂
熱硬化性樹脂組成物に係る熱硬化性樹脂としては、通常、半導体装置製造用の接着剤成分として使用できるものであれば特に限定されない。このような熱硬化性樹脂としては、特に制限されないが、前記金属箔の融点以上の温度において硬化するものであることが好ましく、例えば、エポキシ樹脂、フェノキシ樹脂、シリコーン樹脂、オキセタン樹脂、フェノール樹脂、（メタ）アクリレート樹脂、ポリエステル樹脂（不飽和ポリエステル樹脂）、ジアリルフタレート樹脂、マレイミド樹脂、ポリイミド樹脂（ポリイミド前駆体樹脂）、ビスマレイミド−トリアジン樹脂などが挙げられる。特に、エポキシ樹脂、（メタ）アクリレート樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、シリコーン樹脂、マレイミド樹脂、ビスマレイミド−トリアジン樹脂からなる群より選ばれる少なくとも１種を含む熱硬化性樹脂を用いることが好ましい。中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるという観点からエポキシ樹脂が好ましい。また、これらの硬化性樹脂成分は１種単独で用いても、２種以上を併用してもよい。
本発明において、熱硬化性樹脂の形態は、熱硬化性樹脂組成物の形態などに応じて適宜選択することができる。液状の熱硬化性樹脂組成物を使用する場合には、液状の熱硬化性樹脂を用いることが好ましく、また、固形状の熱硬化性樹脂組成物を使用する場合には、液状および固形状のいずれの熱硬化性樹脂も用いることが好ましい。また、室温でフィルム状の熱硬化性樹脂組成物を使用する場合には、フィルム形成性樹脂を併用することが好ましい。
本発明においては、前記エポキシ樹脂として、室温で液状および室温で固形状のいずれのエポキシ樹脂も使用することができる。また、室温で液状のエポキシ樹脂と室温で固形状のエポキシ樹脂とを併用することも可能である。熱硬化性樹脂組成物が液状の場合には、室温で液状のエポキシ樹脂を用いることが好ましく、熱硬化性樹脂組成物が固形状の場合には、液状および固形状のいずれのエポキシ樹脂も使用することが可能であり、室温でフィルム状の熱硬化性樹脂組成物を用いる場合、フィルム形成性樹脂成分を適宜併用することが好ましい。
本発明に用いられる室温（２５℃）で液状のエポキシ樹脂としては、特に制限はないが、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂などが挙げられる。また、ビスフェノールＡ型エポキシ樹脂とビスフェノールＦ型エポキシ樹脂とを併用してもよい。
室温で液状のエポキシ樹脂のエポキシ当量は、１５０〜３００ｇ／ｅｑであることが好ましく、１６０〜２５０ｇ／ｅｑであることがより好ましく、１７０〜２２０ｇ／ｅｑであることが特に好ましい。前記エポキシ当量が上記下限未満になると硬化物の収縮率が大きくなる傾向があり、反りが生じることがある。他方、前記上限を超えると、フィルム形成性樹脂を併用した場合に、フィルム形成性樹脂、特にポリイミド樹脂との反応性が低下する傾向にある。
本発明に用いられる室温（２５℃）で固形状のエポキシ樹脂としては、特に制限はないが、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、３官能エポキシ樹脂、４官能エポキシ樹脂などが挙げられる。中でも、固形３官能エポキシ樹脂、クレゾールノボラック型エポキシ樹脂などが好ましい。また、これらのエポキシ樹脂は１種単独で用いても、２種以上を併用してもよい。室温で固形状のエポキシ樹脂の軟化点は、４０〜１２０℃であることが好ましく、５０〜１１０℃であることがより好ましく、６０〜１００℃であることが特に好ましい。前記軟化点が前記範囲内にあると、タック性を抑えることができ、容易に取り扱うことが可能となる。
本発明においては、このような熱硬化性樹脂としての市販品を使用することができ、さらに、本発明の効果を損ねない範囲で、可塑剤、安定剤、無機フィラー、帯電防止剤や顔料などの各種添加剤を配合したものを使用することもできる。
（ｂ）硬化剤
本発明に係る熱硬化性樹脂組成物は、特に制限はないが、硬化剤を含有することが好ましい。硬化剤を含有することにより、熱硬化性樹脂組成物に含まれる熱硬化性樹脂を確実に硬化させることができるため、得られた半導体装置の接続電極間の絶縁性を確保することができる。
前記硬化剤としては、特に制限はなく、アミン系化合物、フェノール系化合物、酸無水物系化合物、チオール系化合物、イソシアネート系化合物等が挙げられるが、これらは、使用される熱硬化性樹脂の種類等に応じて適宜選択すればよい。
例えば、熱硬化性樹脂としてエポキシ樹脂が使用される場合、硬化剤としては、エポキシ樹脂との良好な反応性、硬化時の低寸法変化及び硬化後の適切な物性（例えば、耐熱性、耐湿性等）が得られる点でフェノール系化合物が好適に用いられる。
本発明に用いられるフェノール系化合物は、特に限定されるものではないが、導電接続材料の硬化後の物性が優れていることから、２官能以上であることが好ましい。例えば、ビスフェノールＡ、テトラメチルビスフェノールＡ、ジアリルビスフェノールＡ、ビフェノール、ビスフェノールＦ、ジアリルビスフェノールＦ、トリスフェノール、テトラキスフェノール、フェノールノボラック類、クレゾールノボラック類等が挙げられる。中でも、溶融粘度、エポキシ樹脂との反応性が良好であり、硬化後の物性が優れていることから、フェノールノボラック類及びクレゾールノボラック類が好適に用いられる。
硬化剤の配合量は、使用する硬化性樹脂の種類や使用量によって適宜選択すればよい。例えば、硬化剤として、フェノールノボラック類を使用する場合、その配合量は、熱硬化性樹脂を確実に硬化させる点で、熱硬化性樹脂組成物の構成成分の合計量に対して、好ましくは５重量％以上、より好ましくは１０重量％以上である。エポキシ樹脂と未反応のフェノールノボラック類が残留していると、イオンマイグレーションの要因となる。したがって、残渣として残らないようにするためには、好ましくは５０重量％以下、より好ましくは３０重量％以下、さらに好ましくは２５重量％以下とする。
フェノールノボラック樹脂の配合量は、エポキシ樹脂に対する当量比で規定してもよい。例えば、エポキシ樹脂に対するフェノールノボラック樹脂の当量比は、０．５〜１．２であり、好ましくは０．６〜１．１であり、更に好ましくは０．７〜０．９８である。エポキシ樹脂に対するフェノールノボラック樹脂の当量比を０．５以上とすることにより、硬化後の耐熱性、耐湿性を確保することができる。一方、この当量比を１．２以下とする
ことにより、硬化後のエポキシ樹脂と未反応の残留フェノールノボラック樹脂の量を低減することができ、耐イオンマイグレーション性が良好となる。これらの硬化剤は、１種で用いてもよいし、２種以上を併用してもよい。
（ｃ）フラックス化合物
ここで、前記熱硬化性樹脂組成物は、フラックス化合物を含むことが好ましい。フラックス化合物は、金属箔１０８ａ表面の酸化膜を除去して、金属箔１０８ａの濡れ性を高めることができる化合物である。これにより、対向する接続電極間の接続性を低下させることができる。このようなフラックス化合物を使用することにより、フラックス洗浄工程を省くことができるので、製造工程を簡略化することができる。
フラックス化合物としては、フェノール性水酸基、カルボキシル基を含む化合物などが挙げられる。
フェノール性水酸基含有化合物としては、例えば、フェノール、ｏ−クレゾール、２，６−キシレノール、ｐ−クレゾール、ｍ−クレゾール、ｏ−エチルフェノール、２，４−キシレノール、２，５キシレノール、ｍ−エチルフェノール、２，３−キシレノール、メジトール、３，５−キシレノール、ｐ−ターシャリブチルフェノール、カテコール、ｐ−ターシャリアミルフェノール、レゾルシノール、ｐ−オクチルフェノール、ｐ−フェニルフェノール、ビスフェノールＦ、ビスフェノールＦ、ビスフェノールＡＦ、ビフェノール、ジアリルビスフェノールＦ、ジアリルビスフェノールＡ、トリスフェノール、テトラキスフェノール等のフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、ｏ−クレゾールノボラック樹脂、ビスフェノールＦノボラック樹脂、ビスフェノールＡノボラック樹脂等が挙げられる。
また、カルボキシル基含有化合物としては、例えば、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、脂肪族カルボン酸、芳香族カルボン酸、フェノール類等が挙げられる。
ここで、脂肪族酸無水物としては、無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物ポリセバシン酸無水物等が挙げられる。
脂環式酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物等が挙げられる。
芳香族酸無水物としては、無水フタル酸無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート、グリセロールトリストリメリテート等が挙げられる。
脂肪族カルボン酸としては、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、ピバル酸カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、アクリル酸、メタクリル酸、クロトン酸、オレイン酸、フマル酸、マレイン酸、シュウ酸、マロン酸、琥珀酸、グルタル酸、アジピン酸、セバシン酸、ドデカンジオン酸、ピメリン酸等が挙げられる。中でも、ＨＯＯＣ−（ＣＨ２）ｎ−ＣＯＯＨ（ｎは０〜２０の整数である）で表される脂肪族カルボン酸が好適であり、例えば、アジピン酸、セバシン酸、ドデカンジオン酸が好ましい。
芳香族カルボン酸としては、安息香酸、フタル酸、イソフタル酸、テレフタル酸、ヘミメリット酸、トリメリット酸、トリメシン酸、メロファン酸、プレートニ酸、ピロメリッ
ト酸、メリット酸、トリイル酸、キシリル酸、ヘメリト酸、メシチレン酸、プレーニチル酸、トルイル酸、ケイ皮酸、サリチル酸、２，３−ジヒドロキシ安息香酸、２，４−ジヒドロキシ安息香酸、ゲンチジン酸（２，５−ジヒドロキシ安息香酸）、２，６−ジヒドロキシ安息香酸、３，５−ジヒドロキシ安息香酸、浸食子酸（３，４，５−トリヒドロキシ安息香酸）、４−ジヒドロキシ−２−ナフトエ酸、３，５−ジヒドロキシ−２−ナフトエ酸、３，５−２−ジヒドロキシ−２−ナフトエ酸等のナフトエ酸誘導体；フェノールフタリン；ジフェノール酸等が挙げられる。
これらの中でも、熱硬化性樹脂組成物の熱硬化性樹脂の硬化剤として作用しうる化合物が好ましい。すなわち、本実施態様に用いられるフラックス化合物は、金属箔１０８ａの酸化膜を、導電部材と電気的に接合できる程度に還元する作用を示し、且つ、熱硬化性樹脂と結合する官能基を有する化合物（フラックス活性を有する硬化剤）であることが好ましい。フラックス活性を有する硬化剤は、熱熱硬化性樹脂組成物の溶融時は、金属箔１０８ａの酸化膜を還元して、金属箔１０８ａの濡れ性を高め、半導体チップの対向する接続電極間への金属箔１０８ａの凝集を促し、接合領域１００の形成を容易にする。一方、半導体チップ間の電気的接続が形成された後は、硬化剤として機能し、熱硬化性樹脂に付加して、硬化後の熱硬化性樹脂組成物の弾性率又はＴｇを高めることができる。上記のようなフラックス活性を有する硬化剤を用いることにより、フラックス洗浄を行う必要がなく、フラックス成分残渣に起因するイオンマイグレーションの発生を抑制することができる。
本発明に用いられるフラックス活性を有する硬化剤は、カルボキシル基を少なくとも１個有していることが好ましい。フラックス活性を有する硬化剤と結合する官能基は、使用される熱硬化性樹脂の種類等によって適宜選択することができる。例えば、熱硬化性樹脂がエポキシ樹脂である場合、フラックス活性を有する硬化剤は、カルボキシル基と、エポキシ基と反応する基（例えば、カルボキシル基、水酸基、アミノ基等）とを有するのが好ましい。
具体的に、本発明に用いられるフラックス活性を有する硬化剤は、脂肪族ジカルボン酸及びカルボキシル基とフェノール性水酸基とを有する化合物からなる群から選択される少なくとも１種であることが好ましい。
本発明に用いられる脂肪族ジカルボン酸は、脂肪族炭化水素にカルボキシル基が２個結合した化合物であれば特に限定されない。脂肪族炭化水素基は、飽和又は不飽和の非環式であってもよいし、飽和又は不飽和の環式であってもよい。脂肪族炭化水素基が非環式の場合には、直鎖状でもよいし、分岐状でもよい。
上記脂肪族ジカルボン酸としては、例えば、下記式（１）で表される化合物が挙げられる。
ＨＯＯＣ−（ＣＨ２）ｎ−ＣＯＯＨ （１）
式中、ｎは１〜２０の整数であり、３〜１０の整数であることが好ましい。この範囲であると、フラックス活性、接着時のアウトガス及び熱硬化性樹脂組成物の硬化後の弾性率及びガラス転移温度のバランスが良好である。特に、ｎを３以上とすることにより、熱硬化性樹脂組成物の硬化後の弾性率増加を抑制し、被接着物との接着性を向上させることができる。また、ｎを１０以下とすることにより、弾性率の低下を抑制し、接続信頼性を更に向上させることができる。
上記式（１）で示される化合物の具体例としては、グルタル酸、アジピン酸、ピメリン酸、スベリン酸、アゼライン酸、セバシン酸、ウンデカン二酸、ドデカン二酸、トリデカン二酸、テトラデカン二酸、ペンタデカン二酸、オクタデカン二酸、ノナデカン二酸、エ
イコサン二酸等が挙げられる。中でも、アジピン酸、スベリン酸、セバシン酸、ドデンカン二酸が好ましく、セバシン酸が特に好ましい。
カルボキシル基とフェノール性水酸基とを有する化合物としては、サリチル酸、２，３−ジヒドロキシ安息香酸、２，４−ジヒドロキシ安息香酸、ゲンチジン酸（２，５−ジヒドロキシ安息香酸）、２，６−ジヒドロキシ安息香酸、３，４−ジヒドロキシ安息香酸、浸食子酸（３，４，５−トリヒドロキシ安息香酸）等の安息香酸誘導体；１，４−ジヒドロキシ−２−ナフトエ酸、３，５−ジヒドロキシ−２−ナフトエ酸等のナフトエ酸誘導体；フェノールフタリン；ジフェノール酸等が挙げられる。中でも、フェノールフタリン、ゲンチジン酸、２，４−ジヒドロキシ安息香酸、２，６−ジヒドロキシ安息香酸が好ましく、フェノールフタリン、ゲンチジン酸、又はこれらの組み合わせが特に好ましい。
なお、これらの化合物は何れも吸湿し易く、ボイドの原因となるため、使用する際は前もって乾燥させておくことが好ましい。本発明において、フラックス活性を有する硬化剤は、１種で用いてもよいし、２種以上を併用してもよい。
フラックス化合物の含有量は、熱硬化性樹脂組成物の構成成分の合計量に対して０．１〜３０重量％であることが好ましく、より好ましくは１〜２０重量％、さらに好ましくは３〜１８重量％、特に好ましくは５〜１５重量％である。この範囲であると、金属箔表面の酸化膜を電気的に接合できる程度に十分に還元することができ、かつ、樹脂成分の硬化時には、樹脂中に効率よく付加して、樹脂の弾性率又はＴｇを高めることができる。また、未反応のフラックス化合物に起因するイオンマイグレーションの発生を抑制することができる。
（ｄ）フィルム形成性樹脂
本発明において、固形状の熱硬化性樹脂組成物を使用する場合には、フィルム形成性樹脂とを併用することが好ましい。このようなフィルム形成性樹脂としては、有機溶媒に可溶であり、単独で製膜性を有するものであれば特に制限はない。熱可塑性樹脂または熱硬化性樹脂のいずれのものも使用することができ、また、これらを併用することもできる。
具体的なフィルム形成性樹脂としては、例えば、（メタ）アクリル系樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、シロキサン変性ポリイミド樹脂、ポリブタジエン樹脂、ポリプロピレン樹脂、スチレン−ブタジエン−スチレン共重合体、スチレン−エチレン−ブチレン−スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂、ポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、ポリアミド樹脂、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、ポリ酢酸ビニル、ナイロンなどが挙げられる。中でも、（メタ）アクリル系樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリアミド樹脂およびポリイミド樹脂が好ましい。また、これらのフィルム形成性樹脂成分は１種単独で用いても、２種以上を併用してもよい。
なお、本発明において、「（メタ）アクリル系樹脂」とは、（メタ）アクリル酸およびその誘導体の重合体、または（メタ）アクリル酸およびその誘導体と他の単量体との共重合体を意味する。ここで、「（メタ）アクリル酸」などと表記するときは、「アクリル酸またはメタクリル酸」などを意味する。
前記（メタ）アクリル系樹脂としては、例えば、ポリアクリル酸、ポリメタクリル酸、ポリアクリル酸メチル、ポリアクリル酸エチル、ポリアクリル酸ブチル、ポリアクリル酸−２−エチルヘキシルなどのポリアクリル酸エステル、ポリメタクリル酸メチル、ポリメ
タクリル酸エチル、ポリメタクリル酸ブチルなどのポリメタクリル酸エステル、ポリアクリロニトリル、ポリメタクリロニトリル、ポリアクリルアミド、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、アクリロニトリル−スチレン共重合体、メタクリル酸メチル−スチレン共重合体、メタクリル酸メチル−アクリロニトリル共重合体、メタクリル酸メチル−α−メチルスチレン共重合体、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル−２−ヒドロキシエチルメタクリレート−メタクリル酸共重合体、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル−２−ヒドロキシエチルメタクリレート−アクリル酸共重合体、アクリル酸ブチル−アクリロニトリル−２−ヒドロキシエチルメタクリレート共重合体、アクリル酸ブチル−アクリロニトリル−アクリル酸共重合体、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリル酸エチル−アクリロニトリル−Ｎ，Ｎ−ジメチルアクリルアミド共重合体などが挙げられる。中でも、アクリル酸ブチル−アクリル酸エチル−アクリロニトリル共重合体、アクリル酸エチル−アクリロニトリル−Ｎ，Ｎ−ジメチルアクリルアミドが好ましい。また、これらの（メタ）アクリル系樹脂は１種単独で用いても、２種以上を併用してもよい。
このような（メタ）アクリル系樹脂のうち、半導体チップへの密着性および他の熱硬化性樹脂組成物を構成する成分との相溶性を向上させることができるという観点から、ニトリル基、エポキシ基、水酸基、カルボキシル基などの官能基を有する単量体を共重合させてなる（メタ）アクリル系樹脂が好ましい。このような（メタ）アクリル系樹脂において、前記官能基を有する単量体の配合量は特に限定されないが、（メタ）アクリル系樹脂合成時の全単量体１００ｍｏｌ％に対して０．１〜５０ｍｏｌ％であることが好ましく、０．５〜４５ｍｏｌ％であることがより好ましく、１〜４０ｍｏｌ％であることが特に好ましい。前記官能基を有する単量体の配合量が前記下限値未満になると密着性が十分に向上しない傾向にあり、他方、前記上限を超えると粘着力が強すぎて作業性が十分に向上しない傾向にある。
前記（メタ）アクリル系樹脂の重量平均分子量は特に限定されないが、１０万以上であることが好ましく、１５万〜１００万であることがより好ましく、２５万〜９０万であることが特に好ましい。前記重量平均分子量が前記範囲内にあると製膜性を向上させることが可能となる。
本発明においてフィルム形成性樹脂成分としてフェノキシ樹脂を用いる場合、その数平均分子量は、５０００〜１５０００であることが好ましく、６０００〜１４０００であることがより好ましく、８０００〜１２０００であることが特に好ましい。このようなフェノキシ樹脂を用いることにより、硬化前の熱硬化性樹脂組成物の流動性を抑制することができる。
前記フェノキシ樹脂の骨格は、ビスフェノールＡタイプ、ビスフェノールＦタイプ、ビフェニルタイプなどが挙げられるが、本発明ではこれらに限定されない。また、飽和吸水率が１％以下であるフェノキシ樹脂は、接着時や半田実装時の高温下において、発泡または剥離などの発生を抑えることができるため好ましい。なお、飽和吸水率は、フェノキシ樹脂を２５μｍ厚のフィルムに加工し、１００℃雰囲気中で１時間乾燥（絶乾状態）し、さらに、そのフィルムを４０℃、９０％ＲＨ雰囲気の恒温恒湿槽に放置し、質量変化を２４時間おきに測定し、質量変化が飽和した時点の質量を用いて、下記式により算出することができる。
飽和吸水率（％）＝｛（飽和した時点の質量）−（絶乾時点の質量）｝／
（絶乾時点の質量）×１００
本発明に用いられるポリイミド樹脂としては、繰り返し単位中にイミド結合を持つ樹脂であれば特に限定されず、例えば、ジアミンと酸二無水物を反応させ、得られたポリアミド酸を加熱、脱水閉環することにより得られるものが挙げられる。
前記ジアミンとしては、例えば、３，３’−ジメチル−４，４’ジアミノジフェニル、４，６−ジメチル−ｍ−フェニレンジアミン、２，５−ジメチル−ｐ−ェニレンジアミンなどの芳香族ジアミン、１，３−ビス（３−アミノプロピル）―１，１，３，３―テトラメチルジシロキサンなどのシロキサンジアミンが挙げられる。これらのジアミンは１種単独で用いても、２種以上を併用してもよい。
また、前記酸二無水物としては、３，３，４，４’−ビフェニルテトラカルボン酸、ピロメリット酸二無水物、４，４’−オキシジフタル酸二無水物などが挙げられる。これらの酸二無水物は１種単独で用いても、２種以上を併用してもよい。
本発明に用いられるポリイミド樹脂は、溶剤に可溶なものでも、不溶なものでもよいが、他の成分と混合する際のワニス化が容易であり、取扱性に優れている点で溶剤可溶性のものが好ましい。特に、様々な有機溶媒に溶解できる点でシロキサン変性ポリイミド樹脂を用いることが好ましい。
本発明に用いられるポリアミド樹脂は、特に制限されないが、例えば、６−ナイロン、１２−ナイロン等環状脂肪族ラクタムを開環重合したもの、６，６−ナイロン、４，６−ナイロン、６，１０−ナイロン、６，１２−ナイロン等脂肪族ジアミンと脂肪族ジカルボン酸とを縮重合させたもの、芳香族ジアミンと脂肪族ジカルボン酸とを縮重合させたもの、芳香族ジアミンと芳香族ジカルボン酸とを縮重合させたもの、アミノ酸を縮重合させたもの等が挙げられる。
本発明で用いられるポリアミド樹脂の分子量は、特に制限されないが、例えば、５０００〜１０００００が好ましく、８０００〜５００００が特に好ましい。分子量が上記範囲以下であると、成形性は良好であるがフィルムの機械強度が弱く、上記範囲以上であると粘度が高くなり、それにより金属箔の動きが阻害され導通不良となる。
本発明に用いられるポリアミド樹脂は、溶剤に可溶なものでも、不溶なものでもよいが、他の成分と混合する際のワニス化が容易であり、取扱性に優れている点で溶剤可溶性のものがより好ましい。
本発明に用いられるポリエステル樹脂は、特に制限されないが、酸成分としてテレフタル酸等の２価の酸またはエステル形成能を持つそれらの誘導体を用い、グリコール成分として炭素数２〜１０のグリコール、その他の２価のアルコールまたはエステル形成能を有するそれらの誘導体等を用いて得られる飽和ポリエステル樹脂をいう。
前記ポリエステル樹脂としては、例えば、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリトリメチレンテレフタレート樹脂、ポリヘキサメチレンテレフタレート樹脂等のポリアルキレンテレフタレート樹脂等が挙げられる。
前記ポリエステル樹脂は、必要に応じて他の成分を共重合したポリエステル樹脂でも良い。前記共重合する成分としては、特に制限はないが、例えば、公知の酸成分、アルコール成分、フェノール成分またはエステル形成能を持つこれらの誘導体、ポリアルキレングリコール成分等が挙げられる。
前記共重合可能な酸成分としては、例えば、２価以上の炭素数８〜２２の芳香族カルボン酸、２価以上の炭素数４〜１２の脂肪族カルボン酸、さらには、２価以上の炭素数８〜
１５の脂環式カルボン酸、およびエステル形成能を有するこれらの誘導体が挙げられる。前記共重合可能な酸成分の具体例としては、例えばテレフタル酸、イソフタル酸、ナフタレンジカルボン酸、ビス（ｐ−カルボジフェニル）メタンアントラセンジカルボン酸、４−４‘−ジフェニルカルボン酸、１，２−ビス（フェノキシ）エタン−４，４’−ジカルボン酸、５−ナトリウムスルホイソフタル酸、アジピン酸、セバシン酸、アゼライン酸、ドデカンジオン酸、マレイン酸、トリメシン酸、トリメリット酸、ピロメリット酸、１，３−シクロヘキサンジカルボン酸、１，４−シクロヘキサンジカルボン酸およびエステル形成能を有するこれらの誘導体が挙げられる。これらは、単独あるいは２種以上を併用して用いることができる。
前記共重合可能なアルコールおよび／またはフェノール成分としては、例えば、２価以上の炭素数２〜１５の脂肪族アルコール、２価以上の炭素数６〜２０の脂環式アルコール、炭素数６〜４０の２価以上の芳香族アルコールまたは、フェノールおよびエステル形成能を有するこれらの誘導体が挙げられる。前記共重合可能なアルコールおよび／またはフェノール成分の具体例としては、エチレングリコール、プロパンジオール、ブタンジオール、ヘキサンジオール、デカンジオール、ネオペンチルグリコール、シクロヘキサンジメタノール、シクロヘキサンジオール、２，２‘−ビス（４−ヒドロキシフェニル）プロパン、２，２’−ビス（４−ヒドロキシシクロヘキシル）プロパン、ハイドロキノン、グリセリン、ペンタエリスリトール、などの化合物、およびエステル形成能を有するこれらの誘導体、ε−カプロラクトン等の環状エステルが挙げられる。
前記共重合可能なポリアルキレングリコール成分としては、例えば、ポリエチレングリコール、ポリプロピレングリコール、ポリテトラメチレングリコールおよび、これらのランダムまたはブロック共重合体、ビスフェノール化合物のアルキレングリコール（ポリエチレングリコール、ポリプロピレングリコール、ポリテトラメチレングリコール、およびこれらのランダムまたはブロック共重合体等）付加物等の変性ポリオキシアルキレングリコール等が挙げられる。
（ｅ）硬化促進剤
前記熱硬化性樹脂組成物は、硬化促進剤を更に含んでもよい。硬化促進剤は熱硬化性樹脂の種類に応じて適宜選択すればよいが、例えば、融点が１５０℃以上のイミダゾール化合物を使用することができる。使用される硬化促進剤の融点が１５０℃以上であると、熱硬化性樹脂組成物の硬化が完了する前に金属箔成分が接続電極表面に移動することができ、接続電極間の接続を良好なものとすることができる。融点が１５０℃以上のイミダゾール化合物としては、２−フェニルヒドロキシイミダゾール、２−フェニル−４−メチルヒドロキシイミダゾール等が挙げられる。
前記硬化促進剤の配合量は適宜選択すればよいが、例えば、硬化促進剤として、イミダゾール化合物を使用する場合、熱硬化性樹脂組成物の構成成分の合計量に対し、０．００５〜１０重量％が好ましく、より好ましくは０．０１〜５重量％程度である。イミダゾール化合物の配合量を０．００５重量％以上とすることにより、硬化促進剤としての機能を更に効果的に発揮させて、熱硬化性樹脂組成物の硬化性を向上させることができる。また、イミダゾールの配合量を１０重量％以下とすることにより、金属箔成分の溶融温度における樹脂の溶融粘度が高くなりすぎず、良好な接合構造が得られる。また、熱硬化性樹脂組成物の保存性を更に向上させることができる。これらの硬化促進剤は、１種で用いてもよいし、２種以上を併用してもよい。
（ｆ）シランカップリング剤
また、前記熱硬化性樹脂組成物は、シランカップリング剤を更に含んでもよい。シランカップリング剤を含むことにより、半導体チップに対する熱硬化性樹脂組成物の密着性を
高めることができる。シランカップリング剤としては、例えば、エポキシシランカップリング剤、芳香族含有アミノシランカップリング剤等が使用できる。これらは１種で用いてもよいし、２種以上を併用してもよい。シランカップリング剤の配合量は、適宜選択すればよいが、熱硬化性樹脂組成物の構成成分の合計量に対し、０．０１〜５重量％が好ましく、より好ましくは０．０１〜５重量％、更に好ましくは０．０５〜５重量％、特に好ましくは０．１〜２重量％である。
上記成分のほか、本実施態様に用いられる熱硬化性樹脂組成物には、樹脂の相溶性、安定性、作業性等の各種特性向上のため、各種添加剤が適宜配合されていてもよい。
これらの成分を溶媒中に混合し、得られたワニスをポリエステルシート等の剥離処理を施した基材上に塗布し、所定の温度で、実質的に溶媒を含まない程度にまで乾燥させてフィルム状の熱硬化性樹脂組成物を得ることができる。用いられる溶媒は、使用される成分に対し不活性なものであれば特に限定されないが、アセトン、メチルエチルケトン、メチルイソブチルケトン、ＤＩＢＫ (ジイソブチルケトン)、シクロヘキサノン、ＤＡＡ（ジ
アセトンアルコール）等のケトン類、ベンゼン、キシレン、トルエン等の芳香族炭化水素類、メチルアルコール、エチルアルコール、イソプロピルアルコール、ｎ−ブチルアルコール等のアルコール類、メチルセロソルブ、エチルセロソルブ、ブチルセロソルブ、メチルセロソルブアセテート、エチルセロソルブアセテート等のセロソルブ系、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、ＴＨＦ（テトラヒドロフラン）、ＤＭＦ（ジメチルホルムアミド）、ＤＢＥ（ニ塩基酸エステル）、ＥＥＰ（３−エトキシプロピオン酸エチル）、ＤＭＣ（ジメチルカーボネート）等が好適に用いられる。溶媒の使用量は、溶媒に混合した成分の固形分が１０〜６０重量％となる範囲であることが好ましい。
（２）樹脂組成物が熱可塑性樹脂組成物である場合
前記熱可塑性樹脂組成物は、特に制限はないが、例えば、ホットメルト型接着剤、または反応型ホットメルト接着剤等が挙げられる。
（ａ）熱可塑性樹脂
熱可塑性樹脂組成物に係る熱可塑性樹脂は、特に制限はなく、例えば、酢酸ビニル系、ポリビニルアルコール樹脂、ポリビニルブチラール樹脂、塩化ビニル樹脂、（メタ）アクリル樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、シロキサン変性ポリイミド樹脂、ポリブタジエン樹脂、アクリル樹脂、スチレン樹脂、ポリエチレン樹脂、ポリプロピレン樹脂、ポリアミド樹脂、セルロース樹脂、イソブチレン樹脂、ビニルエーテル樹脂、液晶ポリマー樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンエーテル樹脂、ポリエーテルサルフォン樹脂、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂、ポリウレタン樹脂、スチレン−ブタジエン−スチレン共重合体、
スチレン−エチレン−ブチレン−スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂、ポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、ポリ酢酸ビニル等が挙げられる。該熱可塑性樹脂は、単一の重合体でもよく、上記熱可塑樹脂の少なくとも２種以上の共重合体でもよい。
前記熱可塑性樹脂の軟化点は、特に制限されないが、導電接続材料を構成する前記金属箔の融点より１０℃以上低いことが好ましく、２０℃以上低いことが特に好ましく、さらに、３０℃以上低いことがより好ましい。
また、前記熱可塑性樹脂の分解温度は、特に制限されないが、導電接続材料を構成する金属箔の融点よりも１０℃以上高いことが好ましく、２０℃以上高いことが特に好ましく
、さらに、３０℃以上高いことがより好ましい。
（ｂ）フラックス化合物
フラックス化合物は、前記「（３−１）硬化性樹脂組成物」において説明した
ものと同じものを用いることができる。好ましい化合物および配合量についても同様である。
（ｃ）その他の添加剤
また、上記の熱可塑性樹脂樹脂に対し、本発明の効果を損ねない範囲でシランカップリング剤、可塑剤、安定剤、粘着付与剤、活剤、酸化防止剤、無機フィラー、充てん材、帯電防止剤や顔料などを配合してもよい。
本発明に係る樹脂組成物の厚みは、特に限定されるものではないが、１μｍ〜３００μｍが好ましく、より好ましくは３μｍ〜１００μｍである。この範囲であると、半導体チップの間隙に樹脂組成物を十分に充填することができ、樹脂組成物の硬化または凝固後の機械的接着強度を確保することができる。また、対向する接続電極間の電気的接続を確保することができる。導電接続材料１０８の大きさは、使用する際に半導体チップ１０と半導体チップ２０との接続面が被覆される大きさに合わせて適宜調整される。導電接続材料１０８の大きさは、接着性等の問題を考慮すると、半導体チップの面積の少なくとも半分より大きいことが望ましい。
（２）第２実施態様
次に、図４を参照して、本発明に係る第２実施態様の半導体装置の製造方法について説明する。
図４（ａ）に示すように、まず、回路面に接続電極１１が設けられた半導体チップ１０と、回路面に接続電極２１が設けられた半導体チップ２０とを用意する。電気的接続を良好にするために、接続電極１１及び接続電極２１の表面には、予め洗浄、研磨、めっき及び表面活性化等の処理を施しておいてもよい。例えば、図３（ａ）に示したように、接続電極１１及び接続電極２１の表面に、Ｔｉ、Ｔｉ／Ｃｕ、Ｃｕ、Ｎｉ、Ｃｒ／Ｎｉ等を用いてＵＢＭ（Ｕｎｄｅｒ Ｂａｒｒｉｅｒ Ｍｅｔａｌ）層１０３、１０４を形成してもよい。ＵＢＭ層は１層でもよく、複数層でもよい。なお、半導体チップ１０及び２０表面には、予め、半導体素子を保護する目的で表面安定化処理が施されていてもよく、例えばＳｉＮ膜などの不動態膜１１３が形成されていてもよい。また、図示しないが、半田バンプとＵＢＭ層の接合部および接続電極に残留する応力を緩和する層として、ポリイミド膜、ポリベンゾオキサゾール膜、ベンゾシクロブテン膜などの有機樹脂保護膜が形成されていてもよい。
次に、図４（ｂ）に示すように、接続電極１１上及び２１上の少なくとも一方に半田バンプ１０５を形成する。半田バンプ１０５は、めっき法により形成してもよいし、半田ペースト印刷法によって形成してもよい。なお、図４（ａ）では、半田バンプ１０５は接続電極２１上に形成されているが、接続電極１１上にのみ形成されていてもよく、接続電極１１上及び接続電極２１上の両方に形成されていてもよい。半田バンプ１０５は、形成後にリフロー処理が施されていてもよい。
半田バンプ１０５を構成する半田成分は、錫（Ｓｎ）、銀（Ａｇ）、ビスマス（Ｂｉ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）及び銅（Ｃｕ）からなる群から選択される少なくとも２種以上を含む合金であることが好ましい。中でも、溶融温度及び機械的な物性を考慮すると、Ｓｎ−Ｂｉの合金、Ｓｎ−Ａｇの合金、Ｓｎ−Ａｇ−Ｃｕの合金、Ｓｎ−Ｉｎの合金等のＳｎを含む合金であることが好ましい。半田バンプの融点は、導電接続材料１０８中の樹脂組成物１０８ｂの流動性を充分に
確保する点では、通常１００℃以上、好ましくは１３０℃以上とする。また、半田バンプの溶融温度は、接着時に実装基板や半導体チップ上に設けられた素子の熱劣化を防止するためには、通常２５０℃以下、好ましくは２３０℃以下とする。なお、半田バンプの融点は、例えばＤＳＣを用い、昇温速度１０℃／分で半田バンプを構成する半田単体を測定した際の吸熱ピーク温度とする。
半田バンプ１０５の大きさは、電気的な接続信頼性を充分に確保するため、直径５μｍ〜５００μｍであることが好ましく、より好ましくは１０μｍ〜３００μｍ、更に好ましくは２０μｍ〜２００μｍである。
続いて、図４（ｂ）に示すように、半導体チップ１０と半導体チップ２０との間に導電接続材料１０８を介在させる。導電接続材料１０８には金属箔１０８ａと樹脂組成物１０８ｂとが含まれている。そして、金属箔１０８ａが溶融し、樹脂組成物１０８ｂを移動して接続電極１１および半田バンプ１０５表面に自己整合的に凝集し、接合領域１００を形成する。この領域接合１００により、接続電極表面および半田バンプ１０５と溶融した金属箔１０８ａが接合して対向する接続電極間が電気的に接続される。この時、半田バンプ１０５は溶融しなくてもしても良いが、半田バンプ１０５が溶融し、金属箔１０８ａと接合した方が、接合領域１００の電気的接続信頼性が好ましい。
他方、半導体チップ間の間隙には導電接続材料１０８の樹脂組成物１０８ｂが充填され絶縁性領域１０１を形成する。これにより、隣接する接続電極間が電気的に絶縁される。
前記導電接続材料１０８としては、特に制限はなく、前述の第一実施形態と同様のものを用いることができる。
また、前記導電接続材料を加熱して接合領域１００を形成するときの加熱温度は、前述の第一実施形態と同じ条件で行うことができる。
なお、加熱温度が金属箔１０８ａの融点に達した時点で、半導体チップ１０と半導体チップ２０とを加圧して、対向する接続電極間の距離を近づけてもよい。
続いて、導電接続材料１０８の樹脂組成物１０８ｂが熱硬化性樹脂組成物の場合、加熱することにより熱硬化性樹脂組成物を硬化させ、電気的接続強度及び機械的接着強度を確保する。こうして対向する接続電極１１と接続電極２１とを電気的に接続し、半導体チップ１０と半導体チップ２０との間隙を絶縁性樹脂で封止することができる。
本実施態様では、このようにして対向する接続電極間を電気的に接続し、半導体チップ１０と半導体チップ２０との間隙を樹脂組成物で封止することができる。
導電接続材料１０８の厚みは、特に限定されるものではないが、１μｍ〜５００μｍが好ましく、より好ましくは３μｍ〜３００μｍである。この範囲であると、半導体チップの間隙に樹脂組成物を十分に充填することができ、樹脂組成物の機械的接着強度を確保することができる。
本発明の一実施形態である多段型の半導体装置も、スルーホールが形成された半導体チップ上に他の半導体チップを電気的に接続することにより、上記と同様にして製造することができる。なお、本発明の範囲には、これらの製造方法により製造された半導体装置も含まれる。
３．電子部品
次に、図５及び６を参照して、本発明の一実施形態である半導体装置が基板上に実装さ
れてなる電子部品を説明する。図５は、本発明の一実施形態である半導体装置１が実装されてなる電子部品の概略断面図である。また、図６は、本発明の他の一実施形態である多段スタック型の電子部品２が実装されてなる電子部品の概略断面図である。なお、図中の符号は、半導体装置１、半導体装置２の説明中の符合と対応している。
図５に示されるように、半導体チップ１０上に設けられた外部接続電極１２と実装基板１０９上に設けられた電極（図示せず）とがワイヤ１１０により電気的に接続され、半導体装置１が実装基板１０９上に実装されている。半導体装置１、実装基板１０９及びワイヤ１１０は、封止樹脂１１１により封止されている。また、実装基板１０９の裏面には、複数のバンプ電極１１２が設けられている。
また、図６においても同様に、半導体チップ１０上に設けられた外部接続電極１２と実装基板１０９上に設けられた電極（図示せず）とがワイヤ１１０により電気的に接続され、半導体装置２が実装基板１０９上に実装されている。半導体装置２、実装基板１０９及びワイヤ１１０は、封止樹脂１１１により封止されている。また、実装基板１０９の裏面には、複数のバンプ電極１１２が設けられている。
本実施態様の電子部品は、実装基板上に搭載される半導体装置として本発明に係る半導体装置を用いることにより、パッケージ全体の薄型化及び小型化を図ることができる。
本実施形態の電子部品は、電子機器の高機能化及び小型化に対応することができる。本実施形態の電子部品は、例えば、携帯電話、デジタルカメラ、ビデオカメラ、カーナビゲーション、パーソナルコンピュータ、ゲーム機、液晶テレビ、液晶ディスプレイ、ＥＬディスプレイ、プリンタ等に広く用いることができる。
本発明によれば、半導体集積回路を高密度に搭載した半導体装置及び電子部品を得ることができる。本発明の半導体装置及び電子部品を用いることにより、高機能化及び小型化の要求に対応した電子部品を製造することができる。

Claims (11)

  1. 第１の接続電極が設けられた回路面を有する第１の半導体チップと、
    前記第１の接続電極と電気的に接続した第２の接続電極が設けられた回路面を有する第２の半導体チップとを備え、
    前記第１の半導体チップの回路面と前記第２の半導体チップの回路面とが対向して配設されてなるチップオンチップ型の半導体装置であって、
    前記第１の半導体チップと前記第２の半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させて熱融着させることにより、前記第１の接続電極と前記第２の接続電極とが半田又は錫により電気的に接続され、前記第１の半導体チップと前記第２の半導体チップとの間隙に前記樹脂組成物が充填されたものであることを特徴とする半導体装置。
  2. 前記第２の半導体チップの回路面とは反対側の面に半導体チップがさらに配設されてなる請求項１に記載の半導体装置。
  3. 第４の接続電極が設けられた回路面を有する第３の半導体チップをさらに備え、
    前記第３の半導体チップの回路面は、前記第２の半導体チップの回路面と反対側の面に対向して配設され、
    前記第２の半導体チップと前記第３の半導体チップとの間に、樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介在させて熱融着させることにより、前記第４の接続電極は、前記第２の半導体チップのスルホールを介して電気的に接続された前記第２の半導体チップの回路面とは反対側の面に配設された第３の接続電極と半田又は錫により電気的に接続され、前記第２の半導体チップと前記第３のチップとの間隙に前記樹脂組成物が充填されたものである、請求項１または２に記載の半導体装置。
  4. 前記樹脂組成物が熱硬化性樹脂を含む、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記樹脂組成物がフラックス機能を有する化合物を含む、請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記フラックス機能を有する化合物が前記樹脂組成物の硬化剤として作用するものである、請求項５に記載の半導体装置。
  7. 前記導電接続材料が、樹脂組成物層／金属箔層／樹脂組成物層からなる積層構造を含む、請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記導電接続材料が、樹脂組成物層／金属箔層からなる積層構造を含む、請求項１〜６のいずれか１項に記載の半導体装置。
  9. 樹脂組成物と、半田箔又は錫箔から選ばれる金属箔とから構成される積層構造を有する導電接続材料を介して、第１の接続電極が設けられた回路面を有する第１の半導体チップと、前記第１の接続電極と電気的に接続した第２の接続電極が設けられた回路面を有する第２の半導体チップと、を電気的に接続する方法であって、
    前記導電接続材料を対向する第１の半導体チップの回路面と、第２半導体チップの回路面との間に配置する配置工程と、
    前記半田箔又は錫箔から選ばれる金属箔の融点以上の温度で前記導電接続材料を加熱する加熱工程と、
    前記樹脂組成物を硬化または凝固させる硬化、凝固工程と、を含むことを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の製造方法により作製された半導体装置。
  11. 請求項１０に記載の半導体装置が実装されていることを特徴とする電子部品。
JP2009194322A 2009-08-25 2009-08-25 半導体装置の製造方法 Expired - Fee Related JP5471163B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009194322A JP5471163B2 (ja) 2009-08-25 2009-08-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009194322A JP5471163B2 (ja) 2009-08-25 2009-08-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011049226A true JP2011049226A (ja) 2011-03-10
JP5471163B2 JP5471163B2 (ja) 2014-04-16

Family

ID=43835314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009194322A Expired - Fee Related JP5471163B2 (ja) 2009-08-25 2009-08-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5471163B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111480218A (zh) * 2017-12-18 2020-07-31 日立化成株式会社 半导体装置、半导体装置的制造方法和粘接剂

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186334A (ja) * 1997-12-25 1999-07-09 Toshiba Corp 半導体実装装置及びその製造方法及び異方性導電材料
JP2006203096A (ja) * 2005-01-24 2006-08-03 Matsushita Electric Ind Co Ltd 実装体およびその製造方法
WO2008054011A1 (fr) * 2006-10-31 2008-05-08 Sumitomo Bakelite Co., Ltd. Équipement électronique semi-conducteur et dispositif à semi-conducteur l'utilisant

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186334A (ja) * 1997-12-25 1999-07-09 Toshiba Corp 半導体実装装置及びその製造方法及び異方性導電材料
JP2006203096A (ja) * 2005-01-24 2006-08-03 Matsushita Electric Ind Co Ltd 実装体およびその製造方法
WO2008054011A1 (fr) * 2006-10-31 2008-05-08 Sumitomo Bakelite Co., Ltd. Équipement électronique semi-conducteur et dispositif à semi-conducteur l'utilisant
WO2008054012A1 (fr) * 2006-10-31 2008-05-08 Sumitomo Bakelite Co., Ltd. Ruban adhésif et dispositif à semi-conducteur l'utilisant

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111480218A (zh) * 2017-12-18 2020-07-31 日立化成株式会社 半导体装置、半导体装置的制造方法和粘接剂
CN111480218B (zh) * 2017-12-18 2023-07-21 株式会社力森诺科 半导体装置、半导体装置的制造方法和粘接剂

Also Published As

Publication number Publication date
JP5471163B2 (ja) 2014-04-16

Similar Documents

Publication Publication Date Title
JP5182094B2 (ja) 半導体電子部品及びそれを用いた半導体装置
WO2010027017A1 (ja) 導電接続材料およびそれを用いた端子間の接続方法ならびに接続端子の製造方法
JP4924773B2 (ja) 導電接続材料、電子部品の製造方法、導電接続材料付き電子部材および電子部品
JP4730484B2 (ja) 導電接続材料、端子間の接続方法及び接続端子の製造方法
JP2011171258A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2009278054A (ja) 端子間の接続方法、導電性粒子の凝集方法及びそれを用いた半導体装置の製造方法
JP5471163B2 (ja) 半導体装置の製造方法
JP5471551B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5564964B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381814B2 (ja) 端子間の接続方法およびそれを用いた半導体装置の製造方法、接続端子の形成方法
JP5461239B2 (ja) 半導体装置の製造方法、半導体装置、および電子部品の製造方法および電子部品
JP5263121B2 (ja) 半導体装置の製造方法および電子部品の製造方法
JP5381774B2 (ja) 半田層の形成方法、端子間の接続方法、半導体装置および電子機器
JP2011187487A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器
JP2011049429A (ja) 端子間の接続方法、金属箔の凝集方法及びそれを用いた半導体装置の製造方法
JP2011113729A (ja) 導電接続材料、端子間の接続方法及び接続端子の製造方法
JP2011187489A (ja) 電子部品の製造方法、電子部品、および電子装置の製造方法および電子装置
JP5353628B2 (ja) 半導体装置の製造方法
JP5381783B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381784B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5544915B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381769B2 (ja) 端子間の接続方法
JP2011181703A (ja) 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5533041B2 (ja) 導電接続材料の製造方法、半導体装置および電子機器
JP5471601B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees