JPH11186334A - 半導体実装装置及びその製造方法及び異方性導電材料 - Google Patents
半導体実装装置及びその製造方法及び異方性導電材料Info
- Publication number
- JPH11186334A JPH11186334A JP35646297A JP35646297A JPH11186334A JP H11186334 A JPH11186334 A JP H11186334A JP 35646297 A JP35646297 A JP 35646297A JP 35646297 A JP35646297 A JP 35646297A JP H11186334 A JPH11186334 A JP H11186334A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- conductive material
- solder
- anisotropic conductive
- semiconductor mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29399—Coating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】本発明は、半導体実装装置及びその製造方法及
び製造に用いられる異方性導電材料に関する。 【解決手段】本発明は、熱硬化性樹脂からなる媒体と、
前記媒体中に分散保持された複数の半田粒と、前記半田
粒中に保持されたフラックスとを具備する異方性導電材
料を用いて半導体実装装置を製造する。
び製造に用いられる異方性導電材料に関する。 【解決手段】本発明は、熱硬化性樹脂からなる媒体と、
前記媒体中に分散保持された複数の半田粒と、前記半田
粒中に保持されたフラックスとを具備する異方性導電材
料を用いて半導体実装装置を製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体実装装置及
びその製造方法及び異方性導電材料に関する。
びその製造方法及び異方性導電材料に関する。
【０００２】
【従来の技術】近時、シリコンのベアチップＩＣを配線
基板に直接実装する所謂ベアチップ実装技術が、携帯電
話やパソコンを中心に進展をみせている。この中で、ベ
アチップＩＣの接続用電極を配線基板に対向して、フェ
イスダウンボンディングするフリップチップ実装技術
が、最も高密度実装に優れている点で実用化が進んでい
る。
基板に直接実装する所謂ベアチップ実装技術が、携帯電
話やパソコンを中心に進展をみせている。この中で、ベ
アチップＩＣの接続用電極を配線基板に対向して、フェ
イスダウンボンディングするフリップチップ実装技術
が、最も高密度実装に優れている点で実用化が進んでい
る。
【０００３】このようなフリップチップ実装技術は、例
えばガラスエポキシ基板などの配線基材１０１に、例え
ば銅パターンなどからなる電極１０２を形成し、これら
の電極１０２にはんだ処理してなる配線基板１０３を準
備する（図８（ａ）参照）。つぎに、配線基板１０３に
フラックス１０４を塗布して半田付け性を良くする表面
処理を行う（図８（ｂ）参照）。また、ベアチップ１０
５の接続電極１０６には、予め錫−鉛系の共晶はんだ等
で、接続用のバンプ（突起）電極１０７を形成する（図
８（ｃ）参照）。続いて、配線基板１０３の電極１０２
とベアチップ１０５のバンプ１０７を位置合せし、その
まま保持する。その後、例えばリフロー炉などを用い
て、ピーク温度が２２０℃程度で半田を溶融し、配線基
板１０３とベアチップ１０５を接続する（図８（ｃ）参
照）。その後に、ベアチップ１０５の下面にあるフラッ
クス１０８を溶剤で除去する（図８（ｄ）参照）。
えばガラスエポキシ基板などの配線基材１０１に、例え
ば銅パターンなどからなる電極１０２を形成し、これら
の電極１０２にはんだ処理してなる配線基板１０３を準
備する（図８（ａ）参照）。つぎに、配線基板１０３に
フラックス１０４を塗布して半田付け性を良くする表面
処理を行う（図８（ｂ）参照）。また、ベアチップ１０
５の接続電極１０６には、予め錫−鉛系の共晶はんだ等
で、接続用のバンプ（突起）電極１０７を形成する（図
８（ｃ）参照）。続いて、配線基板１０３の電極１０２
とベアチップ１０５のバンプ１０７を位置合せし、その
まま保持する。その後、例えばリフロー炉などを用い
て、ピーク温度が２２０℃程度で半田を溶融し、配線基
板１０３とベアチップ１０５を接続する（図８（ｃ）参
照）。その後に、ベアチップ１０５の下面にあるフラッ
クス１０８を溶剤で除去する（図８（ｄ）参照）。
【０００４】つぎに、配線基板１０３とベアチップ１０
５との接続強度の向上のために、ベアチップ１０５下面
に封止樹脂１０９を充填する（図８（ｅ）参照）。この
際は、ディスペンサ１１０を用いてベアチップ１０５の
端面に封止樹脂１０９を塗布して、毛細管現象を利用し
て、ベアチップ１０５下面に封止樹脂１０９を充填す
る。その後、１５０℃にて１時間程度加熱し、封止樹脂
１０９を硬化させる（図８（ｆ）参照）。
５との接続強度の向上のために、ベアチップ１０５下面
に封止樹脂１０９を充填する（図８（ｅ）参照）。この
際は、ディスペンサ１１０を用いてベアチップ１０５の
端面に封止樹脂１０９を塗布して、毛細管現象を利用し
て、ベアチップ１０５下面に封止樹脂１０９を充填す
る。その後、１５０℃にて１時間程度加熱し、封止樹脂
１０９を硬化させる（図８（ｆ）参照）。
【０００５】図９は、従来のプロセス・シーケンスを説
明するための温度プロファイルを示している。すなわ
ち、まず半田共晶温度以上の温度設定により、半田溶融
による半田接続工程を実施する。この後に、封止樹脂１
０９を塗布し、封止樹脂１０９の加熱硬化を行う。これ
らの工程は、別々の製造装置を用いて実施する。
明するための温度プロファイルを示している。すなわ
ち、まず半田共晶温度以上の温度設定により、半田溶融
による半田接続工程を実施する。この後に、封止樹脂１
０９を塗布し、封止樹脂１０９の加熱硬化を行う。これ
らの工程は、別々の製造装置を用いて実施する。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来技術には、解決すべき問題があった。すなわち、従来
法は、フラックス塗布工程と、半田接続後のフラックス
除去工程がすこぶる煩雑である。さらに、フリップチッ
プ接続後の封止樹脂工程において、封止樹脂をチップと
基板間の狭いギャップ中に浸入させることが困難であっ
た。
来技術には、解決すべき問題があった。すなわち、従来
法は、フラックス塗布工程と、半田接続後のフラックス
除去工程がすこぶる煩雑である。さらに、フリップチッ
プ接続後の封止樹脂工程において、封止樹脂をチップと
基板間の狭いギャップ中に浸入させることが困難であっ
た。
【０００７】そればかりか、フリップチップ接続が、チ
ップの全面にバンプが配置されるエリアバンプ配置で、
且つ、バンプピッチが３００μｍ以下になると、封止樹
脂をギャップ中に浸入させることがすこぶる困難にな
る。本発明は、前記従来の欠点を参酌してなされたもの
で、半導体実装装置及びその製造方法及び異方性導電材
料を提供することを目的とする。
ップの全面にバンプが配置されるエリアバンプ配置で、
且つ、バンプピッチが３００μｍ以下になると、封止樹
脂をギャップ中に浸入させることがすこぶる困難にな
る。本発明は、前記従来の欠点を参酌してなされたもの
で、半導体実装装置及びその製造方法及び異方性導電材
料を提供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１の異方性導電材
料は、熱硬化性樹脂からなる媒体と、前記媒体中に分散
保持された複数の半田粒と、前記半田粒中に保持された
フラックスとを具備する。
料は、熱硬化性樹脂からなる媒体と、前記媒体中に分散
保持された複数の半田粒と、前記半田粒中に保持された
フラックスとを具備する。
【０００９】請求項２の異方性導電材料は、請求項１に
おいて、前記媒体は、シート状である。請求項３の異方
性導電材料は、請求項１において、前記媒体は、ペース
ト状である。
おいて、前記媒体は、シート状である。請求項３の異方
性導電材料は、請求項１において、前記媒体は、ペース
ト状である。
【００１０】請求項４の異方性導電材料は、請求項１に
おいて、前記フラックスは、前記半田粒の中核部に保持
されている。請求項５の異方性導電材料は、請求項１に
おいて、前記フラックスは、複数の小粒体をなし、これ
ら小粒体が前記半田粒に分散保持されている請求項６の
半導体実装装置の製造方法は、熱硬化性樹脂からなる媒
体と、前記媒体中に分散保持された複数の半田粒と、前
記半田粒中に保持されたフラックスとを具備する異方性
導電材料を用いて第１の電極が複数個形成された基板に
前記第１の電極に対応する第２の電極が形成されたベア
チップが接続されてなる半導体実装装置の製造方法にお
いて、前記媒体を前記基板の前記第１の電極が形成され
ている面に被着させる異方性導電材料被着工程と、前記
異方性導電材料被着工程後に前記第１の電極に対して前
記第２の電極を前記異方性導電材料を介して当接させる
位置決め工程と、前記位置決め工程後に少なくとも前記
第１の電極に対する前記第２の電極が当接する部位を前
記半田粒が溶融する温度にまで加熱して前記第１の電極
と前記第２の電極とを半田付けする半田付け工程と、前
記半田付け工程における加熱により前記媒体を熱硬化さ
せ前記ベアチップと前記基板との間隙を封止する樹脂封
止工程と具備する。
おいて、前記フラックスは、前記半田粒の中核部に保持
されている。請求項５の異方性導電材料は、請求項１に
おいて、前記フラックスは、複数の小粒体をなし、これ
ら小粒体が前記半田粒に分散保持されている請求項６の
半導体実装装置の製造方法は、熱硬化性樹脂からなる媒
体と、前記媒体中に分散保持された複数の半田粒と、前
記半田粒中に保持されたフラックスとを具備する異方性
導電材料を用いて第１の電極が複数個形成された基板に
前記第１の電極に対応する第２の電極が形成されたベア
チップが接続されてなる半導体実装装置の製造方法にお
いて、前記媒体を前記基板の前記第１の電極が形成され
ている面に被着させる異方性導電材料被着工程と、前記
異方性導電材料被着工程後に前記第１の電極に対して前
記第２の電極を前記異方性導電材料を介して当接させる
位置決め工程と、前記位置決め工程後に少なくとも前記
第１の電極に対する前記第２の電極が当接する部位を前
記半田粒が溶融する温度にまで加熱して前記第１の電極
と前記第２の電極とを半田付けする半田付け工程と、前
記半田付け工程における加熱により前記媒体を熱硬化さ
せ前記ベアチップと前記基板との間隙を封止する樹脂封
止工程と具備する。
【００１１】請求項７の半導体実装装置の製造方法は、
請求項６において、前記半田付け工程における加熱は、
リフロー加熱による。請求項８の半導体実装装置の製造
方法は、請求項６において、前記半田付け工程における
加熱は、フリップチップ・ボンダによる熱圧着を介して
行われる。
請求項６において、前記半田付け工程における加熱は、
リフロー加熱による。請求項８の半導体実装装置の製造
方法は、請求項６において、前記半田付け工程における
加熱は、フリップチップ・ボンダによる熱圧着を介して
行われる。
【００１２】請求項９の半導体実装装置の製造方法は、
請求項６において、前記第２の電極にはバンプが突設さ
れ、前記バンプを介して前記第２の電極が前記第１の電
極に半田付けする。
請求項６において、前記第２の電極にはバンプが突設さ
れ、前記バンプを介して前記第２の電極が前記第１の電
極に半田付けする。
【００１３】請求項１０の半導体実装装置の製造方法
は、請求項６において、前記バンプは半田により形成さ
れている。請求項１１の半導体実装装置は、複数の第１
の電極が形成された基板と、前記第１の電極に対応して
形成された第２の電極を有し且つ前記第２の電極が前記
第１の電極に半田付け接続されたベアチップと、前記ベ
アチップと前記基板との間隙を封止する封止樹脂とを具
備し、上記封止樹脂は、熱硬化性樹脂からなる媒体と、
前記媒体中に分散保持された複数の半田粒と、前記半田
粒中に保持されたフラックスとを有する異方性導電材料
が熱硬化したものである。
は、請求項６において、前記バンプは半田により形成さ
れている。請求項１１の半導体実装装置は、複数の第１
の電極が形成された基板と、前記第１の電極に対応して
形成された第２の電極を有し且つ前記第２の電極が前記
第１の電極に半田付け接続されたベアチップと、前記ベ
アチップと前記基板との間隙を封止する封止樹脂とを具
備し、上記封止樹脂は、熱硬化性樹脂からなる媒体と、
前記媒体中に分散保持された複数の半田粒と、前記半田
粒中に保持されたフラックスとを有する異方性導電材料
が熱硬化したものである。
【００１４】請求項１２の半導体実装装置は、請求項１
１において、前記第２の電極の前記第１の電極に対する
半田付けは、前記媒体中に分散保持された半田粒の溶融
により行われる。
１において、前記第２の電極の前記第１の電極に対する
半田付けは、前記媒体中に分散保持された半田粒の溶融
により行われる。
【００１５】請求項１３の半導体実装装置は、請求項１
１において、前記第２の電極にはバンプが突設され、前
記バンプを介して前記第２の電極が前記第１の電極に半
田付けされている。
１において、前記第２の電極にはバンプが突設され、前
記バンプを介して前記第２の電極が前記第１の電極に半
田付けされている。
【００１６】
【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して詳述する。図１は、この実施形態の異方性導
電材料１を示している。この異方性導電材料１は、絶縁
性を有し且つ可撓性のシート状をなす基体２と、この基
体２中にほぼ均等に分散している球状をなす多数の半田
粒３とを有している。これら半田粒３は、基体２中に例
えば１０〜２５容量％だけ均一に配合されている。
を参照して詳述する。図１は、この実施形態の異方性導
電材料１を示している。この異方性導電材料１は、絶縁
性を有し且つ可撓性のシート状をなす基体２と、この基
体２中にほぼ均等に分散している球状をなす多数の半田
粒３とを有している。これら半田粒３は、基体２中に例
えば１０〜２５容量％だけ均一に配合されている。
【００１７】しかして、基体２は、例えばエポキシ樹
脂，アクリル（変性）樹脂，ポリイミド樹脂，ブタジエ
ン樹脂，フェノール樹脂等の熱硬化性樹脂からなるもの
で、その厚さは例えば５０μm 、幅は例えば１０ｍｍ、
長さは例えば１０ｍｍである。
脂，アクリル（変性）樹脂，ポリイミド樹脂，ブタジエ
ン樹脂，フェノール樹脂等の熱硬化性樹脂からなるもの
で、その厚さは例えば５０μm 、幅は例えば１０ｍｍ、
長さは例えば１０ｍｍである。
【００１８】一方、半田粒３は、例えば外径が例えば３
０〜５０μｍの球体をなしている。この半田粒３の成分
は、例えば共晶半田としての鉛３７重量％，錫６３重量
％（又は鉛９５重量％，錫５重量％又は錫９６．５重量
％，銀３．５重量％他インジウム等）であり、その融点
は共晶半田の場合１８３℃程度である。
０〜５０μｍの球体をなしている。この半田粒３の成分
は、例えば共晶半田としての鉛３７重量％，錫６３重量
％（又は鉛９５重量％，錫５重量％又は錫９６．５重量
％，銀３．５重量％他インジウム等）であり、その融点
は共晶半田の場合１８３℃程度である。
【００１９】そして、この半田粒３は、内部に同心状の
中核部３ａを有している。この中核部３ａの半径は、例
えば２０〜３５μｍであり、かつ、その材質は、例えば
主剤（アビチエン酸等のロジン）及び溶剤（アルコール
等）からなるフラックスである（図２参照）。
中核部３ａを有している。この中核部３ａの半径は、例
えば２０〜３５μｍであり、かつ、その材質は、例えば
主剤（アビチエン酸等のロジン）及び溶剤（アルコール
等）からなるフラックスである（図２参照）。
【００２０】このような半田粒３は、以下のようにして
製造することができる。すなわち、芯（軸）部にフラッ
クスが入っている糸半田（固形状の半田９１とフラック
ス９２を漸次穴径を小さくする微小穴９３を挿通させな
がら塑性変形＝押し出し成形させて得る（図３（ａ）参
照）。）を一定長さの断片９４に切断し（図３（ｂ）参
照）、この切断した断片９４の両端を絞り成形すること
により半田粒３を成形することができる（図３
（ｃ））。
製造することができる。すなわち、芯（軸）部にフラッ
クスが入っている糸半田（固形状の半田９１とフラック
ス９２を漸次穴径を小さくする微小穴９３を挿通させな
がら塑性変形＝押し出し成形させて得る（図３（ａ）参
照）。）を一定長さの断片９４に切断し（図３（ｂ）参
照）、この切断した断片９４の両端を絞り成形すること
により半田粒３を成形することができる（図３
（ｃ））。
【００２１】他方、可撓性のシート状をなす基体２は、
硬化前のエポキシ樹脂に半田粒３を予め分散・混練し、
これをシート状に圧延することにより得ることができ
る。このような異方性導電材料１は、後述するように、
半導体実装装置の製造に際して、微細半田接合工程と封
止樹脂硬化工程を１回のリフロー処理により行うことを
可能とする。また、半田の濡れ性を向上させるために半
田付け部位にフラックスを塗布するフラックス塗布工程
及び半田付け後に残存しているフラックスを洗浄する工
程を不要とする。その結果、半導体実装装置の生産能率
を顕著に向上させることができる。
硬化前のエポキシ樹脂に半田粒３を予め分散・混練し、
これをシート状に圧延することにより得ることができ
る。このような異方性導電材料１は、後述するように、
半導体実装装置の製造に際して、微細半田接合工程と封
止樹脂硬化工程を１回のリフロー処理により行うことを
可能とする。また、半田の濡れ性を向上させるために半
田付け部位にフラックスを塗布するフラックス塗布工程
及び半田付け後に残存しているフラックスを洗浄する工
程を不要とする。その結果、半導体実装装置の生産能率
を顕著に向上させることができる。
【００２２】また、この実施形態の半導体実装装置は、
図４に示すように、ベアチップ１３の電極２４と基板１
１の電極２２との半田接続の信頼性が高まることはもと
より、半田接続部の封止が完全なものとなり、半導体実
装装置の品質を顕著に高めることができる。
図４に示すように、ベアチップ１３の電極２４と基板１
１の電極２２との半田接続の信頼性が高まることはもと
より、半田接続部の封止が完全なものとなり、半導体実
装装置の品質を顕著に高めることができる。
【００２３】つぎに、異方性導電材料１を用いて、この
実施形態の半導体実装装置の製造方法及び半導体実装装
置について述べる。まず、例えば厚さ１．０ｍｍ，縦５
０ｍｍ，横５０ｍｍのガラスエポキシ樹脂からなる基板
１１を準備する（図４（ａ）参照）。この基板１１に
は、３００μｍピッチで金めっきされた複数の電極１２
が形成されている。
実施形態の半導体実装装置の製造方法及び半導体実装装
置について述べる。まず、例えば厚さ１．０ｍｍ，縦５
０ｍｍ，横５０ｍｍのガラスエポキシ樹脂からなる基板
１１を準備する（図４（ａ）参照）。この基板１１に
は、３００μｍピッチで金めっきされた複数の電極１２
が形成されている。
【００２４】つぎに、異方性導電材料１を基板１１の寸
法又は電極１２の配置領域形状に応じて切断する。そし
て、切断した異方性導電材料１を基板１１の電極１１形
成領域上に載置・接着する（図４（ｂ）参照）。
法又は電極１２の配置領域形状に応じて切断する。そし
て、切断した異方性導電材料１を基板１１の電極１１形
成領域上に載置・接着する（図４（ｂ）参照）。
【００２５】つぎに、ベアチップ１３を基板１１に対し
て位置決め・加圧し、異方性導電材料１を介して基板１
１に、エポキシ樹脂からなる基体２の粘着力により仮固
定する（図４（ｃ）参照）。前記ベアチップ１３には、
平板状のバリヤメタルからなる電極１３ａが、クロム
（Ｃｒ），ニッケル（Ｎｉ），金（Ａｕ）等の蒸着法や
スパッタ法により前記電極１１に対して各別に形成され
ている。そして、これら各電極１３ａには、バンプ１４
が突設されていて、仮固定により、バンプ１４は、半田
粒３を介して、電極１２に当接している。これらバンプ
１４は、半田より成形されている。
て位置決め・加圧し、異方性導電材料１を介して基板１
１に、エポキシ樹脂からなる基体２の粘着力により仮固
定する（図４（ｃ）参照）。前記ベアチップ１３には、
平板状のバリヤメタルからなる電極１３ａが、クロム
（Ｃｒ），ニッケル（Ｎｉ），金（Ａｕ）等の蒸着法や
スパッタ法により前記電極１１に対して各別に形成され
ている。そして、これら各電極１３ａには、バンプ１４
が突設されていて、仮固定により、バンプ１４は、半田
粒３を介して、電極１２に当接している。これらバンプ
１４は、半田より成形されている。
【００２６】つぎに、基板１１に仮固定されたベアチッ
プ１３をリフロー炉中に装入し、例えばピーク温度２４
０℃程度で、約１分保持し、リフロー処理する。する
と、半田からなるバンプ１４及び半田粒３が溶融する。
この半田の溶融に伴い、半田粒３の中核部３ａをなすフ
ラックスが溶融半田の濡れ性を促進するので、ベアチッ
プ１３を基板１１の電極１２に確実に半田付けすること
ができる（図４（ｄ）参照）。
プ１３をリフロー炉中に装入し、例えばピーク温度２４
０℃程度で、約１分保持し、リフロー処理する。する
と、半田からなるバンプ１４及び半田粒３が溶融する。
この半田の溶融に伴い、半田粒３の中核部３ａをなすフ
ラックスが溶融半田の濡れ性を促進するので、ベアチッ
プ１３を基板１１の電極１２に確実に半田付けすること
ができる（図４（ｄ）参照）。
【００２７】つぎに、リフロー炉内の温度を、２４０℃
から例えば１５０℃にまで降温させる。この降温の途
上、例えば１８０℃前後で溶融半田は固化する。そし
て、１５０℃前後にて例えば３分保持する。その結果、
熱硬化樹脂であるエポキシ樹脂からなる基体２は、加熱
硬化する（図４（ｅ）参照）。所定時間経過後、室温ま
で冷却し、この実施形態の半導体実装装置を得ることが
できる。
から例えば１５０℃にまで降温させる。この降温の途
上、例えば１８０℃前後で溶融半田は固化する。そし
て、１５０℃前後にて例えば３分保持する。その結果、
熱硬化樹脂であるエポキシ樹脂からなる基体２は、加熱
硬化する（図４（ｅ）参照）。所定時間経過後、室温ま
で冷却し、この実施形態の半導体実装装置を得ることが
できる。
【００２８】以上のように、この実施形態の半導体実装
装置の製造方法は、図５で示すように、微細半田接合工
程と封止樹脂硬化工程を１回のリフロー処理により行う
ことが可能となる。すなわち、微細半田接合工程後に、
あらためてディスペンサで熱硬化性の封止樹脂を、ベア
チップ１３と基板１１とのギャップに注入後、再加熱す
る封止樹脂硬化工程を省略することができる。また、半
田の濡れ性を向上させるために半田付け部位にフラック
スを塗布するフラックス塗布工程及び半田付け後に残存
しているフラックスを洗浄する工程が不要になる。その
結果、半導体実装装置の生産能率を顕著に向上させるこ
とができる。
装置の製造方法は、図５で示すように、微細半田接合工
程と封止樹脂硬化工程を１回のリフロー処理により行う
ことが可能となる。すなわち、微細半田接合工程後に、
あらためてディスペンサで熱硬化性の封止樹脂を、ベア
チップ１３と基板１１とのギャップに注入後、再加熱す
る封止樹脂硬化工程を省略することができる。また、半
田の濡れ性を向上させるために半田付け部位にフラック
スを塗布するフラックス塗布工程及び半田付け後に残存
しているフラックスを洗浄する工程が不要になる。その
結果、半導体実装装置の生産能率を顕著に向上させるこ
とができる。
【００２９】また、この実施形態の半導体実装装置は、
ベアチップ１３の電極１３ａと基板１１の電極１２との
半田接続の信頼性が高まることはもとより、半田接続部
の封止が完全なものとなり、半導体実装装置の品質を顕
著に高めることができる。
ベアチップ１３の電極１３ａと基板１１の電極１２との
半田接続の信頼性が高まることはもとより、半田接続部
の封止が完全なものとなり、半導体実装装置の品質を顕
著に高めることができる。
【００３０】なお、図５における第１保温帯ΔＴ１は、
バンプ１４及び半田粒３を構成する半田の溶融温度より
も２０℃〜５０℃高く設定する。また、図５における第
２保温帯ΔＴ２は、異方性導電材料１の基体２の熱硬化
温度となるように設定する。ただし、第１保温帯ΔＴ１
と第２保温帯ΔＴ２との間に半田の溶融温度が存在する
ように設定する必要がある。そのため、半田及び基体２
の材質を適宜組み合わせる必要がある。この場合、熱硬
化性樹脂の組成と硬化剤の組合わせにより、所望の硬化
温度（１２０℃〜２００℃の温度範囲内にて）に厳密に
調整することが可能となる。さらに、前記硬化剤をマイ
クロカプセル（所望の温度で皮膜が破れる）化すること
により短時間硬化を実現することができる。
バンプ１４及び半田粒３を構成する半田の溶融温度より
も２０℃〜５０℃高く設定する。また、図５における第
２保温帯ΔＴ２は、異方性導電材料１の基体２の熱硬化
温度となるように設定する。ただし、第１保温帯ΔＴ１
と第２保温帯ΔＴ２との間に半田の溶融温度が存在する
ように設定する必要がある。そのため、半田及び基体２
の材質を適宜組み合わせる必要がある。この場合、熱硬
化性樹脂の組成と硬化剤の組合わせにより、所望の硬化
温度（１２０℃〜２００℃の温度範囲内にて）に厳密に
調整することが可能となる。さらに、前記硬化剤をマイ
クロカプセル（所望の温度で皮膜が破れる）化すること
により短時間硬化を実現することができる。
【００３１】さらにまた、半田溶融と封止樹脂の熱硬化
をほぼ同時に、すなわち、同一温度帯域にて行ってもよ
い。つぎに、本発明の他の実施形態の半導体実装装置の
製造方法及び半導体実装装置について述べる。
をほぼ同時に、すなわち、同一温度帯域にて行ってもよ
い。つぎに、本発明の他の実施形態の半導体実装装置の
製造方法及び半導体実装装置について述べる。
【００３２】まず、例えば厚さ１．０ｍｍ，縦５０ｍ
ｍ，横５０ｍｍのガラスエポキシ樹脂からなる基板２１
を準備する（図６（ａ）参照）。この基板２１には、３
００μｍピッチで金めっきされた複数の電極２２が形成
されている。
ｍ，横５０ｍｍのガラスエポキシ樹脂からなる基板２１
を準備する（図６（ａ）参照）。この基板２１には、３
００μｍピッチで金めっきされた複数の電極２２が形成
されている。
【００３３】つぎに、異方性導電材料１を基板２１の寸
法又は電極２２の配置領域形状に応じて切断する。そし
て、切断した異方性導電材料１を基板２１の電極２２形
成領域上に載置・接着する（図６（ｂ）参照）。
法又は電極２２の配置領域形状に応じて切断する。そし
て、切断した異方性導電材料１を基板２１の電極２２形
成領域上に載置・接着する（図６（ｂ）参照）。
【００３４】つぎに、ベアチップ２３を基板２１に対し
て位置決め・加圧し、異方性導電材料１を介して基板２
１に、エポキシ樹脂からなる基体２の粘着力により仮固
定する（図６（ｃ）参照）。前記ベアチップ２３には電
極２２に対して各別に電極２４が形成されていて、仮固
定により、電極２４は、半田粒３を介して、電極２２に
当接している。これら電極２４には、バンプ状の突起は
形成されておらず、平板状をなすバリアメタルである。
このようなバリアメタルは、クロム（Ｃｒ），ニッケル
（Ｎｉ），金（Ａｕ）等の蒸着法やスパッタ法により形
成する。
て位置決め・加圧し、異方性導電材料１を介して基板２
１に、エポキシ樹脂からなる基体２の粘着力により仮固
定する（図６（ｃ）参照）。前記ベアチップ２３には電
極２２に対して各別に電極２４が形成されていて、仮固
定により、電極２４は、半田粒３を介して、電極２２に
当接している。これら電極２４には、バンプ状の突起は
形成されておらず、平板状をなすバリアメタルである。
このようなバリアメタルは、クロム（Ｃｒ），ニッケル
（Ｎｉ），金（Ａｕ）等の蒸着法やスパッタ法により形
成する。
【００３５】つぎに、基板２１に仮固定されたベアチッ
プ２３をリフロー炉中に装入し、例えばピーク温度２４
０℃程度で、約１分保持し、リフロー処理する。する
と、半田からなる半田粒３が溶融する。この半田粒３の
半田の溶融に伴い、半田粒３の中核部３ａをなすフラッ
クスが溶融半田の濡れ性を促進するので、ベアチップ２
３の電極２４を基板２１の電極２２に確実に半田付けす
ることができる（図６（ｄ）参照）。
プ２３をリフロー炉中に装入し、例えばピーク温度２４
０℃程度で、約１分保持し、リフロー処理する。する
と、半田からなる半田粒３が溶融する。この半田粒３の
半田の溶融に伴い、半田粒３の中核部３ａをなすフラッ
クスが溶融半田の濡れ性を促進するので、ベアチップ２
３の電極２４を基板２１の電極２２に確実に半田付けす
ることができる（図６（ｄ）参照）。
【００３６】つぎに、リフロー炉内の温度を、２４０℃
から例えば１５０℃にまで降温させる。この降温の途
上、例えば１８０℃前後で溶融半田は固化する。そし
て、１５０℃前後にて例えば５分保持する。その結果、
熱硬化樹脂であるエポキシ樹脂からなる基体２は、加熱
硬化する（図６（ｅ）参照）。そして、所定時間経過
後、室温まで冷却する。
から例えば１５０℃にまで降温させる。この降温の途
上、例えば１８０℃前後で溶融半田は固化する。そし
て、１５０℃前後にて例えば５分保持する。その結果、
熱硬化樹脂であるエポキシ樹脂からなる基体２は、加熱
硬化する（図６（ｅ）参照）。そして、所定時間経過
後、室温まで冷却する。
【００３７】以上のように、この実施形態の半導体実装
装置の製造方法も、微細半田接合工程と封止樹脂硬化工
程を１回のリフロー処理により行うことが可能となる。
すなわち、微細半田接合工程後に、あらためてディスペ
ンサで熱硬化性の封止樹脂を、ベアチップ２３と基板２
１とのギャップに注入後、再加熱する封止樹脂硬化工程
を省略することができる。また、半田の濡れ性を向上さ
せるために半田付け部位にフラックスを塗布するフラッ
クス塗布工程及び半田付け後に残存しているフラックス
を洗浄する工程が不要になる。その結果、半導体実装装
置の生産能率を顕著に向上させることができる。
装置の製造方法も、微細半田接合工程と封止樹脂硬化工
程を１回のリフロー処理により行うことが可能となる。
すなわち、微細半田接合工程後に、あらためてディスペ
ンサで熱硬化性の封止樹脂を、ベアチップ２３と基板２
１とのギャップに注入後、再加熱する封止樹脂硬化工程
を省略することができる。また、半田の濡れ性を向上さ
せるために半田付け部位にフラックスを塗布するフラッ
クス塗布工程及び半田付け後に残存しているフラックス
を洗浄する工程が不要になる。その結果、半導体実装装
置の生産能率を顕著に向上させることができる。
【００３８】また、この実施形態の半導体実装装置も、
ベアチップ１３の電極２４と基板２１の電極２２との半
田接続の信頼性が高まることはもとより、半田接続部の
封止が完全なものとなり、半導体実装装置の品質を顕著
に高めることができる。
ベアチップ１３の電極２４と基板２１の電極２２との半
田接続の信頼性が高まることはもとより、半田接続部の
封止が完全なものとなり、半導体実装装置の品質を顕著
に高めることができる。
【００３９】なお、この実施形態の半導体実装装置の製
造方法は、ベアチップ２３の電極２４上にバンプを突設
させていないが、例えば金（Ａｕ），銅（Ｃｕ），ニッ
ケル（Ｎｉ）などの半田の溶融温度では溶融することの
ないバンプを突設させるようにしてもよい。
造方法は、ベアチップ２３の電極２４上にバンプを突設
させていないが、例えば金（Ａｕ），銅（Ｃｕ），ニッ
ケル（Ｎｉ）などの半田の溶融温度では溶融することの
ないバンプを突設させるようにしてもよい。
【００４０】さらに、上記二つの実施形態においては、
シート状の異方性導電材料１を用いているが、図７に示
すように、異方性導電ペースト４１を用い、ディスペン
サ４２により基板１１に塗布しても、上記二つの実施形
態と同様に接合することができる。前記異方性導電ペー
スト４１中には、半田粒３が、異方性導電材料１と同率
で配合されている。
シート状の異方性導電材料１を用いているが、図７に示
すように、異方性導電ペースト４１を用い、ディスペン
サ４２により基板１１に塗布しても、上記二つの実施形
態と同様に接合することができる。前記異方性導電ペー
スト４１中には、半田粒３が、異方性導電材料１と同率
で配合されている。
【００４１】さらに、上記二つの実施形態においては、
一括リフロー方式により半田を溶融し且つ樹脂を熱硬化
させているが、これに限ることなく、図８に示すよう
に、ヒータ５１を内蔵したフリップチップ・ボンダのボ
ンディング・ツール５２によりベアチップ５３を、同じ
くヒータ５３を内蔵したフリップチップ・ボンダのステ
ージ５４に保持した基板５５に対して異方性導電材料１
を介して熱圧着することにより接合するようにしてもよ
い。こうすることにより、図５に示す温度プロファイル
となるよう厳密な温度制御が可能となる。また、半田が
溶融しているときにボンディング・ツール５２を矢印４
９方向に微少量上昇させることによりバンプ５６の形状
を鼓状に成形することができる。その結果、疲労破壊に
対する耐性が大幅に増加する顕著な効果を奏することが
できる。
一括リフロー方式により半田を溶融し且つ樹脂を熱硬化
させているが、これに限ることなく、図８に示すよう
に、ヒータ５１を内蔵したフリップチップ・ボンダのボ
ンディング・ツール５２によりベアチップ５３を、同じ
くヒータ５３を内蔵したフリップチップ・ボンダのステ
ージ５４に保持した基板５５に対して異方性導電材料１
を介して熱圧着することにより接合するようにしてもよ
い。こうすることにより、図５に示す温度プロファイル
となるよう厳密な温度制御が可能となる。また、半田が
溶融しているときにボンディング・ツール５２を矢印４
９方向に微少量上昇させることによりバンプ５６の形状
を鼓状に成形することができる。その結果、疲労破壊に
対する耐性が大幅に増加する顕著な効果を奏することが
できる。
【００４２】さらに、上記実施形態の半田粒３は、中核
部３ａがフラックスとなっているが、図９に示す半田粒
６１のように、この半田粒６１中に、例えば最大粒径２
０μｍ程度の小粒体６２（球状，角状，異形状，棒状
等、形状には限定されない。）を分散させるようにして
も同様の効果を得ることができる。さらにまた、上記実
施形態の半田粒３は、全体として球状をなしているが、
角状，異形状，棒状，多面体状等、形状には制約されな
い。
部３ａがフラックスとなっているが、図９に示す半田粒
６１のように、この半田粒６１中に、例えば最大粒径２
０μｍ程度の小粒体６２（球状，角状，異形状，棒状
等、形状には限定されない。）を分散させるようにして
も同様の効果を得ることができる。さらにまた、上記実
施形態の半田粒３は、全体として球状をなしているが、
角状，異形状，棒状，多面体状等、形状には制約されな
い。
【００４３】
【発明の効果】本発明の異方性導電材料は、半導体実装
装置の製造に際して、微細半田接合工程と封止樹脂硬化
工程を１回のリフロー処理により行うことを可能とす
る。また、半田の濡れ性を向上させるために半田付け部
位にフラックスを塗布するフラックス塗布工程及び半田
付け後に残存しているフラックスを洗浄する工程を不要
とする。その結果、半導体実装装置の生産能率を顕著に
向上させることができる。
装置の製造に際して、微細半田接合工程と封止樹脂硬化
工程を１回のリフロー処理により行うことを可能とす
る。また、半田の濡れ性を向上させるために半田付け部
位にフラックスを塗布するフラックス塗布工程及び半田
付け後に残存しているフラックスを洗浄する工程を不要
とする。その結果、半導体実装装置の生産能率を顕著に
向上させることができる。
【００４４】また、本発明の半導体実装装置の製造方法
は、微細半田接合工程と封止樹脂硬化工程を１回のリフ
ロー処理により行うことが可能となる。すなわち、微細
半田接合工程後に、あらためてディスペンサで熱硬化性
の封止樹脂を、ベアチップと基板とのギャップに注入
後、再加熱する封止樹脂硬化工程を省略することができ
る。また、半田の濡れ性を向上させるために半田付け部
位にフラックスを塗布するフラックス塗布工程及び半田
付け後に残存しているフラックスを洗浄する工程が不要
になる。その結果、半導体実装装置の生産能率を顕著に
向上させることができる。
は、微細半田接合工程と封止樹脂硬化工程を１回のリフ
ロー処理により行うことが可能となる。すなわち、微細
半田接合工程後に、あらためてディスペンサで熱硬化性
の封止樹脂を、ベアチップと基板とのギャップに注入
後、再加熱する封止樹脂硬化工程を省略することができ
る。また、半田の濡れ性を向上させるために半田付け部
位にフラックスを塗布するフラックス塗布工程及び半田
付け後に残存しているフラックスを洗浄する工程が不要
になる。その結果、半導体実装装置の生産能率を顕著に
向上させることができる。
【００４５】また、本発明の半導体実装装置は、ベアチ
ップの電極と基板の電極との半田接続の信頼性が高まる
ことはもとより、半田接続部の封止が完全なものとな
り、半導体実装装置の品質を顕著に高めることができ
る。
ップの電極と基板の電極との半田接続の信頼性が高まる
ことはもとより、半田接続部の封止が完全なものとな
り、半導体実装装置の品質を顕著に高めることができ
る。
【図１】本発明の一実施形態の異方性導電材料の断面図
である。
である。
【図２】本発明の一実施形態の半田粒の拡大断面図であ
る。
る。
【図３】本発明の一実施形態の半田粒の製造方法を示す
概略図である。
概略図である。
【図４】本発明の一実施形態の半導体実装装置の製造方
法の説明図である。
法の説明図である。
【図５】本発明の一実施形態の半導体実装装置の製造方
法及び半導体実装装置を説明するグラフである。
法及び半導体実装装置を説明するグラフである。
【図６】本発明の他の実施形態の半導体実装装置の製造
方法及び半導体実装装置の説明図である。
方法及び半導体実装装置の説明図である。
【図７】本発明の半導体実装装置の製造方法の変形例の
説明図である。
説明図である。
【図８】本発明の半導体実装装置の製造方法の変形例の
説明図である。
説明図である。
【図９】本発明の異方性導電材料の変形例の説明図であ
る。
る。
【図１０】従来技術の説明図である。
【図１１】従来技術の説明図である。
１：異方性導電材料，２：基体，３：半田粒，３ａ：中
核部，１１：基板，１３：ベアチップ，１４：バンプ。
核部，１１：基板，１３：ベアチップ，１４：バンプ。
Claims (13)
- 【請求項１】熱硬化性樹脂からなる媒体と、前記媒体中
に分散保持された複数の半田粒と、前記半田粒中に保持
されたフラックスとを具備することを特徴とする異方性
導電材料。 - 【請求項２】前記媒体は、シート状であることを特徴と
する請求項１記載の異方性導電材料。 - 【請求項３】前記媒体は、ペースト状であることを特徴
とする請求項１記載の異方性導電材料。 - 【請求項４】前記フラックスは、前記半田粒の中核部に
保持されていることを特徴とする請求項１記載の異方性
導電材料。 - 【請求項５】前記フラックスは、複数の小粒体をなし、
これら小粒体が前記半田粒に分散保持されていることを
特徴とする請求項１記載の異方性導電材料。 - 【請求項６】熱硬化性樹脂からなる媒体と、前記媒体中
に分散保持された複数の半田粒と、前記半田粒中に保持
されたフラックスとを具備する異方性導電材料を用いて
第１の電極が複数個形成された基板に前記第１の電極に
対応する第２の電極が形成されたベアチップが接続され
てなる半導体実装装置の製造方法において、前記媒体を
前記基板の前記第１の電極が形成されている面に被着さ
せる異方性導電材料被着工程と、前記異方性導電材料被
着工程後に前記第１の電極に対して前記第２の電極を前
記異方性導電材料を介して当接させる位置決め工程と、
前記位置決め工程後に少なくとも前記第１の電極に対す
る前記第２の電極が当接する部位を前記半田粒が溶融す
る温度にまで加熱して前記第１の電極と前記第２の電極
とを半田付けする半田付け工程と、前記半田付け工程に
おける加熱により前記媒体を熱硬化させ前記ベアチップ
と前記基板との間隙を封止する樹脂封止工程と具備する
ことを特徴とする半導体実装装置の製造方法。 - 【請求項７】前記半田付け工程における加熱は、リフロ
ー加熱によることを特徴とする請求項６記載の半導体実
装装置の製造方法。 - 【請求項８】前記半田付け工程における加熱は、フリッ
プチップ・ボンダによる熱圧着を介して行われることを
特徴とする請求項６記載の半導体実装装置の製造方法。 - 【請求項９】前記第２の電極にはバンプが突設され、前
記バンプを介して前記第２の電極が前記第１の電極に半
田付けすることを特徴とする請求項６記載の半導体実装
装置の製造方法。 - 【請求項１０】前記バンプは半田により形成されている
ことを特徴とする請求項９記載の半導体実装装置の製造
方法。 - 【請求項１１】複数の第１の電極が形成された基板と、
前記第１の電極に対応して形成された第２の電極を有し
且つ前記第２の電極が前記第１の電極に半田付け接続さ
れたベアチップと、前記ベアチップと前記基板との間隙
を封止する封止樹脂とを具備し、上記封止樹脂は、熱硬
化性樹脂からなる媒体と、前記媒体中に分散保持された
複数の半田粒と、前記半田粒中に保持されたフラックス
とを有する異方性導電材料が熱硬化したものであること
を特徴とする半導体実装装置。 - 【請求項１２】前記第２の電極の前記第１の電極に対す
る半田付けは、前記媒体中に分散保持された半田粒の溶
融により行われることを特徴とする請求項１１記載の半
導体実装装置。 - 【請求項１３】前記第２の電極にはバンプが突設され、
前記バンプを介して前記第２の電極が前記第１の電極に
半田付けされていることを特徴とする請求項１１記載の
半導体実装装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35646297A JPH11186334A (ja) | 1997-12-25 | 1997-12-25 | 半導体実装装置及びその製造方法及び異方性導電材料 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35646297A JPH11186334A (ja) | 1997-12-25 | 1997-12-25 | 半導体実装装置及びその製造方法及び異方性導電材料 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186334A true JPH11186334A (ja) | 1999-07-09 |
Family
ID=18449138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35646297A Pending JPH11186334A (ja) | 1997-12-25 | 1997-12-25 | 半導体実装装置及びその製造方法及び異方性導電材料 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186334A (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004070827A1 (ja) * | 2003-02-05 | 2004-08-19 | Senju Metal Industry Co., Ltd. | 端子間の接続方法及び半導体装置の実装方法 |
| US6796025B2 (en) | 2001-05-01 | 2004-09-28 | Fujitsu Limited | Method for mounting electronic part and paste material |
| WO2006030674A1 (ja) * | 2004-09-15 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法及びフリップチップ実装体 |
| JP2006147968A (ja) * | 2004-11-24 | 2006-06-08 | Matsushita Electric Ind Co Ltd | フリップチップ実装方法およびフリップチップ実装装置 |
| JP2006245189A (ja) * | 2005-03-02 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体素子のフリップチップ実装方法及び実装構造体 |
| WO2006103949A1 (ja) | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法および基板間接続方法 |
| WO2006103948A1 (ja) | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法およびバンプ形成方法 |
| JP2007081198A (ja) * | 2005-09-15 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 端子間の導電的接続方法 |
| JP2007134404A (ja) * | 2005-11-08 | 2007-05-31 | Alps Electric Co Ltd | 電子部品実装構造 |
| JP2007214559A (ja) * | 2006-01-12 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 配線間接続方法 |
| WO2008032867A1 (en) | 2006-09-15 | 2008-03-20 | Panasonic Corporation | Electric components connecting method |
| WO2008111615A1 (ja) | 2007-03-12 | 2008-09-18 | Senju Metal Industry Co., Ltd. | 異方性導電材料 |
| CN100442468C (zh) * | 2004-09-15 | 2008-12-10 | 松下电器产业株式会社 | 倒装片安装方法 |
| US7726545B2 (en) | 2005-03-16 | 2010-06-01 | Panasonic Corporation | Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei |
| JP2011049226A (ja) * | 2009-08-25 | 2011-03-10 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法、半導体装置及び電子部品 |
| US7910403B2 (en) | 2005-03-09 | 2011-03-22 | Panasonic Corporation | Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same |
| US8283246B2 (en) | 2005-04-06 | 2012-10-09 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| JP5368299B2 (ja) * | 2007-04-27 | 2013-12-18 | パナソニック株式会社 | 電子部品実装体及びハンダバンプ付き電子部品の製造方法 |
| US8709293B2 (en) | 2004-12-17 | 2014-04-29 | Panasonic Corporation | Flip-chip mounting resin composition and bump forming resin composition |
-
1997
- 1997-12-25 JP JP35646297A patent/JPH11186334A/ja active Pending
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6796025B2 (en) | 2001-05-01 | 2004-09-28 | Fujitsu Limited | Method for mounting electronic part and paste material |
| CN100409423C (zh) * | 2003-02-05 | 2008-08-06 | 千住金属工业株式会社 | 端子间的连接方法及半导体装置的安装方法 |
| US7524748B2 (en) | 2003-02-05 | 2009-04-28 | Senju Metal Industry Co., Ltd. | Method of interconnecting terminals and method of mounting semiconductor devices |
| WO2004070827A1 (ja) * | 2003-02-05 | 2004-08-19 | Senju Metal Industry Co., Ltd. | 端子間の接続方法及び半導体装置の実装方法 |
| WO2006030674A1 (ja) * | 2004-09-15 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法及びフリップチップ実装体 |
| CN100442468C (zh) * | 2004-09-15 | 2008-12-10 | 松下电器产业株式会社 | 倒装片安装方法 |
| US8012801B2 (en) | 2004-09-15 | 2011-09-06 | Panasonic Corporation | Flip chip mounting process and flip chip assembly |
| KR101179744B1 (ko) * | 2004-09-15 | 2012-09-04 | 파나소닉 주식회사 | 플립 칩 실장 방법 및 플립 칩 실장체 |
| US7759162B2 (en) | 2004-09-15 | 2010-07-20 | Panasonic Corporation | Flip chip mounting process and flip chip assembly |
| JP4543899B2 (ja) * | 2004-11-24 | 2010-09-15 | パナソニック株式会社 | フリップチップ実装方法およびフリップチップ実装装置 |
| JP2006147968A (ja) * | 2004-11-24 | 2006-06-08 | Matsushita Electric Ind Co Ltd | フリップチップ実装方法およびフリップチップ実装装置 |
| US8709293B2 (en) | 2004-12-17 | 2014-04-29 | Panasonic Corporation | Flip-chip mounting resin composition and bump forming resin composition |
| JP2006245189A (ja) * | 2005-03-02 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体素子のフリップチップ実装方法及び実装構造体 |
| US7910403B2 (en) | 2005-03-09 | 2011-03-22 | Panasonic Corporation | Metal particles-dispersed composition and flip chip mounting process and bump-forming process using the same |
| US7726545B2 (en) | 2005-03-16 | 2010-06-01 | Panasonic Corporation | Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei |
| US7531385B1 (en) | 2005-03-29 | 2009-05-12 | Panasonic Corporation | Flip chip mounting method and method for connecting substrates |
| US7531387B1 (en) | 2005-03-29 | 2009-05-12 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| US7638883B2 (en) | 2005-03-29 | 2009-12-29 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| WO2006103948A1 (ja) | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法およびバンプ形成方法 |
| WO2006103949A1 (ja) | 2005-03-29 | 2006-10-05 | Matsushita Electric Industrial Co., Ltd. | フリップチップ実装方法および基板間接続方法 |
| US7820021B2 (en) | 2005-03-29 | 2010-10-26 | Panasonic Corporation | Flip chip mounting method and method for connecting substrates |
| US8283246B2 (en) | 2005-04-06 | 2012-10-09 | Panasonic Corporation | Flip chip mounting method and bump forming method |
| JP2007081198A (ja) * | 2005-09-15 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 端子間の導電的接続方法 |
| JP2007134404A (ja) * | 2005-11-08 | 2007-05-31 | Alps Electric Co Ltd | 電子部品実装構造 |
| JP4555211B2 (ja) * | 2005-11-08 | 2010-09-29 | アルプス電気株式会社 | 電子部品実装構造及びその製造方法 |
| JP2007214559A (ja) * | 2006-01-12 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 配線間接続方法 |
| US7886432B2 (en) | 2006-09-15 | 2011-02-15 | Panasonic Corporation | Electric components connecting method |
| WO2008032867A1 (en) | 2006-09-15 | 2008-03-20 | Panasonic Corporation | Electric components connecting method |
| WO2008111615A1 (ja) | 2007-03-12 | 2008-09-18 | Senju Metal Industry Co., Ltd. | 異方性導電材料 |
| US8343383B2 (en) | 2007-03-12 | 2013-01-01 | Senju Metal Industry Co., Ltd. | Anisotropic conductive material |
| EP2608642A1 (en) | 2007-03-12 | 2013-06-26 | Senju Metal Industry Co., Ltd. | Anisotropic conductive material |
| JP5368299B2 (ja) * | 2007-04-27 | 2013-12-18 | パナソニック株式会社 | 電子部品実装体及びハンダバンプ付き電子部品の製造方法 |
| JP2011049226A (ja) * | 2009-08-25 | 2011-03-10 | Sumitomo Bakelite Co Ltd | 半導体装置の製造方法、半導体装置及び電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11186334A (ja) | 半導体実装装置及びその製造方法及び異方性導電材料 | |
| JP2002026070A (ja) | 半導体装置およびその製造方法 | |
| KR100746330B1 (ko) | 초음파를 이용한 전자부품간의 접속방법 | |
| KR100384314B1 (ko) | 회로기판에의 전자부품 실장방법 및 장치 | |
| US8033016B2 (en) | Method for manufacturing an electrode and electrode component mounted body | |
| CN101473425B (zh) | 半导体装置的制造方法及粘结薄膜 | |
| WO2000045431A1 (en) | Method of packaging semiconductor device using anisotropic conductive adhesive | |
| JP3326382B2 (ja) | 半導体装置の製造方法 | |
| KR20020036669A (ko) | 반도체 장치의 플립 칩 실장 구조 및 실장 방법 | |
| KR20090052300A (ko) | 전자 부품 실장용 접착제 및 전자 부품 실장 구조체 | |
| US6538335B2 (en) | Semiconductor apparatus and a semiconductor device mounting method | |
| JP2001332583A (ja) | 半導体チップの実装方法 | |
| JP3308855B2 (ja) | 半導体装置の製造方法 | |
| JPH0521523A (ja) | 半導体装置実装用基板 | |
| JP2001284382A (ja) | はんだバンプ形成方法、フリップチップ実装方法及び実装構造体 | |
| JP2003100809A (ja) | フリップチップ実装方法 | |
| TW200942352A (en) | Solder bonding structure and solder bonding method thereof | |
| JP2003100810A (ja) | 半導体装置とその製造方法 | |
| JPH114064A (ja) | 異方性導電樹脂及びこれを用いた電子部品の実装構造 | |
| JPH11176879A (ja) | 半導体装置の実装方法およびこれに用いる異方性導電接着剤 | |
| JP3482840B2 (ja) | 半導体装置の製造方法 | |
| JPH0547841A (ja) | 半導体装置の実装方法およびその実装構造 | |
| JP3120837B2 (ja) | 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法 | |
| JPH11219982A (ja) | 導電粒子及びそれを用いた異方性導電接着剤 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 |