KR20210068412A - 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20210068412A
KR20210068412A KR1020217008276A KR20217008276A KR20210068412A KR 20210068412 A KR20210068412 A KR 20210068412A KR 1020217008276 A KR1020217008276 A KR 1020217008276A KR 20217008276 A KR20217008276 A KR 20217008276A KR 20210068412 A KR20210068412 A KR 20210068412A
Authority
KR
South Korea
Prior art keywords
adhesive
semiconductor
resin
semiconductor device
semiconductors
Prior art date
Application number
KR1020217008276A
Other languages
English (en)
Other versions
KR102629861B1 (ko
Inventor
테츠야 타니구치
마코토 사토우
코이치 차바나
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=70054548&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20210068412(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20210068412A publication Critical patent/KR20210068412A/ko
Application granted granted Critical
Publication of KR102629861B1 publication Critical patent/KR102629861B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Adhesive Tapes (AREA)

Abstract

(a) 무기 필러를 함유하고, 상기 (a) 무기 필러가, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러를, 상기 (a) 무기 필러 전체량을 기준으로 하여 50질량% 이상 포함하는, 반도체용 접착제.

Description

반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
본 개시는, 반도체용 접착제, 반도체 장치의 제조 방법, 및 반도체 장치에 관한 것이다.
종래, 반도체 칩과 기판을 접속하기 위해서는 금 와이어 등의 금속 세선을 이용하는 와이어 본딩 방식이 널리 적용되고 있다. 한편, 반도체 장치에 대한 고기능화, 고집적화, 고속화 등의 요구에 대응하기 위하여, 반도체 칩 또는 기판에 범프라고 불리는 도전성 돌기를 형성하여, 반도체 칩과 기판을 직접 접속하는 플립 칩 접속 방식(FC 접속 방식)이 확산되고 있다.
FC 접속 방식으로서는, 땜납, 주석, 금, 은, 구리 등을 이용하여 접속부를 금속 접합시키는 방법, 초음파 진동을 인가하여 접속부를 금속 접합시키는 방법, 수지의 수축력에 의하여 기계적 접촉을 유지하는 방법 등이 알려져 있다. 접속부의 신뢰성의 관점에서, 땜납, 주석, 금, 은, 구리 등을 이용하여 접속부를 금속 접합시키는 방법이 일반적이다.
예를 들면, 반도체 칩 및 기판 간의 접속에 관하여, BGA(Ball Grid Array), CSP(Chip Size Package) 등에 활발히 이용되고 있는 COB(Chip On Board)형의 접속 방식도 FC 접속 방식에 해당한다. 또, FC 접속 방식은, 반도체 칩 상에 접속부(범프 또는 배선)를 형성하여, 반도체 칩 간을 접속하는 COC(Chip On Chip)형, 및 반도체 웨이퍼 상에 접속부(범프 또는 배선)를 형성하여, 반도체 칩과 반도체 웨이퍼 간을 접속하는 COW(Chip On Wafer)형의 접속 방식도 널리 이용되고 있다(예를 들면, 특허문헌 1 참조).
또, 가일층의 소형화, 박형화, 고기능화가 강하게 요구되는 패키지에서는, 상술한 접속 방식을 적층·다단화한 칩 스택 형 패키지, POP(Package On Package), TSV(Through-Silicon Via) 등도 널리 보급되기 시작하고 있다. 이와 같은 적층·다단화 기술은, 반도체 칩 등을 3차원적으로 배치하는 점에서, 2차원적으로 배치하는 수법과 비교하여 패키지를 작게 할 수 있다. 또, 이와 같은 적층·다단화 기술은, 반도체의 성능 향상, 노이즈 저감, 실장 면적의 삭감, 전력 절약화에도 유효한 점에서, 차세대의 반도체 배선 기술로서 주목받고 있다.
특허문헌 1: 일본 공개특허공보 2016-102165호
고기능화, 고집적화, 저비용화가 진행되고 있는 플립 칩 패키지는, 향후 가일층의 용도 확대와 그에 따른 생산량 확대가 전망된다. 플립 칩 패키지의 지속적인 대량 생산에는, 그것에 이용되는 반도체용 접착제의 지속적인 공급이 필수이며, 그러기 위해서는, 이 반도체용 접착제의 경시 안정성이 우수할 것이 요구되고 있다. 반도체용 접착제의 경시 안정성이 나쁘면, 실온에 방치되는 동안에 반도체용 접착제의 점도가 증가하여, 반도체 장치 조립 시의 실장성 악화의 우려가 있다.
따라서, 본 개시는, 실온 방치 후의 점도 증가를 억제할 수 있어, 경시적으로 반도체 장치 조립 시의 실장성 악화가 발생하기 어려운 반도체용 접착제, 및 그것을 이용한 반도체 장치의 제조 방법과 반도체 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 개시는, (a) 무기 필러를 함유하고, 상기 (a) 무기 필러가, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러를, 상기 (a) 무기 필러 전체량을 기준으로 하여 50질량% 이상 포함하는, 반도체용 접착제를 제공한다. 상기 반도체용 접착제에 의하면, (a) 무기 필러 전체 중의 50질량% 이상을 글리시딜기를 갖는 표면 처리가 실시된 무기 필러로 함으로써, 실온 방치 중의 흡습에 의한 수분의 영향으로 점도가 증가하는 것을 억제할 수 있다. 예를 들면, 메타크릴기를 갖는 표면 처리 등의 다른 표면 처리가 실시된 무기 필러의 경우, 표면 처리제와 수분이 수소 결합을 형성하여 점도 증가가 발생하기 쉽지만, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러의 경우에는, 수분과 수소 결합이 형성되기 어렵고, 점도 상승이 발생하기 어렵다. 그리고, 상기 반도체용 접착제에 의하면, 실온 방치 후의 점도 증가를 억제할 수 있기 때문에, 경시적으로 반도체 장치 조립 시의 실장성 악화가 발생하는 것을 억제할 수 있다. 또, 무기 필러에 글리시딜기를 갖는 표면 처리가 실시되어 있음으로써, 반도체용 접착제 중에서의 분산성이 우수하며, 반도체용 접착제는 양호한 접착력 및 양호한 절연 신뢰성을 얻을 수 있다.
상기 반도체용 접착제는, (b) 에폭시 수지, (c) 경화제, 및 (d) 중량 평균 분자량 10000 이상의 고분자량 성분을 더 함유하고 있어도 된다. 또, 상기 반도체용 접착제는, (e) 플럭스제를 더 함유하고 있어도 된다.
상기 반도체용 접착제는, 필름상이어도 된다. 이 경우, 반도체용 접착제의 취급성을 향상시킬 수 있으며, 패키지 제조 시의 작업성 및 생산성을 향상시킬 수 있다.
본 개시는 또, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치의 제조 방법으로서, 상기 접속부 중 적어도 일부를, 상기 반도체용 접착제를 이용하여 밀봉하는 공정을 구비하는, 반도체 장치의 제조 방법을 제공한다. 상기 제조 방법에 의하면, 사용하는 반도체용 접착제가 경시적으로 점도 증가하기 어려운 것이기 때문에, 안정적이고 양호한 실장성을 얻을 수 있다.
본 개시는 또한, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 또는 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조와, 상기 접속부 중 적어도 일부를 밀봉하는 접착 재료를 구비하며, 상기 접착 재료는, 상기 반도체용 접착제의 경화물로 이루어지는, 반도체 장치를 제공한다. 상기 반도체 장치는, 실장성이 양호하고, 반도체 칩과 배선 회로 기판 또는 반도체 칩의 사이의 접착력 및 신뢰성이 우수한 것이 된다.
본 개시에 의하면, 실온 방치 후의 점도 증가를 억제할 수 있어, 경시적으로 반도체 장치 조립 시의 실장성 악화가 발생하기 어려운 반도체용 접착제, 및 그것을 이용한 반도체 장치의 제조 방법과 반도체 장치를 제공할 수 있다.
도 1은 본 개시의 반도체 장치의 일 실시형태를 나타내는 모식 단면도이다.
도 2는 본 개시의 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이다.
도 3은 본 개시의 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이다.
도 4는 본 개시의 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이다.
이하, 경우에 따라 도면을 참조하면서 본 개시의 적합한 실시형태에 대하여 상세하게 설명한다. 또한, 도면 중, 동일 또는 상당 부분에는 동일 부호를 붙이며, 중복되는 설명은 생략한다. 또, 상하좌우 등의 위치 관계는, 특별히 설명하지 않는 한, 도면에 나타내는 위치 관계에 근거하는 것으로 한다. 또한, 도면의 치수 비율은 도시된 비율에 한정되는 것은 아니다.
본 명세서에 있어서, "~"를 이용하여 나타난 수치 범위는, "~"의 전후에 기재되는 수치를 각각 최솟값 및 최댓값으로서 포함하는 범위를 나타낸다. 본 명세서에 단계적으로 기재되어 있는 수치 범위에 있어서, 소정 단계의 수치 범위의 상한값 또는 하한값은, 다른 단계의 수치 범위의 상한값 또는 하한값과 임의로 조합할 수 있다. 본 명세서에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한값 또는 하한값은, 실시예에 나타나 있는 값으로 치환해도 된다. "A 또는 B"란, A 및 B 중 어느 일방을 포함하고 있으면 되고, 양방 모두 포함하고 있어도 된다. 본 명세서에 예시하는 재료는, 특별히 설명하지 않는 한, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 본 명세서에 있어서, "(메트)아크릴"이란, 아크릴 또는 그에 대응하는 메타크릴을 의미한다.
<반도체용 접착제>
본 실시형태에 관한 반도체용 접착제는, (a) 무기 필러(이하, 경우에 따라 "(a) 성분"이라고 한다.)를 함유한다. 상기 (a) 무기 필러는, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러를, (a) 무기 필러 전체량을 기준으로 하여 50질량% 이상 포함한다. 또, 본 실시형태에 관한 반도체용 접착제는, (b) 에폭시 수지(이하, 경우에 따라 "(b) 성분"이라고 한다.), (c) 경화제(이하, 경우에 따라 "(c) 성분"이라고 한다.), 및 (d) 중량 평균 분자량 10000 이상의 고분자량 성분(이하, 경우에 따라 "(d) 성분"이라고 한다.) 중의 1종 이상을 함유하고 있어도 된다. 또한, 본 실시형태에 관한 반도체용 접착제는, (e) 플럭스제(이하, 경우에 따라 "(e) 성분"이라고 한다.)를 함유하고 있어도 된다. 이하, 각 성분에 대하여 설명한다.
((a) 성분: 무기 필러)
(a) 성분의 무기 필러로서는, 절연성 무기 필러 등을 들 수 있다. 그중에서도, 평균 입경 100nm 이하의 무기 필러이면 보다 바람직하다. 절연성 무기 필러의 재질로서는, 유리, 실리카, 알루미나, 실리카·알루미나, 산화 타이타늄, 마이카, 질화 붕소 등을 들 수 있으며, 그중에서도, 실리카, 알루미나, 실리카·알루미나, 산화 타이타늄, 질화 붕소가 바람직하고, 실리카, 알루미나, 질화 붕소가 보다 바람직하다. 절연성 무기 필러는, 위스커여도 되고, 위스커의 재질로서는, 붕산 알루미늄, 타이타늄산 알루미늄, 산화 아연, 규산 칼슘, 황산 마그네슘, 질화 붕소 등을 들 수 있다. 절연성 무기 필러는, 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
분산성 및 접착력 향상의 관점에서, (a) 성분은 표면 처리 필러인 것이 바람직하다. 표면 처리로서는, 글리시딜계(에폭시계), 아민계, 페닐계, 페닐아미노계, 아크릴계, 바이닐계 등을 들 수 있다.
표면 처리로서는, 표면 처리의 용이성으로부터, 에폭시실레인계, 아미노실레인계, 아크릴실레인계 등의 실레인 화합물에 의한 실레인 처리가 바람직하다. 표면 처리제로서는, 분산성 및 유동성이 우수하며, 접착력을 더 향상시키는 관점에서, 글리시딜계, 페닐아미노계, (메트)아크릴계의 화합물이 바람직하다. 표면 처리제로서는, 실온 방치 후의 반도체용 접착제의 점도 증가를 억제하는 관점에서, 글리시딜계의 화합물이 바람직하다.
본 실시형태에 있어서, (a) 성분은, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러를, (a) 성분 전체량을 기준으로 하여 50질량% 이상 포함한다. 글리시딜기를 갖는 표면 처리는, 표면 처리제로서 하기 일반식 (1)로 나타나는 구조를 갖는 글리시딜계의 화합물을 이용하여 실시할 수 있다. 이로써, 무기 필러는, 표면에 하기 일반식 (1)로 나타나는 구조를 갖는 것이 된다.
[화학식 1]
Figure pct00001
식 중, R은 2가의 유기기를 나타낸다.
글리시딜기를 갖는 표면 처리가 실시된 무기 필러의 함유량은, (a) 성분 전체량을 기준으로 하여 50질량% 이상이며, 실온 방치 후의 반도체용 접착제의 점도 증가를 보다 억제하는 관점에서, 60질량% 이상인 것이 바람직하고, 80질량% 이상인 것이 보다 바람직하다. (a) 성분의 전체량(100질량%)이, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러여도 된다.
(a) 성분의 평균 입경은, 시인성(투명성) 향상의 관점에서, 100nm 이하이면 바람직하고, 60nm 이하인 것이 보다 바람직하다. (a) 성분의 평균 입경은, 레이저 회절식 입도 분포계에 의하여 측정할 수 있다.
또, (a) 성분의 평균 입경이 100nm를 초과하면, 입경이 큰 것에 기인하여 반도체용 접착제의 점도가 과도하게 낮아지는 경우가 있고, 반도체 칩의 실장 후에 필릿이라고 불리는 칩 밖으로의 수지의 밀려 나옴이 발생하기 쉬워지는 경우가 있다. 이것에 대하여, (a) 성분의 평균 입경이 100nm 이하이면, 반도체용 접착제의 점도를 바람직한 범위로 조정하기 쉽고, 필릿의 발생을 충분히 억제하거나, 또는 필릿양을 충분히 저감할 수 있다.
(a) 성분의 평균 입경의 하한값은 특별히 한정되지 않지만, (a) 성분의 응집을 억제하는 관점에서, 1nm 이상, 5nm 이상, 또는 10nm 이상이어도 된다. 표면 처리가 실시되어 있지 않은 무기 필러를 이용한 경우에는, 예를 들면 평균 입경이 50nm 정도여도 응집이 발생할 우려가 있지만, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러를 이용한 경우에는, 평균 입경이 50nm 정도 또는 그 이하여도, 응집의 발생을 억제할 수 있다.
(a) 성분은 단독 또는 2종 이상의 혼합체로서 사용할 수도 있다. (a) 성분의 형상에 대해서는, 특별히 제한되지 않는다.
(a) 성분의 함유량은, 반도체용 접착제의 고형분 전체량을 기준으로 하여, 10~80질량%인 것이 바람직하고, 15~60질량%인 것이 보다 바람직하며, 20~50질량%인 것이 더 바람직하다. 이 함유량이 10질량% 이상이면, 접착력 및 내(耐)리플로성을 보다 향상시킬 수 있는 경향이 있고, 80질량% 이하이면, 증점(增粘)에 의하여 접속 신뢰성이 저하되는 것을 억제할 수 있는 경향이 있다.
본 실시형태에 관한 반도체용 접착제는, 수지 필러를 함유하고 있어도 된다. 수지 필러로서는, 예를 들면 폴리유레테인, 폴리이미드 등의 수지로 이루어지는 필러를 들 수 있다. 수지 필러는, 다른 유기 성분(에폭시 수지 및 경화제 등)과 비교하여 열팽창률이 작기 때문에 접속 신뢰성의 향상 효과가 우수하다. 또, 수지 필러에 의하면, 반도체용 접착제의 점도 조정을 용이하게 행할 수 있다. 또, 수지 필러는, 무기 필러와 비교하여 응력을 완화하는 기능이 우수하다.
절연 신뢰성의 관점에서, 반도체용 접착제에 포함되는 필러는 절연성인 것이 바람직하다. 반도체용 접착제는, 은 필러, 땜납 필러 등의 도전성의 금속 필러는 함유하고 있지 않는 것이 바람직하다. 도전성 필러(도전성 입자)를 함유하지 않는 반도체용 접착제(회로 접속 재료)는, NCF(Non-Conductive-FILM) 또는 NCP(Non-Conductive-Paste)라고 불리는 경우도 있다. 본 실시형태에 관한 반도체용 접착제는, NCF 또는 NCP로서 적합하게 이용할 수 있다.
((b) 성분: 에폭시 수지)
(b) 성분의 에폭시 수지로서는, 분자 내에 2개 이상의 에폭시기를 갖는 에폭시 수지를 들 수 있으며, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 나프탈렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 페놀아랄킬형 에폭시 수지, 바이페닐형 에폭시 수지, 트라이페닐메테인형 에폭시 수지, 다이사이클로펜타다이엔형 에폭시 수지, 각종 다관능 에폭시 수지 등을 사용할 수 있다. (b) 성분은, 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
에폭시 수지 중에서도, 비스페놀 A형 또는 비스페놀 F형의 액상 에폭시 수지는, 1% 열중량 감소 온도가 250℃ 이하이기 때문에, 고온 가열 시에 분해되어 휘발 성분이 발생될 우려가 있다. 이 때문에, 실온(1기압, 25℃)에서 고형의 에폭시 수지를 이용하는 것이 바람직하다. 액상 에폭시 수지를 이용하는 경우는, 고형의 에폭시 수지와 조합하여 이용하는 것이 바람직하다.
(b) 성분의 중량 평균 분자량은 10000 미만이어도 되고, 내열성의 관점에서, 100 이상 10000 미만이 바람직하며, 300 이상 8000 이하가 보다 바람직하고, 300 이상 5000 이하가 더 바람직하다.
(b) 성분의 함유량은, 반도체용 접착제의 고형분 전체량을 기준으로 하여, 바람직하게는 10~50질량%이고, 보다 바람직하게는 20~45질량%이며, 더 바람직하게는 30~40질량%이다. (b) 성분의 함유량이 10질량% 이상이면, 경화 후의 수지의 유동을 충분히 제어하기 쉽고, 50질량% 이하이면, 경화물의 수지 성분이 과도하게 많아지지 않아, 패키지의 휨을 저감하기 쉽다.
본 실시형태에 관한 반도체용 접착제는, 상기 (b) 에폭시 수지 이외의 다른 열경화성 수지를 더 함유하고 있어도 된다. 다른 열경화성 수지로서는, 예를 들면 페놀 수지, 이미드 수지, (메트)아크릴 화합물 등을 들 수 있다.
((c) 성분: 경화제)
(c) 경화제로서는, 페놀 수지계 경화제, 산무수물계 경화제, 아민계 경화제, 이미다졸계 경화제 및 포스핀계 경화제 등을 들 수 있다. (c) 성분이 페놀성 수산기, 산무수물, 아민류 또는 이미다졸류를 포함하면, 접속부에 산화막이 발생하는 것을 억제하는 플럭스 활성을 나타내기 쉽고, 접속 신뢰성 및 절연 신뢰성을 용이하게 향상시킬 수 있다. 이하, 각 경화제에 대하여 설명한다.
(c-i) 페놀 수지계 경화제
페놀 수지계 경화제로서는, 분자 내에 2개 이상의 페놀성 수산기를 갖는 경화제를 들 수 있으며, 페놀 노볼락 수지, 크레졸 노볼락 수지, 페놀아랄킬 수지, 크레졸나프톨폼알데하이드 중축합물, 트라이페닐메테인형 다관능 페놀 수지, 각종 다관능 페놀 수지 등을 사용할 수 있다. 페놀 수지계 경화제는, 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
상기 (b) 성분에 대한 페놀 수지계 경화제의 당량비(페놀성 수산기/에폭시기, 몰비)는, 경화성, 접착성 및 보존 안정성이 우수하다는 관점에서, 0.3~1.5가 바람직하고, 0.4~1.0이 보다 바람직하며, 0.5~1.0이 더 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고 접착력이 향상되는 경향이 있으며, 1.5 이하이면, 미반응의 페놀성 수산기가 과도하게 잔존하는 경우가 없고, 흡수율이 낮게 억제되어, 절연 신뢰성이 더 향상되는 경향이 있다.
(c-ii) 산무수물계 경화제
산무수물계 경화제로서는, 메틸사이클로헥세인테트라카복실산 이무수물, 무수 트라이멜리트산, 무수 파이로멜리트산, 벤조페논테트라카복실산 이무수물, 에틸렌글라이콜비스안하이드로트라이멜리테이트 등을 사용할 수 있다. 산무수물계 경화제는, 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
상기 (b) 성분에 대한 산무수물계 경화제의 당량비(산무수물기/에폭시기, 몰비)는, 경화성, 접착성 및 보존 안정성이 우수하다는 관점에서, 0.3~1.5가 바람직하고, 0.4~1.0이 보다 바람직하며, 0.5~1.0이 더 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고 접착력이 향상되는 경향이 있으며, 1.5 이하이면, 미반응의 산무수물이 과도하게 잔존하는 경우가 없고, 흡수율이 낮게 억제되어, 절연 신뢰성이 더 향상되는 경향이 있다.
(c-iii) 아민계 경화제
아민계 경화제로서는, 다이사이안다이아마이드, 각종 아민 화합물 등을 사용할 수 있다.
상기 (b) 성분에 대한 아민계 경화제의 당량비(아민/에폭시기, 몰비)는, 경화성, 접착성 및 보존 안정성이 우수하다는 관점에서 0.3~1.5가 바람직하고, 0.4~1.0이 보다 바람직하며, 0.5~1.0이 더 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고 접착력이 향상되는 경향이 있으며, 1.5 이하이면, 미반응의 아민이 과도하게 잔존하는 경우가 없고, 절연 신뢰성이 더 향상되는 경향이 있다.
(c-iv) 이미다졸계 경화제
이미다졸계 경화제로서는, 2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸, 1-사이아노-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸트라이멜리테이트, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-운데실이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체, 2-페닐이미다졸아이소사이아누르산 부가체, 2-페닐-4,5-다이하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸, 에폭시 수지와 이미다졸류의 부가체 등을 들 수 있다. 이들 중에서도, 경화성, 보존 안정성 및 접속 신뢰성이 더 우수하다는 관점에서, 1-사이아노에틸-2-운데실이미다졸, 1-사이아노-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸트라이멜리테이트, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체, 2-페닐이미다졸아이소사이아누르산 부가체, 2-페닐-4,5-다이하이드록시메틸이미다졸 및 2-페닐-4-메틸-5-하이드록시메틸이미다졸이 바람직하다. 이미다졸계 경화제는, 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 또, 이들을 마이크로캡슐화한 잠재성 경화제로 해도 된다.
이미다졸계 경화제의 함유량은, (b) 성분 100질량부에 대하여, 0.1~20질량부가 바람직하고, 0.1~10질량부가 보다 바람직하다. 이미다졸계 경화제의 함유량이 0.1질량부 이상이면, 경화성이 향상되는 경향이 있고, 20질량부 이하이면, 금속 접합이 형성되기 전에 접착제 조성물이 경화되지 않으며, 접속 불량이 발생하기 어려운 경향이 있다.
(c-v) 포스핀계 경화제
포스핀계 경화제로서는, 트라이페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 테트라페닐포스포늄테트라(4-메틸페닐)보레이트 및 테트라페닐포스포늄(4-플루오로페닐)보레이트 등을 들 수 있다.
포스핀계 경화제의 함유량은, (b) 성분 100질량부에 대하여, 0.1~10질량부가 바람직하고, 0.1~5질량부가 보다 바람직하다. 포스핀계 경화제의 함유량이 0.1질량부 이상이면, 경화성이 향상되는 경향이 있고, 10질량부 이하이면, 금속 접합이 형성되기 전에 반도체용 접착제가 경화되지 않으며, 접속 불량이 발생하기 어려운 경향이 있다.
페놀 수지계 경화제, 산무수물계 경화제 및 아민계 경화제는, 각각 1종 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 이미다졸계 경화제 및 포스핀계 경화제는 각각 단독으로 이용해도 되지만, 페놀 수지계 경화제, 산무수물계 경화제 또는 아민계 경화제와 함께 이용해도 된다.
(c) 성분으로서는, 경화성이 우수하다는 관점에서, 페놀 수지계 경화제와 이미다졸계 경화제의 병용, 산무수물계 경화제와 이미다졸계 경화제의 병용, 아민계 경화제와 이미다졸계 경화제의 병용, 이미다졸계 경화제 단독 사용이 바람직하다. 단시간에 접속하면 생산성이 향상되는 점에서, 속(速)경화성이 우수한 이미다졸계 경화제 단독 사용이 보다 바람직하다. 이 경우, 단시간에 경화하면 저분자 성분 등의 휘발분을 억제할 수 있는 점에서, 보이드의 발생을 용이하게 억제할 수도 있다.
((d) 성분: 중량 평균 분자량 10000 이상의 고분자량 성분)
(d) 중량 평균 분자량 10000 이상의 고분자량 성분((b) 성분에 해당하는 화합물을 제외한다)으로서는, 페녹시 수지, 폴리이미드 수지, 폴리아마이드 수지, 폴리카보다이이미드 수지, 사이아네이트에스터 수지, (메트)아크릴 수지, 폴리에스터 수지, 폴리에틸렌 수지, 폴리에터설폰 수지, 폴리에터이미드 수지, 폴리바이닐아세탈 수지, 폴리유레테인 수지, 아크릴 고무 등을 들 수 있으며, 그중에서도, 내열성 및 필름 형성성이 우수하다는 관점에서, 페녹시 수지, 폴리이미드 수지, (메트)아크릴 수지, 아크릴 고무, 사이아네이트에스터 수지, 폴리카보다이이미드 수지가 바람직하고, 페녹시 수지, 폴리이미드 수지, (메트)아크릴 수지, 아크릴 고무가 보다 바람직하며, 페녹시 수지가 더 바람직하다. (d) 성분은, 단독 또는 2종 이상의 혼합체 또는 공중합체로서 사용할 수도 있다.
(d) 성분과 (b) 성분의 질량비는, 특별히 제한되지 않지만, 필름상을 양호하게 유지하는 관점에서, (d) 성분 1질량부에 대하여, (b) 성분의 함유량은, 0.01~5질량부인 것이 바람직하고, 0.05~4질량부인 것이 보다 바람직하며, 0.1~3질량부인 것이 더 바람직하다. (b) 성분의 함유량이 0.01질량부 이상이면, 경화성이 저하되거나, 접착력이 저하되는 경우가 없고, 함유량이 5질량부 이하이면, 필름 형성성 및 막 형성성이 저하되는 경우가 없다.
(d) 성분의 중량 평균 분자량은, 폴리스타이렌 환산으로 10000 이상이지만, 단독으로 양호한 필름 형성성을 나타내기 위하여, 30000 이상이 바람직하고, 40000 이상이 보다 바람직하며, 50000 이상이 더 바람직하다. 중량 평균 분자량이 10000 이상인 경우에는 필름 형성성이 저하될 우려가 없다. 또한, 본 명세서에 있어서, 중량 평균 분자량이란, 고속 액체 크로마토그래피(시마즈 세이사쿠쇼제 C-R4A)를 이용하여, 폴리스타이렌 환산으로 측정했을 때의 중량 평균 분자량을 의미한다.
((e) 성분: 플럭스제)
반도체용 접착제는, 플럭스 활성(산화물, 불순물 등을 제거하는 활성)을 나타내는 화합물인 (e) 플럭스제를 더 함유할 수 있다. 플럭스제로서는, 비공유 전자쌍을 갖는 함질소 화합물(이미다졸류, 아민류 등. 단, (c) 성분에 포함되는 것을 제외한다), 카복실산류, 페놀류 및 알코올류 등을 들 수 있다. 또한, 알코올류에 비하여 카복실산류가 플럭스 활성을 강하게 발현하여, 접속성을 향상시키기 쉽다.
(e) 성분의 함유량은, 땜납 젖음성의 관점에서, 반도체용 접착제의 고형분 전체량을 기준으로 하여, 0.2~3질량%인 것이 바람직하고, 0.4~1.8질량%인 것이 보다 바람직하다.
반도체용 접착제에는, 이온 트랩퍼, 산화 방지제, 실레인 커플링제, 타이타늄 커플링제, 레벨링제 등을 더 배합해도 된다. 이들은 1종을 단독으로 이용해도 되고, 2종 이상 조합하여 이용해도 된다. 이들의 배합량에 대해서는, 각 첨가제의 효과가 발현되도록 적절히 조정하면 된다.
반도체용 접착제를 필름상으로 한 경우의 80℃에 있어서의 전단 점도는, 4500~14000Pa·s인 것이 바람직하고, 5000~13000Pa·s인 것이 보다 바람직하며, 5000~10000Pa·s인 것이 더 바람직하다. 전단 점도가 4500Pa·s 이상임으로써, 필릿의 발생을 충분히 억제하거나, 또는 필릿양을 충분히 저감할 수 있다. 전단 점도가 14000Pa·s 이하임으로써, 반도체 장치 조립 시의 실장성을 향상시킬 수 있다. 필름상으로 한 반도체용 접착제의 전단 점도는, 예를 들면 동적 전단 점탄성 측정 장치(티·에이·인스트루먼트·재팬 주식회사제, 상품명 "ARES-G2" 등)에 의하여, 승온 속도 10℃/분, 측정 온도 범위 30℃~145℃, 주파수 10Hz의 조건으로 측정할 수 있다. 상기 방법으로 측정된 점도값이 80℃에서의 값을, 반도체용 접착제의 필름상으로 한 경우의 80℃에 있어서의 전단 점도로 하여 구할 수 있다.
<반도체용 접착제의 제조 방법>
본 실시형태에 관한 반도체용 접착제는, 생산성이 향상되는 관점에서, 필름상(필름상 접착제)인 것이 바람직하다. 필름상 접착제의 제작 방법을 이하에 설명한다.
먼저, (a) 성분, (b) 성분, (c) 성분, (d) 성분, 및 필요에 따라 그 외의 성분을 유기 용매 중에 첨가한 후에 교반 혼합, 혼련 등에 의하여 용해 또는 분산시켜 수지 바니시를 조제한다. 그 후, 이형 처리를 실시한 기재 필름 상에, 나이프 코터, 롤 코터, 애플리케이터, 다이 코터, 콤마 코터 등을 이용하여 수지 바니시를 도포한 후, 가열에 의하여 유기 용매를 감소시켜, 기재 필름 상에 필름상 접착제를 형성한다. 또, 가열에 의하여 유기 용매를 감소시키기 전에, 수지 바니시를 웨이퍼 등에 스핀 코트하여 막을 형성한 후, 용매 건조를 행하는 방법에 의하여 웨이퍼 상에 필름상 접착제를 형성해도 된다.
수지 바니시의 조제에 이용하는 유기 용매로서는, 각 성분을 균일하게 용해 또는 분산할 수 있는 특성을 갖는 것이 바람직하고, 예를 들면 다이메틸폼아마이드, 다이메틸아세트아마이드, N-메틸-2-피롤리돈, 다이메틸설폭사이드, 다이에틸렌글라이콜다이메틸에터, 톨루엔, 벤젠, 자일렌, 메틸에틸케톤, 테트라하이드로퓨란, 에틸셀로솔브, 에틸셀로솔브아세테이트, 뷰틸셀로솔브, 다이옥세인, 사이클로헥산온, 및 아세트산 에틸을 들 수 있다. 이들 유기 용매는, 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다. 수지 바니시 조제 시의 교반 혼합 및 혼련은, 예를 들면 교반기, 뇌궤기, 3롤, 볼 밀, 비즈 밀 또는 호모디스퍼져를 이용하여 행할 수 있다.
기재 필름으로서는, 유기 용매를 휘발시킬 때의 가열 조건에 견딜 수 있는 내열성을 갖는 것이면 특별히 제한은 없고, 폴리에스터 필름, 폴리프로필렌 필름, 폴리에틸렌테레프탈레이트 필름, 폴리이미드 필름, 폴리에터이미드 필름, 폴리에터나프탈레이트 필름, 메틸펜텐 필름 등을 들 수 있다. 기재 필름으로서는, 이들 필름 중의 1종으로 이루어지는 단층인 것에 한정되지 않고, 2종 이상의 필름으로 이루어지는 다층 필름이어도 된다.
도포 후의 수지 바니시로부터 유기 용매를 휘발시킬 때의 조건으로서는, 구체적으로는, 50~200℃, 0.1~90분간의 가열을 행하는 것이 바람직하다. 실장 후의 보이드, 점도 조정 등에 영향이 없으면, 유기 용매가 1.5질량% 이하까지 휘발되는 조건으로 하는 것이 바람직하다.
본 실시형태에 관한 필름상 접착제에 있어서의 필름의 두께는, 시인성, 유동성, 충전성의 관점에서, 10~100μm가 바람직하고, 20~50μm가 보다 바람직하다.
<반도체 장치>
본 실시형태에 관한 반도체용 접착제는, 반도체 장치에 적합하게 이용되고, 반도체 칩 및 배선 회로 기판의 각각의 접속부의 전극끼리 서로 전기적으로 접속된 반도체 장치, 또는 복수의 반도체 칩의 각각의 접속부의 전극끼리 서로 전기적으로 접속된 반도체 장치에 있어서, 접속부의 밀봉에 특히 적합하게 이용된다. 이하, 본 실시형태에 관한 반도체용 접착제를 이용한 반도체 장치에 대하여 설명한다. 반도체 장치에 있어서의 접속부의 전극끼리는, 범프와 배선의 금속 접합, 및 범프와 범프의 금속 접합 중 어느 것이어도 된다. 반도체 장치로는, 예를 들면 반도체용 접착제를 개재하여 전기적인 접속을 얻는 플립 칩 접속이 이용되어도 된다.
도 1은, 반도체 장치의 실시형태(반도체 칩 및 기판의 COB형의 접속 양태)를 나타내는 모식 단면도이다. 도 1의 (a)에 나타내는 바와 같이, 제1 반도체 장치(100)는, 서로 대향하는 반도체 칩(10) 및 기판(배선 회로 기판)(20)과, 반도체 칩(10) 및 기판(20)이 서로 대향하는 면에 각각 배치된 배선(15)과, 반도체 칩(10) 및 기판(20)의 배선(15)을 서로 접속하는 접속 범프(30)와, 반도체 칩(10) 및 기판(20) 사이의 공극에 간극 없이 충전된 접착 재료(40)를 갖고 있다. 반도체 칩(10) 및 기판(20)은, 배선(15) 및 접속 범프(30)에 의하여 플립 칩 접속되어 있다. 배선(15) 및 접속 범프(30)는, 접착 재료(40)에 의하여 밀봉되어 있으며 외부 환경으로부터 차단되어 있다. 접착 재료(40)는, 본 실시형태의 반도체용 접착제의 경화물이다.
도 1의 (b)에 나타내는 바와 같이, 제2 반도체 장치(200)는, 서로 대향하는 반도체 칩(10) 및 기판(배선 회로 기판)(20)과, 반도체 칩(10) 및 기판(20)이 서로 대향하는 면에 각각 배치된 범프(32)와, 반도체 칩(10) 및 기판(20) 사이의 공극에 간극 없이 충전된 접착 재료(40)를 갖고 있다. 반도체 칩(10) 및 기판(20)은, 대향하는 범프(32)가 서로 접속됨으로써 플립 칩 접속되어 있다. 범프(32)는, 접착 재료(40)에 의하여 밀봉되어 있으며 외부 환경으로부터 차단되어 있다.
도 2는, 반도체 장치의 다른 실시형태(반도체 칩끼리의 COC형의 접속 양태)를 나타내는 모식 단면도이다. 도 2의 (a)에 나타내는 바와 같이, 제3 반도체 장치(300)는, 2개의 반도체 칩(10)이 배선(15) 및 접속 범프(30)에 의하여 플립 칩 접속되어 있는 점을 제외하고, 제1 반도체 장치(100)와 동일하다. 도 2의 (b)에 나타내는 바와 같이, 제4 반도체 장치(400)는, 2개의 반도체 칩(10)이 범프(32)에 의하여 플립 칩 접속되어 있는 점을 제외하고, 제2 반도체 장치(200)와 동일하다.
반도체 칩(10)으로서는, 특별히 제한은 없고, 실리콘, 저마늄 등의 동일한 종류의 원소로 구성되는 원소 반도체, 갈륨·비소, 인듐·인 등의 화합물 반도체 등의 각종 반도체를 이용할 수 있다.
기판(20)으로서는, 배선 회로 기판이면 특별히 제한은 없고, 유리 에폭시 수지, 폴리이미드 수지, 폴리에스터 수지, 세라믹, 에폭시 수지, 비스말레이미드트라이아진 수지 등을 주된 성분으로 하는 절연 기판의 표면에 형성된 금속층의 불필요한 개소를 에칭 제거하여 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 금속 도금 등에 의하여 배선(배선 패턴)이 형성된 회로 기판, 상기 절연 기판의 표면에 도전성 물질을 인쇄하여 배선(배선 패턴)이 형성된 회로 기판 등을 이용할 수 있다.
배선(15), 범프(32) 등의 접속부는, 주성분으로서 금, 은, 구리, 땜납(주성분은, 예를 들면 주석-은, 주석-납, 주석-비스무트, 주석-구리), 니켈, 주석, 납 등을 함유하고 있고, 복수의 금속을 함유하고 있어도 된다.
배선(배선 패턴)의 표면에는, 금, 은, 구리, 땜납(주성분은, 예를 들면 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등을 주된 성분으로 하는 금속층이 형성되어 있어도 된다. 이 금속층은 단일의 성분만으로 구성되어 있어도 되고, 복수의 성분으로 구성되어 있어도 된다. 또, 복수의 금속층이 적층된 구조를 하고 있어도 된다. 구리, 땜납은 저가인 점에서 일반적으로 사용되고 있다. 또한, 구리, 땜납에는 산화물, 불순물 등이 포함되기 때문에, 반도체용 접착제는 플럭스 활성을 갖는 것이 바람직하다.
범프라고 불리는 도전성 돌기의 재질로서는, 주된 성분으로서, 금, 은, 구리, 땜납(주성분은 예를 들면, 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등이 이용되며, 단일의 성분만으로 구성되어 있어도 되고, 복수의 성분으로 구성되어 있어도 된다. 또, 이들 금속이 적층된 구조를 이루도록 형성되어 있어도 된다. 범프는 반도체 칩 또는 기판에 형성되어 있어도 된다. 구리, 땜납은 저가인 점에서 일반적으로 사용되고 있다. 또한, 구리, 땜납에는 산화물, 불순물 등이 포함되기 때문에, 반도체용 접착제는 플럭스 활성을 갖는 것이 바람직하다.
또, 도 1 또는 도 2에 나타내는 바와 같은 반도체 장치(패키지)를 적층하여 금, 은, 구리, 땜납(주성분은, 예를 들면 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등으로 전기적으로 접속해도 된다. 예를 들면, TSV 기술에서 볼 수 있는 바와 같은, 접착제를 반도체 칩 사이에 개재하여, 플립 칩 접속 또는 적층하고, 반도체 칩을 관통하는 구멍을 형성하여, 패턴면의 전극과 연결해도 된다.
도 3은, 반도체 장치의 다른 실시형태(반도체 칩 적층형의 양태(TSV))를 나타내는 모식 단면도이다. 도 3에 나타내는 바와 같이, 제5 반도체 장치(500)에서는, 인터포저(50) 상에 형성된 배선(15)이 반도체 칩(10)의 배선(15)과 접속 범프(30)를 개재하여 접속됨으로써, 반도체 칩(10)과 인터포저(50)는 플립 칩 접속되어 있다. 반도체 칩(10)과 인터포저(50)의 사이의 공극에는 접착 재료(40)가 간극 없이 충전되어 있다. 상기 반도체 칩(10)에 있어서의 인터포저(50)와 반대 측의 표면 상에는, 배선(15), 접속 범프(30) 및 접착 재료(40)를 개재하여 반도체 칩(10)이 반복 적층되어 있다. 반도체 칩(10)의 표리에 있어서의 패턴면의 배선(15)은, 반도체 칩(10)의 내부를 관통하는 구멍 내에 충전된 관통 전극(34)에 의하여 서로 접속되어 있다. 또한, 관통 전극(34)의 재질로서는, 구리, 알루미늄 등을 이용할 수 있다.
이와 같은 TSV 기술에 의하여, 통상은 사용되지 않는 반도체 칩의 이면으로부터도 신호를 취득할 수 있다. 나아가서는, 반도체 칩(10) 내에 관통 전극(34)을 수직으로 통과시키기 때문에, 대향하는 반도체 칩(10) 간, 또는 반도체 칩(10) 및 인터포저(50) 간의 거리를 짧게 하여, 유연한 접속이 가능하다. 본 실시형태에 관한 반도체용 접착제는, 이와 같은 TSV 기술에 있어서, 대향하는 반도체 칩(10) 간, 또는 반도체 칩(10) 및 인터포저(50) 간의 밀봉 재료로서 적합하게 이용된다.
<반도체 장치의 제조 방법>
본 실시형태에 관한 반도체 장치의 제조 방법은, 본 실시형태에 관한 반도체용 접착제를 이용하여, 반도체 칩 및 배선 회로 기판, 또는 복수의 반도체 칩끼리를 접속시킨다. 본 실시형태에 관한 반도체 장치의 제조 방법은, 예를 들면 반도체용 접착제를 개재하여 반도체 칩 및 배선 회로 기판을 서로 접속함과 함께 반도체 칩 및 배선 회로 기판의 각각의 접속부를 서로 전기적으로 접속시켜 반도체 장치를 얻는 공정, 또는 반도체용 접착제를 개재하여 복수의 반도체 칩을 서로 접속함과 함께 복수의 반도체 칩의 각각의 접속부를 서로 전기적으로 접속시켜 반도체 장치를 얻는 공정을 구비한다.
본 실시형태에 관한 반도체 장치의 제조 방법에서는, 접속부를 서로 금속 접합에 의하여 접속할 수 있다. 즉, 반도체 칩 및 배선 회로 기판의 각각의 접속부를 서로 금속 접합에 의하여 접속하거나, 또는 복수의 반도체 칩의 각각의 접속부를 서로 금속 접합에 의하여 접속한다.
본 실시형태에 관한 반도체 장치의 제조 방법의 일례로서, 도 4에 나타내는 제6 반도체 장치(600)의 제조 방법에 대하여 설명한다. 제6 반도체 장치(600)는, 배선(구리 배선)(15)을 갖는 기판(예를 들면 유리 에폭시 기판)(60)과, 배선(예를 들면 구리 필러(Pillar), 구리 포스트)(15)을 갖는 반도체 칩(10)이 접착 재료(40)를 개재하여 서로 접속되어 있다. 반도체 칩(10)의 배선(15)과 기판(60)의 배선(15)은, 접속 범프(땜납 범프)(30)에 의하여 전기적으로 접속되어 있다. 기판(60)에 있어서의 배선(15)이 형성된 표면에는, 접속 범프(30)의 형성 위치를 제외하고 솔더 레지스트(70)가 배치되어 있다.
제6 반도체 장치(600)의 제조 방법에서는, 먼저, 솔더 레지스트(70)가 형성된 기판(60) 상에 반도체용 접착제(필름상 접착제 등)를 첩부한다. 첩부는, 가열 프레스, 롤 래미네이트, 진공 래미네이트 등에 의하여 행할 수 있다. 반도체용 접착제의 공급 면적 및 두께는, 반도체 칩(10) 또는 기판(60)의 사이즈, 범프 높이 등에 의하여 적절히 설정된다. 반도체용 접착제를 반도체 칩(10)에 첩부해도 되고, 반도체 웨이퍼에 반도체용 접착제를 첩부한 후에 다이싱하여 반도체 칩(10)으로 개편화함으로써, 반도체용 접착제를 첩부한 반도체 칩(10)을 제작해도 된다. 이 경우, 높은 광투과율을 갖는 반도체용 접착제이면, 얼라인먼트 마크를 덮어도 시인성이 확보된다는 점에서, 반도체 웨이퍼(반도체 칩)뿐만 아니라, 기판 상에 있어서도 첩부하는 범위가 제한되지 않아, 취급성이 우수하다.
반도체용 접착제를 기판(60) 또는 반도체 칩(10)에 첩부한 후, 반도체 칩(10)의 배선(15) 상의 접속 범프(30)와, 기판(60)의 배선(15)을 플립 칩 본더 등의 접속 장치를 이용하여 위치 맞춤한다. 그리고, 반도체 칩(10)과 기판(60)을 접속 범프(30)의 융점 이상의 온도로 가열하면서 강하게 눌러(접속부에 땜납을 이용하는 경우는, 땜납 부분에 240℃ 이상 가해지는 것이 바람직하다), 반도체 칩(10)과 기판(60)을 접속함과 함께, 반도체용 접착제를 경화시키고, 반도체용 접착제의 경화물로 이루어지는 접착 재료(40)에 의하여 반도체 칩(10)과 기판(60)의 사이의 공극을 밀봉 충전한다. 접속 하중은, 범프 수에 의존하지만, 범프의 높이 편차 흡수, 범프 변형량의 제어 등을 고려하여 설정된다. 접속 시간은, 생산성 향상의 관점에서, 단시간이 바람직하다. 땜납을 용융시키고, 산화막, 표면의 불순물 등을 제거하여, 금속 접합을 접속부에 형성하는 것이 바람직하다.
단시간의 접속 시간(압착 시간)이란, 접속 형성(본압착) 중에 접속부에 240℃ 이상 가해지는 시간(예를 들면, 땜납 사용 시의 시간)이 10초 이하인 것을 말한다. 접속 시간은, 5초 이하가 바람직하고, 3초 이하가 보다 바람직하다.
본 실시형태의 반도체 장치의 제조 방법에서는, 위치 맞춤을 한 후에 가고정하여(반도체용 접착제를 개재하고 있는 상태), 리플로 노로 가열 처리함으로써 땜납 범프를 용융시켜 반도체 칩과 기판을 접속시킴으로써 반도체 장치를 제조해도 된다. 가고정은, 금속 접합을 형성하는 필요성이 현저하게 요구되지 않기 때문에, 상술한 본압착에 비하여 저하중, 단시간, 저온도여도 되고, 생산성 향상, 접속부의 열화 방지 등의 메리트가 발생한다. 반도체 칩과 기판을 접속시킨 후, 오븐 등으로 가열 처리를 행하여, 반도체용 접착제를 더 경화시켜도 된다. 가열 온도는, 반도체용 접착제의 경화가 진행되고, 바람직하게는 거의 완전하게 경화되는 온도이다. 가열 온도 및 가열 시간은 적절히 설정하면 된다.
본 실시형태에 관한 반도체 장치의 제조 방법은, 반도체 칩과, 기판, 다른 반도체 칩, 또는 다른 반도체 칩에 상당하는 부분을 포함하는 반도체 웨이퍼와, 이들의 사이에 배치된 반도체용 접착제(필름상 접착제)를 갖고, 반도체 칩의 접속부와 기판 또는 다른 반도체 칩의 접속부가 대향 배치되어 있는, 적층체를, 대향하는 한 쌍의 가압착용 압압 부재 사이에 끼움으로써 가열 및 가압하며, 그로써 반도체 칩에 기판, 다른 반도체 칩 또는 반도체 웨이퍼를 가압착하는 공정(가압착 공정)과, 반도체 칩의 접속부와 기판 또는 다른 반도체 칩의 접속부를 금속 접합에 의하여 전기적으로 접속하는 공정(본압착 공정)을 이 순서로 구비하는 방법이어도 된다.
상기 제조 방법에 있어서는, 가압착 공정에서 이용되는 상기 한 쌍의 가압착용 압압 부재 중 적어도 일방이, 적층체를 가열 및 가압할 때에, 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점, 및 기판 또는 다른 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점보다 낮은 온도로 가열된다.
한편, 본압착 공정에 있어서, 적층체는, 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점, 또는 기판 혹은 다른 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점 중 적어도 어느 일방의 융점 이상의 온도로 가열된다. 여기에서, 본압착 공정은, 예를 들면 이하의 방법으로 행할 수 있다.
(제1 방법)
적층체를, 가압착용 압압 부재와는 별개로 준비된, 대향하는 한 쌍의 본압착용 압압 부재 사이에 끼움으로써 가열 및 가압하고, 그로써 반도체 칩의 접속부와 기판 또는 다른 반도체 칩의 접속부를 금속 접합에 의하여 전기적으로 접속한다. 이 경우, 한 쌍의 본압착용 압압 부재 중 적어도 일방이, 적층체를 가열 및 가압할 때에, 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점, 또는 기판 혹은 다른 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점 중 적어도 어느 일방의 융점 이상의 온도로 가열된다.
상기 방법에 의하면, 접속부의 표면을 형성하고 있는 금속 재료의 융점보다 낮은 온도로 가압착하는 공정과, 접속부의 표면을 형성하고 있는 금속 재료의 융점 이상의 온도로 본압착하는 공정을 별도의 압착용 압압 부재를 이용하여 행함으로써, 별도의 압착용 압압 부재의 가열 및 냉각에 필요로 하는 시간을 단축할 수 있다. 그 때문에, 1개의 압착용 압압 부재로 압착하는 것보다 단시간에 양호한 생산성으로 반도체 장치를 제조할 수 있다. 그 결과, 단시간에 많은 고신뢰성인 반도체 장치를 제조할 수 있다. 본압착 공정에 있어서 일괄적으로 접속할 수 있다. 일괄 접속을 하는 경우, 본압착에서는 가압착과 비교하여, 보다 많은 복수 개의 반도체 칩을 압착하기 위하여, 면적이 큰 압착 헤드를 구비하는 압착용 압압 부재를 사용할 수 있다. 이와 같이 복수의 반도체 칩을 일괄적으로 본압착하여 접속을 확보할 수 있으면, 반도체 장치의 생산성이 향상된다.
(제2 방법)
스테이지 상에 배치된 복수의 적층체 또는 복수의 반도체 칩, 반도체 웨이퍼 및 접착제를 갖는 적층체와 그들을 덮도록 배치된 일괄 접속용 시트를, 스테이지와 그 스테이지에 대향하는 압착 헤드 사이에 끼움으로써 일괄적으로 복수의 적층체를 가열 및 가압하고, 그로써 반도체 칩의 접속부와 기판 또는 다른 반도체 칩의 접속부를 금속 접합에 의하여 전기적으로 접속한다. 이 경우, 스테이지 및 압착 헤드 중 적어도 일방이, 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점, 또는 기판 혹은 다른 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점 중 적어도 어느 일방의 융점 이상의 온도로 가열된다.
상기 방법에 의하면, 복수의 반도체 칩과 복수의 기판, 복수의 다른 칩 또는 반도체 웨이퍼를 일괄적으로 본압착하는 경우에 있어서, 접속 불량의 반도체 장치의 비율을 줄일 수 있다.
일괄 접속용 시트의 원료는 특별히 한정되지 않지만, 예를 들면 폴리테트라플루오로에틸렌 수지, 폴리이미드 수지, 페녹시 수지, 에폭시 수지, 폴리아마이드 수지, 폴리카보다이이미드 수지, 사이아네이트에스터 수지, 아크릴 수지, 폴리에스터 수지, 폴리에틸렌 수지, 폴리에터설폰 수지, 폴리에터이미드 수지, 폴리바이닐아세탈 수지, 유레테인 수지, 및 아크릴 고무를 들 수 있다. 일괄 접속용 시트는, 내열성 및 필름 형성성이 우수하다는 관점에서, 폴리테트라플루오로에틸렌 수지, 폴리이미드 수지, 에폭시 수지, 페녹시 수지, 아크릴 수지, 아크릴 고무, 사이아네이트에스터 수지, 및 폴리카보다이이미드 수지로부터 선택되는 적어도 1종의 수지를 포함하는 시트여도 된다. 일괄 접속용 시트의 수지는, 내열성 및 필름 형성성이 특히 우수하다는 관점에서, 폴리테트라플루오로에틸렌 수지, 폴리이미드 수지, 페녹시 수지, 아크릴 수지 및 아크릴 고무로부터 선택되는 적어도 1종의 수지를 포함하는 시트여도 된다. 이들 수지는, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
(제3 방법)
적층체를, 가열로 내 또는 핫플레이트 상에서, 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점, 또는 기판 혹은 다른 반도체 칩의 접속부의 표면을 형성하고 있는 금속 재료의 융점 중 적어도 어느 일방의 융점 이상의 온도로 가열한다.
상기 방법의 경우도, 가압착 공정과 본압착 공정을 별도로 행함으로써, 가압착용 압압 부재의 가열 및 냉각에 필요로 하는 시간을 단축할 수 있다. 그 때문에, 1개의 압착용 압압 부재로 압착하는 것보다 단시간에 양호한 생산성으로 반도체 장치를 제조할 수 있다. 그 결과, 단시간에 많은 고신뢰성인 반도체 장치를 제조할 수 있다. 또, 상기 방법에서는, 복수의 적층체를 가열로 내 또는 핫플레이트 상에서 일괄적으로 가열해도 된다. 이로써, 더 높은 생산성으로 반도체 장치를 제조할 수 있다.
이와 같은 가압착 공정과 본압착 공정을 각각 행하는 제조 방법에서는, 복수의 적층체를 가압착한 후, 가압착한 복수의 적층체를 일괄적으로 본압착할 수 있지만, 그 때에, 복수의 적층체 중의 예를 들면 최초로 가압착한 것과, 마지막에 가압착한 것에서, 본압착 후의 품질에 불균형이 발생하지 않을 것이 요구된다. 즉, 상기 최초로 가압착한 것은, 마지막에 가압착한 것보다 가압착 상태로 유지되는 시간이 길어지기 때문에, 사용하는 반도체용 접착제는, 가압착 공정의 처음부터 마지막까지 점도 증가가 발생하기 어려울 것이 요구된다. 본 실시형태에 관한 반도체용 접착제(필름상 접착제)는, 경시적인 점도 증가를 억제할 수 있기 때문에, 상기 요구를 충족시킬 수 있으며, 상기 제조 방법에서 적합하게 사용할 수 있다.
실시예
이하, 실시예를 들어 본 개시에 대하여 더 구체적으로 설명한다. 단, 본 개시는 이들 실시예에 한정되는 것은 아니다.
각 실시예 및 비교예에서 사용한 화합물은 이하와 같다.
(a) 무기 필러
·에폭시 표면 처리 나노 실리카 필러(글리시딜기를 갖는 표면 처리가 실시된 무기 필러, 주식회사 아드마텍스제, 상품명 "50nm SE-AH1", 평균 입경: 약 50nm, 이하 "SE 나노 실리카"라고 한다.)
·메타크릴 표면 처리 나노 실리카 필러(주식회사 아드마텍스제, 상품명 "50nm YA050C-HGF", 평균 입경: 약 50nm, 이하 "YA 나노 실리카"라고 한다.)
(b) 에폭시 수지
·트라이페놀메테인 골격 함유 다관능 고형 에폭시 수지(미쓰비시 케미컬 주식회사제, 상품명 "EP1032H60", 이하 "EP1032"라고 한다.)
·유연성 에폭시 수지(미쓰비시 케미컬 주식회사제, 상품명 "YL7175", 이하 "YL7175"라고 한다.)
(c) 경화제
·2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체(시코쿠 가세이 고교 주식회사제, 상품명 "2MAOK-PW", 이하 "2MAOK"라고 한다.)
(d) 중량 평균 분자량 10000 이상의 고분자량 성분
·아크릴 수지(주식회사 구라레제, 상품명 "구라리티 LA4285", Mw/Mn=1.28, 중량 평균 분자량 Mw: 80000, 이하 "LA4285"라고 한다.)
(e) 플럭스제
·글루타르산(씨그마 알드리치 재팬 합동회사제, 융점: 약 97℃)
<필름상 접착제의 제작>
(실시예 1)
에폭시 수지 "EP1032" 12.4g, "YL7175" 0.72g, 경화제 "2MAOK" 0.9g, 글루타르산 1.2g, 무기 필러 "SE 나노 실리카" 33.9g, 아크릴 수지 "LA4285" 6.0g, 및 사이클로헥산온(수지 바니시 중의 고형분량이 49질량%가 되는 양)을 도입하고, 직경 1.0mm의 지르코니아 비즈를 고형분과 동일 질량 첨가하여, 비즈밀(프릿츠·재팬 주식회사제, 유성형 미분쇄기 P-7)로 30분 교반했다. 그 후, 교반에 이용한 지르코니아 비즈를 여과에 의하여 제거하여, 수지 바니시를 얻었다.
얻어진 수지 바니시를 기재 필름(데이진 듀폰 필름 주식회사제, 상품명 "퓨렉스 A54") 상에 소형 정밀 도공 장치(주식회사 야스이 세이키제)로 도공하고, 도공된 수지 바니시를 클린 오븐(에스펙 주식회사제)으로 건조(100℃/5분)하여, 필름상 접착제를 얻었다. 두께는 0.02mm가 되도록 제작했다.
(실시예 2)
무기 필러 "SE 나노 실리카"를 17g으로 줄이고, 무기 필러 "YA 나노 실리카"를 17g 첨가한 것 이외에는, 실시예 1과 동일하게 하여, 필름상 접착제를 제작했다.
(비교예 1)
무기 필러 "SE 나노 실리카"를 없애고, 무기 필러 "YA 나노 실리카"를 33.9g 첨가한 것 이외에는, 실시예 1과 동일하게 하여, 필름상 접착제를 제작했다.
표 1에, 실시예 1~2 및 비교예 1의 배합(단위: g)을 정리하여 나타낸다.
<평가>
이하, 실시예 및 비교예에서 얻어진 필름상 접착제의 평가 방법을 나타낸다.
(1) 전단 점도 측정 샘플의 제작
제작한 필름상 접착제를 탁상 래미네이터(주식회사 미러 코포레이션제, 상품명 "핫도그 GK-13DX")로, 총 두께가 0.4mm(400μm)가 될 때까지 복수 매 래미네이팅(적층)하고, 세로 7.3mm, 가로 7.3mm 사이즈로 잘라내어, 측정 샘플을 얻었다.
(2) 전단 점도의 측정
얻어진 측정 샘플의 전단 점도를, 동적 전단 점탄성 측정 장치(티·에이·인스트루먼트·재팬 주식회사제, 상품명 "ARES-G2")로 측정했다. 측정 조건은, 승온 속도 10℃/분, 측정 온도 범위 30℃~145℃, 주파수 10Hz로 행하여, 80℃에서의 점도값을 독취했다. 동일한 방법으로, 실온(23℃, 50%RH)에서 4주간 방치 후의 측정 샘플에 대하여, 전단 점도의 측정을 행했다. 실온 방치 전후의 전단 점도의 측정 결과, 및 실온 방치 전후의 점도 증가율을 표 2에 나타낸다.
[표 1]
Figure pct00002
[표 2]
Figure pct00003
표 2의 평가 결과로부터, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러가 무기 필러 전체의 50질량% 이상을 차지하는 실시예 1 및 실시예 2의 필름상 접착제에서는, 실온 방치 전후의 점도 증가율이 20% 이하이며, 경시적인 점도 증가가 억제되어 있는 것이 확인되었다. 이들 실시예 1 및 실시예 2의 필름상 접착제는, 경시적인 점도 증가가 억제되어 있기 때문에, 경시적으로 반도체 장치 조립 시의 실장성 악화가 발생하기 어렵다. 한편, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러가 무기 필러 전체의 50질량% 미만인 비교예 1의 필름상 접착제에서는, 실온 방치 전후의 점도 증가율이 80% 이상이며, 경시적으로 점도가 증가하기 쉬운 것을 알 수 있었다.
10…반도체 칩
15…배선
20, 60…기판
30…접속 범프
32…범프
34…관통 전극
40…접착 재료
50…인터포저
70…솔더 레지스트
100, 200, 300, 400, 500, 600…반도체 장치

Claims (6)

  1. (a) 무기 필러를 함유하고, 상기 (a) 무기 필러가, 글리시딜기를 갖는 표면 처리가 실시된 무기 필러를, 상기 (a) 무기 필러 전체량을 기준으로 하여 50질량% 이상 포함하는, 반도체용 접착제.
  2. 청구항 1에 있어서,
    (b) 에폭시 수지, (c) 경화제, 및 (d) 중량 평균 분자량 10000 이상의 고분자량 성분을 더 함유하는, 반도체용 접착제.
  3. 청구항 1 또는 청구항 2에 있어서,
    (e) 플럭스제를 더 함유하는, 반도체용 접착제.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    필름상인, 반도체용 접착제.
  5. 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치의 제조 방법으로서,
    상기 접속부 중 적어도 일부를, 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 반도체용 접착제를 이용하여 밀봉하는 공정을 구비하는, 반도체 장치의 제조 방법.
  6. 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 또는 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조와,
    상기 접속부 중 적어도 일부를 밀봉하는 접착 재료를 구비하고,
    상기 접착 재료는, 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 반도체용 접착제의 경화물로 이루어지는, 반도체 장치.
KR1020217008276A 2018-10-02 2019-10-01 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치 KR102629861B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-187510 2018-10-02
JP2018187510 2018-10-02
PCT/JP2019/038821 WO2020071391A1 (ja) 2018-10-02 2019-10-01 半導体用接着剤、半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
KR20210068412A true KR20210068412A (ko) 2021-06-09
KR102629861B1 KR102629861B1 (ko) 2024-01-29

Family

ID=70054548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217008276A KR102629861B1 (ko) 2018-10-02 2019-10-01 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치

Country Status (5)

Country Link
JP (1) JP7363798B2 (ko)
KR (1) KR102629861B1 (ko)
CN (1) CN112771659A (ko)
TW (1) TW202033708A (ko)
WO (1) WO2020071391A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767537B (zh) * 2021-01-26 2022-06-11 隆達電子股份有限公司 發光二極體封裝結構的製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120041648A (ko) * 2010-10-21 2012-05-02 히다치 가세고교 가부시끼가이샤 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치
JP2012149111A (ja) * 2011-01-17 2012-08-09 Shin-Etsu Chemical Co Ltd 半導体封止用液状エポキシ樹脂組成物及び半導体装置
JP2013038175A (ja) * 2011-08-05 2013-02-21 Hitachi Chem Co Ltd 半導体装置の製造方法、フィルム状接着剤及び接着剤シート
JP2016102165A (ja) 2014-11-28 2016-06-02 日東電工株式会社 シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP2017041499A (ja) * 2015-08-18 2017-02-23 日立化成株式会社 半導体用接着剤、並びに、半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120125491A (ko) * 2010-01-21 2012-11-15 세키스이가가쿠 고교가부시키가이샤 열경화성 수지 조성물, 플립 칩 실장용 접착제, 반도체 장치의 제조 방법, 및 반도체 장치
WO2012043764A1 (ja) * 2010-09-30 2012-04-05 日立化成工業株式会社 接着剤組成物、半導体装置の製造方法及び半導体装置
JP6047888B2 (ja) 2012-02-24 2016-12-21 日立化成株式会社 半導体用接着剤及び半導体装置の製造方法
JP2017122193A (ja) 2016-01-08 2017-07-13 日立化成株式会社 半導体用接着剤及び半導体装置の製造方法
JP6717005B2 (ja) 2016-03-31 2020-07-01 日立化成株式会社 樹脂組成物、硬化物、樹脂フィルム、封止材及び封止構造体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120041648A (ko) * 2010-10-21 2012-05-02 히다치 가세고교 가부시끼가이샤 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치
JP2012149111A (ja) * 2011-01-17 2012-08-09 Shin-Etsu Chemical Co Ltd 半導体封止用液状エポキシ樹脂組成物及び半導体装置
JP2013038175A (ja) * 2011-08-05 2013-02-21 Hitachi Chem Co Ltd 半導体装置の製造方法、フィルム状接着剤及び接着剤シート
JP2016102165A (ja) 2014-11-28 2016-06-02 日東電工株式会社 シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP2017041499A (ja) * 2015-08-18 2017-02-23 日立化成株式会社 半導体用接着剤、並びに、半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP7363798B2 (ja) 2023-10-18
WO2020071391A1 (ja) 2020-04-09
CN112771659A (zh) 2021-05-07
JPWO2020071391A1 (ja) 2021-09-02
TW202033708A (zh) 2020-09-16
KR102629861B1 (ko) 2024-01-29

Similar Documents

Publication Publication Date Title
JP5900602B2 (ja) 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
KR102064584B1 (ko) 반도체용 접착제, 반도체 장치 및 그것을 제조하는 방법
JP5958529B2 (ja) 半導体装置及びその製造方法
JP5915727B2 (ja) 半導体装置及びその製造方法
JPWO2018235854A1 (ja) 半導体用接着剤、半導体装置の製造方法及び半導体装置
KR102412246B1 (ko) 반도체용 필름형 접착제, 반도체 장치의 제조 방법 및 반도체 장치
JP5867584B2 (ja) 半導体用接着剤及び半導体装置の製造方法
KR102455212B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 접착제
KR102629861B1 (ko) 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
KR20210143720A (ko) 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
JP2017171817A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP6690308B2 (ja) 半導体装置を製造する方法
JP7248007B2 (ja) 半導体用接着剤及びそれを用いた半導体装置の製造方法
JP2019125691A (ja) 半導体装置の製造方法及び半導体用接着剤
WO2022102181A1 (ja) 半導体装置の製造方法及びこれに用いられる接着剤
WO2020110785A1 (ja) 半導体用フィルム状接着剤、半導体装置及びその製造方法
CN116195040A (zh) 制造半导体装置的方法及膜状黏合剂

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant