KR20210143720A - 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20210143720A
KR20210143720A KR1020217022284A KR20217022284A KR20210143720A KR 20210143720 A KR20210143720 A KR 20210143720A KR 1020217022284 A KR1020217022284 A KR 1020217022284A KR 20217022284 A KR20217022284 A KR 20217022284A KR 20210143720 A KR20210143720 A KR 20210143720A
Authority
KR
South Korea
Prior art keywords
adhesive
semiconductors
preferable
component
semiconductor
Prior art date
Application number
KR1020217022284A
Other languages
English (en)
Inventor
코이치 차바나
토시야스 아키요시
아키코 하야시데
마코토 사토우
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20210143720A publication Critical patent/KR20210143720A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/08—Macromolecular additives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Abstract

중량 평균 분자량이 10000 미만인 수지와, 경화제와, 무기 필러와, 실리콘 고무 필러를 함유하는 반도체용 접착제.

Description

반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
본 개시는, 반도체용 접착제, 반도체 장치의 제조 방법, 및 반도체 장치에 관한 것이다.
종래, 반도체 칩과 기판을 접속하기 위해서는 금 와이어 등의 금속 세선을 이용하는 와이어 본딩 방식이 널리 적용되고 있다. 한편, 반도체 장치에 대한 고기능화, 고집적화, 고속화 등의 요구에 대응하기 위하여, 반도체 칩 또는 기판에 범프라고 불리는 도전성 돌기를 형성하여, 반도체 칩과 기판을 직접 접속하는 플립 칩 접속 방식(FC 접속 방식)이 확산되고 있다.
FC 접속 방식으로서는, 땜납, 주석, 금, 은, 구리 등을 이용하여 접속부를 금속 접합시키는 방법, 초음파 진동을 인가하여 접속부를 금속 접합시키는 방법, 수지의 수축력에 의하여 기계적 접촉을 유지하는 방법 등이 알려져 있다. 접속부의 신뢰성의 관점에서, 땜납, 주석, 금, 은, 구리 등을 이용하여 접속부를 금속 접합시키는 방법이 일반적이다.
예를 들면, 반도체 칩 및 기판 간의 접속에 관하여, BGA(Ball Grid Array), CSP(Chip Size Package) 등에 활발히 이용되고 있는 COB(Chip On Board)형의 접속 방식도 FC 접속 방식에 해당한다. 또, FC 접속 방식은, 반도체 칩 상에 접속부(범프 또는 배선)를 형성하여, 반도체 칩 사이를 접속하는 COC(Chip On Chip)형의 접속 방식에도 널리 이용되고 있다(예를 들면, 특허문헌 1 참조).
또, 가일층의 소형화, 박형화, 고기능화가 강하게 요구되는 패키지에서는, 상술한 접속 방식을 적층·다단화한 칩 스택형 패키지, POP(Package On Package), TSV(Through-Silicon Via) 등도 널리 보급되기 시작하고 있다. 이와 같은 적층·다단화 기술은, 반도체 칩 등을 3차원적으로 배치하는 점에서, 2차원적으로 배치하는 수법과 비교하여 패키지를 작게 할 수 있다. 또, 이와 같은 적층·다단화 기술은, 반도체의 성능 향상, 노이즈 저감, 실장 면적의 삭감, 전력 절약화에도 유효한 점에서, 차세대의 반도체 배선 기술로서 주목받고 있다.
또, 생산성 향상의 관점에서, 반도체 웨이퍼 상에 반도체 칩을 압착(접속)한 후에 개편화하여 반도체 패키지를 제작하는 COW(Chip On Wafer), 반도체 웨이퍼끼리를 압착(접속)한 후에 개편화하여 반도체 패키지를 제작하는 WOW(Wafer On Wafer)도 주목받고 있다. 또한, 동일한 관점에서, 반도체 웨이퍼 상 또는 맵 기판 상에 복수의 반도체 칩을 위치 맞춤하여 가압착한 후, 이들 복수의 반도체 칩을 일괄적으로 본압착하여 접속을 확보하는 갱 본딩 방식도 주목받고 있다.
특허문헌 1: 일본 공개특허공보 2008-294382호
플립 칩 패키지에서는, 반도체용 접착제와 반도체 칩의 사이, 및, 반도체 칩과 기판의 사이의 열팽창률의 차에 의하여 응력이 발생하여, 패키지에 휨이 발생하는 경우가 있다. 이 패키지의 휨은, 반도체 칩 및 반도체 웨이퍼의 박막화에 따라, 보다 발생하기 쉬워지고 있다.
또, 상술한 적층·다단화한 칩 스택형 패키지에서는, 일단의 것과 비교하여 휨이 커지기 쉽다.
이와 같은 패키지의 휨에 의하여, 오버 몰드를 행할 수 없는, 또, 패키지의 접속 불량이 발생한다는 문제가 발생하기 쉽다. 그 때문에, 패키지의 저휨화가 강하게 요구되고 있다.
여기에서, 패키지의 저휨화를 도모하는 수단으로서, 반도체용 접착제를 저탄성화하는 것이 생각된다. 반도체용 접착제를 저탄성화시키는 수법으로서는, 고분자 성분의 유리 전위 온도를 저온도화하는 방법, 무기 필러의 첨가량을 적게 하는 방법, 유기 필러의 첨가량을 늘리는 방법 등이 생각된다. 그러나, 이들 방법으로 반도체용 접착제를 저탄성화한 경우, 반도체용 접착제의 취급성의 악화나 용융 점도의 적정화가 어렵고, 이들 특성과 패키지의 저휨화의 양립이 곤란했다.
본 개시는, 상술한 과제를 해결하기 위하여 이루어진 것이며, 접착력 및 신뢰성의 저하를 억제하면서, 얻어지는 패키지의 저휨화를 도모할 수 있는 반도체용 접착제, 및 그 반도체용 접착제를 이용한 반도체 장치의 제조 방법 및 반도체 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 개시는, 중량 평균 분자량이 10000 미만인 수지와, 경화제와, 무기 필러와, 실리콘 고무 필러를 함유하는 반도체용 접착제를 제공한다. 상기 반도체용 접착제에 의하면, 필러로서 무기 필러와 실리콘 고무 필러를 조합하여 이용함으로써, 접착력 및 신뢰성의 저하를 억제하면서, 얻어지는 패키지의 저휨화를 도모할 수 있다. 특히, 무기 필러와 병용하는 유기 필러로서 실리콘 고무 필러를 이용함으로써, 얻어지는 패키지의 휨을 큰 폭으로 저감시킬 수 있다.
상기 실리콘 고무 필러의 평균 입경은, 30μm 이하여도 된다. 이 경우, 접착력 및 신뢰성의 저하를 보다 충분히 억제하면서, 얻어지는 패키지의 휨을 보다 더 저감시킬 수 있다.
상기 무기 필러는, 실리카 필러를 포함하고 있어도 된다. 이 경우, 접착력 및 신뢰성을 보다 향상시킬 수 있다. 또, 무기 필러와 실리콘 고무 필러가 보다 균일하게 분산되기 쉽고, 양호한 접착력 및 신뢰성과, 얻어지는 패키지의 저휨화를 보다 고수준으로 양립시킬 수 있다.
상기 반도체용 접착제는, 중량 평균 분자량이 10000 이상인 고분자 성분을 더 함유하고 있어도 된다. 이 경우, 반도체용 접착제의 내열성 및 필름 형성성을 향상시킬 수 있다.
상기 고분자 성분의 중량 평균 분자량은, 30000 이상이어도 된다. 또, 상기 고분자 성분의 유리 전이 온도는, 100℃ 이하여도 된다. 중량 평균 분자량이 30000 이상이면, 필름 형성성이 양호해진다. 유리 전이 온도가 100℃ 이하이면, 기판 및 반도체 칩에 대한 첩부성이 양호해진다.
상기 반도체용 접착제는, 필름상이어도 된다. 이 경우, 반도체용 접착제의 취급성을 향상시킬 수 있으며, 패키지 제조 시의 작업성 및 생산성을 향상시킬 수 있다.
상기 반도체용 접착제에 있어서의 상기 실리콘 고무 필러의 함유량은, 반도체용 접착제의 고형분 전체량을 기준으로 하여 0.1~20질량%여도 된다. 이 경우, 양호한 접착력 및 신뢰성과, 얻어지는 패키지의 저휨화를 보다 고수준으로 양립시킬 수 있다.
상기 반도체용 접착제에 있어서, 상기 무기 필러의 함유량에 대한 상기 실리콘 고무 필러의 함유량의 질량비(실리콘 고무 필러의 질량/무기 필러의 질량)는, 0.05~0.5여도 된다. 이 경우, 양호한 접착력 및 신뢰성과, 얻어지는 패키지의 저휨화를 보다 고수준으로 양립시킬 수 있다.
본 개시는 또, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치의 제조 방법으로서, 상기 접속부의 적어도 일부를, 상기 반도체용 접착제를 이용하여 밀봉하는 공정을 구비하는, 반도체 장치의 제조 방법을 제공한다. 상기 제조 방법에 의하면, 반도체 칩과 배선 회로 기판 또는 반도체 칩과의 사이의 접착력 및 신뢰성이 우수하고, 또한, 휨이 저감된 반도체 장치를 얻을 수 있다.
본 개시는 또한, 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조와, 상기 접속부의 적어도 일부를 밀봉하는 접착 재료를 구비하고, 상기 접착 재료는, 상기 반도체용 접착제의 경화물로 이루어지는, 반도체 장치를 제공한다. 상기 반도체 장치는, 반도체 칩과 배선 회로 기판 또는 반도체 칩과의 사이의 접착력 및 신뢰성이 우수하고, 또한, 휨이 저감된 것이 된다.
본 개시에 의하면, 접착력 및 신뢰성의 저하를 억제하면서, 얻어지는 패키지의 저휨화를 도모할 수 있는 반도체용 접착제, 및 그 반도체용 접착제를 이용한 반도체 장치의 제조 방법 및 반도체 장치를 제공할 수 있다.
도 1은 본 개시의 반도체 장치의 일 실시형태를 나타내는 모식 단면도이다.
도 2는 본 개시의 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이다.
도 3은 본 개시의 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이다.
이하, 경우에 따라 도면을 참조하면서 본 개시의 적합한 실시형태에 대하여 상세하게 설명한다.
또한, 도면 중, 동일 또는 상당 부분에는 동일 부호를 붙이고, 중복되는 설명은 생략한다. 또, 상하좌우 등의 위치 관계는, 특별히 설명하지 않는 한, 도면에 나타내는 위치 관계에 근거하는 것으로 한다.
또한, 도면의 치수 비율은 도시된 비율에 한정되는 것은 아니다.
본 명세서에 있어서, "~"를 이용하여 나타난 수치 범위는, "~"의 전후에 기재되는 수치를 각각 최솟값 및 최댓값으로서 포함하는 범위를 나타낸다. 본 명세서에 단계적으로 기재되어 있는 수치 범위에 있어서, 소정 단계의 수치 범위의 상한값 또는 하한값은, 다른 단계의 수치 범위의 상한값 또는 하한값과 임의로 조합할 수 있다. 본 명세서에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한값 또는 하한값은, 실시예에 나타나 있는 값으로 치환해도 된다. "A 또는 B"란, A 및 B 중 어느 일방을 포함하고 있으면 되고, 양방 모두 포함하고 있어도 된다. 본 명세서에 예시하는 재료는, 특별히 설명하지 않는 한, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 본 명세서에 있어서, "(메트)아크릴"이란, 아크릴 또는 그에 대응하는 메타크릴을 의미한다.
<반도체용 접착제>
본 실시형태의 반도체용 접착제는, 중량 평균 분자량이 10000 미만인 수지(이하, 경우에 따라 "(a) 성분"이라고 한다.)와, 경화제(이하, 경우에 따라 "(b) 성분"이라고 한다.)와, 무기 필러(이하, 경우에 따라 "(e) 성분"이라고 한다.)와, 유기 필러(이하, 경우에 따라 "(f) 성분"이라고 한다.)를 함유한다. 또, 본 실시형태의 반도체용 접착제는, 유기 필러로서 실리콘 고무 필러를 함유한다. 또한, 본 실시형태의 반도체용 접착제는 필요에 따라, 중량 평균 분자량이 10000 이상인 고분자 화합물(이하, 경우에 따라 "(c) 성분"이라고 한다.), 및/또는, 플럭스제(이하, 경우에 따라 "(d) 성분"이라고 한다.)를 함유하고 있어도 된다. 이하, 각 성분에 대하여 설명한다.
(a) 중량 평균 분자량이 10000 미만인 수지
(a) 성분으로서는, 특별히 제한되지 않지만, 내열성의 관점에서, (b) 성분의 경화제와 반응하는 것이 바람직하다. (a) 성분으로서는, 분자 내에 2개 이상의 반응기를 갖는 것인 것이 바람직하다. (a) 성분으로서는, 예를 들면, 에폭시 수지, 페놀 수지, 이미드 수지, 유레아 수지, 멜라민 수지, 실리콘 수지, (메트)아크릴 화합물, 바이닐 화합물을 들 수 있다. 이들 중에서도 내열성 및 보존 안정성이 우수한 관점에서, 에폭시 수지, 페놀 수지, 이미드 수지가 바람직하고, 에폭시 수지, 이미드 수지가 보다 바람직하다. 이들의 (a) 성분은 단독으로 또는 2종 이상의 혼합물 혹은 공중합체로서 사용할 수도 있다.
에폭시 수지로서는, 분자 내에 2개 이상의 에폭시기를 갖는 것이면 특별히 제한은 없고, 예를 들면, 비스페놀 A형, 비스페놀 F형, 나프탈렌형, 페놀 노볼락형, 크레졸 노볼락형, 페놀아랄킬형, 바이페닐형, 트라이페닐메테인형, 및 다이사이클로펜타다이엔형 등의 에폭시 수지, 및, 각종 다관능 에폭시 수지를 들 수 있다. 에폭시 수지는, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 이들 중에서도, 내열성 및 취급성의 관점에서, 비스페놀 F형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 바이페닐형 에폭시 수지, 및 트라이페닐메테인형 에폭시 수지가 바람직하다.
이미드 수지로서는, 분자 내에 2개 이상의 이미드기를 갖는 것이면 특별히 제한은 없고, 예를 들면, 나드이미드 수지, 알릴나드이미드 수지, 말레이미드 수지, 아마이드이미드 수지, 이미드아크릴레이트 수지, 각종 다관능 이미드 수지 및 각종 폴리이미드 수지를 들 수 있다. 이미드 수지는, 1종을 단독으로 또는 2종 이상을 조합하여 이용할 수 있다.
(a) 성분은, 고온에서의 접속 시에 분해되어 휘발 성분이 발생하는 것을 억제하는 관점에서, 접속 시의 온도가 250℃인 경우는, 250℃에 있어서의 열중량 감소량률이 5% 이하인 수지를 이용하는 것이 바람직하고, 접속 시의 온도가 300℃인 경우는, 300℃에 있어서의 열중량 감소량률이 5% 이하인 수지를 이용하는 것이 바람직하다.
(a) 성분으로서 에폭시 수지를 이용하는 경우, 비스페놀 A형 또는 비스페놀 F형의 액상 에폭시 수지는, 1% 열중량 감소 온도가 250℃ 이하이기 때문에, 고온 가열 시에 분해되어 휘발 성분이 발생할 우려가 있다. 이 때문에, 실온(1기압, 25℃)에서 고형의 에폭시 수지를 이용하는 것이 바람직하다. 액상 에폭시 수지를 이용하는 경우는, 고형의 에폭시 수지와 조합하여 이용하는 것이 바람직하다.
(a) 성분의 중량 평균 분자량은 10000 미만이지만, 필름 형성의 관점에서 10000 미만인 것이 바람직하고, 용융 점도의 적정화의 관점에서 100 이상이 바람직하다.
그 때문에, (a) 성분의 중량 평균 분자량은, 100 이상 10000 미만이 바람직하고, 300 이상 8000 이하가 보다 바람직하며, 300 이상 5000 이하가 더 바람직하다.
(a) 성분의 함유량은, 반도체용 접착제의 고형분 전체량을 기준으로 하여, 예를 들면 5~75질량%이고, 바람직하게는 15~60질량%이며, 보다 바람직하게는 30~50질량%이다. (a) 성분의 함유량을 5질량% 이상으로 함으로써, 접착력 및 신뢰성이 우수하고, 75질량% 이하이면, 경화물이 과도하게 단단해지는 것을 방지하여, 패키지의 휨을 저감시키기 쉽다.
(b) 경화제
(b) 경화제로서는, 예를 들면, 페놀 수지계 경화제, 산무수물계 경화제, 아민계 경화제, 이미다졸계 경화제 및 포스핀계 경화제를 들 수 있다. (b) 성분이 페놀성 수산기, 산무수물, 아민류 또는 이미다졸류를 포함하면, 접속부에 산화막이 발생하는 것을 억제하는 플럭스 활성을 나타내어, 접속 신뢰성 및 절연 신뢰성을 향상시킬 수 있다. 이하, 각 경화제에 대하여 설명한다.
(b-i) 페놀 수지계 경화제
페놀 수지계 경화제로서는, 분자 내에 2개 이상의 페놀성 수산기를 갖는 것이면 특별히 제한은 없고, 페놀 노볼락 수지, 크레졸 노볼락 수지, 페놀아랄킬 수지, 크레졸나프톨폼알데하이드 중축합물, 트라이페닐메테인형 다관능 페놀 수지 및 각종 다관능 페놀 수지 등을 사용할 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다. 또, 액상 페놀 수지는 고온 가열 시에 분해되어 휘발 성분이 발생할 우려가 있는 점에서, 실온(1기압, 25℃)에서 고형의 페놀 수지를 이용하는 것이 바람직하다.
상기 (a) 성분에 대한 (b-i) 페놀 수지계 경화제의 당량비(페놀성 수산기/(a) 성분의 반응기의 몰비)는, 경화성, 접착성 및 보존 안정성 등을 양호하게 하는 관점에서, 0.3~1.5인 것이 바람직하고, 0.4~1.0인 것이 보다 바람직하며, 0.5~1.0인 것이 더 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고, 접착력이 향상되는 경향이 있으며, 1.5 이하이면 미반응의 페놀성 수산기가 과도하게 잔존하는 경우가 없고, 흡수율이 낮게 억제되어, 절연 신뢰성이 향상되는 경향이 있다. 페놀성 수산기는, 산화막을 제거하는 플럭스 활성을 나타내기 때문에, 반도체용 접착제가 페놀 수지계 경화제를 포함함으로써, 접속성, 신뢰성을 향상시킬 수 있다.
(b-ii) 산무수물계 경화제
산무수물계 경화제로서는, 예를 들면, 메틸사이클로헥세인테트라카복실산 이무수물, 무수 트라이멜리트산, 무수 파이로멜리트산, 벤조페논테트라카복실산 이무수물 및 에틸렌글라이콜비스안하이드로트라이멜리테이트 등을 사용할 수 있다. 이들은 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다. 또, 액상 산무수물은 고온 가열 시에 분해되어 휘발 성분이 발생할 우려가 있는 점에서, 실온(1기압, 25℃)에서 고형의 산무수물을 이용하는 것이 바람직하다.
상기 (a) 성분에 대한 (b-ii) 산무수물계 경화제의 당량비(산무수물기/(a) 성분의 반응기의 몰비)는, 경화성, 접착성 및 보존 안정성 등을 양호하게 하는 관점에서, 0.3~1.5인 것이 바람직하고, 0.4~1.0인 것이 보다 바람직하며, 0.5~1.0인 것이 더 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고, 접착력이 향상되는 경향이 있으며, 1.5 이하이면 미반응의 산무수물이 과도하게 잔존하는 경우가 없고, 흡수율이 낮게 억제되어, 절연 신뢰성이 향상되는 경향이 있다. 산무수물은, 산화막을 제거하는 플럭스 활성을 나타내기 때문에, 반도체용 접착제가 산무수물계 경화제를 포함함으로써, 접속성, 신뢰성을 향상시킬 수 있다.
(b-iii) 아민계 경화제
아민계 경화제로서는, 다이사이안다이아마이드 등을 사용할 수 있다. 또, 액상 아민은 고온 가열 시에 분해되어 휘발 성분이 발생할 우려가 있는 점에서, 실온(1기압, 25℃)에서 고형의 아민을 이용하는 것이 바람직하다.
상기 (a) 성분에 대한 (b-iii) 아민계 경화제의 당량비(아민/(a) 성분의 반응기의 몰비)는, 경화성, 접착성 및 보존 안정성 등을 양호하게 하는 관점에서, 0.3~1.5인 것이 바람직하고, 0.4~1.0인 것이 보다 바람직하며, 0.5~1.0인 것이 더 바람직하다. 당량비가 0.3 이상이면, 경화성이 향상되고, 접착력이 향상되는 경향이 있으며, 1.5 이하이면 미반응의 아민이 과도하게 잔존하는 경우가 없고, 흡수율이 낮게 억제되어, 절연 신뢰성이 향상되는 경향이 있다. 아민류는, 산화막을 제거하는 플럭스 활성을 나타내기 때문에, 반도체용 접착제가 아민계 경화제를 포함함으로써, 접속성, 신뢰성을 향상시킬 수 있다.
(b-iv) 이미다졸계 경화제(함유하는 질소 원자가 제3급 질소 원자)
이미다졸계 경화제로서는, 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸, 1-사이아노에틸-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸트라이멜리테이트, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-운데실이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체, 2-페닐이미다졸아이소사이아누르산 부가체, 에폭시 수지와 이미다졸류의 부가체 등을 들 수 있다. 이들 중에서도, 경화성, 접착성 및 보존 안정성 등을 양호하게 하는 관점에서, 1-사이아노에틸-2-운데실이미다졸, 1-사이아노에틸-2-페닐이미다졸, 1-사이아노에틸-2-운데실이미다졸트라이멜리테이트, 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸일-(1')]-에틸-s-트라이아진, 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체, 2-페닐이미다졸아이소사이아누르산 부가체가 바람직하다. 이들은 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 또, 이들을 마이크로 캡슐화하여 잠재성을 높인 잠재성 경화제를 이용해도 된다.
(b-iv) 이미다졸계 경화제의 함유량은, (a) 성분 100질량부에 대하여, 0.1~20질량부인 것이 바람직하고, 0.1~10질량부인 것이 보다 바람직하다. 이 함유량이 0.1질량부 이상이면 경화성이 향상되는 경향이 있고, 20질량부 이하이면 금속 접합이 형성되기 전에 반도체용 접착제가 경화되는 경우가 없으며, 접속 불량이 발생하기 어려운 경향이 있다. 이미다졸계 경화제는, (b) 경화제로서 단독으로 이용해도 되지만, 상기 (b-i)~(b-iii)의 경화제와 함께 경화 촉진제로서 이용해도 된다.
(b-v) 포스핀계 경화제
포스핀계 경화제로서는, 트라이페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 테트라페닐포스포늄테트라(4-메틸페닐)보레이트, 테트라페닐포스포늄(4-플루오로페닐)보레이트 등을 들 수 있다.
(b-v) 포스핀계 경화제의 함유량은, (a) 성분 100질량부에 대하여, 0.1~10질량부가 바람직하고, 0.1~5질량부가 보다 바람직하다. 포스핀계 경화제의 함유량이 0.1질량부 이상이면 경화성이 향상되는 경향이 있고, 10질량부 이하이면 금속 접합이 형성되기 전에 필름상 접착제가 경화되는 경우가 없으며, 접속 불량이 발생하기 어려운 경향이 있다.
페놀 수지계 경화제, 산무수물계 경화제 및 아민계 경화제는, 각각 1종을 단독으로 또는 2종 이상의 혼합물로서 사용할 수 있다. 이미다졸계 경화제 및 포스핀계 경화제는 각각 단독으로 이용해도 되고, 페놀 수지계 경화제, 산무수물계 경화제 또는 아민계 경화제와 함께 이용해도 된다.
(c) 중량 평균 분자량 10000 이상의 고분자 성분
(c) 중량 평균 분자량 10000 이상의 고분자 성분으로서는, 페녹시 수지, 폴리이미드 수지, 폴리아마이드 수지, 폴리카보다이이미드 수지, 사이아네이트에스터 수지, 아크릴 수지, 폴리에스터 수지, 폴리에틸렌 수지, 폴리에터설폰 수지, 폴리에터이미드 수지, 폴리바이닐아세탈 수지, 유레테인 수지, 아크릴 고무 등을 들 수 있다. 이들 중에서도, 내열성 및 필름 형성성이 우수한 점에서, 페녹시 수지, 폴리이미드 수지, 아크릴 고무, 사이아네이트에스터 수지, 폴리카보다이이미드 수지 등이 바람직하고, 페녹시 수지, 폴리이미드 수지, 아크릴 고무가 보다 바람직하며, 페녹시 수지가 더 바람직하다. 이들 고분자 성분은 단독으로, 혹은 2종 이상의 혼합물 또는 공중합체로서 사용할 수 있다.
(c) 성분과, (a) 성분과, (b) 성분의 질량비는, 특별히 제한되지 않지만, 필름 형성성, 및, 스핀 코트 등에 의한 막형성성을 양호하게 하는 관점에서, (c) 성분 1질량부에 대하여, (a) 성분 및 (b) 성분의 합계의 질량이, 0.01~5질량부인 것이 바람직하고, 0.1~4질량부인 것이 보다 바람직하며, 0.1~3질량부인 것이 더 바람직하다. 이 질량비가 0.01질량부 이상이면, 반도체용 접착제의 경화성의 저하를 억제할 수 있고, 접착력의 저하를 억제할 수 있는 경향이 있으며, 5질량부 이하이면, 필름 형성성 및 막형성성을 양호하게 할 수 있는 경향이 있다.
(c) 성분으로서 이용되는 폴리이미드 수지는, 예를 들면, 테트라카복실산 이무수물과 다이아민을 공지의 방법으로 축합 반응시켜 얻을 수 있다. 보다 구체적으로는, 유기 용매 중에서, 테트라카복실산 이무수물과 다이아민을 등몰 또는 대략 등몰 혼합하여(각 성분의 첨가 순서는 임의), 반응 온도 80℃ 이하, 바람직하게는 0~60℃에서 부가 반응시킨다. 반응이 진행됨에 따라 반응액의 점도가 서서히 상승하여, 폴리이미드의 전구체인 폴리아마이드산이 생성된다. 또한, 반도체용 접착제의 모든 특성의 저하를 억제하기 위하여, 상기의 테트라카복실산 이무수물은 무수 아세트산으로 재결정 정제 처리되어 있는 것이 바람직하다.
상기 폴리아마이드산은, 50~80℃의 온도로 가열하여 해중합시킴으로써, 그 분자량을 조정할 수도 있다.
폴리이미드 수지는, 상기 반응물(폴리아마이드산)을 탈수 폐환시켜 얻을 수 있다. 탈수 폐환은, 가열 처리하는 열폐환법 또는 탈수제를 사용하는 화학 폐환법으로 행할 수 있다.
(c) 성분의 유리 전이 온도(Tg)는, 기판 및 반도체 칩에 대한 첩부성을 양호하게 하는 관점에서, 100℃ 이하인 것이 바람직하고, 75℃ 이하인 것이 보다 바람직하다. Tg가 100℃ 이하이면, 반도체 칩에 형성된 범프, 또는, 기판에 형성된 전극 혹은 배선 패턴 등의 요철을, 반도체용 접착제로 매립하기 쉬워져, 기포의 잔존을 방지하고, 보이드의 발생을 억제할 수 있는 경향이 있다. 또한, 상기의 Tg란, 시차 주사 열량계(퍼킨 엘머사제, DSC-7형)를 이용하여, 샘플량 10mg, 승온 속도 5℃/min, 측정 분위기: 공기의 조건으로 측정했을 때의 Tg이다.
(c) 성분의 중량 평균 분자량은, 폴리스타이렌 환산으로 10000 이상이지만, 단독으로 양호한 필름 형성성을 나타내기 위하여, 20000 이상인 것이 바람직하고, 30000 이상인 것이 보다 바람직하며, 40000 이상인 것이 더 바람직하다. 중량 평균 분자량이 10000 미만인 경우에는 필름 형성성이 저하될 우려가 있다. 또, (c) 성분의 중량 평균 분자량은, 유동성을 고려하여, 예를 들면 100만 이하이며, 바람직하게는 50만 이하이다.
본 명세서에 있어서, 중량 평균 분자량이란, 고속 액체 크로마토그래피(시마즈 세이사쿠쇼제 C-R4A)를 이용하여, 폴리스타이렌 환산으로 측정했을 때의 중량 평균 분자량을 의미한다.
(c) 성분과 (a) 성분의 함유량의 비는 특별히 제한되지 않지만, 필름상을 양호하게 유지하는 관점에서, (c) 성분 1질량부에 대하여, (a) 성분이 0.01~5질량부가 되도록 하는 것이 바람직하고, 0.1~2질량부가 되도록 하는 것이 보다 바람직하다. 이 함유량의 비가 0.01질량부 이상이면, 반도체용 접착제의 경화성의 저하를 억제할 수 있고, 접착력의 저하를 억제할 수 있는 경향이 있으며, 5질량부 이하이면, 필름 형성성 및 막형성성을 양호하게 할 수 있는 경향이 있다.
(d) 플럭스제
반도체용 접착제는, (d) 플럭스제, 즉, 플럭스 활성(산화물 및 불순물을 제거하는 활성)을 나타내는 화합물인 플럭스 활성제를 함유할 수 있다. 플럭스제로서는, 예를 들면, 이미다졸류 및 아민류와 같이 비공유 전자쌍을 갖는 함질소 화합물, 카복실산류, 페놀류, 및, 알코올류를 들 수 있다. 또한, 알코올류에 비하여 카복실산류와 같은 유기산류 쪽이 플럭스 활성을 강하게 발현하여, 접속성을 향상시키기 쉽다.
(d) 성분의 함유량은, 플럭스 활성을 발현하여 접속성을 향상시키는 관점에서, 반도체용 접착제의 고형분 전체량을 기준으로 하여 0.1~5질량%인 것이 바람직하고, 1~5질량%인 것이 보다 바람직하다.
(e) 무기 필러
본 실시형태의 반도체용 접착제는, (e) 성분으로서 무기 필러를 함유한다. (e) 성분을 함유함으로써, 반도체용 접착제의 점도 및 경화물의 물성을 제어할 수 있어, 반도체 칩과 기판을 접속했을 때의 보이드의 발생 및 흡습률을 억제할 수 있다. 또, (e) 성분을 함유함으로써, 반도체용 접착제는 우수한 접착력을 얻을 수 있음과 함께, 내(耐)리플로성 및 내습성 등의 신뢰성을 향상시킬 수 있다.
(e) 성분으로서는, 예를 들면, 절연성 무기 필러 및 위스커를 들 수 있다. 절연성 무기 필러의 재질로서는, 유리, 실리카, 알루미나, 실리카·알루미나, 산화 타이타늄, 마이카, 질화 붕소 등을 들 수 있으며, 그중에서도, 실리카, 알루미나, 실리카·알루미나, 산화 타이타늄, 질화 붕소 등이 바람직하고, 실리카, 알루미나, 질화 붕소가 보다 바람직하며, 실리카가 더 바람직하다. 위스커의 재질로서는, 붕산 알루미늄, 타이타늄산 알루미늄, 산화 아연, 규산 칼슘, 황산 마그네슘, 질화 붕소 등을 들 수 있다.
분산성 및 접착력 향상의 관점에서, (e) 성분은 표면 처리 필러인 것이 바람직하다. 표면 처리로서는, 글리시딜계(에폭시계), 아민계, 페닐계, 페닐아미노계, 아크릴계, 바이닐계 등을 들 수 있다.
표면 처리로서는, 표면 처리의 용이성으로부터, 에폭시실레인계, 아미노실레인계, 아크릴실레인계 등의 실레인 화합물에 의한 실레인 처리가 바람직하다. 표면 처리제로서는, 분산성 및 유동성이 우수하고, 접착력을 더 향상시키는 관점에서, 글리시딜계, 페닐아미노계, (메트)아크릴계의 화합물이 바람직하다. 표면 처리제로서는, 보존 안정성의 관점에서, 페닐계, (메트)아크릴계의 화합물이 바람직하다.
(e) 성분의 입경에 관해서는, 플립 칩 접속 시의 말려 들어감 방지의 관점에서, 평균 입경이 1.5μm 이하인 것이 바람직하고, 시인성(투명성)의 관점에서, 평균 입경이 1.0μm 이하인 것이 보다 바람직하다. (e) 성분의 평균 입경은, 예를 들면, 습식·건식 입도 분포 측정 장치(벡크만·쿨터제, LS13320)에 의하여 측정할 수 있다.
이들 (e) 성분은 단독 또는 2종 이상의 혼합체로서 사용할 수도 있다. (e) 성분의 형상에 대해서는, 특별히 제한되지 않는다.
(e) 성분의 함유량은, 반도체용 접착제의 고형분 전체량을 기준으로 하여, 20~60질량%인 것이 바람직하고, 30~50질량%인 것이 보다 바람직하다. 이 함유량이 20질량% 이상, 특히 30질량% 이상이면, 보이드 발생 및 흡습률을 보다 억제할 수 있어, 접착력, 및, 내리플로성 및 내습성 등의 신뢰성을 보다 향상시킬 수 있는 경향이 있다. 한편, 함유량이 60질량% 이하, 특히 50질량% 이하이면, 얻어지는 패키지의 휨을 저감시키기 쉽고, 또, 플립 칩 접속 시의 말려 들어감을 방지하기 쉬운 경향이 있다.
(f) 유기 필러
본 실시형태의 반도체용 접착제는, (f) 성분으로서 유기 필러를 함유한다. (f) 성분을 함유함으로써, 반도체용 접착제의 점도 및 경화물의 물성을 제어할 수 있어, 반도체 칩과 기판을 접속했을 때의 보이드의 발생 및 흡습률을 억제할 수 있다.
유기 필러의 재질로서는, 예를 들면, 폴리유레테인, 폴리이미드, 실리콘, 메타크릴산 메틸 수지 및 메타크릴산 메틸-뷰타다이엔-스타이렌 공중합 수지(MBS)를 들 수 있다. (f) 성분은 (e) 성분에 비하여, 260℃ 등의 고온에서 반도체용 접착제 및 그 경화물에 유연성을 부여할 수 있기 때문에, 내리플로성 및 내온도 사이클성의 향상에 적합하다. 또, 유연성 부여를 위하여, 필름 형성성 향상에도 효과가 있다.
이들 (f) 성분은 단독 또는 2종 이상의 혼합체로서 사용할 수도 있다. (f) 성분의 형상에 대해서는, 특별히 제한되지 않는다.
본 실시형태의 반도체용 접착제는, (f) 성분으로서 실리콘 고무 필러를 함유한다. 반도체용 접착제가 실리콘 고무 필러를 함유함으로써, 얻어지는 패키지의 저휨화를 도모할 수 있다.
실리콘 고무 필러는, 필러의 구성 성분으로서 실리콘 고무를 포함하는 것이면 되고, 실리콘 고무만으로 이루어지는 필러여도 되며, 다른 성분과 복합화된 필러여도 된다. 실리콘 고무 필러는, 코어 셸형의 구조를 갖는 입자여도 된다. 코어 셸형의 구조로서는, 코어층(핵재)과 코어층을 피복하도록 마련된 셸층(표면층)을 갖는 구조를 들 수 있다. 코어층과 셸층은 조성이 동일해도 되고 달라도 된다. 또한, 코어층과 셸층은 반드시 명료한 경계선을 갖고 있지 않아도 된다. 실리콘 고무 필러로서는, 예를 들면, 코어층이 실리콘 고무 입자로 구성되며, 셸층이 실리콘 고무 입자 이외의 다른 성분으로 구성된 복합 입자를 이용할 수 있다. 이와 같은 복합 입자로서 바람직하게는, 코어층이 실리콘 고무 입자로 구성되며, 셸층이 코어층의 실리콘 고무 입자보다 높은 유리 전이 온도 및 탄성률을 갖는 실리콘 레진으로 구성된 실리콘 복합 파우더를 들 수 있다. 이와 같은 실리콘 복합 파우더는, 용제, 또는 반도체용 접착제의 구성 재료에 의하여 코어층의 실리콘 고무 입자가 팽윤하여 실리콘 고무 입자끼리로 응집체를 형성하는 것을, 셸층에 의하여 억제할 수 있다.
실리콘 고무 필러의 평균 입경은, 0.1~50μm인 것이 바람직하고, 0.1~30μm인 것이 보다 바람직하며, 0.1~10μm인 것이 더 바람직하다. 평균 입경이 50μm 이하이면, 실장 시의 접속성이 양호해지는 경향이 있다. 실리콘 고무 필러의 평균 입경은, 예를 들면, 습식·건식 입도 분포 측정 장치(벡크만·쿨터제, LS13 320)에 의하여 측정할 수 있다.
실리콘 고무 필러의 함유량은, 반도체용 접착제의 고형분 전체량을 기준으로 하여 0.1~20질량%인 것이 바람직하고, 1~18질량%인 것이 보다 바람직하며, 3~15질량%인 것이 더 바람직하다. 이 함유량이 0.1질량% 이상이면, 저탄성화하기 쉬운 경향이 있으며, 20질량% 이하이면, 용융 점도를 적정화하기 쉬운 경향이 있다.
(f) 성분에서 차지하는 실리콘 고무 필러의 함유량의 비율은, 본 개시의 효과를 보다 충분히 얻는 관점에서, (f) 성분 전체량을 기준으로 하여 50질량% 이상인 것이 바람직하고, 80질량% 이상인 것이 보다 바람직하다. 또한, 실리콘 고무 필러의 함유량의 비율이 100질량%여도 된다.
(e) 성분의 함유량에 대한 실리콘 고무 필러의 함유량의 질량비(실리콘 고무 필러의 질량/무기 필러의 질량)는, 0.05~0.5인 것이 바람직하고, 0.08~0.4인 것이 보다 바람직하며, 0.1~0.3인 것이 더 바람직하다. 이 질량비가 상기 범위 내임으로써, 양호한 접착력 및 신뢰성과, 얻어지는 패키지의 저휨화를 보다 고수준으로 양립시킬 수 있다.
(e) 성분 및 (f) 성분의 합계의 함유량은, 반도체용 접착제의 고형분 전체를 기준으로 하여, 30~90질량%인 것이 바람직하고, 40~80질량%인 것이 보다 바람직하다. 함유량이 30질량% 이상이면, 접착력을 보다 충분히 향상할 수 있는 경향이 있다. 함유량이 90질량% 이하이면, 점도가 높아져 반도체용 접착제의 유동성의 저하 및 접속부에 대한 필러의 말려 들어감(트래핑)이 발생하는 것을 억제할 수 있어, 양호한 접속 신뢰성이 얻어지는 경향이 있다.
절연 신뢰성의 관점에서, 필러는 절연성인 것이 바람직하다. 반도체용 접착제는, 은 필러, 땜납 필러 등의 도전성의 금속 필러는 함유하고 있지 않은 것이 바람직하다. 도전성 필러(도전성 입자)를 함유하지 않는 반도체용 접착제(회로 접속 재료)는, NCF(Non-Conductive-FILM) 또는 NCP(Non-Conductive-Paste)라고 불리는 경우도 있다. 본 실시형태에 관한 반도체용 접착제는, NCF 또는 NCP로서 적합하게 이용할 수 있다.
반도체용 접착제에는, 이온 트랩퍼, 산화 방지제, 실레인 커플링제, 타이타늄 커플링제, 레벨링제 등을 더 배합해도 된다. 이들은 1종을 단독으로 이용해도 되고, 2종 이상 조합하여 이용해도 된다. 이들의 배합량에 대해서는, 각 첨가제의 효과가 발현되도록 적절히 조정하면 된다.
본 실시형태의 반도체용 접착제는, 필름상으로 성형할 수 있다. 본 실시형태의 반도체용 접착제를 이용한 필름상 접착제의 제작 방법의 일례를 이하에 나타낸다.
먼저, (a)~(f) 성분 및 첨가제 중 필요한 성분을 유기 용매 중에 첨가하여, 교반 혼합, 혼련 등에 의하여 용해 또는 분산시켜, 수지 바니시를 조제한다. 그 후, 이형 처리를 실시한 기재 필름 상에, 수지 바니시를 나이프 코터, 롤 코터, 애플리케이터 등을 이용하여 도포한 후, 가열에 의하여 유기 용매를 제거함으로써, 기재 필름 상에 필름상 접착제를 형성할 수 있다.
필름상 접착제의 두께는 특별히 제한되지 않지만, 예를 들면, 접속 전의 범프의 높이의 0.5~1.5배인 것이 바람직하고, 0.6~1.3배인 것이 보다 바람직하며, 0.7~1.2배인 것이 더 바람직하다.
필름상 접착제의 두께가 범프의 높이의 0.5배 이상이면, 접착제의 미충전에 의한 보이드의 발생을 충분히 억제할 수 있어, 접속 신뢰성을 더 향상시킬 수 있다. 또, 두께가 1.5배 이하이면, 접속 시에 칩 접속 영역으로부터 압출되는 접착제의 양을 충분히 억제할 수 있기 때문에, 불필요한 부분에 대한 접착제의 부착을 충분히 방지할 수 있다. 필름상 접착제의 두께가 1.5배보다 크면 많은 접착제를 범프가 배제해야 하여, 도통 불량이 발생하기 쉬워진다. 또, 협피치화·다핀화에 의한 범프의 약화(범프 직경의 미소화(微小化))에 대하여, 많은 수지를 배제하는 것은, 범프에 대한 대미지가 커지기 때문에 바람직하지 않다.
일반적으로 범프의 높이가 5~100μm인 것을 감안하면, 필름상 접착제의 두께는 2.5~150μm인 것이 바람직하고, 3.5~120μm인 것이 보다 바람직하다.
수지 바니시의 조제에 이용하는 유기 용매로서는, 각 성분을 균일하게 용해 또는 분산할 수 있는 특성을 갖는 것이 바람직하고, 예를 들면, 다이메틸폼아마이드, 다이메틸아세트아마이드, N-메틸-2-피롤리돈, 다이메틸설폭사이드, 다이에틸렌글라이콜다이메틸에터, 톨루엔, 벤젠, 자일렌, 메틸에틸케톤, 테트라하이드로퓨란, 에틸셀로솔브, 에틸셀로솔브아세테이트, 뷰틸셀로솔브, 다이옥세인, 사이클로헥산온, 및 아세트산 에틸을 들 수 있다. 이들 유기 용매는, 단독으로 또는 2종류 이상을 조합하여 사용할 수 있다. 수지 바니시 조제 시의 교반 혼합 및 혼련은, 예를 들면, 교반기, 뇌궤기, 3롤, 볼 밀, 비즈 밀 또는 호모디스퍼져를 이용하여 행할 수 있다.
기재 필름으로서는, 유기 용매를 휘발시킬 때의 가열 조건에 견딜 수 있는 내열성을 갖는 것이면 특별히 제한은 없고, 폴리프로필렌 필름, 폴리메틸펜텐 필름 등의 폴리올레핀 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름 등의 폴리에스터 필름, 폴리이미드 필름 및 폴리에터이미드 필름을 예시할 수 있다. 기재 필름은, 이들 필름으로 이루어지는 단층의 것에 한정되지 않고, 2종 이상의 재료로 이루어지는 다층 필름이어도 된다.
기재 필름에 도포한 수지 바니시로부터 유기 용매를 휘발시킬 때의 건조 조건은, 유기 용매가 충분히 휘발하는 조건으로 하는 것이 바람직하고, 구체적으로는, 50~200℃, 0.1~90분간의 가열을 행하는 것이 바람직하다. 유기 용매는, 필름상 접착제 전체량에 대하여 1.5질량% 이하까지 제거되는 것이 바람직하다.
또, 본 실시형태의 반도체용 접착제는, 웨이퍼 상에서 직접 형성해도 된다. 구체적으로는, 예를 들면, 상기 수지 바니시를 웨이퍼 상에 직접 스핀 코트하여 막을 형성한 후, 유기 용매를 제거함으로써, 웨이퍼 상에 직접 반도체용 접착제를 형성해도 된다.
<반도체 장치>
본 실시형태의 반도체 장치에 대하여, 도 1 및 도 2를 이용하여 이하 설명한다. 도 1은, 본 개시의 반도체 장치의 일 실시형태를 나타내는 모식 단면도이다. 도 1의 (a)에 나타내는 바와 같이, 반도체 장치(100)는, 서로 대향하는 반도체 칩(10) 및 기판(배선 회로 기판)(20)과, 반도체 칩(10) 및 기판(20)이 서로 대향하는 면에 각각 배치된 배선(15)과, 반도체 칩(10) 및 기판(20)의 배선(15)을 서로 접속하는 접속 범프(30)와, 반도체 칩(10) 및 기판(20) 사이의 공극에 간극없이 충전된 접착 재료(40)를 갖고 있다. 반도체 칩(10) 및 기판(20)은, 배선(15) 및 접속 범프(30)에 의하여 플립 칩 접속되어 있다. 배선(15) 및 접속 범프(30)는, 접착 재료(40)에 의하여 밀봉되어 있으며 외부 환경으로부터 차단되어 있다.
도 1의 (b)에 나타내는 바와 같이, 반도체 장치(200)는, 서로 대향하는 반도체 칩(10) 및 기판(20)과, 반도체 칩(10) 및 기판(20)이 서로 대향하는 면에 각각 배치된 범프(32)와, 반도체 칩(10) 및 기판(20) 사이의 공극에 간극없이 충전된 접착 재료(40)를 갖고 있다. 반도체 칩(10) 및 기판(20)은, 대향하는 범프(32)가 서로 접속됨으로써 플립 칩 접속되어 있다. 범프(32)는, 접착 재료(40)에 의하여 밀봉되어 있으며 외부 환경으로부터 차단되어 있다. 접착 재료(40)는, 본 실시형태의 반도체용 접착제의 경화물이다.
도 2는, 본 개시의 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이다. 도 2의 (a)에 나타내는 바와 같이, 반도체 장치(300)는, 2개의 반도체 칩(10)이 배선(15) 및 접속 범프(30)에 의하여 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(100)와 동일하다. 도 2의 (b)에 나타내는 바와 같이, 반도체 장치(400)는, 2개의 반도체 칩(10)이 범프(32)에 의하여 플립 칩 접속되어 있는 점을 제외하고, 반도체 장치(200)와 동일하다.
반도체 칩(10)으로서는, 특별히 한정은 없고, 실리콘, 저마늄 등의 동일 종류의 원소로 구성되는 원소 반도체, 갈륨 비소, 인듐 인 등의 화합물 반도체를 이용할 수 있다.
기판(20)으로서는, 회로 기판이면 특별히 제한은 없고, 유리 에폭시, 폴리이미드, 폴리에스터, 세라믹, 에폭시, 비스말레이미드트라이아진 등을 주된 성분으로 하는 절연 기판의 표면에, 금속막의 불필요한 개소를 에칭 제거하여 형성된 배선(배선 패턴)(15)을 갖는 회로 기판, 상기 절연 기판의 표면에 금속 도금 등에 의하여 배선(15)이 형성된 회로 기판, 상기 절연 기판의 표면에 도전성 물질을 인쇄하여 배선(15)이 형성된 회로 기판을 이용할 수 있다.
배선(15) 및 범프(32) 등의 접속부는, 주성분으로서, 금, 은, 구리, 땜납(주성분은, 예를 들면 주석-은, 주석-납, 주석-비스무트, 주석-구리, 주석-은-구리), 니켈, 주석, 납 등을 함유하고 있으며, 복수의 금속을 함유하고 있어도 된다.
상기 금속 중에서도, 접속부의 전기 전도성·열전도성이 우수한 패키지로 하는 관점에서, 금, 은 및 구리가 바람직하고, 은 및 구리가 보다 바람직하다. 비용이 저감된 패키지로 하는 관점에서, 저가인 것에 근거하여 은, 구리 및 땜납이 바람직하고, 구리 및 땜납이 보다 바람직하며, 땜납이 더 바람직하다. 실온에 있어서 금속의 표면에 산화막이 형성되면 생산성이 저하되는 경우 및 비용이 증가하는 경우가 있기 때문에, 산화막의 형성을 억제하는 관점에서, 금, 은, 구리 및 땜납이 바람직하고, 금, 은, 땜납이 보다 바람직하며, 금, 은이 더 바람직하다.
상기 배선(15) 및 범프(32)의 표면에는, 금, 은, 구리, 땜납(주성분은, 예를 들면, 주석-은, 주석-납, 주석-비스무트, 주석-구리), 주석, 니켈 등을 주된 성분으로 하는 금속층이, 예를 들면 도금에 의하여 형성되어 있어도 된다. 이 금속층은 단일의 성분만으로 구성되어 있어도 되고, 복수의 성분으로 구성되어 있어도 된다. 또, 상기 금속층은, 단층 또는 복수의 금속층이 적층된 구조를 하고 있어도 된다.
도 1의 (b)에 있어서, 반도체 칩(10)의 표면에 마련되는 범프(32)는, 구리 필러부와 땜납부를 구비하는 다층 구조를 갖고 있어도 된다. 이 경우, 구리 필러부가 반도체 칩(10) 측에 배치되며, 구리 필러부의 단부(端部)에 땜납부가 마련되는 것이 바람직하다.
또, 본 실시형태의 반도체 장치는, 반도체 장치(100~400)에 나타내는 바와 같은 구조(패키지)가 복수 적층되어 있어도 된다. 이 경우, 반도체 장치(100~400)는, 금, 은, 구리, 땜납(주성분은, 예를 들면 주석-은, 주석-납, 주석-비스무트, 주석-구리, 주석-은-구리), 주석, 니켈 등을 포함하는 범프 또는 배선으로 서로 전기적으로 접속되어 있어도 된다.
반도체 장치를 복수 적층하는 수법으로서는, 도 3에 나타내는 바와 같이, 예를 들면 TSV(Through-Silicon Via) 기술을 들 수 있다. 도 3은, 본 개시의 반도체 장치의 다른 일 실시형태를 나타내는 모식 단면도이며, TSV 기술을 이용한 반도체 장치이다. 도 3에 나타내는 반도체 장치(500)에서는, 인터포저(50) 상에 형성된 배선(15)이 반도체 칩(10)의 배선(15)과 접속 범프(30)를 개재하여 접속됨으로써, 반도체 칩(10)과 인터포저(50)는 플립 칩 접속되어 있다. 반도체 칩(10)과 인터포저(50)의 사이의 공극에는 접착 재료(40)가 간극없이 충전되어 있다. 상기 반도체 칩(10)에 있어서의 인터포저(50)와 반대 측의 표면 상에는, 배선(15), 접속 범프(30) 및 접착 재료(40)를 개재하여 반도체 칩(10)이 반복 적층되어 있다. 반도체 칩(10)의 표리에 있어서의 패턴면의 배선(15)은, 반도체 칩(10)의 내부를 관통하는 구멍 내에 충전된 관통 전극(34)에 의하여 서로 접속되어 있다. 또한, 관통 전극(34)의 재질로서는, 구리, 알루미늄 등을 이용할 수 있다.
이와 같은 TSV 기술에 의하여, 통상은 사용되지 않는 반도체 칩의 이면으로부터도 신호를 취득하는 것이 가능해진다. 나아가서는, 반도체 칩(10) 내에 관통 전극(34)을 수직으로 통과시키기 때문에, 대향하는 반도체 칩(10) 간 또는 반도체 칩(10) 및 인터포저(50) 간의 거리를 짧게 하여, 유연한 접속이 가능하다. 본 실시형태의 반도체용 접착제는, 이와 같은 TSV 기술에 있어서, 대향하는 반도체 칩(10) 간 또는, 반도체 칩(10) 및 인터포저(50) 간의 반도체용 접착제로서 적용할 수 있다.
또, 에어리어 범프 칩 기술 등의 자유도가 높은 범프 형성 방법에서는, 인터포저를 개재하지 않고 그대로 반도체 칩을 메인보드에 직접 실장할 수 있다. 본 실시형태의 반도체용 접착제는, 이와 같은 반도체 칩을 메인보드에 직접 실장하는 경우에도 적용할 수 있다. 또한, 본 실시형태의 반도체용 접착제는, 2개의 배선 회로 기판을 적층하는 경우에, 기판 간의 공극을 밀봉할 때에도 적용할 수 있다.
<반도체 장치의 제조 방법>
다음으로, 본 실시형태의 반도체 장치의 제조 방법에 대하여 설명한다.
먼저, 기판 또는 반도체 칩 상에 필름상 접착제를 첩부한다. 필름상 접착제의 첩부는, 가열 프레스, 롤 래미네이트, 진공 래미네이트 등에 의하여 행할 수 있다. 필름상 접착제의 공급 면적 및 두께는, 반도체 칩 또는 기판의 사이즈, 및, 접속 범프의 높이에 의하여 적절히 설정된다. 필름상 접착제는, 반도체 칩에 첩부해도 되고, 반도체 웨이퍼에 첩부한 후, 다이싱하여, 반도체 칩에 개편화함으로써, 필름상 접착제를 첩부한 반도체 칩을 제작해도 된다.
필름상 접착제를 기판 또는 반도체 칩에 첩부한 후, 반도체 칩의 접속 범프(땜납 범프 등)와 기판의 배선(구리 배선 등)을 플립 칩 본더 등의 접속 장치를 이용하여, 위치 맞춤한다. 계속해서, 반도체 칩과 기판을 접속 범프의 융점 이상의 온도로 가열하면서 압착하고, 반도체 칩과 기판을 접속함과 함께, 필름상 접착제에 의하여 반도체 칩과 기판의 사이의 공극을 밀봉 충전한다. 이상에 의하여, 반도체 장치가 얻어진다.
접속 하중은, 접속 범프의 수 및 높이의 불균일, 가압에 의한 접속 범프, 또는 접속부의 범프를 받는 배선의 변형량을 고려하여 설정된다. 접속 온도는, 접속부의 온도가 접속 범프의 융점 이상인 것이 바람직하지만, 각각의 접속부(범프 또는 배선)의 금속 접합이 형성되는 온도이면 된다. 접속 범프가 땜납 범프인 경우는, 접속 온도는 약 220℃ 이상이어도 된다.
접속 시의 접속 시간은, 접속부의 구성 금속에 따라 다르지만, 생산성이 향상되는 관점에서 단시간일수록 바람직하다. 접속 범프가 땜납 범프인 경우, 접속 시간은 20초 이하가 바람직하고, 10초 이하가 보다 바람직하며, 5초 이하가 더 바람직하다. 땜납 범프를 이용하여 단시간 접속으로 접속을 행하는 경우, 접속 시간은 4초 이하인 것이 바람직하고, 3초 이하인 것이 보다 바람직하며, 2초 이하인 것이 더 바람직하다. 이와 같이 단시간에 접속을 행함으로써, 고신뢰성의 패키지를 보다 많이 제조할 수 있다. 여기에서, 접속 시간은, 상기 접속 온도가 접속 범프에 가해지는 시간을 의미한다. 구리-구리 또는 구리-금의 금속 접속의 경우는, 접속 시간은 60초 이하가 바람직하다. 접속 범프가 땜납 범프인 경우, 접속 시에 땜납을 용융시켜, 산화막 및 표면의 불순물을 제거하고, 금속 접합을 접속부에 형성하는 것이 바람직하다.
본 실시형태의 반도체 장치의 제조 방법에서는, 위치 맞춤을 한 후에 가고정하여(반도체용 접착제를 개재하고 있는 상태), 리플로 노(爐)로 가열 처리함으로써, 접속 범프를 용융시켜 반도체 칩과 기판을 접속해도 된다. 가고정의 단계에서는, 금속 접합을 형성하는 것이 반드시 필요하지 않기 때문에, 상기의 가열하면서 압착하는 방법에 비하여 저하중, 단시간, 저온도에 의한 압착이면 되고, 생산성이 향상됨과 함께 접속부의 열화를 억제할 수 있다.
또, 반도체 칩과 기판을 접속한 후, 오븐 등으로 가열 처리를 행하여, 접속 신뢰성·절연 신뢰성을 더 높여도 된다. 가열 온도는, 필름상 접착제의 경화가 진행되는 온도가 바람직하고, 완전히 경화되는 온도가 보다 바람직하다. 가열 온도, 가열 시간은 적절히 설정된다.
본 실시형태의 반도체 장치의 제조 방법에서는, 필름상 접착제 대신에, 페이스트상의 반도체용 접착제를 기판 또는 반도체 칩 상에 공급해도 된다. 반도체용 접착제의 공급은, 스핀 코트 등의 도포 방법에 의하여 행할 수 있다.
이상, 본 개시의 적합한 실시형태에 대하여 설명했지만, 본 개시는 상기 실시형태에 한정되는 것은 아니다.
실시예
이하, 실시예에 의하여 본 개시를 보다 구체적으로 설명하지만, 본 개시는 실시예에 한정되는 것은 아니다.
각 실시예 및 비교예에서 사용한 화합물은 이하와 같다.
(a) 성분: 중량 평균 분자량이 10000 미만인 수지
(a-1): 트라이페놀메테인 골격 함유 다관능 에폭시 수지(미쓰비시 케미컬 주식회사제, 상품명 "EP1032H60", 중량 평균 분자량: 800~2000)
(a-2): 비스페놀 F형 액상 에폭시 수지(미쓰비시 케미컬 주식회사제, 상품명 "YL983U", 중량 평균 분자량: 약 340)
(a-3): 가요성 반고형상 에폭시 수지(미쓰비시 케미컬 주식회사제, 상품명 "YX7110B60", 중량 평균 분자량: 약 1000~5000)
(b) 성분: 경화제: 2,4-다이아미노-6-[2'-메틸이미다졸일-(1')]-에틸-s-트라이아진아이소사이아누르산 부가체(시코쿠 가세이 주식회사제, 상품명 "2MAOK-PW")
(c) 성분: 중량 평균 분자량이 10000 이상인 고분자 화합물: 페녹시 수지(도토 가세이 주식회사제, 상품명 "ZX1356", Tg: 약 71℃, 중량 평균 분자량: 약 63000)
(d) 성분: 플럭스제(카복실산): 글루타르산(융점: 약 95℃)
(e) 성분: 무기 필러
(e-1) 실리카 필러(주식회사 아드마텍스제, 상품명 "SE2050", 평균 입경: 0.5μm)
(e-2) 메타크릴 표면 처리 나노 실리카 필러(주식회사 아드마텍스제, 상품명 "YA050C-SM", 평균 입경: 약 50nm)
(f) 성분: 유기 필러
(f-1): 실리콘 복합 파우더(신에쓰 가가쿠 고교 주식회사제, 상품명 "KMP-602", 평균 입경: 30μm, 구상 실리콘 고무 파우더의 표면을 실리콘 레진으로 피복한 구상 분말)
(f-2): 실리콘 복합 파우더(신에쓰 가가쿠 고교 주식회사제, 상품명 "KMP-600", 평균 입경: 5μm, 구상 실리콘 고무 파우더의 표면을 실리콘 레진으로 피복한 구상 분말)
(f-3): 실리콘 복합 파우더(신에쓰 가가쿠 고교 주식회사제, 상품명 "KMP-605", 평균 입경: 2μm, 구상 실리콘 고무 파우더의 표면을 실리콘 레진으로 피복한 구상 분말)
(f-4): 실리콘 복합 파우더(신에쓰 가가쿠 고교 주식회사제, 상품명 "X-52-7030", 평균 입경: 0.8μm, 구상 실리콘 고무 파우더의 표면을 실리콘 레진으로 피복한 구상 분말)
(f-5): 코어 셸 타입 유기 미립자(롬 앤드 하스 재팬 주식회사제, 상품명 "EXL-2655", 코어 부분: 뷰타다이엔/스타이렌 공중합 폴리머, 셸 부분: PMMA/스타이렌 공중합 폴리머)
(실시예 1~4 및 비교예 1~2)
<필름상 접착제의 제작>
표 1에 나타내는 배합량(단위: 질량부)의 (a) 성분, (b) 성분, (c) 성분, (d) 성분, (e) 성분 및 (f) 성분을, NV값([건조 후의 도료분 질량]/[건조 전의 도료분 질량]×100)이 60질량%가 되도록 유기 용매(메틸에틸케톤)에 첨가했다. 그 후, 상기 (a)~(f) 성분 및 유기 용매의 전체 배합량과 동일 질량의 φ1.0mm의 지르코니아 비즈를 첨가하여, 볼 밀(프리츠·재팬 주식회사제, 유성형 미분쇄기 P-7)로 30분 교반했다. 교반 후, 지르코니아 비즈를 여과에 의하여 제거하고, 도공 바니시를 제작했다.
얻어진 도공 바니시를, 테이블 코터(HIRANO KINZOKU사제)로 도공하고, 80℃에서 5분간 건조함으로써, 막두께 20μm의 필름상 접착제를 얻었다.
실시예 및 비교예에서 얻어진 필름상 접착제의 접착력 및 신뢰성, 및, 그것을 이용하여 제작한 반도체 장치의 휨을, 이하에 나타내는 평가 방법으로 평가했다. 평가 결과는 표 1에 나타낸다.
<접착력의 측정>
필름상 접착제를 소정의 사이즈(세로 3.2mm×가로 3.2mm×두께 0.02mm)로 잘라내고, 실리콘 칩(세로 3mm×가로 3mm×두께 0.725mm)에 70℃에서 첩부하며, 열압착 시험기(히타치 가세이 테크노 플랜트 주식회사제)를 이용하여, 다른 실리콘 칩(세로 5mm×가로 5mm×두께 0.725mm)에 압착했다(압착 조건: 압착 헤드 온도 190℃에서 5초간 압착한 후, 압착 헤드 온도 240℃에서 5초간 압착, 하중은 0.5 MPa). 그 후, 클린 오븐(ESPEC사제) 중에서 경화(175℃, 2시간)하여, 시험 샘플을 얻었다.
상기 시험 샘플을, 85℃, 상대 습도 85%의 항온 항습조(ESPEC사제) 내에 24시간 방치하고, 취출한 후, 250℃의 핫플레이트 상에서 접착력 측정 장치(DAGE사제)를 사용하여, 하측의 실리콘 칩의 상면으로부터의 툴 높이 0.05mm, 툴 속도 0.05mm/s의 조건으로 접착력(흡습 후의 250℃에 있어서의 접착력)을 측정했다.
<내리플로성의 평가>
필름상 접착제를 소정의 사이즈(세로 7.3mm×가로 7.3mm×두께 0.04mm)로 잘라내고, 땜납 범프 첩부 반도체 칩(칩 사이즈: 세로 7.3mm×가로 7.3mm×두께 0.15mm, 접속부의 금속: 구리 필러+땜납, 범프 높이(구리 필러+땜납의 합계의 높이): 약 45μm)의 범프 측의 면 상에 첩부하며, 유리 에폭시 기판(유리 에폭시 기재의 두께: 0.42mm, 구리 배선의 두께: 9μm)에 플립 칩 실장 장치 "FCB3"으로 실장하여(실장 조건: 100℃/0.5MPa/1s로 가압착한 후, 180℃/0.5MPa/2s로 승온하며, 그 후 260℃/0.5MPa/5s의 조건으로 본압착), 반도체 장치를 얻었다. 필름상 접착제는, 막두께 20μm의 것을 2매 적층함으로써 막두께 40μm로 했다. 압착할 때에 기판을 두는 스테이지 온도는 80℃로 했다. 상기 반도체 장치를, 밀봉재(히타치 가세이 주식회사제, 상품명 "CEL9750ZHF10")를 이용하여, 180℃, 6.75MPa, 90초의 조건으로 몰드하고, 클린 오븐(ESPEC사제) 중에서 경화(175℃, 2시간)하여, 시험 샘플을 얻었다.
다음으로, 상기 시험 샘플을 JEDEC Level 2의 조건으로 처리를 한 후, 리플로 노(주식회사 다무라 세이사쿠쇼제)에 3회 통과(최고 도달 온도 260℃)시켰다. 리플로 전후의 패키지의 접속 저항값을 멀티 미터(CUSTOM사제)를 이용하여 측정했다. 리플로 전후에서의 접속 저항값의 변화량이 5Ω 이하인 경우를 평가 "A"라고 하고, 변화량이 5Ω를 초과하거나 또는 접속 불량이 된 경우를 평가 "B"라고 했다.
<휨 평가>
내리플로성의 평가와 동일한 방법으로 반도체 장치를 제작하여, 이것을 시험 샘플로 했다. 상기 시험 샘플에 대하여, 비접촉식 형상 측정 장치(SONY사제)를 이용하여, 칩을 위로부터 보았을 때의 대각 방향의 2변의 형상을 계측했다. 각 변의 요철의 최댓값과 최솟값의 차를 휨량(μm)으로 하고, 2변의 평균값으로 휨량을 평가했다. 이 휨량이 70μm 이하인 경우를 평가 "A"라고 하고, 70μm를 초과하는 경우를 평가 "B"라고 했다.
[표 1]
Figure pct00001
표 1에 나타낸 결과로부터 명확한 바와 같이, 무기 필러 및 실리콘 고무 필러를 함유하는 실시예 1~4의 반도체용 접착제는, 비교예 1~2의 반도체용 접착제와 비교하여, 접착력 및 내리플로성이 우수하고, 또한, 저휨화가 도모되는 것이 확인되었다.
10…반도체 칩
15…배선(접속부)
20…기판(배선 회로 기판)
30…접속 범프
32…범프(접속부)
34…관통 전극
40…접착 재료
50…인터포저
100, 200, 300, 400, 500…반도체 장치

Claims (10)

  1. 중량 평균 분자량이 10000 미만인 수지와, 경화제와, 무기 필러와, 실리콘 고무 필러를 함유하는 반도체용 접착제.
  2. 청구항 1에 있어서,
    상기 실리콘 고무 필러의 평균 입경이 30μm 이하인, 반도체용 접착제.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 무기 필러가 실리카 필러를 포함하는, 반도체용 접착제.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    중량 평균 분자량이 10000 이상인 고분자 성분을 더 함유하는, 반도체용 접착제.
  5. 청구항 4에 있어서,
    상기 고분자 성분의 중량 평균 분자량이 30000 이상이며, 상기 고분자 성분의 유리 전이 온도가 100℃ 이하인, 반도체용 접착제.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    필름상인, 반도체용 접착제.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 실리콘 고무 필러의 함유량이, 반도체용 접착제의 고형분 전체량을 기준으로 하여 0.1~20질량%인, 반도체용 접착제.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 무기 필러의 함유량에 대한 상기 실리콘 고무 필러의 함유량의 질량비가, 0.05~0.5인, 반도체용 접착제.
  9. 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 반도체 장치의 제조 방법으로서,
    상기 접속부의 적어도 일부를, 청구항 1 내지 청구항 8 중 어느 한 항에 기재된 반도체용 접착제를 이용하여 밀봉하는 공정을 구비하는, 반도체 장치의 제조 방법.
  10. 반도체 칩 및 배선 회로 기판의 각각의 접속부가 서로 전기적으로 접속된 접속 구조, 또는, 복수의 반도체 칩의 각각의 접속부가 서로 전기적으로 접속된 접속 구조와,
    상기 접속부의 적어도 일부를 밀봉하는 접착 재료를 구비하고,
    상기 접착 재료는, 청구항 1 내지 청구항 8 중 어느 한 항에 기재된 반도체용 접착제의 경화물로 이루어지는, 반도체 장치.
KR1020217022284A 2019-03-26 2020-03-23 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치 KR20210143720A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2019-058665 2019-03-26
JP2019058665 2019-03-26
PCT/JP2020/012790 WO2020196430A1 (ja) 2019-03-26 2020-03-23 半導体用接着剤、半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
KR20210143720A true KR20210143720A (ko) 2021-11-29

Family

ID=72611013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217022284A KR20210143720A (ko) 2019-03-26 2020-03-23 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치

Country Status (5)

Country Link
JP (1) JP7544031B2 (ko)
KR (1) KR20210143720A (ko)
CN (1) CN113795560A (ko)
TW (1) TWI834852B (ko)
WO (1) WO2020196430A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240347682A1 (en) * 2021-08-17 2024-10-17 Sony Semiconductor Solutions Corporation Semiconductor device and electronic device
WO2024166319A1 (ja) * 2023-02-09 2024-08-15 株式会社レゾナック 半導体装置を製造する方法、半導体装置、及び硬化性樹脂組成物

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294382A (ja) 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0384078A (ja) * 1989-08-29 1991-04-09 Toray Ind Inc 導電性接着剤
JP2003026957A (ja) * 2001-07-16 2003-01-29 Shigeru Koshibe 充填材及びそれを含む樹脂組成物
KR100646070B1 (ko) * 2005-06-15 2006-11-14 엘에스전선 주식회사 반도체용 접착제 조성물 및 이를 이용한 접착필름
JP5342221B2 (ja) * 2008-12-05 2013-11-13 パナソニック株式会社 半導体封止用エポキシ樹脂無機複合シート及び成形品
JP2012162585A (ja) * 2011-02-03 2012-08-30 Namics Corp 半導体樹脂封止材
JP2017220519A (ja) * 2016-06-06 2017-12-14 日立化成株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294382A (ja) 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd 半導体ウエハーの接合方法および半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2020196430A1 (ko) 2020-10-01
JP7544031B2 (ja) 2024-09-03
TWI834852B (zh) 2024-03-11
WO2020196430A1 (ja) 2020-10-01
CN113795560A (zh) 2021-12-14
TW202039760A (zh) 2020-11-01

Similar Documents

Publication Publication Date Title
US9803111B2 (en) Adhesive for semiconductor, fluxing agent, manufacturing method for semiconductor device, and semiconductor device
US9425120B2 (en) Semiconductor device and production method therefor
CN108352333A (zh) 半导体用粘接剂、半导体装置以及制造该半导体装置的方法
JP7196841B2 (ja) 半導体用接着剤、半導体装置の製造方法及び半導体装置
JP5915727B2 (ja) 半導体装置及びその製造方法
WO2017195517A1 (ja) 半導体装置の製造方法
KR20210143720A (ko) 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
US20150035175A1 (en) Adhesive for semiconductor, fluxing agent, manufacturing method for semiconductor device, and semiconductor device
KR102629861B1 (ko) 반도체용 접착제, 반도체 장치의 제조 방법 및 반도체 장치
KR102652707B1 (ko) 반도체용 필름상 접착제, 반도체 장치 및 그 제조 방법
JP2017171817A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法
JP2018113295A (ja) 半導体装置を製造する方法
JP6690308B2 (ja) 半導体装置を製造する方法
JP7248007B2 (ja) 半導体用接着剤及びそれを用いた半導体装置の製造方法
JP7521271B2 (ja) 多層フィルムの製造方法、多層フィルム及び半導体装置の製造方法
JP2020136398A (ja) 半導体用接着剤
JP2017103304A (ja) 半導体用接着剤、半導体装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal