JP2013168536A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013168536A
JP2013168536A JP2012031333A JP2012031333A JP2013168536A JP 2013168536 A JP2013168536 A JP 2013168536A JP 2012031333 A JP2012031333 A JP 2012031333A JP 2012031333 A JP2012031333 A JP 2012031333A JP 2013168536 A JP2013168536 A JP 2013168536A
Authority
JP
Japan
Prior art keywords
semiconductor
resin layer
semiconductor component
semiconductor chip
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012031333A
Other languages
English (en)
Other versions
JP5853754B2 (ja
Inventor
Toru Meura
徹 和布浦
Kensuke Nakamura
謙介 中村
Yoji Ishimura
陽二 石村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2012031333A priority Critical patent/JP5853754B2/ja
Publication of JP2013168536A publication Critical patent/JP2013168536A/ja
Application granted granted Critical
Publication of JP5853754B2 publication Critical patent/JP5853754B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract


【課題】生産性および信頼性を向上することができる半導体装置の製造方法を提供すること。
【解決手段】基材10B上に作りこまれた複数の半導体部品10の所定の位置に半導体部品12を積層し、半導体部品12の所定の位置に半導体部品14をこの順に積層接着し、接着する工程を繰り返すことにより、複数の積層体2を得る積層工程と、積層体2を半田の融点以上に加熱することにより半田接合して半田接合した積層体2を得る第一の接合工程と、を含む半導体装置の製造方法である。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関する。
従来、複数の半導体素子を積層して構成された半導体装置が使用されている。たとえば、特許文献1、2には、TSV(Through Silicon Via)を有する半導体素子(あるいは半導体基板)を複数積層した半導体装置が開示されている。図11には、特許文献1に開示された半導体装置900を示す。この半導体装置900は、インターポーザ901上に樹脂層902を介して半導体チップ903が積層された構造となっている。
このような半導体装置900は、以下のようにして製造されていると考えられる。まず、図12(A)に示すように、あらかじめインターポーザ901上に接続用バンプ900Aを形成する。その後、図12(B)に示すように、フィルム状接着剤(樹脂層)902を設ける。その後、図12(C)に示すように、半導体チップ903を積層し、半田接合を行う。
このような作業を繰り返すことで、図11に示す半導体装置900が得られる。
また、特許文献2では、4つの半導体基板を積層した後、対向する半導体基板同士を半田接合し、その後、樹脂で封止して半導体基板間に樹脂を注入する製造方法が開示されている。
特開2011−29392号公報 特開2010−278334号公報
しかしながら、特許文献1の半導体装置の製造方法では、半導体チップを積層するたびに、半田接合を繰り返し行っているため、半田接合時の生産性に問題がある。さらに、半導体チップを積層するたびに、半田接合を繰り返し行っているため、下層の半導体チップへの半田接合の際の熱による影響が心配される。
一方で、特許文献2の半導体装置の製造方法では、半導体基板同士を接合した後、半導体基板間の隙間に樹脂を充填しているため、樹脂の充填が難しく、生産性が問題となる。
本発明によれば、一方の面側に第二半導体部品と接続するための接続用端子を有する複数の第一半導体部品が作りこまれた基材、一方の面側に第三半導体部品と接続するための接続用端子を有し、他方の面側に前記第一半導体部品と接続するための接続端子を有する第二半導体部品、一方の面側に前記第二半導体部品と接続するための接続用端子を有する第三半導体部品および第一樹脂層、第二樹脂層を用意する工程と、
前記基材上に作りこまれた複数の前記第一半導体部品の所定の位置に前記第一樹脂層および前記第二半導体部品をこの順に積層した後、加熱して、半硬化状態の前記第一樹脂層を介して前記第一半導体部品および前記第二半導体部品を接着し、前記接着する工程を繰り返すことにより、基材上に作りこまれた複数の第一半導体部品のそれぞれ所定の位置に、前記第一樹脂層を介して前記第一半導体部品と前記第二半導体部品とを接着させる接着工程と、
前記第二半導体部品の所定の位置に前記第二樹脂層および第三半導体部品をこの順に積層した後、加熱して、半硬化状態の前記第二樹脂層を介して前記第二半導体部品および前記第三半導体部品を接着し、前記接着する工程を繰り返すことにより、第二半導体部品のそれぞれの所定の位置に、前記第二樹脂層を介して前記第二半導体部品と前記第三半導体部品とを接着させて複数の積層体を得る積層工程と、
前記積層体を半田の融点以上に加熱することにより半田接合して半田接合した積層体を得る第一の接合工程と、
前記第一樹脂層、第二樹脂層の硬化を進める硬化工程と、を含む半導体装置の製造方法が提供される。
ここで、第一の接合工程において、半田接合されるとは、積層体が半田層の融点以上に加熱され、半導体部品間の接合に使用される各半田層が溶融するとともに、半導体部品の接続用端子同士が物理的に接触して、接触部分の少なくとも一部に合金を形成している状態をいう。
本発明の製造方法によれば、複数の第一半導体部品が作りこまれた基材に、第一樹脂層、第二半導体部品、第二樹脂層、第三半導体部品を順次積層し積層体を構成した後、この積層体を加熱して、各接続用端子間の半田接合を行っている。そのため、対向する半導体部品同士ごとに半田接合を逐次行う場合に比べ、半田接合時の生産性を向上させることができる。
また、複数の第一半導体部品が作りこまれた基材に、第一樹脂層、第二半導体部品、第二樹脂層、第三半導体部品を順次積層した積層体を構成した後、この積層体全体を加熱して半田接合を行うため、従来に比べて、各半導体部品にかかる熱ダメージも低減させることができる。これにより、半導体装置の信頼性を向上させることができる。
さらに、本発明では、複数の第一半導体部品が作りこまれた基材に、第一樹脂層、第二半導体部品、第二樹脂層、第三半導体部品を順次積層した積層体を構成した後、この積層体を加熱して、各端子間の半田接合を行なっている。半田接合前に、樹脂層を半導体部品により挟んでいるので、半田接合後に、半導体部品間に樹脂を充填する場合に比べ、手間を要しない。
さらに、本発明の製造方法では、積層体において樹脂層が半導体部品に挟まれているため、そりが発生しにくく、積層体中の各半導体部品同士を半田接合する際にずれが生じにくい。したがって、本発明では、半導体部品間の位置ずれが防止でき、正確に位置合わせされた積層体を、基板に搭載できる。
本発明によれば、生産性および信頼性を向上することができる半導体装置の製造方法が提供される。
実施形態にかかる半導体装置の製造工程を示す断面図である。 実施形態にかかる半導体装置の製造工程を示す断面図である。 実施形態にかかる半導体装置の製造工程を示す断面図である。 実施形態にかかる半導体装置の製造工程を示す断面図である。 実施形態にかかる半導体装置の製造工程を示す断面図である。 半導体装置の製造装置の断面図である。 半導体装置の製造装置の断面図である。 実施形態にかかる半導体装置の製造工程を示す断面図である。 実施形態にかかる半導体装置の製造工程を示す断面図である。 本発明の変形例にかかる半導体装置の製造工程を示す断面図である。 背景技術にかかる半導体装置の構造を示す断面図である。 背景技術にかかる半導体装置の製造工程を示す断面図である。
以下、本発明の実施形態を図面に基づいて説明する。
(実施形態)
図1〜図9には、本実施形態の半導体装置の製造方法が示されている。
はじめに、本実施形態の半導体装置1の製造方法の概要について説明する。
本実施形態の半導体装置1の製造方法は、接着工程、積層工程、第一の接合工程、硬化工程、第二の接合工程を含む。
接着工程では、一方の面側に半導体チップ(第二半導体部品)12と接続するための接続用端子121を有する半導体ウェハ(複数の半導体チップ10(第一半導体部品)が作りこまれた基材)10B、一方の面側に半導体チップ10と接続するための端子用端子121有し、他方の面側に半導体チップ(第三半導体部品)14と接続するための接続用端子122を有する半導体チップ12、一方の面側に半導体チップ12と接続するための接続用端子141を有し、他方の面側には半導体チップ(第四半導体部品)16と接続するための接続用端子142を有する半導体チップ14、一方の面側に半導体チップ14と接続するための接続用端子161を有し、他方の面側に基板18と接続するための接続用端子162を有する半導体チップ(第四半導体部品)16、樹脂層(第一樹脂層)11、樹脂層(第二樹脂層)13、樹脂層(第三樹脂層)15を用意する。
半導体ウェハ10B上に作りこまれた複数の半導体チップ10の所定の位置に樹脂層11、半導体チップ12をこの順に積層した後、加熱して、半導体チップ10および半導体チップ12を接着する。次に、上述の接着を繰り返すことにより、半導体ウェハ10B上に作りこまれた複数の半導体チップ10のそれぞれ所定の位置に、樹脂層11を介して半導体チップ10と半導体チップ12とを次々と接着させていく。
積層工程では、樹脂層13と半導体チップ14、樹脂層15と半導体チップ16についても同様に、半導体チップ14は半導体チップ12上に樹脂層13を介して半導体チップ14を接着することを繰り返し行い、半導体チップ16は半導体チップ14上に樹脂層15を介して半導体チップ16を接着することを繰り返し行うことにより半導体ウェハ10B上に複数の半導体チップを積層して複数の積層体2を得る。
第一の接合工程では、半導体チップ10,12同士、半導体チップ12,14同士、半導体チップ14,16が半田接合されていない状態の積層体2を加熱して、半導体チップ10,12間、半導体チップ12,14間、半導体チップ14,16間の半田接合を行う。
次に硬化工程において、樹脂層11、樹脂層13および樹脂層15の硬化を進める。
その後、半田接合した積層体2を基材18上に設置する。積層体2の基材18への接続用端子162と、基材18の積層体2への接続用端子181とが当接するように、積層体2を基材18上に設置する。
次に、本実施形態の半導体装置1の製造方法について、詳細に説明する。
はじめに、図1に示すように、半導体ウェハ10Bを用意する。この半導体ウェハ10Bは、複数の半導体チップ10が作りこまれたものである。半導体ウェハ表面には、それぞれの半導体チップ10に対応する位置に端子(半導体チップ12への接続用の端子)101が設けられたものであり、本実施形態では、基板を貫通するビアは設けられていない。接続用端子101は、たとえば、基板側から銅層、ニッケル層、金層の順に積層された構造となっている。ただし、接続用端子101の構造は、これに限られるものではない。
ここで、半導体ウェハ10Bの厚みは、10μm以上、150μm以下である。より好ましくは、20μm以上、100μm以下である。
また、半導体ウェハ10Bの他方の基板表面(裏面)側には、端子は設けられていない。
また、図1に示すように、複数の半導体チップ12を用意する。この半導体チップ12は、基板(シリコン基板)120と、基板120を貫通するビア123とを有するTSV構造の半導体素子である。基板120の一方の表面には、端子121が設けられ、他方の表面には、端子122が設けられている。端子121および端子122は、ビア123で接続されている。端子121は、半導体チップ10に接続される接続用端子であり、端子122は、半導体チップ14に接続される接続用端子である。
ビア123は、たとえば、銅等の金属や、不純物がドープされた導電性のポリシリコンで構成される。
端子122は、たとえば、端子101と同様の層構成で構成される。
端子121は、表面に半田層121Aを有するものである。接続用端子121は、たとえば、銅層上にニッケル層を積層し、さらにこのニッケル層を被覆するように半田層121Aを設けた構造である。
半田層121Aの材料は、特に制限されず、錫、銀、鉛、亜鉛、ビスマス、インジウム及び銅からなる群から選択される少なくとも1種以上を含む合金等が挙げられる。これらのうち、錫、銀、鉛、亜鉛及び銅からなる群から選択される少なくとも1種以上を含む合金が好ましい。半田層121Aの融点は、110〜250℃、好ましくは170〜230℃である。
半導体チップ12の基板120の端子121が設けられた側の表面には、樹脂層11が設けられている。
樹脂層11は、端子121を被覆している。樹脂層11は、詳しくは後述するが熱硬化性樹脂を含む層である。また、好ましくは、フラックス活性化合物を含むようにしてもよい。
さらに、複数の半導体チップ14および半導体チップ16も用意する(図1参照)。
ここで、半導体チップ14,16は、半導体チップ12と同様のものである。すなわち、半導体チップ14、半導体チップ16は、半導体チップ12と同様、TSV構造の半導体素子であり、半導体チップ14は、基板(シリコン基板)140と、この基板140を貫通するビア143と、ビア143に接続された一対の端子142,141とを備える。端子142は、半導体チップ16に接続される接続用端子であり、端子141は、半導体チップ12に接続される接続用端子である。
半導体チップ16は、基板(シリコン基板)160と、この基板160を貫通するビア163と、ビア163に接続された一対の端子162,161とを備える。端子162は、基材18に接続される接続用端子であり、端子161は、半導体チップ14に接続される接続用端子である。
ビア143、163は、ビア123と同様の材料で構成される。端子142、162は、端子122と同様の構成および材料であり、端子141、161は、端子121と同様の構成および材料である。なお、符号141A、161Aは、半田層121Aと同様の半田層である。
半導体チップ14には、端子141を被覆する樹脂層13が設けられている。また、半導体チップ16には、端子161を被覆する樹脂層15が設けられている。
ここで、各半導体チップ12,14,16に、樹脂層11,13,15をそれぞれ設ける方法としては、たとえば、以下の方法があげられる。
各半導体チップ12,14,16に対し、それぞれ、樹脂層11,13,15を貼り付ける。
また、あらかじめ、半導体チップ12、14、16が一体化したウェハを用意し、このウェハに、樹脂層11、13,15が一体化した樹脂シートを貼り付ける。その後、樹脂シート、ウェハをダイシングすることで、樹脂層11付きの半導体チップ12、樹脂層13付きの半導体チップ14、樹脂層15付きの半導体チップ16を用意してもよい。
さらに、半導体チップ12、14、16が一体化したウェハを用意し、このウェハに、スピンコートで樹脂層11、13,15が一体化した樹脂層を形成し、その後、ダイシングすることで、樹脂層11付きの半導体チップ12、樹脂層13付きの半導体チップ14、樹脂層15付きの半導体チップ16を用意してもよい。
なお、本実施形態では、半導体チップ12、14、16は、平面視(基板面側から見た場合の平面視)における大きさが同一である。また、半導体チップ12,14,16の基板120,140,160の厚みは10μm以上150μm以下、より好ましくは、20μm以上、100μm以下、さらには、50μm以下で、非常に薄いものとなっている。
(半導体チップを接着し積層体を用意する工程)
次に、図4(C)に示すように、複数の半導体チップ10が作りこまれた半導体ウェハ10B、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16で構成される複数の積層体2を用意する。
まず、図2に示すように、半導体ウェハ10Bの所定の半導体チップ10の端子101が形成された面と、半導体チップ12に設けられた樹脂層11とを対向させ、半導体チップ10上に、樹脂層11を介して半導体チップ12を積層する(図2(A))。
このとき、半導体チップ10に形成されたアライメントマークと半導体チップ12に形成されたアライメントマークとを確認し位置あわせを行なう。
その後、半導体チップ10、樹脂層11、半導体チップ12を加熱して、半硬化の状態(Bステージ)の樹脂層11を介して、半導体チップ10および半導体チップ12を接着する。このとき、ヒータが内蔵された一対の挟圧部材により半導体チップ10、樹脂層11、半導体チップ12を挟むことで、半導体チップ10、樹脂層11、半導体チップ12を加熱するとともに、前記一対の挟圧部材にて挟圧し、荷重をかけることで、半導体チップ10および半導体チップ12を接着することができる。たとえば、フリップチップボンダーを使用して、大気圧下、大気中で、樹脂層11を介して半導体チップ10および半導体チップ12を接着する。このときの加熱温度は、樹脂層11の熱硬化性樹脂が完全硬化しなければ、特に限定されないが、熱硬化性樹脂の硬化温度未満であることが好ましい。
接着後の半導体チップ10に対する半導体チップ12の位置が正確であるかどうかは、たとえば、X線顕微鏡や、赤外線顕微鏡を使用して確認することができる。
次に、半導体ウェハ10Bに作りこまれた別の半導体チップ10の所定の位置に、上述と同様にして半導体チップ10の端子101が形成された面と、半導体チップ12に設けられた樹脂層11とを対向させ、半導体チップ10上に、樹脂層11を介して半導体チップ12を積層する。上述の工程を繰り返し行うことにより、複数の半導体チップ10が作りこまれた半導体ウェハ10Bのそれぞれの所定の位置に、半導体チップ12を順次積層していく(図2(B))。以上の接着工程により、複数の半導体チップ10が作りこまれた半導体ウェハ10B上に、半導体チップ12が接着された二階建ての構造をもった積層物が得られる(図2(C))。
次に、二階建ての積層物の二階部分である半導体チップ12の上に、半導体チップ14を積層させて三階部分の積層を行う。まず、所定の半導体チップ12の端子122が設けられた面と、樹脂層13とを対向させて、半導体チップ12上に樹脂層13を介して半導体チップ14を積層する(図3(A))。
このとき、半導体チップ12に形成されたアライメントマークと半導体チップ14に形成されたアライメントマークとを確認し位置あわせを行なう。
その後、半導体ウェハ10B、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14を加熱して、半硬化の状態(Bステージ)の樹脂層13を介して、半導体チップ12および半導体チップ14を接着する。このとき、ヒータが内蔵された一対の挟圧部材により半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14を挟んで加熱し、前記一対の挟圧部材にて挟圧し、荷重をかけることで、半導体チップ12および半導体チップ14を接着することができる。たとえば、フリップチップボンダーを使用して、大気圧下、大気中で半導体チップ12および半導体チップ14を接着する。このときの加熱温度は、樹脂層13の熱硬化性樹脂が完全硬化しなければ、特に限定されないが、熱硬化性樹脂の硬化温度未満であることが好ましい。
接着後の半導体チップ12に対する半導体チップ14の位置が正確であるかどうかは、たとえば、X線顕微鏡や、赤外線顕微鏡を使用して確認することができる。
次に、半導体チップ12の別の所定の位置に、上述と同様にして半導体チップ12の端子122が形成された面と、半導体チップ14に設けられた樹脂層13とを対向させ、所定の半導体チップ12上に、樹脂層13を介して半導体チップ14を積層する。上述の工程を繰り返し行うことにより、複数の半導体チップ12上の所定の位置に、複数の半導体チップ14を順次積層していく(図3(B))。以上の接着工程により、複数の半導体チップ10が作りこまれた半導体ウェハ10B上に、半導体チップ12、半導体チップ14が接着された三階建ての構造をもった積層物が得られる(図3(C))。
このとき、樹脂層11は、半導体チップ12と半導体チップ14と樹脂層13を介して接着するための二回目の加熱となるが、加熱時間が短時間であるため半硬化の状態(Bステージ)を維持することができる。加熱時間としては、例えば、2秒以上、30秒以下であり、好ましくは20秒以下、より好ましくは10秒以下である。
次に、三階建ての積層物の三階部分である半導体チップ14の上に、半導体チップ16を積層させて四階部分の積層を行う。まず、所定の半導体チップ14の端子142が設けられた面と、樹脂層15とを対向させて、半導体チップ14上に樹脂層15を介して半導体チップ16を積層する(図4(A))。
このとき、半導体チップ14に形成されたアライメントマークと半導体チップ16に形成されたアライメントマークとを確認し位置あわせを行なう。
その後、半導体ウェハ10B、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16を加熱して、半硬化の状態(Bステージ)の樹脂層15を介して、半導体チップ14および半導体チップ16を接着する。このとき、ヒータが内蔵された一対の挟圧部材により半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16を挟んで加熱し、前記一対の挟圧部材にて挟圧し、荷重をかけることで、半導体チップ14および半導体チップ16を接着することができる。たとえば、フリップチップボンダーを使用して、大気圧下、大気中で半導体チップ12および半導体チップ14を接着する。このときの加熱温度は、樹脂層13の熱硬化性樹脂が完全硬化しなければ、特に限定されないが、熱硬化性樹脂の硬化温度未満であることが好ましい。
接着後の半導体チップ14に対する半導体チップ16の位置が正確であるかどうかは、たとえば、X線顕微鏡や、赤外線顕微鏡を使用して確認することができる。
次に、半導体チップ14の別の所定の位置に、上述と同様にして半導体チップ14の端子142が形成された面と、半導体チップ16に設けられた樹脂層15とを対向させ、所定の半導体チップ14上に、樹脂層15を介して半導体チップ16を積層する。上述の工程を繰り返し行うことにより、複数の半導体チップ14上の所定の位置に、複数の半導体チップ16を順次積層していく(図4(B))。以上の接着工程により、複数の半導体チップ10が作りこまれた半導体ウェハ10B上に、半導体チップ12、半導体チップ14、半導体チップ16が接着された四階建ての構造をもった積層物が得られる(図4(C))。
このとき、樹脂層11と樹脂層13は、半導体チップ14と半導体チップ16と樹脂層15を介して接着するための三回目および二回目の加熱となるが、加熱時間が短時間であるため半硬化の状態(Bステージ)を維持することができる。加熱時間としては、例えば、2秒以上、30秒以下であり、好ましくは20秒以下、より好ましくは10秒以下である。
以上により複数の積層体2が得られる。このようにして得られた積層体2において、樹脂層11,13,15は、半硬化状態であり、完全に硬化していない。
なお、本工程では、半田層121A,141A,161Aは溶融しておらず、端子101、121同士、端子122、141同士、端子142、161同士は、半田接合していない。また、端子101,121同士は物理的に接触していてもよく、また、端子101,121間に樹脂層11の樹脂が介在していてもよい。端子122、141同士、端子142、161同士においても、同様である。また、積層体2において、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16の各側面は上面から見てつらいちとなっていてもよく、また、樹脂層11,13,15が半導体チップ10、12、14、16側面からはみ出していてもよい。さらに、たとえば、半導体チップ16が他の半導体チップよりも小さくてもよい。
また、樹脂層11,13,15の厚みは、たとえば、5μm以上、100μm以下、より好ましくは10μm以上、50μm以下である。5μm以上とすることで、樹脂層が半田層を確実に被覆でき、端子101、121同士、端子122、141同士、端子142、161同士を樹脂層にフラックス活性化合物を含んでいると容易に接続させることができる。また、100μm以下とすることで、端子101、121同士、端子122、141同士、端子142、161同士を容易に接続させることができる。さらには、100μm以下とすることで樹脂層の硬化収縮による半導体チップ12,14,16の反りを抑制することができる。
ここで、樹脂層11,13,15について説明する。樹脂層11,13,15は、それぞれ半導体チップ10,12間、半導体チップ12,14間、半導体チップ14,16間の隙間を埋めるためのものである。
樹脂層11,13,15は、それぞれ熱硬化性樹脂を含む。フラックス活性化合物を含むことは、半田接合時の金属表面清浄化作用により金属表面が清浄化され半田の濡れ性が向上し、より接続信頼性に優れた半田接合とすることができる。
熱硬化性樹脂は、たとえば、エポキシ樹脂、オキセタン樹脂、フェノール樹脂、(メタ)アクリレート樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等を用いることができる。これらは、単独または2種以上を混合して用いることができる。
中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるエポキシ樹脂が好適に用いられる。樹脂層11,13,15における熱硬化性樹脂の含有量は、30重量量%以上、70重量%以下が好ましい。
樹脂層11,13,15は、半田接合の際に、半田層や端子の表面の酸化被膜を除去する作用(フラックス作用)を有するようにしてもよい。樹脂層11,13,15が、フラックス作用を有することにより、半田や端子の表面を覆っている酸化被膜が除去されるので、半田接合を行うことができる。樹脂層11,13,15がフラックス作用を有するためには、樹脂層11,13,15が、フラックス活性化合物を含有する必要がある。樹脂層11,13,15に含有されるフラックス活性化合物としては、半田接合に用いられるものであれば、特に制限されないが、カルボキシル基又はフェノール水酸基のいずれか、あるいは、カルボキシル基及びフェノール水酸基の両方を備える化合物が好ましい。
樹脂層11,13,15中のフラックス活性化合物の配合量は、1〜30重量%が好ましく、3〜20重量%が特に好ましい。
カルボキシル基を備えるフラックス活性化合物としては、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、脂肪族カルボン酸、芳香族カルボン酸等が挙げられる。
カルボキシル基を備えるフラックス活性化合物に係る脂肪族酸無水物としては、無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物等が挙げられる。
カルボキシル基を備えるフラックス活性化合物に係る脂環式酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物等が挙げられる。
カルボキシル基を備えるフラックス活性化合物に係る芳香族酸無水物としては、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート、グリセロールトリストリメリテート等が挙げられる。
カルボキシル基を備えるフラックス活性化合物に係る脂肪族カルボン酸としては、下記一般式(I)で示される化合物や、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、ピバル酸カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、アクリル酸、メタクリル酸、クロトン酸、オレイン酸、フマル酸、マレイン酸、シュウ酸、マロン酸、琥珀酸等が挙げられる。
HOOC−(CH−COOH (I)
(式(I)中、nは、0以上20以下の整数を表す。)
カルボキシル基を備えるフラックス活性化合物に係る芳香族カルボン酸としては、安息香酸、フタル酸、イソフタル酸、テレフタル酸、ヘミメリット酸、トリメリット酸、トリメシン酸、メロファン酸、プレーニト酸、ピロメリット酸、メリット酸、トリイル酸、キシリル酸、ヘメリト酸、メシチレン酸、プレーニチル酸、トルイル酸、ケイ皮酸、サリチル酸、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,5−ジヒドロキシ安息香酸、浸食子酸(3,4,5−トリヒドロキシ安息香酸)、1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸等のナフトエ酸誘導体、フェノールフタリン、ジフェノール酸等が挙げられる。
これらのカルボキシル基を備えるフラックス活性化合物のうち、フラックス活性化合物が有する活性度、樹脂層の硬化時におけるアウトガスの発生量、及び硬化後の樹脂層の弾性率やガラス転移温度等のバランスが良い点で、前記一般式(I)で示される化合物が好ましい。そして、前記一般式(I)で示される化合物のうち、式(I)中のnが3〜10である化合物が、硬化後の樹脂層における弾性率が増加するのを抑制することができるとともに、接着性を向上させることができる点で、特に好ましい。
前記一般式(I)で示される化合物のうち、式(I)中のnが3〜10である化合物としては、例えば、n=3のグルタル酸(HOOC−(CH−COOH)、n=4のアジピン酸(HOOC−(CH−COOH)、n=5のピメリン酸(HOOC−(CH−COOH)、n=8のセバシン酸(HOOC−(CH−COOH)及びn=10のHOOC−(CH10−COOH等が挙げられる。
フェノール性水酸基を備えるフラックス活性化合物としては、フェノール類が挙げられ、具体的には、例えば、フェノール、o−クレゾール、2,6−キシレノール、p−クレゾール、m−クレゾール、o−エチルフェノール、2,4−キシレノール、2,5キシレノール、m−エチルフェノール、2,3−キシレノール、メジトール、3,5−キシレノール、p−ターシャリブチルフェノール、カテコール、p−ターシャリアミルフェノール、レゾルシノール、p−オクチルフェノール、p−フェニルフェノール、ビスフェノールA、ビスフェノールF、ビスフェノールAF、ビフェノール、ジアリルビスフェノールF、ジアリルビスフェノールA、トリスフェノール、テトラキスフェノール等のフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、o−クレゾールノボラック樹脂、ビスフェノールFノボラック樹脂、ビスフェノールAノボラック樹脂等が挙げられる。
上述したようなカルボキシル基又はフェノール水酸基のいずれか、あるいは、カルボキシル基及びフェノール水酸基の両方を備える化合物は、エポキシ樹脂のような熱硬化性樹脂との反応で三次元的に取り込まれる。
そのため、硬化後のエポキシ樹脂の三次元的なネットワークの形成を向上させるという観点からは、フラックス活性化合物としては、フラックス作用を有し且つエポキシ樹脂の硬化剤として作用するフラックス活性硬化剤が好ましい。フラックス活性硬化剤としては、例えば、1分子中に、エポキシ樹脂に付加することができる2つ以上のフェノール性水酸基と、フラックス作用(還元作用)を示す芳香族に直接結合した1つ以上のカルボキシル基とを備える化合物が挙げられる。このようなフラックス活性硬化剤としては、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸、没食子酸(3,4,5−トリヒドロキシ安息香酸)等の安息香酸誘導体;1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸、3,7−ジヒドロキシ−2−ナフトエ酸等のナフトエ酸誘導体;フェノールフタリン;及びジフェノール酸等が挙げられ、これらは1種単独又は2種以上を組み合わせでもよい。
なかでも、端子間の接合を良好なものとするためには、フェノールフタリンを使用することが特に好ましい。
また、樹脂層中、フラックス活性硬化剤の配合量は、1〜30重量%が好ましく、3〜20重量%が特に好ましい。樹脂層中のフラックス活性硬化剤の配合量が、上記範囲であることにより、樹脂層のフラックス活性を向上させることができるとともに、樹脂層中に、熱硬化性樹脂と未反応のフラックス活性硬化剤が残存するのが防止される。
また、樹脂層は、無機充填材を含んでいてもよい。樹脂層中に無機充填材を含有させることで、樹脂層の最低溶融粘度を高め、端子間に隙間が形成されてしまうことを抑制できる。ここで、無機充填材としては、シリカや、アルミナ等があげられる。
(第一の接合工程)
次に、図5に示すように、以上の工程で得られた積層体2を加熱して、端子101、121間、端子122、141間、端子142、161間の半田接合を行う。
ここで、第一の接合工程において、端子間が半田接合されるとは、以下のことをいう。積層体2が半田層121A,141A,161Aの融点以上に加熱され、半導体チップ10,12間、半導体チップ12,14間、半導体チップ14,16間の接合に使用される各半田層121A,141A,161Aが溶融するとともに、端子101,121同士、端子122,141同士、端子142,161同士が物理的に接触し、少なくとも一部が合金を形成している状態である。
ここでは、例えば、第一の接合工程は、複数の積層体2に対してひとつずつ繰り返すことにより、半導体ウェハ10B上に複数の積層体2を得る方法と(図5(A)〜(C))、複数の積層体に対して同時に行うことにより、半導体ウェハ10B上に複数の積層体2を得る方法がある(図7)。
たとえば、図7に示した装置5を使用する。この装置5は、流体が導入される容器51と、この容器51内に配置された一対の熱板(挟圧部材)52,53とを備える。
容器51は、圧力容器であり、容器51の材料としては、金属等があげられ、たとえば、ステンレス、チタン、銅である。
熱板52,53は、内部にヒータを有するプレス板であり、熱板53の上方に半導体ウェハ10B上に複数の積層体2が形成された積層体2を設置し熱板52,53で挟圧する。熱板53には、ピン54が形成されており、このピン54が板材(積層体2を設置する設置部)55を貫通している。この板材55は、積層体2を挟圧する際に、ピン54上を摺動して、熱板53に接触する。
熱板52の温度は、熱板53の温度よりも高く設定されている。たとえば、熱板52の温度は、熱板53よりも20℃以上高く、熱板52が半田層121A,141A,161Aの融点以上の温度であり、熱板53は、半田層121A,141A,161Aの融点未満となっている。
はじめに、あらかじめ、熱板52,53を所定の温度まで加熱しておく。板材55を熱板53から離間させておき、板材55上に積層体2を設置する。次に、配管511を介して容器51内に流体を導入する。流体としては、気体が好ましく、たとえば、空気、不活性ガス(窒素ガス、希ガス)等があげられる。
その後、積層体2を流体で加圧した状態を維持しながら、熱板52を積層体2に接触させる。さらに、板材55をピン54上で摺動させて、熱板52,53で積層体2を積層方向に沿って挟圧する。積層体2は、半田層121A,141A,161Aの融点以上に加熱され、端子101、121間、端子122、141間、端子142、161間で半田接合が行われる。熱板52,53で積層体2を挟圧することで、端子101,121間(端子122、141間、端子142、161間)に樹脂が挟まっていた場合でも、樹脂を排除して、端子101,121同士(端子122、141同士、端子142、161同士)を確実に接触させることができ、安定的に半田接合することができる。
流体により、積層体2を加圧する際の加圧力は、0.1MPa以上、10MPa以下が好ましく、より好ましくは0.5以上、5MPa以下である。流体により積層体2を加圧することで、樹脂層11,13,15内のボイド発生を抑制することができる。とくに、0.1MPa以上とすることで、この効果が顕著となる。また、10MPa以下とすることで、装置の大型化、複雑化を抑制できる。なお、流体で加圧するとは、積層体2の雰囲気の圧力を、大気圧より加圧力分だけ高くすることを指す。すなわち、加圧力10MPaとは、大気圧よりも、積層体2にかかる圧力が10MPa大きいことを示す。
ここでは、積層体2を半田層121A、141A、161Aの融点以上、たとえば、240℃〜260℃で10分程度加熱する。これにより、半田層121A、141A、161Aを溶融させて半田接合を行うことができる。なお、半田層121A、141A、161Aの融点が異なる場合には、最も融点の高い半田層の融点以上に積層体2を加熱すればよい。
その後、熱板52,53を離間させて、さらに、流体を容器51から排出する。流体による積層体2への加圧を停止し、その後、積層体2を容器51から取り出す。
ここで、第一の接合工程では、複数の半導体チップ10が作りこまれた半導体ウェハ10B上に積層された積層体を一対の挟圧部材52、53で挟み込み半田の融点以上に加熱することにより、複数の積層体に対して同時に半田接合を行ってきたが、図5(A)〜(C)に示すように、一つの積層体に対応する一対の挟圧部材62,65を用意し、積層体2の単位ごとに逐次半田接合を繰り返し行うようにしてもよい。半田接合を積層体単位ごとに行うことにより、積層体2で、例えば、それぞれの積層体の厚さが異なっていても、圧力むらがなく半田接合することが可能となる。
(硬化工程)
次に、樹脂層11、樹脂層13および樹脂層15の硬化を進める。硬化を進める方法として、図7に示した装置5を用いて、複数の積層体を半田接合するとともに、引き続き加熱して熱硬化性樹脂を硬化させる。その際、一対の挟圧部材で加圧しながら加熱硬化を進めてもよいし、流体により加圧しながら加熱するようにしてもよい。また、図6に示すように、一旦装置5より半導体ウェハ10B上に複数の積層体2が形成された積層体2を取り出し、流体が導入される容器52を備えた装置6に積層体2を設置し、流体により加圧しながら熱硬化性樹脂の加熱硬化を進めるようにしてもよい。
例えば、容器51内に積層体2を配置し、流体を導入し、積層体2を樹脂層11,13,15の熱硬化性樹脂の硬化温度以上に加熱して、樹脂層11,13,15の硬化を行なう。たとえば、180℃1時間の加熱を行なう。ここで、硬化温度とは、樹脂層の硬化温度であり、樹脂層に含まれる熱硬化性樹脂が、JISK6900に準ずるC−ステージとなる温度のことをいう。
なお、複数の積層体2が形成された積層体2を入れて、樹脂層11,13,15の硬化を行うことにより生産性を向上させることができる。
次に、硬化工程の後段で、半導体ウェハ10Bを半導体チップ10単位ごとに半導体ウェハ10Bを切断して、半導体チップ10,12同士、半導体チップ12,14同士、半導体チップ14,16同士が半田接合された積層体2を得る(図8)。
(第二の接合工程)
次に、図9(A)〜(B)に示すように、半導体チップ10,12同士、半導体チップ12,14同士、半導体チップ14,16同士が半田接合された積層体2を、基板18上に載せ、積層体2と基板18とを半田接合する。
はじめに、基板18を用意する。ここでは、基板18は、樹脂基板であってもよく、また、シリコン基板やセラミック基板等であってもよい。
基板18の表面には、端子(積層体接続用端子)181が形成されている。端子181は、端子101と同様の構造、材料で構成され、表面に半田層181Aを有する。端子181は、半導体チップ16に接続されるものである。
次に、この基板18の表面に樹脂層17を設ける。この樹脂層17は、端子181を被覆するように設けられる。樹脂層17としては、樹脂層11,13,15と同様のものであってもよいが、たとえば、ペースト状のノーフロー型アンダーフィル材(NUF)を使用してもよい。基板18の表面の一部に、樹脂層17を設けるため、ペースト状のアンダーフィル材をディスペンスやインクジェット等で塗布することが好ましい。
このようなノーフロー型アンダーフィル材としては、たとえば、特開2008−13710号公報に開示されたものがあげられ、常温で液状の第一エポキシ樹脂と、第一エポキシ樹脂よりも硬化温度が高い第二エポキシ樹脂と、シリコーン変性エポキシ樹脂と、無機充填材と、フラックス活性を有する硬化剤とを含む樹脂組成物で構成される。この樹脂組成物は、溶剤を含まない。
第一エポキシ樹脂としては、たとえば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂等のビスフェノール型エポキシ樹脂が好ましい。
第二エポキシ樹脂としては、アリル基を有するエポキシ樹脂(たとえば、ジアリルビスフェノールA型エポキシ樹脂)が好ましい。
第一エポキシ樹脂は樹脂組成物中で5〜50重量%であることが好ましく、第二エポキシ樹脂は、0.1〜40重量%であることが好ましい。
シリコーン変性エポキシ樹脂としては、ジシロキサン構造を有するシリコーン変性(液状)エポキシ樹脂が挙げられ、具体的に下記一般式(1)で示されるシリコーン変性エポキシ樹脂が挙げられる。
前記シリコーン変性エポキシ樹脂のシリコーン変性率は、特に限定されないが、前記シリコーン変性樹脂のmが5以下であることが好ましく、特にmが1以下であることが好ましい。
さらに具体的には、前記シリコーン変性エポキシ樹脂は、前記一般式(1)で示されるシリコーン変性液状エポキシ樹脂のmが0であるシリコーン変性液状エポキシ樹脂と、下記一般式(2)で示されるフェノール類とを加熱反応により合成したものであることが好ましい。これにより、基材や半導体チップへの濡れ性を向上することができる。
前記一般式(1)で示されるシリコーン変性液状エポキシ樹脂のmが0であるシリコーン変性液状エポキシ樹脂と、前記一般式(2)で表されるフェノール類とのモル比(シリコーン変性エポキシ樹脂のエポキシ基モル比/フェノール類の水酸基モル比)は、特に限定されないが、1〜10であることが好ましく、特に1〜5であることが好ましい。モル比が前記範囲内であると、特に反応物の収率や低揮発性などに優れる。
シリコーン変性エポキシ樹脂の含有量は、樹脂組成物全体の0.1〜20重量%であることが好ましい。
さらに、フラックス活性を有する硬化剤は、融点が異なる2種以上使用することが好ましい。
たとえば、第一のフラックス活性硬化剤としては、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、2,5−ジヒドロキシ安息香酸、2,6−ジヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸が好ましい。
また、第二のフラックス活性硬化剤としては、o−フタル酸、トリメリット酸、ヘキサヒドロフタル酸、メチルヘキサヒドロフタル酸、4−ヒドロキシ(o−フタル酸)、3−ヒドロキシ(o−フタル酸)、テトラヒドロフタル酸、マレイン酸、アルキレン基を含むものとしてはコハク酸、マロン酸、グルタル酸、リンゴ酸、セバシン酸、アジピン酸、アゼライン酸、スベリン酸、ピメリン酸、1,9−ノナンジカルボン酸、ドデカン二酸等が挙げられる。これらを単独あるいは複数併用してもかまわない。これらの中でも、セバシン酸が好ましい。
基板18上に樹脂層17を設けた後、樹脂層17上に積層体2を搭載する。積層体2の端子162が、樹脂層17側に位置するように、積層体2を樹脂層17上に設置する。
その後、一対の挟圧部材41,42で積層体2、樹脂層17、基板18を積層方向に沿って挟圧しながら、積層体2、樹脂層17、基板18を半田層181Aの融点以上に加熱する。このとき、積層体2、樹脂層17、基板18を、一対の挟圧部材41,42で挟圧するとともに、一対の挟圧部材41,42を加熱することで、積層体2、樹脂層17、基板18が半田層181Aの融点以上に加熱されることとなる。これにより、端子181と端子162とが半田接合される。この接合工程では、たとえば、フリップチップボンダーを使用し、基板18に対し、ひとつずつ、積層体2を半田接合する。
このようにして、基板18上には、複数の積層体2が設置され、基板18と複数の積層体2が半田接合され、構造体3が得られる(図9(C)参照)。
その後、必要に応じて、構造体3の樹脂層17を硬化させる。ここでは、前述した図6の装置6を使用して、樹脂層17の硬化を行なう。硬化の方法は、前述した方法と同様であり、構造体3を流体で加圧しながら、樹脂層17の熱硬化性樹脂の硬化温度以上に構造体3を加熱して、樹脂層17の硬化を行なう。
このようにすることで、樹脂層17でのボイドの発生を防止できるとともに、発生したボイドを消滅させることができる。
(封止工程)
次に、構造体3の封止を行なう。封止の方法は、ポッティング、トランスファー成形、圧縮成形のいずれであってもよい。
その後、積層体2ごとに、切断して、図9(D)に示す半導体装置1を複数得ることができる。なお、図9(D)において、符号19は、封止材を示し、符号18Aはダイシングされた基板18を示す。また、半導体装置1が複数の積層体2を有する場合には、半導体装置1の単位ごとに切断すればよい。なお、切断には、ダイシングブレード、レーザ、ルーター等を使用することができる。
以上のような本実施形態によれば、以下の効果を奏することができる。
本実施形態では、複数の半導体チップ10が作りこまれた半導体ウェハ10Bの半導体チップ10に対応する位置に樹脂層11を介して半導体チップ12を積層していく。これにより、半導体ウェハ10Bに作りこまれた半導体チップ10上に半導体チップ12が積層されたチップオンウェハ(COW)が形成される。次に、樹脂層13を介して半導体チップ12上の所定の位置に半導体チップ14を逐次積層していくことによりチップオンチップオンウェハ(COCOW)が形成される。次に、樹脂層15を介して半導体チップ14上の所定の位置に半導体チップ16を逐次積層していくことによりチップオンチップオンチップオンウェハ(COCOCOW)のように半導体チップが多段に積層された積層体を得る。次に、積層体2を加熱して半田接合を行うため、従来に比べて、各半導体チップ10,12,14,16にかかる熱ダメージを低減させることができる。したがって、半導体装置1の信頼性を向上させることができる。
また、半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16をこの順で積層して積層体2を得た後、積層体2全体を加熱して、端子101、121同士、端子122、141同士、端子142、161同士間の半田接合を同時に行っている。そのため、半導体部品同士ごとに半田接合を逐次行いながら、複数の半導体部品を積層する場合に比べ、半田接合時の生産性を向上させることができる。
なお、本実施形態では、積層体2を得る際に、半導体チップ10上に、樹脂層付き半導体チップを積層するごとに、加熱しているが、この際の加熱は、樹脂層により半導体チップ同士を接着するための加熱である。したがって、加熱時間は比較的短く、加熱温度も低くてすむため、積層体2を得る工程を実施しても、従来の製造方法に比べ、生産性を向上させることができる。
さらに、本実施形態では、積層体2を挟圧して、半田接合している。
従来は、半導体チップを積層するごとに、挟圧し、半田接合していたため、下層の半導体チップは、複数回、挟圧されることとなり、ダメージをうけやすい。
これに対し、本実施形態では、半導体チップ10、樹脂層11、半導体チップ12、樹脂層13、半導体チップ14、樹脂層15、半導体チップ16をこの順で積層して積層体2を得た後、積層体2を挟圧して、半田接合を行なっている。半田接合時に、複数回挟圧されてしまうことが防止され、半導体チップ10,12,14、16へのダメージが低減される。
本実施形態では、積層体2の端子101、121同士、端子122、141同士、端子142、161同士を半田接合した後、基板18と積層体2との半田接合を行なっている。
端子101、121同士、端子122、141同士、端子142、161同士が半田接合されていない状態の積層体2を基板18に設置した後、積層体2および基板18を加熱して、端子101、121同士、端子122、141同士、端子142、161同士、基板18の端子181および端子162同士を半田接合する方法も考えられる。
しかしながら、このような方法では、基板18と、積層体2との線膨張係数差が大きい場合には、線膨張係数差で発生する応力が積層体2に加わり、積層体2中でずれが発生する可能性がある。
これに対し、本実施形態のように、あらかじめ、端子101、121同士、端子122、141同士、端子142、161同士を半田接合した後、積層体2と基板18との半田接合を行なうことで、積層体2中でずれが発生してしまうことを防止できる。
また、本実施形態では、あらかじめ、積層体2の端子101、121同士、端子122、141同士、端子142、161同士を半田接合している。積層体2は、比較的線膨張係数が高い樹脂層を、比較的線膨張係数が低い半導体チップで挟んだ構造となっているので、半田接合の際、熱が加わってもそりが発生しにくい。これにより、積層体2において、端子101、121間、端子122、141間、端子142、161間にずれが発生してしまうことが防止でき、半導体装置1の信頼性を向上させることができる。
さらに、本実施形態では、積層体2の端子101、121同士、端子122、141同士、端子142、161同士を半田接合する際に、積層体2を流体により加圧し、加熱している。積層体2が流体で加圧されることで、積層体2の樹脂層11,13,15でボイドが発生してしまうことを防止できる。また、積層体2が流体で加圧されることで、積層体2の樹脂層11,13,15中にあるボイドが加圧されて小さくなる。以上のことから、ボイドにより端子同士が位置ずれしてしまうことを防止できる。また、樹脂層11,13,15がボイドにより押し出されてしまい、装置5が汚れてしまうことが防止できる。
積層体2を用意する工程において、樹脂層付きの半導体チップを積層する際に、大気圧下で実施すると、たとえば、樹脂層11と半導体チップ10との界面に気体が入り、樹脂層11中にボイドが形成されることとなる。しかしながら、前述したように、半田接合する際に、ボイドを小さくすることができるので、積層体2を用意する工程を真空下等で実施する必要がなく、大気圧下で実施できるので、半導体装置1の製造効率を高めることができるとともに、製造コストの低減を図ることができる。
なお、前述したように、従来技術においては、半導体チップ上に半導体チップを積層するたびに、半導体チップ同士を半田接合していた。半田接合の際に、流体による加圧を行なおうとすると、半導体チップ上に他の半導体チップ積層し、その後、半導体チップの積層体を装置5の容器51内に入れ、半田接合を行う。さらに、装置5から、半導体チップの積層体を取り出し、その後、さらに他の半導体チップを積層するという作業が必要となり、半導体チップの積層体の装置5への出し入れを繰り返すこととなる。したがって、非常に手間がかかることとなるので、流体により半導体チップを加圧しながら、半田接合することは難しかった。
これに対し、本実施形態では、あらかじめ半導体チップ10,12,14,16を積層した積層体2を形成し、この積層体2全体を加熱することで、端子101、121同士、端子122、141同士、端子142、161同士を一度に半田接合しているので、流体雰囲気下で加圧しながら半田接合ができる。
本実施形態では、装置5を使用して積層体2の端子101、121間、端子122、141間、端子142、161間の半田接合をしている。ここで、積層体2が設置される板材55は、一対の熱板52,53から離間して配置されている。これにより、積層体2には、熱板52,53からの熱が加わりにくくなる。そのため、積層体2を装置5内に設置した後、積層体2を流体により所定の加圧力で加圧するまでの間に、積層体2の樹脂層11,13,15が軟化し、樹脂層11,13,15中のボイドが大きくなってしまうことが防止される。
また、熱板53の温度を、熱板52よりも低くしておくことで、積層体2を装置5内に設置した後、積層体2を流体により所定の加圧力で加圧するまでの間に、積層体2の樹脂層11,13,15が軟化し、樹脂層11,13,15中のボイドが大きくなってしまうことが防止される。一方で、熱板52の温度を、熱板53よりも高くしておくことで、積層体2を挟圧した後、積層体2を所定の温度まで比較的短時間で昇温させることができる。
なお、板材55が熱板52に近接して配置されている場合には、熱板52の温度を、熱板53の温度よりも低く設定してもよい。
また、本実施形態では、積層体2を用意する工程で、半導体チップ10、12を半硬化の状態の樹脂層11を介して接着している。同様に、半導体チップ12,14を半硬化の状態の樹脂層13を介して接着し、半導体チップ14,16を半硬化の状態の樹脂層15を介して接着している。このように、半導体チップ同士が接着されているため、積層体2において、半導体チップ同士が位置ずれしてしまうことを防止できる。
なお、半導体チップ12,14を半硬化の状態の樹脂層13を介して接着する際、および半導体チップ14,16を半硬化の状態の樹脂層15を介して接着する際には、半導体チップ10,12,14に複数回、熱がかかるが、半硬化状態の樹脂層により半導体チップ同士を接着するための加熱であるため、加熱温度も比較的低く設定でき、また、たとえ加熱温度を高くしても加熱時間が比較的短くてすむ。したがって、半導体チップ10,12,14への熱の影響は非常に少ないと考えられる。
さらに、本実施形態では、積層体2を構成する前段で、半導体チップ12に樹脂層11を設けている。同様に、半導体チップ14に樹脂層13を設け、半導体チップ16に樹脂層15を設けている。半導体チップ12、14,16はいずれもTSV構造であり、非常に厚みが薄いため、樹脂層11,13,15をそれぞれ設けることで、半導体チップ12、14,16の反り発生を防止し、取り扱い性に優れたものとすることができる。
また、本実施形態では、基板18に複数の積層体2を半田接合させた後、封止を行い、その後、切断している。これにより、半導体装置1の生産性を向上させることができる。
また、本実施形態では、複数の半導体チップ10が作りこまれた半導体ウェハ10B上に、最初に、半導体チップ12をそれぞれの半導体チップ10の対応するように積層して二層構造とし、次に、半導体チップ12上に順次半導体チップ14を積層し三層構造とし、半導体チップ16をさらにそれぞれ積層し4層構造の積層体としている。複数の半導体チップ10が作りこまれた半導体ウェハ10B上に複数の積層体を得ることにより半導体装置1の生産性を向上させることができる。
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
前記各実施形態では、樹脂層17を基板18上に形成した後、積層体2を基板18上に設置していたが、これに限られるものではない。たとえば、樹脂層17を設けず、基板18と積層体2とを半田接合し、その後、封止すると同時に、基板18および積層体2間にアンダーフィルを充填してもよい。この場合には、いわゆるモールドアンダーフィル材を使用し、たとえば、特開2003−12773号公報、特開2003−277585号公報に開示された材料を使用すればよい。
さらに、前記各実施形態では、積層体2を構成し、樹脂層11,13,15を硬化させた後、基板18と積層体2との半田接合を実施していたが、樹脂層11,13,15が完全に硬化していない状態で、基板18と積層体2との半田接合を実施してもよい。たとえば、封止を行なう際に、樹脂層11,13,15を完全に硬化させてもよい。
また、前記各実施形態では、基板18に対し、ひとつずつ、積層体2を半田接合して、基板18上に複数の積層体2を設けていたが、これに限られるものではない。たとえば、基板18上に複数の積層体2をのせ、その後、図7に示した装置を使用して、複数の積層体2を同時に基板18に対し半田接合してもよい。
さらに、前記各実施形態では、樹脂層11を半導体チップ12側に設け、樹脂層11付きの半導体チップ12を半導体チップ10上に積層していたが、これに限られるものではない。たとえば、図10に示すように、半導体チップ12および半導体チップ10それぞれに樹脂層11A,11Bを設け、樹脂層11A、11Bにより、樹脂層11を構成してもよい。
また、樹脂層11を半導体チップ10側に設け、樹脂層13を半導体チップ12側に設け、樹脂層15を半導体チップ14側に設けてもよい。
また、前記実施形態では、半導体チップ10は、TSV構造を有しないものとしたが、これに限らず、TSV構造の半導体チップとしてもよい。
また、前記実施形態では、半導体チップを4つ有する半導体装置1を製造したが、これに限られるものではない。半導体チップは、すくなくとも3以上あればよい。
すなわち、前記積層体は、少なくとも第一半導体部品、第一樹脂層、第二半導体部品、第二樹脂層、第三半導体部品を積層することで得られるものであり、複数の樹脂層と複数の半導体部品とが交互に積層された構造であればよい。そして、樹脂層を介して対向する各一対の半導体部品が、前記樹脂層を介して対向するとともに当該半導体部品同士を電気的に接続するための接続用端子をそれぞれ備え、対向する前記接続用端子のうち、少なくとも一方の接続用端子が半田層を有する積層体であればよい。
さらに、前記実施形態では、端子121,141,161、181が半田層121A、141A、161A、181Aを有していたが、これに限られず、端子122,142,162が表面に半田層を有するものであってもよい。また、端子101、121,141,161、181、端子122,142,162のすべてが表面に半田層を有していてもよい。これらの半田層を溶融させて、半導体チップ10,12,14,16間、さらには、積層体2と基板18との間の半田接合を行えばよい。
1 半導体装置
2 積層体
3 構造体
5 装置
6 装置
10 半導体チップ
10B 複数の半導体チップが作りこまれた基材
11 樹脂層
11A,11B 樹脂層
12 半導体チップ
13 樹脂層
14 半導体チップ
15 樹脂層
16 半導体チップ
17 樹脂層
18 基材
18A 基材
19 封止材
41,42 挟圧部材
43 挟圧部材
44 挟圧部材
51 容器
52 熱板
53 熱板
54 ピン
55 板材
62,65 挟圧部材
101 端子
120 基板
121 端子
121A 半田層
122 端子
123 ビア
140 基板
141 端子
141A 半田層
142 端子
143 ビア
160 基板
161 端子
161A 半田層
162 端子
163 ビア
181 端子
181A 半田層
511 配管
900A 接続用バンプ
900 半導体装置
901 インターポーザ
902 フィルム状接着剤
903 半導体チップ


Claims (11)

  1. 一方の面側に第二半導体部品と接続するための接続用端子を有する複数の第一半導体部品が作りこまれた基材、一方の面側に第三半導体部品と接続するための接続用端子を有し、他方の面側に前記第一半導体部品と接続するための接続端子を有する第二半導体部品、一方の面側に前記第二半導体部品と接続するための接続用端子を有する第三半導体部品および第一樹脂層、第二樹脂層を用意する工程と、
    前記基材上に作りこまれた複数の前記第一半導体部品の所定の位置に前記第一樹脂層および前記第二半導体部品をこの順に積層した後、加熱して、半硬化状態の前記第一樹脂層を介して前記第一半導体部品および前記第二半導体部品を接着し、前記接着する工程を繰り返すことにより、基材上に作りこまれた複数の第一半導体部品のそれぞれ所定の位置に、前記第一樹脂層を介して前記第一半導体部品と前記第二半導体部品とを接着させる接着工程と、
    前記第二半導体部品の所定の位置に前記第二樹脂層および第三半導体部品をこの順に積層した後、加熱して、半硬化状態の前記第二樹脂層を介して前記第二半導体部品および前記第三半導体部品を接着し、前記接着する工程を繰り返すことにより、第二半導体部品のそれぞれの所定の位置に、前記第二樹脂層を介して前記第二半導体部品と前記第三半導体部品とを接着させて複数の積層体を得る積層工程と、
    前記積層体を半田の融点以上に加熱することにより半田接合して半田接合した積層体を得る第一の接合工程と、
    前記第一樹脂層、第二樹脂層の硬化を進める硬化工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記第一樹脂層、第二樹脂層は熱硬化性樹脂を含み、
    前記硬化工程では、流体により前記積層体を加圧しながら加熱を行ない、前記第一樹脂層、第二樹脂層および第三樹脂層の硬化を進める半導体装置の製造方法。
  3. 請求項1または2に記載の半導体装置の製造方法において、
    前記基材上に形成された複数の前記第一半導体部品の第二半導体部品接続用端子、前記第二半導体部品の第一半導体部品接続用端子の少なくともいずれか一方が半田層を有し、前記第二半導体部品の第三半導体部品接続用端子、第三半導体部品の第二半導体部品接続用端子の少なくともいずれか一方が半田層を有する半導体装置の製造方法。
  4. 前記第一の接合工程は、複数の積層体に対してひとつずつ繰り返すことにより、前記基材上に複数の積層体を得る請求項1または3のいずれかに記載の半導体装置の製造方法。
  5. 前記第一の接合工程は、複数の前記積層体に対して同時に行うことにより、前記基材上に複数の積層体を得る請求項1または3のいずれかに記載の半導体装置の製造方法。
  6. 前記硬化工程の後段で、半田接合した前記積層体ごとに、基材を切断する工程と、
    半田接合した前記積層体を、基板上に設置する工程と、
    前記積層体と前記基板とを半田接合する第二の接合工程を行う請求項1ないし5のいずれかに記載の半導体装置の製造方法。
  7. 請求項1ないし6のいずれかに記載の半導体装置の製造方法において、
    前記接着工程の前段で、
    前記第二半導体部品の第一半導体部品接続用端子が形成された面および前記複数の第一半導体部品の前記第二半導体部品接続用端子が設けられた面のうち、少なくともいずれか一方の面上に前記第一樹脂層を構成する樹脂層を設け、
    前記第三半導体部品の第二半導体部品接続用端子が形成された面および前記第二半導体部品の前記第三半導体部品接続用端子が設けられた面のうち、少なくともいずれか一方の面上に、前記第二樹脂層を構成する樹脂層を設ける半導体装置の製造方法。
  8. 請求項1ないし7のいずれかに記載の半導体装置の製造方法において、
    対向配置された一対の挟圧部材と、
    一対の挟圧部材間に配置され、前記積層体が設置される設置部と、を備える装置を用意し、
    前記第一の接合工程では、
    前記一対の挟圧部材を加熱しておき、前記一対の挟圧部材に対し離間した状態の前記設置部上に前記積層体を配置する工程と、
    前記一対の挟圧部材で、前記積層体および前記設置部を挟圧し、加熱して半田接合を行う工程と、を実施する半導体装置の製造方法。
  9. 請求項8に記載の半導体装置の製造方法において、
    前記一対の挟圧部材のうち、一方の挟圧部材の温度は、他方の挟圧部材の温度よりも低い半導体装置の製造方法。
  10. 請求項1ないし9のいずれかに記載の半導体装置の製造方法において、
    前記積層体は、少なくとも前記第三半導体部品、前記第二樹脂層、前記第二半導体部品、前記第一樹脂層、前記第一半導体部品を含み、樹脂層と半導体部品とが交互に積層された構造であるとともに、最外層が半導体部品で構成され、
    最外層の半導体部品は、前記基板に接続される基板接続用端子を有し、前記基板は、前記最外層の半導体部品に接続される積層体接続用端子を有し、前記基板接続用端子および前記積層体接続用端子のうち、少なくともいずれか一方は半田層を有し、
    前記第二の接合工程では、前記基板接続用端子および前記積層体接続用端子が半田接合される半導体装置の製造方法。
  11. 請求項1ないし7のいずれかに記載の半導体装置の製造方法において、
    前記第二半導体部品は、基材と、前記基材を貫通するとともに、前記第一半導体部品接続用端子および前記第三半導体部品接続用端子に接続される貫通ビアとを備えるTSV構造の半導体チップであり、
    前記第三半導体部品は、TSV構造の半導体チップであり、基材と、前記基材を貫通する貫通ビアを備え、この貫通ビアは、前記第二半導体部品接続用端子と、前記基板表面のうち前記第二半導体部品接続用端子が設けられた側の表面と反対側の表面に設けられた端子とに接続される半導体装置の製造方法。
JP2012031333A 2012-02-16 2012-02-16 半導体装置の製造方法 Expired - Fee Related JP5853754B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012031333A JP5853754B2 (ja) 2012-02-16 2012-02-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012031333A JP5853754B2 (ja) 2012-02-16 2012-02-16 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015207089A Division JP2016036041A (ja) 2015-10-21 2015-10-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013168536A true JP2013168536A (ja) 2013-08-29
JP5853754B2 JP5853754B2 (ja) 2016-02-09

Family

ID=49178720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012031333A Expired - Fee Related JP5853754B2 (ja) 2012-02-16 2012-02-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5853754B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016062951A (ja) * 2014-09-16 2016-04-25 国立大学法人東京工業大学 半導体装置の製造方法
WO2016171225A1 (ja) * 2015-04-22 2016-10-27 株式会社村田製作所 電子装置、及び電子装置の製造方法
WO2019123518A1 (ja) * 2017-12-18 2019-06-27 日立化成株式会社 半導体装置、半導体装置の製造方法及び接着剤

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311709A (ja) * 2003-04-07 2004-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP2006245242A (ja) * 2005-03-02 2006-09-14 Nitto Denko Corp 半導体装置の製造方法
JP2006319243A (ja) * 2005-05-16 2006-11-24 Elpida Memory Inc メモリモジュールおよびその製造方法
JP2007273782A (ja) * 2006-03-31 2007-10-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2009130313A (ja) * 2007-11-28 2009-06-11 Nec Electronics Corp 電子装置の製造方法
WO2011048774A1 (ja) * 2009-10-19 2011-04-28 住友ベークライト株式会社 電子装置の製造方法、電子装置および電子装置の製造装置
JP2011108770A (ja) * 2009-11-16 2011-06-02 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、半導体装置、および電子部品の製造方法、電子部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311709A (ja) * 2003-04-07 2004-11-04 Renesas Technology Corp 半導体装置の製造方法および半導体製造装置
JP2006245242A (ja) * 2005-03-02 2006-09-14 Nitto Denko Corp 半導体装置の製造方法
JP2006319243A (ja) * 2005-05-16 2006-11-24 Elpida Memory Inc メモリモジュールおよびその製造方法
JP2007273782A (ja) * 2006-03-31 2007-10-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2009130313A (ja) * 2007-11-28 2009-06-11 Nec Electronics Corp 電子装置の製造方法
WO2011048774A1 (ja) * 2009-10-19 2011-04-28 住友ベークライト株式会社 電子装置の製造方法、電子装置および電子装置の製造装置
JP2011108770A (ja) * 2009-11-16 2011-06-02 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、半導体装置、および電子部品の製造方法、電子部品

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013006143; 堀部晃啓,山田文明: '三次元チップ積層デバイス用インターチップフィル材' 第23回エレクトロニクス実装学会講演大会講演論文集 , 20090311, pp.61-62, (社)エレクトロニクス実装学会 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016062951A (ja) * 2014-09-16 2016-04-25 国立大学法人東京工業大学 半導体装置の製造方法
WO2016171225A1 (ja) * 2015-04-22 2016-10-27 株式会社村田製作所 電子装置、及び電子装置の製造方法
KR20170128504A (ko) * 2015-04-22 2017-11-22 가부시키가이샤 무라타 세이사쿠쇼 전자 장치 및 전자 장치의 제조 방법
JPWO2016171225A1 (ja) * 2015-04-22 2018-02-08 株式会社村田製作所 電子装置、及び電子装置の製造方法
US10340682B2 (en) 2015-04-22 2019-07-02 Murata Manufacturing Co., Ltd. Electronic device and method of manufacturing the same
KR102043406B1 (ko) * 2015-04-22 2019-12-02 가부시키가이샤 무라타 세이사쿠쇼 전자 장치 및 전자 장치의 제조 방법
WO2019123518A1 (ja) * 2017-12-18 2019-06-27 日立化成株式会社 半導体装置、半導体装置の製造方法及び接着剤
KR20200100668A (ko) * 2017-12-18 2020-08-26 히타치가세이가부시끼가이샤 반도체 장치, 반도체 장치의 제조 방법 및 접착제
JPWO2019123518A1 (ja) * 2017-12-18 2020-12-17 昭和電工マテリアルズ株式会社 半導体装置、半導体装置の製造方法及び接着剤
KR102455212B1 (ko) * 2017-12-18 2022-10-17 쇼와덴코머티리얼즈가부시끼가이샤 반도체 장치, 반도체 장치의 제조 방법 및 접착제
JP7176532B2 (ja) 2017-12-18 2022-11-22 昭和電工マテリアルズ株式会社 半導体装置、半導体装置の製造方法及び接着剤

Also Published As

Publication number Publication date
JP5853754B2 (ja) 2016-02-09

Similar Documents

Publication Publication Date Title
JP5780228B2 (ja) 半導体装置の製造方法
WO2013027832A1 (ja) 半導体装置の製造方法、ブロック積層体及び逐次積層体
WO2011048774A1 (ja) 電子装置の製造方法、電子装置および電子装置の製造装置
JP2012104782A (ja) 半導体装置の製造方法および装置
JP6032345B2 (ja) 接着フィルム
JP2013033952A (ja) 半導体装置の製造方法
JP5853754B2 (ja) 半導体装置の製造方法
US20110262697A1 (en) Flexible substrate and electronic device
JP2014056954A (ja) 半導体装置の製造方法および半導体装置
WO2011132384A1 (ja) 電子装置の製造方法および装置、その一対の挟圧部材
WO2012026091A1 (ja) 電子装置の製造方法
JP5948723B2 (ja) 電子装置の製造方法
JP2013045945A (ja) 半導体装置の製造方法
JP6226106B2 (ja) 電子装置の製造方法
JP5838903B2 (ja) 積層体の製造方法
JP2016036041A (ja) 半導体装置の製造方法
JP2011228620A (ja) 電子装置の製造方法および電子装置の製造装置
JP5853944B2 (ja) 半導体装置の製造方法
JP2017038081A (ja) 半導体装置
JP6119239B2 (ja) 電子装置の製造方法
JP2017028067A (ja) 回路部材の接続方法
JP2016219763A (ja) 回路部材の接続方法
JP2014127474A (ja) 電子装置の製造方法
JP2014127473A (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151123

R150 Certificate of patent or registration of utility model

Ref document number: 5853754

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees