JP7006015B2 - 半導体モジュールの製造方法 - Google Patents

半導体モジュールの製造方法 Download PDF

Info

Publication number
JP7006015B2
JP7006015B2 JP2017160487A JP2017160487A JP7006015B2 JP 7006015 B2 JP7006015 B2 JP 7006015B2 JP 2017160487 A JP2017160487 A JP 2017160487A JP 2017160487 A JP2017160487 A JP 2017160487A JP 7006015 B2 JP7006015 B2 JP 7006015B2
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
heat sink
solder
metal block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017160487A
Other languages
English (en)
Other versions
JP2019040955A (ja
Inventor
温子 山中
卓矢 門口
裕治 花木
裕孝 大野
智 高萩
祥 舟野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017160487A priority Critical patent/JP7006015B2/ja
Publication of JP2019040955A publication Critical patent/JP2019040955A/ja
Application granted granted Critical
Publication of JP7006015B2 publication Critical patent/JP7006015B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本明細書が開示する技術は、半導体モジュールの製造方法に関する。
特許文献1に、半導体モジュールとその製造方法が開示されている。半導体モジュールは、両面冷却構造を有しており、一対の放熱板の間に、半導体素子がヒートシンクグロックとともに配置されている。半導体素子の上面は、ヒートシンクブロックにはんだを介して接合されており、半導体素子の下面は、放熱板にはんだを介して接合されている。この半導体モジュールの製造方法では、半導体素子とヒートシンクブロックとの間をはんだ付けする際に、ヒートシンクブロックに予め迎えはんだが設けられており、それによって、はんだ付けの位置精度が向上すると説明されている。
特開2008-135613号公報
上記した製造方法では、半導体素子とヒートシンクブロックとの間のはんだ付けと、半導体素子と放熱板との間のはんだ付けが、同じリフロー工程によって同時に実施されている。このような手法であると、リフロー工程後の温度低下に伴って、半導体素子がヒートシンクブロックに向けて凸状に変形することがある。これは、半導体素子と、それに接合されるヒートシンクブロックや放熱板との間で、線膨張係数が異なることに起因する。このような変形が生じると、凹状となった半導体素子の下面と放熱板との間では、例えば半導体素子から生じたガスが滞留して、はんだ内にボイドが生じやすくなる。はんだ内に生じたボイドは、半導体素子からの放熱を妨げる要因となって、半導体モジュールの冷却性能を低下させてしまう。このような問題は、はんだに限られず、他の接合材でも同様に生じ得る。従って、本明細書は、半導体素子を接合するはんだ又はその他の接合材に発生するボイドを抑制し得る技術を提供する。
上記の課題を解決するために、本明細書は、半導体モジュールの製造方法を開示する。この製造方法は、半導体素子の一方の面に、接合材を介して第1導体板を接合する第1工程と、第1工程後の半導体素子の他方の面を、接合材を介して第2導体板に接合する第2工程とを備える。ここで、第1導体板の線膨張係数は、半導体素子の線膨張係数よりも大きい。
上記した製造方法では、先ず、半導体素子の一方の面に、接合材を介して第1導体板を接合する。第1導体板の線膨張係数が、半導体素子の線膨張係数よりも大きいので、第1工程後の温度低下では、第1導体板の方が半導体素子よりも大きく熱収縮する。その結果、第1工程後の半導体素子は、前記した他方の面に向けて凸状に変形している。これにより、半導体素子を第2導体板に接合する第2工程では、半導体素子の表面が凸状に湾曲していることから、半導体素子から生じるガス等が外部へ排出されやすく、接合材内に発生するボイドが抑制される。
実施例1の半導体モジュール10を示す断面図である。 実施例1の半導体モジュール10の製造方法の一工程であって、金属ブロック18の両面18a、18bにはんだ28、30(迎えはんだ)を設ける工程を説明する図。 実施例1の半導体モジュール10の製造方法の一工程であって、半導体素子12の上面12aに、はんだ30を介して金属ブロック18を接合する工程を説明する図。 実施例1の半導体モジュール10の製造方法の一工程であって、金属ブロック18が接合された後の半導体素子12の下面12bを、はんだ32を介して下側放熱板22に接合する工程を説明する図。 実施例1の半導体モジュール10の製造方法の一工程であって、金属ブロック18の上面18aに、はんだ28を介して上側放熱板20を接合する工程を説明する図。 実施例2の半導体モジュール110の製造方法の一工程であって、各金属ブロック118の両面118a、118bに、はんだ128、130(迎えはんだ)を設ける工程を説明する図。 実施例2の半導体モジュール110の製造方法の一工程であって、各半導体素子112の上面112aに、はんだ130を介して金属ブロック118を接合する工程を説明する図。 実施例2の半導体モジュール110の製造方法の一工程であって、金属ブロック118が接合された後の各半導体素子112の下面112bを、はんだ132を介してリードフレーム108に接合する工程を説明する図。 実施例2の半導体モジュール110の製造方法の一工程であって、金属ブロック118の上面118aに、はんだ128を介して上側放熱板120を接合する工程を説明する図。 実施例2の半導体モジュール110の製造方法の一工程であって、リードフレーム108にプライマ106を塗布する工程を説明する図。 実施例2の半導体モジュール110の製造方法の一工程であって、モールド樹脂126をモールド成形する工程を説明する図。 実施例2の半導体モジュール110の製造方法の一工程であって、モールド樹脂126の両面を切削して、放熱板120、122を露出させる工程を説明する図。 実施例2の半導体モジュール110の製造方法の一工程であって、リードフレーム108の余分な部分を切除する工程を説明する図。
(実施例1)図面を参照して、実施例1の半導体モジュール10とその製造方法を説明する。本実施例の半導体モジュール10は、パワー半導体モジュールの一種であり、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体モジュール10の用途は特に限定されない。半導体モジュール10は、様々な装置や回路に広く採用することができる。
図1に示すように、半導体モジュール10は、半導体素子12、金属ブロック18、上側放熱板20、下側放熱板22、及びモールド樹脂26を備える。半導体素子12は、モールド樹脂26内に封止されている。モールド樹脂26は、絶縁性を有する材料で構成されている。特に限定されないが、モールド樹脂26を構成する材料には、エポキシ樹脂といった熱硬化性の樹脂材料を採用することができる。
半導体素子12は、上面電極14と下面電極16とを備える。上面電極14は、半導体素子12の上面12aに位置しており、金属ブロック18の下面18bにはんだ30を介して接合されている。下面電極16は、半導体素子12の下面12bに位置しており、下側放熱板22の上面22aにはんだ32を介して接合されている。半導体素子12は、上下の両面12a、12bに電極14、16を有する縦型の半導体素子である。半導体素子12は、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)又はダイオードといったパワー半導体素子である。半導体素子12は、例えばシリコン(Si)、炭化ケイ素(SiC)、又は窒化ガリウム(GaN)といった各種の半導体材料を用いて構成されることができる。なお、半導体素子12の具体的な構成は特に限定されず、本実施例の半導体モジュール10には、各種の半導体素子を採用することができる。
金属ブロック18は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されている。金属ブロック18の線膨張係数は、半導体素子12の線膨張係数よりも大きい。金属ブロック18は、概して板形状あるいはブロック形状の部材であり、上面18aと、上面18aとは反対側に位置する下面18bと、上面18aと下面18bとの間に広がる四つの側面18cを有する。金属ブロック18は、モールド樹脂26内に位置している。金属ブロック18の上面18aは、上側放熱板20の下面20bとはんだ28を介して接続されている。前述したように、金属ブロック18の下面18bは、半導体素子12の上面電極14とはんだ30を介して接合されている。これにより、半導体素子12の上面電極14は、金属ブロック18を介して上側放熱板20に電気的に接続されている。
上側放熱板20は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されている。上側放熱板20は、概して板形状の部材であり、上面20aと、上面20aとは反対側に位置する下面20bとを有する。前述したように、上側放熱板20の下面20bは、モールド樹脂26の内部において、金属ブロック18の上面18aとはんだ28を介して接合されている。これにより、上側放熱板20は、金属ブロック18を介して、半導体素子12の上面電極14と電気的に接続されている。一方、上側放熱板20の上面20aは、モールド樹脂26の外部に露出している。上側放熱板20は、金属ブロック18を介して半導体素子12と熱的にも接続されており、半導体素子12で発生した熱を外部に放出する。
同様に、下側放熱板22もまた、概して板形状の部材であり、上面22aと、上面22aとは反対側に位置する下面22bとを有する。下側放熱板22の上面22aは、モールド樹脂26の内部において、半導体素子12の下面電極16とはんだ32を介して接合されている。これにより、下側放熱板22は、半導体素子12の下面電極16と電気的に接続されている。一方、下側放熱板22の下面22bは、モールド樹脂26の外部に露出している。下側放熱板22は、半導体素子12と熱的にも接続されており、半導体素子12で発生した熱を外部に放出する。このように、本実施例の半導体モジュール10は、モールド樹脂26の両面に放熱板20、22がそれぞれ露出する両面冷却構造を有する。
半導体モジュール10はさらに、二つの接続端子40、42を備える。一方の接続端子40は、モールド樹脂26の内部で上側放熱板20に接続されており、他方の接続端子42は、モールド樹脂26の内部で下側放熱板22に接続されている。二つの接続端子40、42は、モールド樹脂26の外部へ突出しており、外部の電気回路へ電気的に接続されるように構成されている。各々の接続端子40、42は、それぞれ放熱板20、22と一体に設けられていてもよいし、放熱板20、22とは独立した部品で構成されていてもよい。
以下では、図2-図5を参照して、半導体モジュール10の製造方法について説明する。先ず、図2に示すように、金属ブロック18の上面18a及び下面18bに、はんだ28、30を事前に形成する。このようなはんだ28、30は、迎えはんだと称される。なお、この工程は任意であり、金属ブロック18にはんだ28、30を予め設けておく必要は必ずしもない。
次に、図3に示すように、半導体素子12の上面12aに、はんだ30を介して金属ブロック18を接合する。この工程は、本明細書が開示する技術における第1工程の一例である。即ち、半導体素子12の上面12aは「半導体素子の一方の面」の一例であり、金属ブロック18は「第1導体板」の一例であり、はんだ30は「接合材」の一例である。この工程後、半導体素子12と金属ブロック18のそれぞれは、自身の温度低下に伴って熱収縮する。ここで、金属ブロック18の線膨張係数は、半導体素子12の線膨張係数よりも大きい。従って、金属ブロック18は半導体素子12よりも大きく熱収縮する。その結果、この工程後の半導体素子12は、下面12bに向けて凸状に変形することになる。
次に、図4に示すように、半導体素子12の下面12bを、はんだ32を介して下側放熱板22に接合する。この工程は、本明細書が開示する技術における第2工程の一例である。即ち、半導体素子12の下面12bは「半導体素子の他方の面」の一例であり、下側放熱板22は「第2導体板」の一例であり、はんだ32は「接合材」の一例である。前述したように、金属ブロック18が予め接合された半導体素子12は、下面12bに向けて凸状に変形している。半導体素子12の下面12bが凸状に変形していることで、半導体素子12の下面12bを下側放熱板22に接合するときに、半導体素子12から生じるガス等が外部へ排出されやすく、はんだ32内に発生するボイドが抑制される。
次に、図5に示すように、金属ブロック18の上面18aに、はんだ28を介して上側放熱板20を接合する。ここで、半導体素子12がMOSFETやIGBTである場合は、この工程に先立って、信号端子(図示省略)等のワイヤボンディングを実施しておくとよい。上側放熱板20を接合した後、モールド樹脂26のモールド成形及びその他の必要な工程を実施することによって、図1に示す半導体モジュール10は完成する。
以上のように、本実施例の製造方法では、先ず半導体素子12の上面12aに金属ブロック18を接合し、次いで半導体素子12の下面12bを下側放熱板22へ接合する。このような手順によると、金属ブロック18に生じる熱収縮を利用して、半導体素子12を下面12b側へ凸状に変形させることができ、その後の半導体素子12と下側放熱板22との接合において、はんだ32に生じるボイドを低減することができる。半導体素子12からの放熱を妨げるボイドが抑制されることから、意図した冷却性能を発揮する半導体モジュール10を製造することができる。
(実施例2)図6-図13を参照して、実施例2の半導体モジュール110(図13参照)の製造方法を説明する。本実施例の半導体モジュール110も同様に、パワー半導体モジュールの一種であり、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体モジュール110の用途についても特に限定されない。
本実施例の半導体モジュール110は、例えば図8に示すように、四つの半導体素子112を有する。四つの半導体素子112には、二つのIGBT112p、112qと、二つのダイオード112r、112sが含まれる。なお、半導体素子112の数にかかわらず、本実施例で説明する半導体モジュール110の製造方法は、実施例1で説明した半導体モジュール10の製造方法と基本的に共通している。即ち、実施例1、2で説明される製造方法は、半導体素子12、112の数にかかわらず、様々な半導体モジュール10、110に採用することができる。
先ず、図6に示すように、先ず、四つの金属ブロック118を用意し、各々の金属ブロック118の上面118a及び下面118bに、はんだ128、130を事前に形成する。即ち、各々の金属ブロック118に迎えはんだを設ける。次に、図7に示すように、四つの半導体素子112を用意し、各々の半導体素子112の上面112aに、はんだ130を介して金属ブロック118を接合する。この工程は、本明細書が開示する技術における第1工程の一例である。即ち、各々の半導体素子112の上面112aは「半導体素子の一方の面」の一例であり、各々の金属ブロック118は「第1導体板」の一例であり、各々のはんだ130は「接合材」の一例である。実施例1の説明から明らかなように、この工程後の半導体素子112は、それぞれ下面12bに向けて凸状に変形することになる。
次に、図8に示すように、各々の半導体素子112の下面112b(図7参照)を、はんだ132を介してリードフレーム108に接合する。この工程は、本明細書が開示する技術における第2工程の一例である。即ち、各々の半導体素子112の下面112bは「半導体素子の他方の面」の一例であり、リードフレーム108は「第2導体板」の一例であり、各々のはんだ132は「接合材」の一例である。前述したように、金属ブロック118が予め接合された半導体素子112は、下面112bに向けて凸状に変形している。半導体素子112の下面112bが凸状に変形していることで、半導体素子112の下面112bをリードフレーム108に接合するときに、半導体素子112から生じるガス等が外部へ排出されやすく、はんだ132内に発生するボイドが抑制される。
一例ではあるが、リードフレーム108には、二つの下側放熱板122と、複数の電力用接続端子140、142、144と、複数の信号用接続端子146が一体に設けられている。そして、四つの半導体素子112のうち、一方のIGBT112pと一方のダイオード112rは、一方の下側放熱板122上に接合され、他方のIGBT112qと他方のダイオード112sは、他方の下側放熱板122上に接合される。なお、リードフレーム108の構造については、特に限定されず、適宜変更することができる。
次に、図9に示すように、二つの上側放熱板120を用意し、四つの金属ブロック118の上面118aに、はんだ28を介して二つの上側放熱板120を接合する。このとき、一方の上側放熱板120は、一方の下側放熱板122と向かい合うように、二つの半導体素子112p、112r上の金属ブロック118上に接合され、他方の上側放熱板120は、他方の下側放熱板122と向かい合うように、二つの半導体素子112q、112s上の金属ブロック118上に接合される。なお、この工程に先立って、複数の信号用接続端子146は、IGBT112p、112rの信号パッド(図示省略)とワイヤボンディングによって接続される。
次に、図10に示すように、リードフレーム108や上側放熱板120へプライマ106の塗布が行われる。プライマ106の塗布は、プライマ槽への浸漬によって行われてもよいし、ディスペンサ等を用いて行われてもよい。その手法については特に限定されない。プライマ106を塗布しておくことにより、後述するモールド成形においてモールド樹脂126との密着性が改善される。
次に、図11に示すように、モールド樹脂126のモールド成形を実施して、モールド樹脂126内に四つの半導体素子112を封止する。このモールド成形では、モールド樹脂126の材料として、エポキシ樹脂といった各種の熱硬化性樹脂を採用することができる。次に、図12に示すように、モールド樹脂126の両面を研削することによって、上側放熱板120及び下側放熱板122を露出させる。最後に、リードフレーム108の不要な部分(例えばタイバーの部分)を切除するとともに、その他の必要な工程を実施することによって、半導体モジュール110は完成する。
本実施例の製造方法においても、先ず半導体素子112の上面112aに金属ブロック118を接合し、次いで半導体素子112の下面112bをリードフレーム108へ接合する。このような手順によると、金属ブロック118に生じる熱収縮を利用して、半導体素子112を下面112b側へ凸状に変形させることができ、その後の半導体素子112とリードフレーム108との接合において、はんだ132に生じるボイドを低減することができる。半導体素子112からの放熱を妨げるボイドが抑制されることから、意図した冷却性能を発揮する半導体モジュール110を製造することができる。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
10、110:半導体モジュール
12、112:半導体素子
12a、112a:半導体素子の上面
12b、112b:半導体素子の下面
18:金属ブロック
20、120:上側放熱板
22、122:下側放熱板
26、126:モールド樹脂
28、30、32、128、130、132:はんだ
106:プライマ
108:リードフレーム

Claims (1)

  1. 半導体モジュールの製造方法であって、
    半導体素子の一方の面に、はんだを介して第1導体板を接合する第1工程と、
    前記第1工程後の前記半導体素子の他方の面を、はんだを介して第2導体板に接合する第2工程と、を備え、
    前記第1導体板のサイズは、前記半導体素子のサイズよりも小さく、前記第2導体板のサイズは、前記半導体素子のサイズよりも大きく、
    前記第1導体板の線膨張係数は、前記半導体素子の線膨張係数よりも大きい、半導体モジュールの製造方法。
JP2017160487A 2017-08-23 2017-08-23 半導体モジュールの製造方法 Active JP7006015B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017160487A JP7006015B2 (ja) 2017-08-23 2017-08-23 半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017160487A JP7006015B2 (ja) 2017-08-23 2017-08-23 半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2019040955A JP2019040955A (ja) 2019-03-14
JP7006015B2 true JP7006015B2 (ja) 2022-01-24

Family

ID=65726803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017160487A Active JP7006015B2 (ja) 2017-08-23 2017-08-23 半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP7006015B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029589A (ja) 2009-06-30 2011-02-10 Denso Corp 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029589A (ja) 2009-06-30 2011-02-10 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2019040955A (ja) 2019-03-14

Similar Documents

Publication Publication Date Title
US10002821B1 (en) Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
JP4635564B2 (ja) 半導体装置
US9673118B2 (en) Power module and method of manufacturing power module
JP4569473B2 (ja) 樹脂封止型パワー半導体モジュール
US6690087B2 (en) Power semiconductor module ceramic substrate with upper and lower plates attached to a metal base
CN101335263B (zh) 半导体模块和半导体模块的制造方法
US8569890B2 (en) Power semiconductor device module
JP5696780B2 (ja) 半導体装置およびその製造方法
EP3026701B1 (en) Power module and manufacturing method thereof
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
US20080029875A1 (en) Hermetically sealed semiconductor device module
JP2016018866A (ja) パワーモジュール
US9735100B2 (en) Semiconductor device and method of manufacturing the same
US20220102249A1 (en) Dual side cooling power module and manufacturing method of the same
CN104064529A (zh) 半导体器件、半导体模块以及制造半导体器件和半导体模块的方法
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
JP4096741B2 (ja) 半導体装置
JP2015023226A (ja) ワイドギャップ半導体装置
JPWO2018020640A1 (ja) 半導体装置
JP7006015B2 (ja) 半導体モジュールの製造方法
JP2015076441A5 (ja)
JP7147186B2 (ja) 半導体装置
JP2019067950A (ja) 半導体装置の製造方法
JP2005150419A (ja) 半導体装置
KR102603439B1 (ko) 음각기판을 구비한 반도체 패키지 및 이의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211220