CN104064529A - 半导体器件、半导体模块以及制造半导体器件和半导体模块的方法 - Google Patents

半导体器件、半导体模块以及制造半导体器件和半导体模块的方法 Download PDF

Info

Publication number
CN104064529A
CN104064529A CN201410107083.4A CN201410107083A CN104064529A CN 104064529 A CN104064529 A CN 104064529A CN 201410107083 A CN201410107083 A CN 201410107083A CN 104064529 A CN104064529 A CN 104064529A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor
metallization
baffle element
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410107083.4A
Other languages
English (en)
Other versions
CN104064529B (zh
Inventor
G.比尔
J.赫格尔
T.施托尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104064529A publication Critical patent/CN104064529A/zh
Application granted granted Critical
Publication of CN104064529B publication Critical patent/CN104064529B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85423—Magnesium (Mg) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

半导体器件、半导体模块以及制造半导体器件和半导体模块的方法。本发明的一方面涉及一种半导体器件（100）。该半导体器件（100）具有半导体本体（1），该半导体本体具有上侧（1t）和与上侧（1t）对立的下侧（1b）。将上金属化部（11）施加到上侧（1t）上将下金属化部（16）施加到下侧（1b）上。潮气阻挡体（2）在与上金属化部（11）和下金属化部（16）共同作用下完全密封半导体本体（1）。

Description

半导体器件、半导体模块以及制造半导体器件和半导体模块的方法
技术领域
本发明涉及半导体器件和半导体模块以及它们的制造方法。
背景技术
例如也用在半导体模块中的半导体器件常常以未封装的形式安装在电路载体上，并且于是尤其是还为了将潮气阻挡在半导体芯片之外而被安放在模块壳体中。在此，半导体芯片本身可以可选地嵌入到被填充到模块壳体中的软性浇铸材料、例如硅凝胶中。对于基于硅半导体本体的常规半导体芯片而言，这类安装采取充分保护来对抗由于潮气引起的腐蚀所引起的损伤。
但是越来越多地也使用具有基于碳化硅的半导体本体的半导体芯片。与在非基于碳化硅（SiC）的常规半导体芯片的半导体中出现的电场强度相比，这样的基于碳化硅的半导体芯片常常运行在芯片的半导体本体中的较高电场强度下。由于高场强，在这样的基于碳化硅的半导体芯片的情况下存在提高的腐蚀倾向。
发明内容
本发明的任务在于，提供一种半导体器件，其被充分保护免受腐蚀损害并且其结构尤其是允许使用基于碳化硅的半导体本体。本发明的另外的任务在于，提供一种具有这样的半导体器件的半导体模块以及用于这样的半导体器件和这样的半导体模块的方法。
这些任务通过根据权利要求1所述的半导体器件、根据权利要求18所述的半导体模块、根据权利要求20所述的用于制造半导体器件的方法、以及根据权利要求22所述的用于制造半导体模块的方法来解决。本发明的扩展方案和改进方案是从属权利要求的主题。
本发明的一方面涉及一种半导体器件。该半导体器件具有半导体本体，该半导体本体具有上侧和与上侧对立的下侧。经结构化或未经结构化的上金属化部被施加到上侧上，下金属化部被施加到下侧上。半导体本体、上金属化部和下金属化部形成复合体。介电潮气阻挡体被施加到半导体本体上，使得所述潮气阻挡体－与上金属化部和下金属化部一起－完全密封半导体本体。在此，该密封体可以可选地完全由潮气阻挡体、上金属化部和下金属化部构成。在这种情况下，上金属化部、下金属化部和潮气阻挡体形成闭合的包封物，所述包封物完全包围半导体本体。潮气阻挡体例如可以由一致的材料或者由均匀的材料混合物制成。在每种情况下，潮气阻挡体都可以间接或直接地机械接触半导体本体。
半导体本体可以由任意的半导体基本材料、尤其是由碳化硅制成。在这种意义上，将“半导体基本材料”理解成如下类型的半导体材料：在所述半导体材料中，为了实现所期望的器件（例如二极管、IGBT、MOSFET、JFET、晶闸管等等）而生成经掺杂的区域并且将其置入沟槽中并施加在介电绝缘层或导体层/由金属或多晶半导体材料等等制成的印制导线上。
此外，半导体器件被构造为使得其可以如常规半导体芯片那样被处理、即被安放和电接触，也就是说，如不具有这样的潮气阻挡体的半导体芯片那样被处理。通过潮气阻挡体，防止了潮气以及来自半导体器件的环境的其他有害物渗入直至半导体本体，或者与不具有这样的潮气阻挡体的常规半导体器件相比至少显著延迟了所述渗入。
为了制造这样的半导体器件，可以如上面已经阐述的那样将潮气阻挡体施加到复合体上，使得半导体本体被上金属化部、下金属化部和潮气阻挡体向外完全密封。潮气阻挡体的材料是介电体、例如塑料。潮气阻挡体的材料例如可以具有一种或多种缩聚聚合物（例如环氧树脂或基于聚氨酯的材料），或者由一种或多种缩聚聚合物制成。
潮气阻挡体的施加例如可以通过用糊状材料包封复合体来进行。在加压以后，塑胶（Pressmasse）被硬化，其然后形成潮气阻挡体。如果包封通过加压进行，则可以通过如下方式导致材料的为了加压所需的糊状状态：为了加压的目的加热材料并且通过例如对热塑材料可能的方式使其软化。于是，材料在压铸以后的硬化可以通过冷却材料来进行。但是还存在的可能性是，使用基于树脂的糊状材料，该材料在加压以后借助于添加的硬化剂和/或借助于热处理步骤和/或通过用紫外光照射而硬化。
为了保证上金属化部和下金属化部在制造潮气阻挡体以后可以被接触，可以在压铸期间部分地覆盖所述上金属化部和下金属化部。该压铸尤其是可以通过如下方式进行：将复合体置入模具中并用糊状材料将其注塑包封，或者将糊状材料施加到半导体芯片上并用冲模将其压向复合体。
这样的（第一）半导体器件可以与不具有这样的潮气阻挡体的常规的第二半导体器件一起布置在电路载体上并且粘接牢固地与其连接，由此产生半导体模块。在此，第二半导体器件可以可选地具有由不同于碳化硅的半导体基本材料制成的半导体本体。
至少当第一半导体器件的半导体本体具有由半导体基本材料碳化硅制造的半导体本体时，与在其他方面相同、其中第一半导体器件未配备潮气阻挡体的半导体模块相比，半导体模块由于通过第一半导体器件的潮气阻挡体减小的潮气敏感性而具有提高的寿命。
附图说明
下面参考附图根据实施例来阐述本发明。不同的附图无论是本身还是相对于彼此都不是比例正确地示出的。更确切地，重点在于根据附图说明本发明的原理。其中：
图1示出了具有潮气阻挡体的半导体器件的纵截面图；
图2示出了根据图1的半导体器件的上侧的立体图；
图3示出了根据图1的半导体器件的下侧的立体图；
图4示出了半导体器件的下侧的立体图，该半导体器件的构造与图1中所示的半导体器件的构造之间的区别仅仅在于下侧缺少阻焊层；
图5示出了具有电路载体的半导体模块，在所述电路载体上安装有根据图1至3的半导体器件；
图6－9G示出了用于制造根据图4构造的半导体器件的方法的不同步骤；
图10－10E示出了用于制造根据图1至3构造的半导体器件的不同步骤；
图11示出了其上金属化部具有接触件的半导体器件的横截面图；
图12示出了根据图11的半导体器件的上侧的立体图；
图13示出了根据图11的半导体器件的下侧的立体图；
图14示出了半导体器件的下侧的立体图，该半导体器件的构造与图11中所示的半导体器件的构造之间的区别仅仅在于缺少阻焊层；
图15示出了具有电路载体的半导体模块，在所述电路载体上安装有根据图11至13的半导体器件；
图16A－16I示出了用于制造根据图11至14构造的半导体器件的方法的不同步骤；
图17示出了根据图5的半导体模块，其附加地具有里面填入软性浇铸材料的壳体；
图18示出了根据图15的半导体模块，其附加地具有里面填入软性浇铸材料的壳体；
图19A示出了用于制造多个半导体器件的方法的中间步骤，其中上金属化部分别具有两个彼此分离的片段；
图19B示出了按照根据图19A所阐述的方法制造的半导体器件的纵截面图；
图19C示出了根据图19B的半导体器件的俯视图；
图20A示出了用于制造多个相同半导体器件的方法的中间步骤，其中上金属化部分别具有两个彼此分离的片段，在所述两个片段中的每个上焊接有接触件；
图20B示出了按照根据图20A所阐述的方法制造的半导体器件的纵截面图；
图20C示出了根据图20B的半导体器件的俯视图；
图21示出了半导体模块的纵截面图，该半导体模块具有根据图1至3构造并配备有潮气阻挡体的第一半导体器件、以及不具有这样的潮气阻挡体的另一半导体器件；
图22示出了根据图21的半导体模块，其附加地具有里面填入软性浇铸材料的壳体；
图23示出了半导体模块的纵截面图，该半导体模块具有根据图11至13构造并配备有潮气阻挡体的第一半导体器件、以及不具有这样的潮气阻挡体的另一半导体器件；以及
图24示出了根据图23的半导体模块，其附加地具有里面填入软性浇铸材料的壳体；
不同的附图和实施例中所示的特征可以以任意方式彼此组合，只要所涉及的特征不相互排斥。
具体实施方式
图1示出了半导体器件100的纵截面图。半导体器件100具有仅仅示意性示出的半导体本体1。为了实现半导体器件的所期望的功能，半导体本体1可以具有p型掺杂和n型掺杂的半导体区域。半导体器件100例如可以被构造成二极管、具有绝缘栅的场效应晶体管（IGFET= Insulated Gate Field Effect Transistor（绝缘栅场效应晶体管））、比如构造为IGBT或MOSFET、或者结型场效应晶体管（JFET = Junction Field Effect Transistor（结型场效应晶体管））、或者晶闸管或任意其他的有源半导体器件。
半导体本体1具有上侧1t和与上侧1t对立的下侧1b。在本申请的意义上，术语“上”、“下”、“上侧”、“下侧”应分别参考上侧1t和下侧1b的位置来理解。如果后置附图标记“t”（“t”＝“top（顶部）”），则这意味着，用其来表示由没有“t”的附图标记所表征的元件的一侧或一面，其中该侧或该面在上面所阐述的意义上定义为所涉及元件的上方或上侧处。相应地，后置附图标记“b”（“b”＝“bottom（底部）”）意味着，用其来表示由没有“b”的附图标记所表征的元件的一侧或一面，其中该侧或该面在上面所阐述的意义上定义为所涉及元件的下方或下侧处。
因此，例如将被构造成层的上金属化部11施加到上侧1t上，并且将被构造成层的下金属化部16施加到下侧1b上。上金属化部11的上侧因此用“11t”来表示，因为其在上面所阐述的意义上处于“上方”，相应地下金属化部16的下侧用“16t”来表示，因为其在上面所阐述的意义上位于“下方”。
半导体本体1、上金属化部11和下金属化部16形成复合体，介电潮气阻挡体2被施加到所述复合体上，所述介电潮气阻挡体2可以由一致的材料或者由均匀的材料混合物制成。在这种情形下应当指出，在本发明的意义上，也将材料混合物称为“材料”。与上金属化部11和下金属化部16一起，潮气阻挡体2完全地密封半导体本体1，由此防止或至少阻碍了来自半导体器件100的外部环境的水蒸气渗入到半导体本体1。上金属化部11、下金属化部16和潮气阻挡体2形成完全包围半导体本体1的闭合包封物。在此，潮气阻挡体2直接接触半导体本体1（即经掺杂或未经掺杂的半导体材料 ）。但是可替代于此地，半导体本体1也可以配备附加的涂层，该涂层布置在半导体本体与潮气阻挡体2之间。
为了从半导体器件100的外部环境电接触该半导体器件100的上金属化部11，上金属化部11在其背向半导体本体1的上侧11t上具有未被潮气阻挡体2覆盖的表面片段。至少在半导体器件100的未安放的状态下、即尤其是当半导体器件100未被安装在电路载体上时并且当上金属化部11和下金属化部16都未被电接触时，该表面片段可以从半导体器件100的外部环境自由地到达，并且因此可以被电接触。
水蒸气从半导体器件100的外部环境渗入到半导体本体1一方面可以通过如下方式避免或减少：为潮气阻挡体2使用具有小扩散系数的材料，和/或将水分子从潮气阻挡体2的可自由到达的外表面2s到半导体本体1所必须经过的路程选择为尽可能长的。
例如，可以为潮气阻挡体2选择如下材料：该材料在温度30℃时对水蒸气具有小于5 x 10-7 cm2/sec的扩散常量。这样的材料例如以缩聚聚合物、比如环氧树脂或环氧树脂混合物或者基于聚氨酯的材料的形式可用，所述材料为了制造潮气阻挡体而必须硬化（交联），这可选地可以在添加硬化剂的情况下进行。
替代于或附加于上述扩散系数，可以对未被安放的半导体器件100成立的是，对于从半导体器件100的外部环境可自由到达的表面上的每个任意位置S1、S2、S3，从该位置S1、S2或S3通向半导体本体1并最终延伸到潮气阻挡体2之内的最短路径p1、p2或p3具有至少50μm的长度。
附图标记“11”表征施加到半导体本体1的上侧1t上的整个上金属化部11，附图标记“15”表征上金属化层15，该上金属化层可以被构造成唯一的金属化层或者被构造成具有两个或更多个部分金属化层的叠层。在所示示例中，上金属化部11和上金属化层15是相同的。但是可选地，上金属化部11还可以具有施加到上金属化层15上的一个或多个另外的金属化部。
在每种情况下，上金属化层15都可以完全地或至少90％原子由铝制成。但是原则上，可以为上金属化部11和上金属化层15使用任何其他良好导电的材料或材料组合。
下金属化部16同样可以由金属或均匀的金属合金制成，或者如在根据图1的放大截面图中所示那样可以由具有两个或更多个部分层的叠层构成。在所示示例中，金属化部16具有由钛制成的第一部分金属化部161、由镍制成的第二部分金属化部162、由钛制成的第三部分金属化部163以及由银制成的第四部分金属化部164，这些部分金属化部从金属化部16的朝向半导体本体1的侧来看在远离半导体本体1的方向上彼此相继地布置。
图1中同样示出了可选的聚酰亚胺层4，其完全覆盖上金属化层15与半导体本体1之间的界面的边缘115。
可选地，同样可以设置保护层3、例如阻焊漆制成的层，所述保护层3完全覆盖潮气阻挡体2与下金属化部16的侧边缘之间的界面的下边缘216。
如图1中还示出的那样，上金属化部11的上侧11t和/或上金属化层15的上侧15t可以相对于潮气阻挡体2的上侧2t在半导体本体1的方向上向后偏移。
图2示出了根据图1的半导体器件100的上侧的立体图，并且图3示出了下侧的视图。如在图3中可以看出的那样，保护层3形成闭合环。
由于保护层3如所提到的那样是可选的，因此图4还示出了可替代地构造的半导体器件100，该半导体器件100与根据图1至3所阐述的半导体器件的区别仅仅在于缺少保护层3。在这种情况下，潮气阻挡体2的下侧2b和下金属化部16的背向半导体本体1的下侧可以彼此平齐并且例如布置在一个平面内。
图5示出了半导体模块的纵截面图，其中根据图1至3构造的半导体器件100借助于导电连接层6粘接牢固地与电路载体5的上金属化层51的片段511连接。
连接层6例如可以是焊剂层或者是如下的层：该层通过烧结含银粉的膏体制造并且因此包含经烧结的银粉。在每种情况下，连接层6接触上金属化层51的片段511以及半导体器件100的下金属化部16。
此外，上金属化部11借助于接合线7电连接。为此，接合线7在第一接合位置处直接通过线接合接合到上金属化部11的上侧11t上。仅仅示例性地，接合线7在另一接合位置处接合到电路载体5的上金属化部51的另一片段512上。但是原则上，第二接合位置不必位于电路载体5的上金属化部51的片段52处。更确切地，第二接线位置位于半导体模块的每个任意其他导电连接点处。
替代于接合线7，也可以使用导电连接片，所述连接片粘接牢固地、例如通过焊接与上金属化部11连接。同样存在的可能性是，借助于通孔接触立柱接触上金属化部11，也即不产生通孔接触立柱与上金属化部11之间的粘接牢固或形状配合的连接。
同样地，根据图4构造的半导体器件100可以安放和电连接在电路载体5上。在这种情况下，唯一的区别在于缺少保护层3以及在于连接层6延伸到下金属化部16的背向半导体本体1的整个下侧上。
下面根据图6至9G示例性地阐述可用来制造根据图4构造的半导体器件100的方法。
为此，根据图6提供晶片，其加工已经基本结束并且包含多个相同的毛坯芯片，但是所述毛坯芯片仍然位于晶片复合体中并且从所述毛坯芯片中可以制造根据图1至3或4的半导体器件100。图6仅仅示意性地以俯视图示出了晶片。
存在于晶片复合体中的毛坯芯片101然后例如通过锯割被分开，使得其作为单个的彼此分离的毛坯芯片101存在，其结果在图7中示出。该分开例如可以通过如下方式进行：以常规方式将图6中所示的晶片粘接到锯膜上，从中例如可以借助于拾取与放置（Pick-and-Place）方法取出根据图7分开的毛坯芯片101并对其进行进一步加工 。
图8示出了载体20，其具有粘接表面，其中以预先给定的栅格尺度将经分开的毛坯芯片101粘接到所述粘接表面上。在此，两个相邻毛坯芯片101之间的间距d101可以如也在本发明的所有其他扩展方式中那样分别为至少100μm。通过将毛坯芯片101固定在载体20上，可以在复合体中对其进行进一步加工。
图9A以图8中所示的截平面E-E示出了该装置的纵截面图。该截面图示出了两个相邻的毛坯芯片101。载体20具有稳定的板21，所述板配备有粘接层22并且借助于所述稳定的板将毛坯芯片101固定在载体20上。
为了给毛坯芯片101配备潮气阻挡体，需要使稍后的、由上金属化部11或下金属化部16形成的电接触面不被潮气阻挡体2的材料遮挡。从图9B中可以得知的，为此设置冲模80，该冲模80具有稳定的模具部分81，所述模具部分81在其朝向毛坯芯片101的侧配备有粘接保护涂层82。粘接保护涂层82防止在进一步的制造方法中冲模80和毛坯芯片101的上金属化部11以及要制造的潮气阻挡体的过强的粘附，使得冲模80在潮气阻挡体制造完成以后可以再次被除去。
在其朝向毛坯芯片101的侧上，冲模80针对毛坯芯片101中的每个都具有拥有平坦表面的凸起83，所述平坦表面在将冲模80放置到毛坯芯片101上以后接触所涉及毛坯芯片101的上金属化部11，其结果在图9C中示出。
载体20和压向该载体的冲模80现在形成模具，其中将毛坯芯片101置入到该模具中。糊状材料2' 现在可以被压入到该模具20、80中并随后硬化。在硬化以后，糊状材料 2' 形成之前已经阐述的潮气阻挡体2。图9D示出了在压入糊状材料 2' 以后的装置。
如果糊状材料 2' 硬化了，则冲模80可以被取下，其结果在图9E中示出。
为了从该装置中制造单个的半导体器件100，图9E中存在的复合体通过在潮气阻挡体2内的相邻半导体器件100之间延伸的切口23被分开。在此，切口23延伸直至粘接层22中，但是不完全切断该粘接层22。通过这种方式可以保证：如图9G中所示，经分开的半导体器件100可以从载体20取下。为了促进该取下，可以提高载体20的温度，使得粘接层22的粘附减小。根据图9G的单个半导体器件分别与根据图4的半导体器件100相同。
为了制造根据图1至3构造的半导体器件100，需要给要制造的每个半导体芯片100配备保护层3，这例如可以从根据图9E的装置出发来进行。为此，将第二载体25放置到潮气组阻挡体2的背向第一载体20的上侧2t上，该第二载体25包括刚性板26，该刚性板26在其朝向第一载体20的侧上配备有粘接层27，其结果在图10A中示出。图10B示出了在除去下载体20以后根据图10A的倒立的装置。
如结果在图10C中所示的，在根据图10B的装置上，针对每个毛坯芯片101，将下金属化部16的侧边缘与潮气阻挡体2之间的接触面在其背向半导体本体1的侧处用保护层3、例如阻焊漆完全覆盖。因此，保护层3针对每个毛坯芯片101和稍后针对每个由此制造的半导体器件100形成闭合环。保护层3例如可以作为闭合层来施加并且然后以光刻方式被结构化。
为了制造单个的彼此分离的根据图1至3所构造的半导体芯片100，于是通过切口24、例如借助锯割来分开图10C中所示的复合体。在此，切口24延伸直至到粘接层27中，而不完全切断该粘接层27，其结果在图10D中示出。
如图10E中所示，单个的半导体器件100现在可以从第二载体25取下。为了促进该取下，可以提高载体25的温度，使得粘接层27的粘附减小。
图11示出了半导体器件100的另一示例，其半导体本体1配备有上金属化部11、下金属化部16以及潮气阻挡体2，使得上金属化部11、下金属化部16和潮气阻挡体2形成包围半导体本体1的闭合包封体。
在前面所阐述的半导体器件5的情况下上金属化部11的上侧11t相对于潮气阻挡体2的上侧2t下沉，而根据图11的半导体器件100的上金属化部11具有导电金属接触件17，该接触件17借助于焊剂层18被焊接到上金属化层15上。可选地，在一方面上金属化部15与另一方面接触件17和焊剂层18之间可以布置阻挡层19，所述阻挡层19防止来自接触件17和/或焊剂层18的材料扩散到半导体本体1中。这样的阻挡层19尤其是在接触件17具有铜或由铜制成时是有利的，因为铜到半导体本体1中的侵入可能会显著改变其电特性。
在根据图11的装置的情况下，阻挡层19具有由钛制成的第一部分层191、由钨制成的第二部分层192、以及由铜制成的第三部分层193，其中第一、第二和第三部分层191、192和193从阻挡层19的朝向半导体本体1的侧在远离半导体本体1的方向上彼此相继地布置。由钛制成的第一部分层191和由钨制成的第二部分层192是针对铜到半导体本体1中的侵入的阻挡体，而第三部分层193保证阻挡层19的可焊接性。替代于第一部分层191和第二部分层192，也可以仅仅设置由钛制成的第一部分层191或者仅仅设置由钨制成的第二部分层192，或者第一部分层191和第二部分层192的顺序可以交换，使得由钛制成第一部分层191布置在由钨制成第二部分层192与由铜制成的第三部分层193之间。可替代地或附加地，阻挡层19也可以具有由钛钨合金制成的层或者由钛钨合金制成。
由于接触件17与上金属化部15导电地连接，因此接触件17的背向半导体本体1的上侧17t可以用作电接触面以用于半导体器件100的外部接触。通过接触件17，半导体器件100的上接触面17t与根据前述图1至10E阐述的半导体器件100的情况相比相对于潮气阻挡体2的背向半导体本体1的上侧2t不下沉或者至少程度更低地下沉。接触件17的上侧17t和潮气阻挡体2的上侧2t尤其是可以并排平齐地接界，并且布置在共同的平面内。
半导体器件100的下侧的构造、尤其是下金属化部16以及可选的保护层3的构造与根据图1至4所阐述的构造相同。
图12示出了根据图11所阐述的半导体器件100的上侧的立体俯视图并且图13示出了根据图11所阐述的半导体器件100的下侧的立体俯视图。
根据图14的半导体器件100与根据图13的半导体器件100相同，仅仅缺少可选的保护层3。
图15示出了半导体模块，其构造与根据图5的半导体模块30的区别仅仅在于，半导体器件100具有根据图11至13的构造，并且接合线7在其第一接合位置直接接合到接触件17的下侧17t上，并且不直接接合到上金属化部15的上侧15t上。
下面根据图16A至16I阐述用于制造根据图15构造的半导体器件100的方法。同样如上面根据图6、7、8所述那样，加工完成的晶片首先被提供（图6），被分开成彼此分离的毛坯芯片101（图7），并且经分开的毛坯芯片101以预先给定的栅格被安放到第一载体20的粘接表面上（图8）。
图16A示出了根据图8的通过这种方式装配的第一载体20的片段的截平面E-E的纵截面图。根据图16A的装置对应于根据图9A的装置，唯一的区别是，毛坯芯片101附加地已经配备阻挡层19，该阻挡层19曾在制造还未经分开的晶片（图6）的范围内被施加。
如图16B中进一步示出那样，然后为每一个毛坯芯片101提供接触件17，所述接触件17可选地利用焊剂18来预先焊接。
每一个经焊接的接触件17然后利用焊剂18被放置到毛坯芯片101之一的阻挡层19上，并且通过焊剂18的熔化和随后的冷却粘接牢固地与阻挡层19连接、并由此还与半导体本体1连接，其结果在图16C中示出。但是原则上不需要使用利用焊剂18预先焊接的接触件17。因此，焊剂18例如也可以分别作为小板被安放到阻挡层19上或者作为膏体被印刷并且然后被熔化并随后被冷却。
在如图16D中所示那样将单个的接触件17与相应的阻挡层19焊接到一起以后，将糊状材料2'施加到布置在第一载体20上并分别配备有接触件17的全部毛坯芯片101上，并且借助于冲模30将其压向第一载体20的方向，使得糊状材料2' 充满整个间隙。在糊状材料2' 硬化以后，其形成潮气阻挡体2，并且冲模30可以如图16E中所示那样被除去。图16F最后示出了除去冲模30以后的装置。
在接下来的步骤中，图16F中所示的装置在其背向第一载体20的侧上被打磨为使得接触件17如图16G中所示那样露出并且可作为半导体器件100的电接触部从外部到达。
根据图16G的装置现在可以通过切口23如上面已经根据图9F所述那样被分开，其结果在图16H中示出。此后，经分开的半导体器件100如已经根据图9G所描述并且其结果在图16I中所示那样从第一载体20脱离。通过这种方式构造的半导体器件100的构造对应于根据图14的半导体器件100的构造。
如果应制造其构造与根据图11至13所阐述的构造相对应的半导体器件100，则该半导体器件100必须附加地配备可选的保护层3。为此，可以在根据图16G的装置处按照根据图10A至10E所阐述的方法安装第二载体25并且第一载体20被除去。此后，可以施加保护层3并且然后通过切口24分开该装置。
图17示出了半导体模块的横截面图，该半导体模块的构造与根据图5的半导体模块的构造相同，但是其附加地安装在壳体40中，其中随后将软性浇铸材料41、例如硅凝胶填充到该壳体40中。在此，如在另外的图18、22和24中那样放弃了示出从壳体40内部突出的用于对半导体模块进行接线的电接线端子。
相应地，图18示出了如下的半导体模块：其构造对应于根据图15的半导体模块，但是其附加地被置入到壳体41中，其中然后将软性浇铸材料41、例如硅凝胶填充到该壳体41中。
迄今为止所阐述的半导体器件100在其上侧分别仅仅配备恰好一个电连接接触部，该电连接接触部由上金属化部11形成。这样的构造例如适于制造在其上侧仅仅需要唯一的电连接接触部的二极管或其他器件。但是如果应制造其他电器件，例如可控半导体器件、比如具有绝缘栅的半导体器件（IGFET= Insulated Gate Field Effect Transistor（绝缘栅场效应晶体管））、例如 IGBT或MOSFET、或者结型场效应晶体管（JFET = Junction Field Effect Transistor（结型场效应晶体管））或晶闸管，则上金属化部11也可以具有两个或更多个彼此分离的片段111、112，这如图19A至19C所示。在此情形下，“分离”是指，彼此分离的片段111和112未导电地彼此连接。
片段111和下金属化部16例如可以表示阳极和阴极、阴极和阳极、漏极和源极、源极和漏极、发射极和集电极、或者集电极和发射极。片段112可以是栅极或基极。
根据图19A的装置对应于根据图19D的装置，唯一的区别在于，每一个毛坯芯片101的上金属化部11具有两个彼此分离的片段111和112，并且冲模80在每个毛坯芯片101处针对片段111、112中的每一个都具有单独的凸起831或832。
图19B和19C示出了利用根据图19A所阐述的方法制造的半导体器件100的纵截面图以及俯视图。如能够看出的那样，上金属化部11的两个片段111和112被连接片28彼此分离，该连接片28由潮气阻挡体2的片段给定。
在根据对图18的描述所阐述的器件类型中——其中上金属化部11具有两个或更多个彼此分离的片段111、112，每一个半导体器件100都拥有上金属化层15的与经分离片段111、112的数目相对应的数目的彼此间隔开的片段151、152，其具有上侧151t或152t。这些片段151、152分别配备有单独的接触件171或172，其方式是，将接触件171、172焊接到所属的并且分别配备有阻挡层19的片段191或192的片段151或152上。该构造和制造原理如同根据图11至16I针对将接触件17焊接到配备有阻挡层19的上金属化层15上而已经阐述的那样。区别仅仅在于，存在上金属化部15的多个片段151、152，其中在每一个片段151、152上施加有阻挡层的片段191或192、焊剂层的片段181或182、以及接触件171或172。在此，层序列151、191、181、171的构造以及层序列152、192、182、172的构造与根据图11所阐述的层序列15、19、18、17的构造相同。接触件171、172分别具有上侧171t或172t，其与上金属化部11的片段111或112的上侧111t或112t相同。完成的半导体器件100的上侧111t和112t至少在还未安放时可从其外部环境到达。因此，所述上侧可以以简单方式、例如通过线接合或者通过焊接金属接触片而被电接触。
如下面根据图21至24示例性地阐述的那样，可以在半导体模块中一起安放两个或更多个半导体器件，所述半导体器件100中的第一半导体器件100根据前面阐述的半导体器件100来构造并且配备有潮气阻挡体2，而第二半导体器件100'是没有这样的潮气阻挡体2的常规半导体器件。第一半导体器件100可以可选地具有第一半导体本体1，该半导体本体1是由半导体基本材料碳化硅（SiC）制造的，而第二半导体器件100'的第二半导体本体1'是由不同于碳化硅的半导体基本材料制造的。例如，制造了半导体本体1'的半导体基本材料可以是硅、砷化镓、以及每种其他半导体基本材料。
在图21至24中，第一半导体器件100和第二半导体器件100'示例性地布置在共同载体5的上金属化层51的不同金属化片段511、512上。但是可替代于此地，第一半导体器件100和第二半导体器件100'也可以布置在不同的载体上并且可选地彼此电接线。在此，电路载体5具有被构造成小板的介电绝缘载体50，其可以由陶瓷制成。绝缘载体50具有平坦的上主面50t，其中将上金属化部51施加到该上主面50t上。
第一半导体器件100在根据图21的装置的情况下根据图1至3来构造并且在根据图23的装置的情况下根据图11来构造。但是原则上，可以为第一半导体器件100使用所有任意其他前面所阐述并且配备有潮气阻挡体2的半导体器件100。
图22和图24分别示出了在安装在壳体40中以后以及在将浇铸材料41、例如硅凝胶填充到壳体中以后根据图21的装置和根据图23的装置。
在根据图22和24所阐述的半导体模块的情况下，第一半导体器件100和第二半导体器件100'可以布置在共同的填入硅凝胶41的壳体40中，所述硅凝胶41从电路载体5至少延伸到第一半导体器件100以及第二半导体器件100'的背向电路载体5的侧上。由于潮气阻挡体2具有大的厚度，因此第一半导体器件100的第一半导体本体1在与平坦的主面50t平行的每个侧向r上同硅凝胶41具有最小间距d141，该最小间距d141比最小间距d141'大至少50μm，其中所述最小间距d141'是第二半导体器件100'的半导体本体100'在相同的侧向r上同硅凝胶41所具有的。在此，间距d141'可以等于0，或者例如在第二半导体器件100'配备所覆盖的薄层时该间距可以大于0。
根据前述实施例所描述的具有潮气阻挡体2的半导体器件100可以在与下金属化部16的下侧16b平行的每个方向上具有最大宽度b100，并且所述半导体器件100的半导体本体1可以分别在相同的方向上具有最大宽度b1，参见图1和11。在此，在这些方向中的每个方向上都可以成立的是，在最小宽度b100与最大宽度b1之间，b100减去b1的差为至少250μm。
与此无关地，半导体器件100可以在与下金属化部16的下侧16b平行的每个方向上具有最大宽度b100，该最大宽度b100小于5mm或者甚至小于3mm。
同样与其他参数无关地，半导体器件100的半导体本体1可以在与下金属化部16的下侧16b平行的每个方向上具有最大宽度b1，该最大宽度b1小于4.9mm。
此外，潮气阻挡体2可以在与下金属化部16的下侧16b平行的每个方向上具有至少50μm的宽度d2（同样参见图1和11）。
全部前述电路载体5可以是任意的电路板或其他载体。但是这样的电路载体尤其是可以具有可由陶瓷制成的介电绝缘载体50。合适的陶瓷是金属或过渡金属氧化物、其氮化物或碳化物，只要这些材料是电绝缘的，例如氧化铝（Al2O3）、氮化铝（AlN）、氧化铍（BeO）、氧化锆（ZrO2）、氮化硅（Si3N4）、或者碳化硅（SiC）。
被构造为扁平小板的绝缘载体50具有平坦或基本平坦的上主面50t，其中将经结构化或未经结构化的上金属化层51施加到该上主面50t上。在此，将“主面”理解成绝缘载体50的两个最大面积的侧。可选地，电路载体5也可以具有经结构化或未经结构化的下金属化层52，所述下金属化层50被施加到绝缘载体50的与上主面50t对立的侧上。在此，上金属化层51和下金属化层52可以被位于它们之间的绝缘载体50彼此电绝缘。
此外，上金属化层51以及－只要存在－下金属化层52可以直接施加到绝缘载体50上、即直接机械接触该绝缘载体50。金属化层是良好导电的，其例如可以由铜或铝、或者铜合金或铝合金制成。但是原则上也可以使用其他良好导电的材料。
电路载体5例如可以被构造为DCB衬底（DCB = Direct Copper Bonded（直接铜接合））（绝缘载体由氧化铝制成并且上金属化层51以及必要时下金属化层52由铜或铜合金制成）。

Claims (22)

1.一种半导体器件，具有：
半导体本体（1），其具有上侧（1t）以及与上侧（1t）对立的下侧（1b），上金属化部（11）被施加到所述上侧（1t）上，下金属化部（16）被施加到所述下侧（1b）上，使得半导体本体（1）、上金属化部（11）和下金属化部（16）形成复合体（1，15，16）；
潮气阻挡体（2），其在与上金属化部（11）和下金属化部（16）共同作用下完全密封半导体本体（1）。
2.根据权利要求2所述的半导体器件，其中半导体本体（1）由半导体基本材料碳化硅（SiC）制成。
3.根据权利要求1或2所述的半导体器件，其中上金属化部（11）、下金属化部（16）和潮气阻挡体（2）形成闭合的包封物，所述包封物完全包围半导体本体（1）。
4.根据前述权利要求之一所述的半导体器件，其中上金属化部（11）具有背向半导体本体（1）的上侧（11t），
所述上侧（11t）具有一个或恰好一个未被潮气阻挡体（2）覆盖的表面片段（11t）；或者
具有多个彼此间隔开的表面片段（111t, 112t, 171t, 172t），这些表面片段中的任何一个都未被潮气阻挡体（2）覆盖。
5.根据权利要求4所述的半导体器件，其中上金属化部（11）是经结构化的并且具有两个彼此间隔开的金属化片段（151, 171, 181, 191; 152, 172, 182, 192）。
6.根据权利要求4或5之一所述的半导体器件，其中所述表面片段（15t, 151t, 152t, 17t, 171t, 172t）中的每一个能够从半导体器件（100）的外部环境自由到达。
7.根据前述权利要求之一所述的半导体器件，其中下金属化部（16）的背向半导体本体（1）的下侧（16b）未被潮气阻挡体（2）覆盖。
8.根据前述权利要求之一所述的半导体器件，其中潮气阻挡体（2）沿着环形闭合接触面接触下金属化部（16）。
9.根据权利要求8所述的半导体器件，其中所述接触面的背向半导体本体（1）的边缘（216）完全用环形闭合阻焊层（3）覆盖。
10.根据前述权利要求之一所述的半导体器件，其中潮气阻挡体（2）为电绝缘的并且具有环氧树脂或由环氧树脂制成，或者具有基于聚氨酯的材料或者由基于聚氨酯的材料制成。
11.根据前述权利要求之一所述的半导体器件，其中潮气阻挡体（2）由一致的材料或均匀材料混合物制成。
12.根据前述权利要求之一所述的半导体器件，其中上金属化部（11）具有上金属化层（15）以及金属接触件（17），所述金属接触件（17）借助于焊剂层（18）间接或直接地焊接到上金属化层（15）的背向半导体本体（1）的侧（15t）上。
13.根据权利要求12所述的半导体器件，其中潮气阻挡体（2）的片段布置在上金属化层（15）与金属接触件（17）之间。
14.根据权利要求12或13所述的半导体器件，其中上金属化部（11）具有阻挡层（19），所述阻挡层（19）布置在上金属化层（15）与金属接触件（17）之间，并且所述阻挡层（19）：
－具有钨或由钨制成；
－具有由钛钨制成的合金或者由钛钨制成的合金制成；
－具有钨层（192）以及钛层（191），所述钛层（191）布置在钨层（192）与上金属化层（15）之间。
15.根据前述权利要求之一所述的半导体器件，其中下金属化部（16）的背向半导体本体（1）的下侧（16b）的至少一个片段露出，使得该片段能够在半导体器件（100）的未安放的状态下从半导体器件（100）的外部环境自由到达。
16.根据前述权利要求之一所述的半导体器件，其中
潮气阻挡体（2）在半导体器件（100）的未安放的状态下具有能够从外部环境自由到达的表面（2s）；以及
针对能够自由到达的表面（2s）上的每个位置（S1，S2，S3）成立的是，从所述位置（S1，S2，S3）通向半导体本体（1）并最后延伸到潮气阻挡体（2）内的每条路径（p1，p2，p3）具有至少50μm的长度。
17.根据前述权利要求之一所述的半导体器件，其中潮气阻挡体（2）直接机械接触半导体本体（1）。
18.一种用于制造根据前述权利要求之一构造的半导体器件（100）的方法，具有下列步骤：
提供半导体本体（1），所述半导体本体具有上侧（1t）以及与上侧（1t）对立的下侧（1b），经结构化或未经结构化的上金属化部（11）被施加到所述上侧（1t）上，下金属化部（16）被施加到所述下侧（1b）上，使得半导体本体（1）、上金属化部（11）和下金属化部（16）形成复合体（1，11，16）；
将潮气阻挡体（2）施加到所述复合体上，使得半导体本体（1）被上金属化部（11）、下金属化部（16）和潮气阻挡体（2）完全密封。
19.根据权利要求18所述的方法，其中
施加潮气阻挡体（2）通过如下方式进行：将糊状材料同时施加到复合体（1，11，16）以及多个另外的复合体上，多个另外的复合体的构造与所述复合体（1，11，16）的构造相同；以及
随后将所述复合体（1，11，16）同所述另外的复合体分离，并且由此将所述复合体（1，11，16）分开。
20.一种半导体模块，具有：
电路载体（5）；
第一半导体器件（100），其根据权利要求1至17之一构造，布置在电路载体（5）的上电路载体金属化部（51）上并且粘接牢固地与该上电路载体金属化部连接；
第二半导体器件（100'），其具有拥有不同于碳化硅（SiC）的半导体基本材料的半导体本体（1'）并且布置在电路载体（5）上并且粘接牢固地与该电路载体连接。
21.根据权利要求20所述的半导体模块，其中
电路载体（5）具有被构造成小板的、拥有平坦主面（50t）的介电绝缘载体（50），其中将上电路载体金属化部（51）施加到所述介电绝缘载体（50）上 ；
第一半导体器件（100）和第二半导体器件（100'）布置在共同的壳体（40）中；
将硅凝胶（41）填充到共同的壳体（40）中，所述硅凝胶（41）从电路载体（5）至少延伸到第一半导体器件（100）以及第二半导体器件（100'）的背向电路载体（5）的侧上；
第一半导体器件（100）的半导体本体（1）在与平坦主面（50t）平行的每个侧向（r）上同硅凝胶（41）具有最小间距（d141），所述最小间距（d141）与第二半导体器件（100'）的半导体本体（100'）在所述侧向（r）上同硅凝胶（41）所具有的最小间距（d141'）相比大至少50μm。
22.一种用于制造根据权利要求20或21之一构造的半导体模块的方法，包括下列步骤：
提供电路载体（5）；
提供根据权利要求1至17之一构造的第一半导体器件（100）；
提供第二半导体器件（100'），所述第二半导体器件（100'）具有基于不同于碳化硅（SiC）的半导体基本材料的半导体本体（1'）；
产生第一半导体器件（100）与电路载体（5）之间的粘接牢固的连接；以及
产生第二半导体器件（100'）与电路载体（5）之间的粘接牢固的连接。
CN201410107083.4A 2013-03-22 2014-03-21 半导体器件、半导体模块以及制造半导体器件和半导体模块的方法 Expired - Fee Related CN104064529B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013205138.7A DE102013205138A1 (de) 2013-03-22 2013-03-22 Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE102013205138.7 2013-03-22

Publications (2)

Publication Number Publication Date
CN104064529A true CN104064529A (zh) 2014-09-24
CN104064529B CN104064529B (zh) 2017-06-30

Family

ID=51484724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410107083.4A Expired - Fee Related CN104064529B (zh) 2013-03-22 2014-03-21 半导体器件、半导体模块以及制造半导体器件和半导体模块的方法

Country Status (3)

Country Link
US (1) US9337155B2 (zh)
CN (1) CN104064529B (zh)
DE (1) DE102013205138A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252336A (zh) * 2015-06-10 2016-12-21 英飞凌科技股份有限公司 半导体装置、半导体系统以及形成半导体装置的方法
CN114242709A (zh) * 2021-11-30 2022-03-25 厦门大学 一种集成led的光增强碳化硅功率器件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117245B4 (de) * 2014-11-25 2018-03-22 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Halbleiterelements mit Substratadapter und damit hergestelltes Halbleiterelement mit Substratadapter und Verfahren zum Kontaktieren dieses Halbleiterelements
DE102015112452B4 (de) * 2015-07-30 2020-10-15 Danfoss Silicon Power Gmbh Leistungshalbleiterbaugruppe und Verfahren zu ihrer Herstellung
US20170084521A1 (en) * 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
DE102018132447B4 (de) * 2018-12-17 2022-10-13 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
EP3958305B1 (en) * 2020-08-17 2023-09-27 Infineon Technologies AG Power semiconductor module arrangement and method for producing the same
DE102022100969A1 (de) 2022-01-17 2023-07-20 Infineon Technologies Ag Halbleiterchip, chipsystem, verfahren zum herstellen eines halbleiterchips und verfahren zum herstellen eines chipsystems

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423315A (zh) * 2001-12-03 2003-06-11 夏普公司 半导体模块及其生产方法以及用于ic卡等的模块
US20050224945A1 (en) * 2004-04-09 2005-10-13 Kabushiki Kaisha Toshiba Power semiconductor device package
CN1825584A (zh) * 2005-01-24 2006-08-30 株式会社西铁城电子 电子封装和封装方法
CN102403279A (zh) * 2010-09-09 2012-04-04 英飞凌科技股份有限公司 功率半导体芯片封装
CN102687270A (zh) * 2010-01-15 2012-09-19 三菱电机株式会社 电力用半导体模块
CN102751423A (zh) * 2011-04-21 2012-10-24 三星Led株式会社 发光器件封装件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP2002076196A (ja) * 2000-08-25 2002-03-15 Nec Kansai Ltd チップ型半導体装置及びその製造方法
US7994646B2 (en) 2008-12-17 2011-08-09 Infineon Technologies Ag Semiconductor device
US8575729B2 (en) * 2010-05-18 2013-11-05 Panasonic Corporation Semiconductor chip with linear expansion coefficients in direction parallel to sides of hexagonal semiconductor substrate and manufacturing method
TWI406393B (zh) * 2010-08-30 2013-08-21 Sinopower Semiconductor Inc 具有額外電容結構之半導體元件及其製作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1423315A (zh) * 2001-12-03 2003-06-11 夏普公司 半导体模块及其生产方法以及用于ic卡等的模块
US20050224945A1 (en) * 2004-04-09 2005-10-13 Kabushiki Kaisha Toshiba Power semiconductor device package
CN1825584A (zh) * 2005-01-24 2006-08-30 株式会社西铁城电子 电子封装和封装方法
CN102687270A (zh) * 2010-01-15 2012-09-19 三菱电机株式会社 电力用半导体模块
CN102403279A (zh) * 2010-09-09 2012-04-04 英飞凌科技股份有限公司 功率半导体芯片封装
CN102751423A (zh) * 2011-04-21 2012-10-24 三星Led株式会社 发光器件封装件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252336A (zh) * 2015-06-10 2016-12-21 英飞凌科技股份有限公司 半导体装置、半导体系统以及形成半导体装置的方法
US10115646B2 (en) 2015-06-10 2018-10-30 Infineon Technologies Ag Semiconductor arrangement, semiconductor system and method of forming a semiconductor arrangement
CN106252336B (zh) * 2015-06-10 2019-03-12 英飞凌科技股份有限公司 半导体装置、半导体系统以及形成半导体装置的方法
CN114242709A (zh) * 2021-11-30 2022-03-25 厦门大学 一种集成led的光增强碳化硅功率器件

Also Published As

Publication number Publication date
DE102013205138A1 (de) 2014-09-25
CN104064529B (zh) 2017-06-30
US9337155B2 (en) 2016-05-10
US20140284624A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
CN104064529A (zh) 半导体器件、半导体模块以及制造半导体器件和半导体模块的方法
CN109216313B (zh) 具有包括钎焊的导电层的芯片载体的模制封装
US20170092596A1 (en) Power module and fabrication method for the same
CN101447442B (zh) 包括在基底上放置半导体芯片的制造装置的方法
CN103178030A (zh) 包括安装在dcb衬底上的分立器件的模块及制造模块的方法
EP3026701B1 (en) Power module and manufacturing method thereof
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
KR20180040493A (ko) 전기 도전층이 열전도 유전체 시트를 넘어서 연장되는 칩 캐리어
US8766430B2 (en) Semiconductor modules and methods of formation thereof
JP2016018866A (ja) パワーモジュール
US20160365296A1 (en) Electronic Devices with Increased Creepage Distances
JP6591808B2 (ja) パワーモジュールおよびインバータ装置
US20170171978A1 (en) Power module and manufacturing method thereof
CN107204300A (zh) 用于制造芯片复合结构的方法
US20220102249A1 (en) Dual side cooling power module and manufacturing method of the same
CN103426837A (zh) 半导体封装及形成半导体封装的方法
CN104392985A (zh) 包括衬底的多芯片器件
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
EP3739624A1 (en) Semiconductor arrangement with a compressible contact element encapsulated between two carriers and corresponding manufacturing method
JP6305778B2 (ja) パワーモジュールおよびその製造方法
CN103545283A (zh) 具有多个引线框架的半导体封装及其形成方法
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
CN110970372A (zh) 包括具有嵌入式半导体管芯的间隔件的半导体器件组件
CN106876350B (zh) 功率模块及其制造方法
JP2015076441A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170630