CN1825584A - 电子封装和封装方法 - Google Patents
电子封装和封装方法 Download PDFInfo
- Publication number
- CN1825584A CN1825584A CNA2006100711418A CN200610071141A CN1825584A CN 1825584 A CN1825584 A CN 1825584A CN A2006100711418 A CNA2006100711418 A CN A2006100711418A CN 200610071141 A CN200610071141 A CN 200610071141A CN 1825584 A CN1825584 A CN 1825584A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- substrate
- front surface
- electronic component
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000004806 packaging method and process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 147
- 238000004100 electronic packaging Methods 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 238000005538 encapsulation Methods 0.000 claims description 26
- 229920005989 resin Polymers 0.000 claims description 8
- 239000011347 resin Substances 0.000 claims description 8
- 238000004382 potting Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 3
- 238000012423 maintenance Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract 1
- 238000005520 cutting process Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000002609 medium Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/1003—Non-printed inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
第一衬底包含安放在其上的线圈组和集成电路。第二衬底包含安装在其上的电容和电阻。第一衬底和第二衬底由封装介质相互连接。提供有将第一衬底和第二衬底电连接到一起的导电通路。
Description
技术领域
本发明涉及电子封装及用于制造电子封装的方法。
背景技术
通常,为了制造尤其是在带有线圈组的电致发光驱动器中使用的电子封装,首先将集成电路、线圈组、电容、电阻和其它电子元件装配到晶片上。然后用封装环氧树脂封装电子元件。在固化环氧树脂后,将晶片切块成单个的封装。图7a和7b是这种通常的电子封装的截面图和平面图。
具体地,电子封装包括衬底10。将线圈组12、集成电路14、电容16和电阻18装配到衬底10上,并且电连接到布线金属膜20,布线金属膜依次排列在衬底10上。所有的元件用封装树脂19封装。布线金属膜20电连接到端子或通路。通路包括限定在衬底10里的通孔22和用金属制成的导电元件24,并放置在通孔22的侧壁上。
这里需要减小电子封装的尺寸,将电子元件与电磁噪声屏蔽。
为了提供电磁屏蔽,封装树脂的表面可以如涂敷有镍和其它金属,如日本专利申请公开号11-163583中说明的。为了增强这种屏蔽效果,封装树脂可以用包含铁颗粒的树脂制造,并涂敷有金属层,如日本专利申请公开号11-237860中说明的。
然而,这些技术都不符合减小电子封装尺寸的上述需求。
电子封装例如在装配到移动电话衬底上并在回流炉内部加热到某一高温过程中也会变弯。
发明内容
因此,本发明的目的是提供一种电子封装和封装方法,其可以消除前述问题。
根据本发明的第一个方面,提供一种电子封装,其包括有前表面和在其上面安装至少一个电子元件的后表面的第一衬底,有前表面和在其上面至少安装一个电子元件的后表面的第二衬底,在第一和第二衬底中间填充的封装层以封装至少一个在第一衬底上的电子元件和至少一个在第二衬底上的电子元件,并使第一和第二衬底互相连接。
在一个实施例中,电子封装包括用于将第一衬底的引线金属层和第二衬底的引线金属层电连接起来的通路。
在一个实施例中,第一衬底包括作为电子元件的线圈组。线圈组有保持与第二衬底的前表面接触的端部。
在另一个实施例中,第一衬底包括作为电子元件的线圈组。第一和第二衬底中的至少一个包括穿过其延伸的孔。线圈组有插入孔中的端部。
在另一个实施例中,第一衬底包括作为电子元件的线圈组。第一和第二衬底中的至少一个包括在其前表面中的一凹槽。线圈组有插入凹槽中的端部。
在一个实施例中,第一衬底的引线金属层放置在第一衬底的至少部分后表面上方,第二衬底的引线金属层放置在第二衬底的至少部分后表面上方。
根据本发明的第二个方面,提供一种用于制造电子封装的方法,该方法包括步骤:提供在其前表面装配有至少一个电子元件的第一衬底和在其前表面上装配有至少一个电子元件的第二衬底,在第一衬底的前表面和第二衬底前表面之间形成封装层,确定第一和第二衬底的方向,以使第一衬底的前表面和第二衬底的前表面相互面对。
在封装层形成步骤中,可将封装介质施加到第一衬底的前表面以封装该电子元件,且第二衬底放置于封装介质上方以使第二衬底上的电子元件嵌入到封装介质中。
在封装层形成步骤中,可将封装片材夹入在第一衬底的前表面和第二衬底的前表面中间。
可选择地,通路可以延伸过封装介质,使得第一与第二衬底电连接到一起。
此外,在封装层形成步骤中,放置第一和第二衬底以使第一衬底的前表面和第二衬底的前表面相互面对,然后封装树脂可以填充在第一和第二衬底的前表面之间。
如这样深入地解释的,本发明可以减小电子封装的尺寸。电子封装有两个衬底,也就是上衬底和下衬底。两个衬底一起合作阻止封装介质的膨胀,当衬底在如回流炉中加热到高温时该膨胀可能发生。换句话说,两个衬底可以减少施加在电子元件上的压力量。这样本发明可以提供高可靠的和减小尺寸的电子元件。
附图说明
图1a是根据本发明的一个实施例的电子封装的第一衬底的截面图,在第一衬底上装配有不同的电子元件;
图1b是电子封装的第二衬底的截面图,在第二衬底上装配有不同的电子元件;
图1c是在将第一和第二衬底相互连接后的电子封装的截面图。
图2a是在封装中限定了通路孔的电子封装的截面图。
图2b是在封装中形成有通路的电子封装的截面图。
图3显示了制造电子封装方式的流程图。
图4a是可由其制造4个第二衬底的晶片的平面图。
图4b是可由其制造4个第一衬底的晶片的平面图。
图5说明了将堆叠起的晶片切割成四个独立的电子封装的方式。
图6是根据本发明的另一个实施例的电子封装的截面图。
图7a是一个传统电子封装的截面图;
图7b是传统电子封装的平面图。
具体实施方式
现在将参考附图描述本发明。
图1a到图2b说明了用于制造根据本发明的电子封装80(见图2b)的方法。
如图所示,电子封装80包括第一和第二衬底30、32,两衬底相互平行延伸,在第一衬底30和第二衬底32之间提供有多个电子元件如线圈组12、集成电路14、电容16和电阻18以及封装树脂38以封装电子元件。
如图1a所示,第一衬底30有前和后表面(如图1a所示的下表面和上表面)。布线金属膜20和布线金属膜34分别被放置在前和后表面上。电容16、电阻18被表面安装在第一衬底30的前表面上。第一衬底30包含通路。每一个通路包含通孔22和在通孔中形成的导电金属层24。导电通路提供布线金属膜20和34间的电连接。布线金属膜34被放置在第一衬底30的后表面的大部分上。
类似地,布线金属膜20和布线金属膜36分别被放置在第二衬底32的前和后表面(如图1b所示的上和下表面)上。线圈组12和集成电路14被表面安装在第二衬底32的前表面上。第二衬底32包含通路。每一个通路包含通孔22和导电金属层24。导电通路提供布线金属膜20和36间的电连接。布线金属膜36被放置在第二衬底32的后表面的大部分上。
参考图1c,封装介质38被填充到第一衬底30和第二衬底32之间,使得第一衬底30和第二衬底32相互连接,也封装第一和第二衬底30、32上的电子元件12、14、16、18。封装介质优选预浸片材形式或硅或环氧树脂的熔剂(flux)的形式。
为了相互连接第一和第二衬底30、32,放置第一和第二衬底以使得第一衬底的前表面和第二衬底的前表面互相面对,然后将封装树脂填充在第一和第二衬底的前表面之间。
作为另一个选择,为了相互连接第一和第二衬底30、32,封装介质38先施加到第一和第二衬底30、32之一的前表面上,以使其覆盖安装在其上的电子元件。然后将另一个衬底移向所述衬底,在所述衬底上已经施加有封装介质38,直到所述另一个衬底的前表面与封装介质38接触。在气泡从封装介质38中除去后固化封装介质38。
此外,作为一个选择,预浸片材可以被夹入第一和第二衬底30、32之间。
参见图2b,电子封装80包括一个通路。通路包括通孔40(见图2a)和传导金属层42,并在第一和第二衬底30、32的布线金属膜34、36之间提供电连接。
图2b所示的电子封装80的宽度B与图7a所示的传统封装的宽度A相比减少了25%,然而安装在电子封装80上的电子元件的数量与安装在传统电子封装上的电子元件的数量相同。
方便地,可以通过以平行于电子封装80的衬底的方向自线圈组12和其它高断面元件移动集成电路14、电容16、电阻18和其它Low Profile(窄板)元件来将电子封装80做得更薄。
由于布线金属膜34、36分别占据了第一和第二衬底30、32的后或外表面的大部分,因此电子封装80可以防潮。方便地,电子封装80可以通过将金属引线34、36连接至地面来进行电磁屏蔽。为了增强这个屏蔽效果,布线金属膜可以在电子封装80的侧面上方延伸,其借助于如日本专利申请公开号11-16358和11-237860公开的选择性电镀。
上和下衬底30、32一起合作以防止电子封装80在加热到高温时变曲或变弯,减少施加在电子元件上的压力量并且保护通路免受高温。这样本发明可以提供高可靠性的电子封装。
本发明不止允许半导体器件的封装,还允许各种有源IC元件比如集成电路14和无源IC元件如线圈组12、电容16、电阻18的封装。
在阐述的实施例中,在第二衬底32上的线圈组与第一衬底30保持接触,并用作第二衬底32的支撑。本构造也可以保护其它的电子元件并且给予电子封装80高强度。
图3到图5说明了根据本发明的一个实施例制造电子封装80的方法。
如图3所示,本方法包括安装步骤60、互连步骤62、通路形成步骤64和切割步骤66。参考图4a和4b,提供具有四个部分的晶片50,其每个部分对应于第二衬底32,和提供具有四个部分的晶片52,其每个部分对应于电子封装80的第一衬底30。接着,安装步骤60,线圈组12和集成电路14被表面安装到晶片50的每个部分上,电容16和电阻18也被表面安装到晶片52的每个部分上。在互连步骤62中,封装介质被填充到晶片50和52之间,定向晶片50和52以使得第一和第二衬底互相面对。在通路形成步骤64中,相互连接的晶片50、52的组件形成有通路,通路包括孔40和导电金属层42,如图2b所示。在切割步骤66中,将晶片50、52切割成四片或提供四个独立的电子封装。优选将如参考数字70表示的多个晶片组件堆叠以执行切割步骤。
本发明的方法不包括任何高成本的步骤,这样可以以低成本制造电子封装。
图6说明了根据本发明的另一个实施例制造的电子封装。在此实施例中,第一衬底30形成有凹槽62,第二衬底32形成有孔61。线圈组有分别容纳在凹槽62和孔61中的相对的端部。此构造使线圈组的定位变得容易并且减小电子封装的厚度。
虽然已经结合本发明的首选实施例描述了本发明,但是定明不限制于此。比如,可以删去集成电路、线圈组、电容和电阻中的一个或多个。也可以使用其它类型的电子元件。在说明的实施例中,每个衬底的一侧上都安装了电子元件。作为此实施例的另一个选择,电子元件可以安装在每个衬底的两侧上。在图6所示的实施例中,在第一衬底里形成凹槽,而在第二衬底里形成孔。作为另一种选择,凹槽或孔可以在第一和第二衬底之一里形成。仍是一种选择,任一衬底可以包括凹槽或孔。
Claims (11)
1.一种电子封装,包括:
有前表面和后表面的第一衬底,
装配在上述的第一衬底的前表面上的至少一个电子元件,
有前表面和后表面的第二衬底,
装配在上述的第二衬底的前表面上的至少一个电子元件,以及
在上述第一和第二衬底的前表面之间填充的封装层,以封装上述第一衬底的上述前表面上的上述至少一个电子元件和上述第二衬底的上述前表面上的上述至少一个电子元件,并且将上述第一和第二衬底相互连接。
2.如权利要求1的电子封装,进一步包括用来将上述第一衬底的线路金属层和上述第二衬底的线路金属层电连接到一起的通路。
3.如权利要求1的电子封装,其中在上述第一衬底上的上述至少一个电子元件包含线圈组,上述线圈组有保持与上述第二衬底的前表面接触的端部。
4.如权利要求1的电子封装,其中在上述第一衬底上的上述至少一个电子元件包含线圈组,上述第一和第二衬底的至少一个包含穿过其延伸的孔,上述线圈组有插入上述孔中的端部。
5.如权利要求1的电子封装,其中在上述第一衬底上的上述至少一个电子元件包含线圈组,上述第一和第二衬底中至少一个包含在它的前表面中的凹槽,上述线圈组有插入上述凹槽中的端部。
6.如权利要求2的电子封装,其中上述第一衬底的上述线路金属层放置在上述第一衬底的后表面的至少部分上方,上述第二衬底的上述线路金属层放置在上述第二衬底的后表面的至少部分上方。
7.一种制造电子封装的方法,包括步骤:
提供有前和后表面的第一衬底和有前和后表面的第二衬底,上述第一衬底包含安装在上述第一衬底前表面上的至少一个电子元件,上述第二衬底包含安装在上述第二衬底前表面上的至少一个电子元件;和
在上述第一衬底前表面和上述第二衬底前表面之间形成封装层,定向上述第一和第二衬底以使得上述第一衬底的前表面和第二衬底的前表面相互面对。
8.如权利要求7的方法,其中形成步骤包括:
将封装介质应用到上述第一衬底的前表面以封装上述至少一个电子元件;和
将上述第二衬底放置在上述封装介质上方以使得上述第二衬底上的上述至少一个电子元件嵌入进上述封装介质中。
9.如权利要求7的方法,其中形成步骤包括夹置于上述第一衬底前表面和上述第二衬底前表面之间的封装片材。
10.如权利要求7的方法,其中形成步骤包括放置确定方向的上述第一和上述第二衬底,以使得上述第一衬底前表面和上述第二衬底前表面相互面对,然后在上述第一和上述第二衬底的前表面之间填充封装树脂。
11.如权利要求7的方法,进一步包括形成通路的步骤,上述通路穿过上述封装介质延伸,以将上述第一和第二衬底电连接到一起。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005014921A JP2006203086A (ja) | 2005-01-24 | 2005-01-24 | 電子部品パッケージ及びその製造方法 |
JP2005014921 | 2005-01-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1825584A true CN1825584A (zh) | 2006-08-30 |
CN100517693C CN100517693C (zh) | 2009-07-22 |
Family
ID=36650794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100711418A Expired - Fee Related CN100517693C (zh) | 2005-01-24 | 2006-01-24 | 电子封装和封装方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7288728B2 (zh) |
JP (1) | JP2006203086A (zh) |
CN (1) | CN100517693C (zh) |
DE (1) | DE102006003137A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101330075B (zh) * | 2007-06-20 | 2010-06-02 | 乾坤科技股份有限公司 | 立体封装结构 |
CN104064529A (zh) * | 2013-03-22 | 2014-09-24 | 英飞凌科技股份有限公司 | 半导体器件、半导体模块以及制造半导体器件和半导体模块的方法 |
CN104821798A (zh) * | 2013-12-17 | 2015-08-05 | 安华高科技通用Ip(新加坡)公司 | 电子封装及mems封装 |
CN109640521A (zh) * | 2018-11-20 | 2019-04-16 | 奥特斯科技(重庆)有限公司 | 制造具有嵌入式集群的部件承载件的方法以及部件承载件 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7933128B2 (en) | 2007-10-10 | 2011-04-26 | Epson Toyocom Corporation | Electronic device, electronic module, and methods for manufacturing the same |
CN102256443B (zh) * | 2010-04-02 | 2015-12-16 | 雅达电子国际有限公司 | 占据电路板部件之上的空间的感应器 |
US8614616B2 (en) * | 2011-01-18 | 2013-12-24 | Infineon Technologies Ag | Semiconductor device and method of manufacture thereof |
US8637963B2 (en) | 2011-10-05 | 2014-01-28 | Sandisk Technologies Inc. | Radiation-shielded semiconductor device |
US9337153B2 (en) | 2011-12-16 | 2016-05-10 | Sandisk Information Technology (Shanghai) Co., Ltd. | EMI shielding and thermal dissipation for semiconductor device |
CN104067389B (zh) | 2012-04-26 | 2019-02-26 | 晟碟半导体(上海)有限公司 | 包括电磁吸收和屏蔽的半导体装置 |
US9947606B2 (en) | 2012-04-26 | 2018-04-17 | Sandisk Information Technology (Shanghai) Co., Ltd. | Semiconductor device including electromagnetic absorption and shielding |
MX2018012535A (es) * | 2016-04-13 | 2019-02-25 | Tactotek Oy | Estructura multicapa con electronica multicapa incorporada. |
WO2022216700A1 (en) * | 2021-04-09 | 2022-10-13 | Murata Manufacturing Co., Ltd. | Integrated isolated dc-dc convertor module |
CN115763266A (zh) * | 2022-11-22 | 2023-03-07 | 歌尔微电子股份有限公司 | 封装产品、电子设备及封装产品的封装方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259377A (ja) * | 1992-03-13 | 1993-10-08 | Ibiden Co Ltd | 立体構造モジュール |
JPH08130288A (ja) * | 1994-10-31 | 1996-05-21 | Toshiba Corp | 半導体装置 |
JP2987101B2 (ja) * | 1996-04-15 | 1999-12-06 | 株式会社ニッシン | 半導体装置の接続方法並びに半導体装置の接続器 |
JP4159636B2 (ja) | 1997-11-25 | 2008-10-01 | シチズン電子株式会社 | 電子部品パッケージ及びその製造方法 |
JPH11177014A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Ltd | 電子装置およびその製造方法 |
JPH11237860A (ja) | 1998-02-20 | 1999-08-31 | Citizen Electronics Co Ltd | El駆動回路モジュールの構造および製造方法 |
US6317324B1 (en) * | 2000-02-01 | 2001-11-13 | Shiaw-Jong Steve Chen | Encapsulated power supply with a high thermal conductivity molded insert |
JP2002359343A (ja) * | 2001-05-31 | 2002-12-13 | Nec Corp | 半導体装置 |
JP4137451B2 (ja) * | 2002-01-15 | 2008-08-20 | ソニー株式会社 | 多層基板製造方法 |
TW200302685A (en) * | 2002-01-23 | 2003-08-01 | Matsushita Electric Ind Co Ltd | Circuit component built-in module and method of manufacturing the same |
JP2004274035A (ja) * | 2003-02-18 | 2004-09-30 | Matsushita Electric Ind Co Ltd | 電子部品内蔵モジュールとその製造方法 |
US7394663B2 (en) * | 2003-02-18 | 2008-07-01 | Matsushita Electric Industrial Co., Ltd. | Electronic component built-in module and method of manufacturing the same |
-
2005
- 2005-01-24 JP JP2005014921A patent/JP2006203086A/ja active Pending
-
2006
- 2006-01-23 DE DE102006003137A patent/DE102006003137A1/de not_active Withdrawn
- 2006-01-23 US US11/338,624 patent/US7288728B2/en not_active Expired - Fee Related
- 2006-01-24 CN CNB2006100711418A patent/CN100517693C/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101330075B (zh) * | 2007-06-20 | 2010-06-02 | 乾坤科技股份有限公司 | 立体封装结构 |
CN104064529A (zh) * | 2013-03-22 | 2014-09-24 | 英飞凌科技股份有限公司 | 半导体器件、半导体模块以及制造半导体器件和半导体模块的方法 |
CN104821798A (zh) * | 2013-12-17 | 2015-08-05 | 安华高科技通用Ip(新加坡)公司 | 电子封装及mems封装 |
CN104821798B (zh) * | 2013-12-17 | 2019-06-28 | 安华高科技股份有限公司 | 电子封装及mems封装 |
CN109640521A (zh) * | 2018-11-20 | 2019-04-16 | 奥特斯科技(重庆)有限公司 | 制造具有嵌入式集群的部件承载件的方法以及部件承载件 |
US11189500B2 (en) | 2018-11-20 | 2021-11-30 | AT&S (Chongqing) Company Limited | Method of manufacturing a component carrier with an embedded cluster and the component carrier |
Also Published As
Publication number | Publication date |
---|---|
US20060185897A1 (en) | 2006-08-24 |
DE102006003137A1 (de) | 2006-07-27 |
CN100517693C (zh) | 2009-07-22 |
US7288728B2 (en) | 2007-10-30 |
JP2006203086A (ja) | 2006-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1825584A (zh) | 电子封装和封装方法 | |
CN1295951C (zh) | 电磁屏蔽电路设备及其屏蔽方法 | |
EP3499560B1 (en) | Semiconductor module and method for producing the same | |
CN1198486C (zh) | 具有用于安装电子部件的空腔的印刷线路板 | |
CN1742372A (zh) | 集成电路组合件 | |
CN1885536A (zh) | 半导体封装 | |
US20120199958A1 (en) | Method of manufacturing high frequency module and high frequency module | |
CN1574309A (zh) | 堆栈型半导体装置 | |
CN1147930C (zh) | 半导体封装结构及其制造方法 | |
CN1913238A (zh) | 电连接器 | |
CN101080141A (zh) | 印刷电路板单元 | |
CN1254886C (zh) | 带端子配线衬底 | |
CN103068157A (zh) | 印刷基板以及使用了该印刷基板的电子机器 | |
CN1579015A (zh) | 模块部件 | |
CN1317925A (zh) | 印刷布线板 | |
CN1123279C (zh) | 印刷电路板 | |
CN1577839A (zh) | 混合集成电路 | |
CN1248365C (zh) | 表面安装连接器的导向件、电子组件及其形成方法 | |
US20130250528A1 (en) | Circuit module | |
CN113707623A (zh) | 芯片封装组件、电子设备及芯片封装组件的制作方法 | |
CN100336208C (zh) | 半导体装置 | |
CN1705085A (zh) | 电路装置的制造方法 | |
CN1324668C (zh) | 半导体装置及其制造方法 | |
CN1206728C (zh) | 芯片封装及其制造方法 | |
CN1816250A (zh) | 电子部件安装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090722 Termination date: 20110124 |