CN113707623A - 芯片封装组件、电子设备及芯片封装组件的制作方法 - Google Patents

芯片封装组件、电子设备及芯片封装组件的制作方法 Download PDF

Info

Publication number
CN113707623A
CN113707623A CN202110845274.0A CN202110845274A CN113707623A CN 113707623 A CN113707623 A CN 113707623A CN 202110845274 A CN202110845274 A CN 202110845274A CN 113707623 A CN113707623 A CN 113707623A
Authority
CN
China
Prior art keywords
chip
conductive layer
package assembly
conductive
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110845274.0A
Other languages
English (en)
Inventor
彭浩
廖小景
侯召政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202110845274.0A priority Critical patent/CN113707623A/zh
Publication of CN113707623A publication Critical patent/CN113707623A/zh
Priority to US17/872,473 priority patent/US20230021432A1/en
Priority to EP22186640.3A priority patent/EP4125115B1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请公开一种芯片封装组件、电子设备及芯片封装组件的制作方法，芯片封装组件包括封装基板、芯片和散热部，封装基板包括上导电层、下导电层和连接在上导电层和下导电层之间的导电部；芯片包括相背设置的正面电极和背面电极，芯片内嵌在封装基板内，导电部包围芯片，正面电极与下导电层连接，背面电极与上导电层连接；散热部连接于上导电层远离芯片的表面；上导电层、下导电层和导电部均具导热性能。本申请通过设置芯片与封装基板的上导电层以及下导电层连接，从而芯片产生的热量可进行双向传导散热，并在上导电层上设置散热部，使得芯片封装组件能够达到更优的散热效果。

Description

芯片封装组件、电子设备及芯片封装组件的制作方法
技术领域
本申请实施例涉及芯片技术领域，尤其涉及一种芯片封装组件、电子设备及芯片封装组件的制作方法。
背景技术
随着电子设备不断朝着轻薄短小的方向发展，电子设备内的芯片封装组件的集成度越来越高，业界逐渐催生出将芯片埋入基板或封装体的高密度集成嵌入式封装，然而上述芯片封装组件通常存在较为严重的散热问题，芯片产生的热量无法得到有效散热，从而造成一定的安全隐患。
发明内容
本申请的目的是提供一种芯片封装组件、电子设备及芯片封装组件的制作方法，该芯片封装组件内的芯片能够得到有效散热，以有效降低安全隐患。
为实现本申请的目的，提供了如下的技术方案：
第一方面，本申请提供一种芯片封装组件，该芯片封装组件包括封装基板、芯片和散热部，所述封装基板包括上导电层、下导电层和连接在上导电层和下导电层之间的导电部；芯片包括相背设置的正面电极和背面电极，芯片内嵌在封装基板内，导电部包围芯片，正面电极与下导电层连接，背面电极与上导电层连接；散热部连接于上导电层远离芯片的表面；上导电层、下导电层和导电部均具导热性能。可以理解的是，导电部、下导电层和上导电层均具导热性能，以有效传导芯片产生的热量，从而实现散热功能。并且，导电部、下导电层和上导电层共同包围芯片，从而实现相应芯片封装功能，换言之，导电部、上导电层和下导电层相互连接并围合形成容纳腔，容纳腔用于收容芯片。芯片包括相背设置的正面电极和背面电极，芯片内嵌在封装基板内，且正面电极与下导电层连接，背面电极与上导电层连接。可以理解的是，芯片在工作时会产生大量的热量，产生的热量不仅可以通过正面电极传导至下导电层以进行散热，还可以通过背面电极传导至上导电层以进行散热，从而实现双向散热功能，使得芯片封装组件达到较佳的散热效果。散热部连接于上导电层远离芯片的表面。可以理解的是，相较于上导电层，散热部的换热表面积更大，从而具备较强的散热功能，芯片产生的热量可经上导电层传导至散热部，以达到较佳的散热效果。还可以理解的是，由于导电部分别与上导电层和下导电层连接，传导至下导电层的部分热量同样可以经导电部和上导电层传导至散热部，以进一步提高散热效果。
本申请提供的芯片封装组件，通过设置芯片与封装基板的上导电层以及下导电层连接，从而芯片产生的热量可进行双向传导散热，并在上导电层上设置散热部，使得芯片封装组件能够达到更优的散热效果。
一种实施方式中，所述正面电极与所述上导电层相接触。当芯片的正面电极与上导电层进行直接接触时，能够有效满足相应电路传输功能，并且，芯片工作所产生的热量能够经正面电极有效传导至上导电层，以进行散热。同样的，芯片的背面电极同样可以与下导电层相接触，从而使得芯片产生的热量能够经背面电极有效传导至下导电层，以进行双向散热。
一种实施方式中，所述散热部包括多个散热单体，多个所述散热单体均连接于所述上导电层，多个所述散热单体之间间隔设置。可以理解的是，散热部可为翅片式结构，通过设置多个相间隔的散热单体，以有效增大换热表面积，使得散热部具备较佳的散热效果，从而避免芯片封装组件因散热不良而导致安全隐患。需要说明的是，散热部的结构包括但不限于翅片式结构，还可以为其他任意具备较佳散热功能的结构，在此不对散热部的结构进行具体的限定。
一种实施方式中，各所述散热单体的延伸方向与所述上导电层的延伸方向呈夹角设置。可以理解的是，在上述结构下，散热单体与上导电层之间具备足够的散热空间，从而达到较佳的散热效果。
一种实施方式中，所有的所述散热单体的延伸方向相同。可以理解的是，在上述结构下，散热部的整体结构较为整齐简单，从而在保证相应散热效果的同时，有效简化加工工艺，提高工艺生产效率。
一种实施方式中，部分所述散热单体的延伸方向为第一方向，部分散热单体的延伸方向为第二方向，所述第一方向和所述第二方向不同。可以理解的是，在某些情况下，芯片封装组件的外围可能还设置有制冷部件。例如，分别在散热部的第一方向和第二方向设置有相应水冷部件或风冷部件，在此情况下，可将部分散热单体设置为沿第一方向延伸，部分散热单体设置为沿第二方向延伸，从而使得散热单体靠近制冷部件，以达到较佳的散热效果。
一种实施方式中，所述散热单体呈平板状或柱状。可以理解的是，根据实际生产需求，可将散热单体设计为平板状或柱状，上述形状的散热单体的生产工艺较为简单，且能够有效满足相应散热功能。
一种实施方式中，所述散热部和所述上导电层为一体式的结构。可以理解的是，当散热部与上导电层为分体式结构时，散热部需通过相应的紧固件来与上导电层固定连接，因此，在上导电层上安装散热部会带来额外的热阻，从而影响芯片封装组件的散热性能。而通过将散热部与上导电层设计为一体式结构，能够有效去除额外热阻，从而达到较佳的散热效果，并且，还能够缩减上板步骤，有效提高了芯片封装组件的生产效率。需要说明的是，同样可以通过电镀或其他方式将散热部和上导电层形成一体式结构，在此不对形成一体式结构的方式进行具体的限定。
一种实施方式中，所述导电部、所述上导电层和所述下导电层均为金属材料。可以理解的是，由于导电部、上导电层和下导电层将芯片包围，当三者由金属材料制成时，三者构成的封装基板可视为一个金属屏蔽罩，可有效阻隔芯片和外界环境之间的电磁场，从而有效提升芯片封装组件的抗干扰能力，以达到较佳的电磁屏蔽效果。还可以理解的是，在本申请实施例中，封装基板由金属材料制成，具有较佳的防潮性能，能够有效防止湿气入侵，从而提高芯片封装组件在潮湿环境下的使用寿命。并且，封装基板具有较高的结构强度，使得芯片封装组件在使用过程中不易发生变形，从而有效避免芯片受应力作用而发生结构损坏。
一种实施方式中，所述导电部、所述上导电层、所述下导电层和所述散热部均由金属铜制成。可以理解的是，铜具有较好的导电性能及导热性能，当使用铜材料制成导电部、上导电层、下导电层和散热部时，由上述几个部件组成的芯片封装组件能够一并满足相应电路传输功能以及热量传导功能，从而能够在正常工作的同时，具备较佳的散热效果。
一种实施方式中，所述芯片封装组件还包括绝缘件，所述绝缘件设于所述芯片和所述导电部之间，以将所述芯片与所述导电部隔离。可以理解的是，导电部通常还具备导电性能，当芯片与导电部进行直接接触时，容易发生短路或其他电路问题，从而导致芯片封装组件的功能异常。因此，通过在芯片和导电部之间设置绝缘件，能够将芯片与导电部之间进行有效隔离，从而有效保证芯片封装组件的功能正常。还可以理解的是，通常情况下，容纳腔的体积大于芯片的体积，绝缘件填充于芯片与导电部之间的间隙内，以对芯片进行有效固定，提高了芯片封装组件的结构稳定性。绝缘件包括但不限于由树脂材料制成，还可以由其他任意具备绝缘性能的材料制成，只要能够满足相应绝缘功能即可，在此不进行具体的限定。
一种实施方式中，所述封装基板还包括至少一个分隔部，所述分隔部连接于所述导电部并被所述导电部包围，且所述分隔部与导电部共同包围多个所述芯片，每相邻两个所述芯片之间均被所述分隔部隔离。换言之，分隔部收容于容纳腔并与导电部连接，以将容纳腔分隔为多个子容纳腔；芯片的数量为多个，每个子容纳腔内均收容一个芯片。通过设置至少一个分隔部，以形成多个子容纳腔，使得封装基板可同时封装多个芯片，从而芯片封装组件能够有效满足多芯片工作要求。需要说明的是，每个子容纳腔内的芯片均与上导电层以及下导电层连接，使得每个芯片均可进行双向传导散热，以达到较佳的散热效果。并且，导电部、分隔部、上导电层和下导电层对多个芯片进行分别封装，从而可对每个芯片均进行防潮处理以及电磁屏蔽处理。
一种实施方式中，所述绝缘件设于所述芯片和所述导电部之间以及所述芯片和所述分隔部之间，以将所述芯片与所述导电部隔离，并将所述芯片和所述分隔部隔离。换言之，每个所述子容纳腔内均设有所述绝缘件，所述绝缘件设于所述芯片和所述导电部之间以及所述芯片和所述分隔部之间，以将所述芯片与所述导电部隔离，并将所述芯片和所述分隔部隔离。通过在每个子容纳腔内均设置绝缘件，以使每个芯片均与导电部以及分隔部隔离，从而有效避免短路或其他电路问题，以保证芯片封装组件的功能正常。并且，多个绝缘件的存在，能够对多个芯片均进行限位固定，从而有效防止芯片在封装基板内进行偏移。
一种实施方式中，至少一个所述分隔部包括第一分隔部和第二分隔部，所述第一分隔部沿第三方向延伸，所述第二分隔部沿第四方向延伸；所述第三方向和所述第四方向均垂直于所述芯片封装组件的厚度方向，且所述第三方向与所述第四方向之间呈夹角设置。需要说明的是，分隔部的数量以及多个分隔部之间的相对位置关系均可以为多种，根据实际生产要求进行确定，在此不进行具体的限定。
一种实施方式中，所述第一分隔部包括相间隔的第一子隔板和第二子隔板，所述第一子隔板和所述第二子隔板均沿所述第三方向延伸；所述第二分隔部包括相间隔的第三子隔板和第四子隔板，所述第三子隔板和所述第四子隔板均沿所述第四方向延伸。通过并排设置多个子隔板以构成一个分隔部，使得分隔部的结构强度得到较大的提升，从而有效提高芯片封装组件的整体结构稳定性。
一种实施方式中，所述导电部、所述上导电层和所述下导电层共同形成一体式结构。导电部、上导电层和下导电层之间可通过电镀的方式形成一体式结构，三者共同构成封装基板，而当封装基板为一体式结构时，封装基板的结构较为稳固，从而有效提高了芯片封装组件的整体结构稳定性。需要说明的是，还可以通过其他方式将导电部、上导电层和下导电层形成一体式结构，在此不对形成一体式结构的方式进行具体的限定。
第二方面，本申请提供一种电子设备，该电子设备包括主板和第一方面任一实施方式所述的芯片封装组件，所述主板包括板体和设于所述板体表面的线路结构，所述芯片封装组件设于所述线路结构背离所述板体的一侧，且所述主板和所述芯片封装组件之间还设有连接件，所述连接件连接所述下导电层和所述线路结构，以使所述芯片封装组件与所述主板电连接。
本申请提供的电子设备，通过将芯片封装组件与主板电连接，以满足相应电路传输功能，并且，由于本申请提供的电子设备采用本申请提供的芯片封装组件，因此，该电子设备同样具备较佳的散热性能、防潮性能和电磁屏蔽性能，并且其结构稳定性较强，能够有效避免芯片受应力作用而导致结构损坏。
一种实施方式中，所述芯片封装组件中的封装基板、所述主板和所述连接件共同包围芯片，以使所述芯片与外界隔离。在上述结构下，封装基板、主板和连接件共同形成完整的防潮屏障，以有效阻隔湿气的侵入，从而达到较佳的防潮效果。需要说明的是，连接件的种类可以为多种，只要能够满足相应导电及防潮功能即可。示例性的，连接件可为锡膏，即通过锡焊的方式连接下导电层和线路结构，以实现主板与芯片封装组件之间的电连接。
第三方面，本申请提供一种芯片封装组件的制作方法，用于制造第一方面所述的芯片封装组件，该制作方法包括：提供载板；在所述载板上形成导电部和限位部，所述导电部包围所述限位部且与所述限位部相间隔，所述导电部围合形成容纳腔，所述导电部与所述限位部之间形成第一空间，所述限位部围合形成第二空间；在所述第一空间和所述第二空间内设置绝缘结构；去除所述载板、所述限位部以及位于所述第二空间内的所述绝缘结构，保留位于所述第一空间内的所述绝缘结构以形成绝缘件，保留所述导电部；将芯片放置在由所述绝缘件包围的空间内；在所述芯片和所述导电部的一侧形成上导电层，在相对侧形成下导电层；在所述上导电层远离所述芯片的表面形成散热部，加工所述下导电层以形成相应线路层。
通过本申请提供的芯片封装组件的制作方法，可制作出本申请提供的芯片封装组件，且该芯片封装组件具备较佳的散热性能、防潮性能和电磁屏蔽性能，并且其结构稳定性较强，能够有效避免芯片受应力作用而导致结构损坏。
一种实施方式中，“在所述载板上形成导电部和限位部”包括：在所述载板的表面的部分位置覆盖第一干膜；在未覆盖所述第一干膜的位置电镀形成所述导电部和所述限位部；去除所述第一干膜。可以理解的是，通过在载板的表面进行区域划分，在不需要形成导电部和限位部的位置覆盖第一干膜，第一干膜可阻挡电镀金属与载板接触；在需要形成导电部和限位部的位置不覆盖第一干膜，以将该位置的载板露出，从而在该位置的载板表面电镀形成导电部和限位部。
一种实施方式中，“在所述第一空间和所述第二空间内设置绝缘结构”包括：将绝缘材料填充于所述第一空间和所述第二空间并进行压合处理，以形成所述绝缘结构；研磨所述导电部和所述限位部，以使所述绝缘结构、所述导电部和所述限位部在沿所述载板的厚度方向上的高度平齐。绝缘材料包括但不限于树脂材料，还可以为其他任意具备绝缘性能的材料，在此不进行具体的限定。可以理解的是，通过研磨的方式，使得绝缘结构、导电部和限位部的高度尺寸相同，从而在后续形成上导电层时，上导电层所附着的表面更加平整，有利于上导电层的加工成型。
一种实施方式中，“去除所述载板、所述限位部以及位于所述第二空间内的所述绝缘结构”包括：对所述载板进行蚀刻以去掉所述载板；在所述导电部的表面覆盖第二干膜；对未被所述第二干膜覆盖的所述限位部进行蚀刻，以去除所述限位部以及位于所述第二空间内的所述绝缘结构；去除所述第二干膜。可以理解的是，载板不存在于成品中，属于制作过程的中间结构，因此可首先通过蚀刻的方式将载板去除。还可以理解的是，限位部也不存在于成品中，其作用为：与导电部之间形成第一空间以用于形成绝缘件，因此，同样需将限位部去除。其中，第二干膜用于阻挡化学药剂的侵蚀，在将载板蚀刻去除后，通过在导电部的表面覆盖第二干膜，能够有效避免导电部被蚀刻，从而将导电部保留。还可以理解的是，同样可通过化学药剂蚀刻的方式对未被干膜保护的限位部进行去除，并且，位于第二空间内的绝缘结构由于无限位部以及载板对其固定，同样会被脱离去除。保留下来的位于第一空间内的绝缘结构形成绝缘件，以用于固定芯片，并使芯片与导电部之间隔离。
一种实施方式中，“在所述载板上形成导电部和限位部”的过程中，还包括：在所述载板上还形成有至少一个分隔部，所述分隔部连接于所述导电部，所述分隔部将所述容纳腔分隔为多个子容纳腔，所述限位部设于所述子容纳腔内，并与所述导电部和所述分隔部相间隔，所述限位部与所述导电部以及所述分隔部之间形成所述第一空间，所述限位部围合形成所述第二空间。可以理解的是，当制作形成的芯片封装组件需封装多个芯片时，则还需要设置分隔部，相应的，本申请提供的制作方法的各步骤均发生相应改变。
附图说明
图1a是本申请实施例提供的芯片封装组件的结构示意图；
图1b是一种实施例中散热单体和上导电层的排列示意图；
图1c是另一种实施例中散热单体和上导电层的排列示意图；
图1d是一种实施例中散热单体和上导电层的俯视结构示意图；
图1e是另一种实施例中散热单体和上导电层的俯视结构示意图；
图2是一种实施例的芯片封装组件的结构示意图；
图3是图2所示芯片封装组件中导电部和分隔部的俯视示意图；
图4是一种实施例的芯片封装组件的结构示意图；
图5是图4所示芯片封装组件中导电部和分隔部的俯视示意图；
图6是主板与芯片封装组件的组装结构示意图；
图7是本申请实施例提供的芯片封装组件的制作方法的流程示意图；
图8是一种实施例的载板的结构示意图；
图9a是在载板的表面覆盖第一干膜的结构示意图；
图9b是在未覆盖第一干膜的位置形成导电部和限位部的结构示意图；
图9c是去掉第一干膜后的载板、导电部和限位部的组合结构示意图；
图10a是在第一空间和第二空间形成绝缘结构的结构示意图；
图10b是将导电部和限位部磨平后的组合结构示意图；
图11a是去掉载板后的绝缘结构、导电部和限位部的组合结构示意图；
图11b是在导电部的表面覆盖第二干膜的结构示意图；
图11c是进行蚀刻后的导电部、绝缘件和第二干膜的组合结构示意图；
图11d是去掉第二干膜后的导电部和绝缘件的组合结构示意图；
图12是在图11d所示的组合结构内安装芯片的组合结构示意图；
图13是在图12所示组合结构上形成上导电层和下导电层的组合结构示意图；
图14是一种实施例的芯片封装组件的结构示意图；
图15是另一种实施例的芯片封装组件的各制作步骤的结构示意图。
具体实施方式
下面结合本申请实施例中的附图对本申请实施例进行描述。
首先请参阅图1a，本申请实施例提供一种芯片封装组件1000，该芯片封装组件1000包括封装基板100、芯片200和散热部300。
封装基板100包括上导电层120、下导电层130和连接在上导电层120和下导电层130之间的导电部110，且由三者形成的封装基板100用于收容芯片200，换言之，导电部110、上导电层120和下导电层130相互连接并围合形成容纳腔101，容纳腔101用于收容芯片200。其中，下导电层130通常被加工为线路层，以实现相应电路传输功能；上导电层120可以被加工为线路层，也可以是一块完整的板状结构，在此不进行具体的限定。可以理解的是，上导电层120、下导电层130和导电部110均具导热性能，以有效传导芯片200产生的热量，从而实现散热功能。
芯片200包括相背设置的正面电极210和背面电极220，芯片200内嵌在封装基板200内，且导电部110包围芯片200，换言之，芯片200收容于容纳腔101内。芯片200的正面电极210与下导电层130连接，背面电极220与上导电层120连接。可以理解的是，芯片200在工作时会产生大量的热量，产生的热量不仅可以通过正面电极210传导至下导电层130以进行散热，还可以通过背面电极220传导至上导电层120以进行散热，从而实现双向散热功能，使得芯片封装组件1000达到较佳的散热效果。
散热部300连接于上导电层120远离芯片200的表面。可以理解的是，相较于上导电层120，散热部300的换热表面积更大，从而具备较强的散热功能，芯片200产生的热量可经上导电层120传导至散热部300，以达到较佳的散热效果。还可以理解的是，由于导电部110分别与上导电层120和下导电层130连接，传导至下导电层130的部分热量同样可以经导电部110和上导电层120传导至散热部300，以进一步提高散热效果。
本申请实施例提供的芯片封装组件1000，通过设置芯片200与封装基板100的上导电层120以及下导电层130连接，从而芯片200产生的热量可进行双向传导散热，并在上导电层120上设置散热部300，使得芯片封装组件1000能够达到更优的散热效果。
一种可能的实施例中，正面电极210与上导电层120相接触。可以理解的是，当芯片200的正面电极210与上导电层120进行直接接触时，能够有效满足相应电路传输功能，并且，芯片200工作所产生的热量能够经正面电极210有效传导至上导电层120，以进行散热。同样的，芯片200的背面电极220同样可以与下导电层130相接触，从而使得芯片产生的热量能够经背面电极220有效传导至下导电层130，以进行双向散热。
一种可能的实施例中，导电部110、上导电层120和下导电层130均为金属材料。可以理解的是，由于导电部110、上导电层120和下导电层130将芯片200包围，当三者由金属材料制成时，三者构成的封装基板100可视为一个金属屏蔽罩，可有效阻隔芯片200和外界环境之间的电磁场，从而有效提升芯片封装组件1000的抗干扰能力，以达到较佳的电磁屏蔽效果。还可以理解的是，在本申请实施例中，封装基板100由金属材料制成，具有较佳的防潮性能，能够有效防止湿气入侵，从而提高芯片封装组件1000在潮湿环境下的使用寿命。并且，封装基板100具有较高的结构强度，使得芯片封装组件1000在使用过程中不易发生变形，从而有效避免芯片200受应力作用而发生结构损坏。
导电部110、上导电层120和下导电层130共同形成一体式结构。可以理解的是，导电部110、上导电层120和下导电层130之间可通过电镀的方式形成一体式结构，三者共同构成封装基板100，而当封装基板100为一体式结构时，封装基板100的结构较为稳固，从而有效提高了芯片封装组件1000的整体结构稳定性。需要说明的是，还可以通过其他方式将导电部110、上导电层120和下导电层130形成一体式结构，在此不对形成一体式结构的方式进行具体的限定。
一种可能的实施例中，散热部300和上导电层120形成一体式结构。可以理解的是，当散热部300与上导电层120为分体式结构时，散热部300需通过相应的紧固件来与封装基板100固定连接，因此，在上导电层120上安装散热部300会带来额外的热阻，从而影响芯片封装组件1000的散热性能。而在本实施例中，通过将散热部300与上导电层120设计为一体式结构，能够有效去除额外热阻，从而达到较佳的散热效果，并且，还能够缩减上板步骤，有效提高了芯片封装组件1000的生产效率。需要说明的是，同样可以通过电镀或其他方式将散热部300和上导电层120形成一体式结构，在此不对形成一体式结构的方式进行具体的限定。
一种可能的实施例中，散热部300包括多个散热单体310，多个散热单体310均连接于上导电层120，且多个散热单体310之间间隔设置。可以理解的是，在本实施例中，散热部300为翅片式结构，通过设置多个相间隔的散热单体310，以有效增大换热表面积，使得散热部300具备较佳的散热效果，从而避免芯片封装组件1000因散热不良而导致安全隐患。需要说明的是，散热部300的结构包括但不限于翅片式结构，还可以为其他任意具备较佳散热功能的结构，在此不对散热部300的结构进行具体的限定。
如图1a，一种可能的实施例中，各散热单体310的延伸方向与上导电层120的延伸方向呈夹角设置。可以理解的是，在上述结构下，散热单体310与上导电层120之间具备足够的散热空间，从而达到较佳的散热效果。
请一并参阅图1b和图1c，如图1b，一种可能的实施例中，所有的散热单体310的延伸方向相同。可以理解的是，在上述结构下，散热部300的整体结构较为整齐简单，从而在保证相应散热效果的同时，有效简化加工工艺，提高工艺生产效率。
如图1c，一种可能的实施例中，部分散热单体310的延伸方向为第一方向801，部分散热单体310的延伸方向为第二方向802，第一方向801和第二方向802不同。可以理解的是，在某些情况下，芯片封装组件1000的外围可能还设置有制冷部件500。例如，分别在散热部300的第一方向801和第二方向802设置有相应水冷部件或风冷部件，在此情况下，可将部分散热单体310设置为沿第一方向801延伸，部分散热单体310设置为沿第二方向802延伸，从而使得散热单体310靠近制冷部件500，以达到较佳的散热效果。
请一并参阅图1d和图1e，可以理解的是，散热单体310的形状可以为多种，只要能够具备散热功能即可。如图1d，一种可能的实施例中，散热单体310呈平板状；如图1e，另一种可能的实施例中，散热单体310呈柱状。需要说明的是，上述两种形状的散热单体310的结构较为简单，能够有效降低加工成本，且同样能够满足相应散热功能。
一种可能的实施例中，导电部110、上导电层120、下导电层130和散热部300的材质均为铜。可以理解的是，铜具有较好的导电性能及导热性能，当使用铜材料制成导电部110、上导电层120、下导电层130和散热部300时，由上述几个部件组成的芯片封装组件1000能够一并满足相应电路传输功能以及热量传导功能，从而能够在正常工作的同时，具备较佳的散热效果。
一种可能的实施例中，芯片封装组件1000还包括绝缘件400，绝缘件400设于芯片200和导电部110之间，以将芯片200与导电部110隔离。可以理解的是，导电部110通常还具备导电性能，当芯片200与导电部110进行直接接触时，容易发生短路或其他电路问题，从而导致芯片封装组件1000的功能异常。因此，通过在芯片200和导电部110之间设置绝缘件400，能够将芯片200与导电部110之间进行有效隔离，从而有效保证芯片封装组件1000的功能正常。还可以理解的是，通常情况下，容纳腔101的体积大于芯片200的体积，绝缘件400填充于芯片200与导电部110之间的间隙内，以对芯片200进行有效固定，提高了芯片封装组件1000的结构稳定性。在一种具体的实施例中，绝缘件400由树脂材料制成，以起到相应绝缘功能。需要说明的是，绝缘件400还可以由其他任意具备绝缘性能的材料制成，在此不进行具体的限定。
请一并参阅图2和图3，如图2，一种可能的实施例中，封装基板100还包括至少一个分隔部140，分隔部140连接于导电部110并被导电部110包围，且分隔部400与导电部110共同包围多个芯片200，且每相邻两个芯片200之间均被分隔部隔离。换言之，分隔部140收容于容纳腔101并与导电部110连接，以将容纳腔101分隔为多个子容纳腔111；芯片200的数量为多个，每个子容纳腔111内均收容一个芯片200。可以理解的是，通过设置至少一个分隔部140，以形成多个子容纳腔111，使得封装基板100可同时封装多个芯片200，从而本实施例提供的芯片封装组件1000能够有效满足多芯片200工作要求。需要说明的是，每个子容纳腔111内的芯片200均与上导电层120以及下导电层130连接，使得每个芯片200均可进行双向传导散热，以达到较佳的散热效果。并且，导电部110、分隔部140、上导电层120和下导电层130对多个芯片200进行分别封装，从而可对每个芯片200均进行防潮处理以及电磁屏蔽处理。
如图3，在一种具体的实施例中，至少一个分隔部140包括第一分隔部141和第二分隔部142，第一分隔部141沿第三方向901延伸，第二分隔部142沿第四方向902延伸，其中，第三方向901和第四方向902均垂直于芯片封装组件1000的厚度方向，且第三方向901与第四方向902之间呈一夹角，第一分隔部141和第二分隔部142将容纳腔101分隔为四个子容纳腔111，每个子容纳腔111内均设置有一个芯片200，从而本实施例提供的芯片封装组件1000收容有四个芯片200。需要说明的是，分隔部140的数量以及多个分隔部140之间的相对位置关系均可以为多种，根据实际生产要求进行确定，在此不进行具体的限定。
一种可能的实施例中，绝缘件400设于芯片200和导电部110之间以及芯片220和分隔部140之间，以将芯片200与导电部110隔离，并将芯片200和分隔部140隔离。换言之，每个子容纳腔111内均设有绝缘件400，绝缘件400设于芯片200和导电部110之间以及芯片200和分隔部140之间，以将芯片200与导电部110隔离，并将芯片200和分隔部140隔离。可以理解的是，通过在每个子容纳腔111内均设置绝缘件400，以使每个芯片200均与导电部110以及分隔部140隔离，从而有效避免短路或其他电路问题，以保证芯片封装组件1000的功能正常。并且，多个绝缘件400的存在，能够对多个芯片200均进行限位固定，从而有效防止芯片200在封装基板100内进行偏移。
请一并参阅图4和图5，一种可能的实施例中，第一分隔部141包括相间隔的第一子隔板1411和第二子隔板1412，第一子隔板1411和第二子隔板1412均沿第三方向901延伸；第二分隔部142包括相间隔的第三子隔板1421和第四子隔板1422，第三子隔板1421和第四子隔板1422均沿第四方向902延伸。可以理解的是，通过并排设置多个子隔板以构成一个分隔部140，使得分隔部140的结构强度得到较大的提升，从而有效提高芯片封装组件1000的整体结构稳定性。
本申请实施例还提供一种电子设备，该电子设备包括主板2000和本申请实施例提供的芯片封装组件1000。请参阅图6，图6是主板2000与芯片封装组件1000的组装结构示意图。主板2000包括板体910和设于板体910表面的线路结构920，芯片封装组件1000设于线路结构920背离板体910的一侧，且主板2000和芯片封装组件1000之间还设有连接件3000，连接件3000连接下导电层130和线路结构920，以使芯片封装组件1000与主板2000电连接。本申请实施例提供的电子设备中，通过将芯片封装组件1000与主板2000电连接，以满足相应电路传输功能，并且，由于本申请实施例提供的电子设备采用上述各实施例的芯片封装组件1000，因此，该电子设备同样具备较佳的散热性能、防潮性能和电磁屏蔽性能，并且其结构稳定性较强，能够有效避免芯片200受应力作用而导致结构损坏。
一种可能的实施例中，芯片封装组件1000中的封装基板100、主板2000和连接件3000共同包围芯片200，以使芯片200与外界隔离。可以理解的是，在上述结构下，封装基板100、主板2000和连接件3000共同形成完整的防潮屏障，以有效阻隔湿气的侵入，从而达到较佳的防潮效果。需要说明的是，连接件3000的种类可以为多种，只要能够满足相应导电及防潮功能即可，在一种具体的实施例中，连接件3000为锡膏，即通过锡焊的方式连接下导电层130和线路结构920，以实现主板2000与芯片封装组件1000之间的电连接。
请参阅图7，本申请实施例还提供一种芯片封装组件1000的制作方法，该制作方法包括以下几个步骤：
步骤S1、提供载板150。请参阅图8，可以理解的是，载板150为平板结构，且载板150作为加工载体，后续部件均形成于载板150的表面，因此，载板150可采用与其他部件相同的材料制成。在一种具体的实施例中，载板150的材质为铜。
步骤S2、在载板150上形成导电部110和限位部160，导电部110包围限位部160且与限位部160相间隔，导电部110围合形成容纳腔101，导电部110与限位部160之间形成第一空间102，限位部160围合形成第二空间103。其中，导电部110、限位部160和载板150的材质可以相同，在一种具体的实施例中，导电部110、限位部160和载板150的材质均为铜，从而导电部110和限位部160可通过电镀的方式成型于载板150的表面。可以理解的是，在上述结构下，第一空间102和第二空间103均属于容纳腔101的一部分，且第一空间102和第二空间103均用于容纳绝缘结构410。
请一并参阅图9a至图9c，一种可能的实施例中，步骤S2具体可包括以下几个步骤：
如图9a，步骤S21、在载板150的表面的部分位置覆盖第一干膜170。
如图9b，步骤S22、在未覆盖第一干膜170的位置电镀形成导电部110和限位部160。
如图9c，步骤S23、去除第一干膜170。
可以理解的是，通过在载板150的表面进行区域划分，在不需要形成导电部110和限位部160的位置覆盖第一干膜170，第一干膜170可阻挡电镀金属与载板150接触；在需要形成导电部110和限位部160的位置不覆盖第一干膜170，以将该位置的载板150露出，从而在该位置的载板150表面电镀形成导电部110和限位部160。
步骤S3、在第一空间102和第二空间103内设置绝缘结构410。请一并参阅图10a和图10b，一种可能的实施例中，步骤S3具体包括以下几个步骤：
如图10a，步骤S31、将绝缘材料填充于第一空间102和第二空间103并进行压合处理，以形成绝缘结构410。在一种具体的实施例中，绝缘材料为树脂材料，以使绝缘结构410能够起到相应绝缘功能。需要说明的是，绝缘材料还可以为其他任意具备绝缘性能的材料，在此不进行具体的限定。
如图10b，步骤S32、研磨导电部110和限位部160，以使绝缘结构410、导电部110和限位部160在沿载板150的厚度方向上的高度平齐。可以理解的是，通过研磨的方式，使得绝缘结构410、导电部110和限位部160的高度尺寸相同，从而在后续形成上导电层120时，上导电层120所附着的表面更加平整，有利于上导电层120的加工成型。
步骤S4、去除载板150、限位部160以及位于第二空间103内的绝缘结构410，保留位于第一空间102内的绝缘结构410以形成绝缘件400，保留导电部110。可以理解的是，载板150不存在于成品中，属于制作过程的中间结构，因此可首先通过蚀刻的方式将载板150去除。还可以理解的是，限位部160也不存在于成品中，其作用为：与导电部110之间形成第一空间102以用于形成绝缘件400，因此，同样需将限位部160去除。请一并参阅图11a至图11d，一种可能的实施例中，步骤S4具体包括以下几个步骤：
如图11a，步骤S41、对载板150进行蚀刻以去掉载板150。
如图11b，步骤S42、在导电部110的表面覆盖第二干膜180。
如图11c，步骤S43、对未被第二干膜180覆盖的限位部160进行蚀刻，以去除限位部160以及位于第二空间103内的绝缘结构410。
如图11d，步骤S44、去除第二干膜180。
可以理解的是，第二干膜180用于阻挡化学药剂的侵蚀，在将载板150蚀刻去除后，通过在导电部110的表面覆盖第二干膜180，能够有效避免导电部110被蚀刻，从而将导电部110保留。还可以理解的是，同样可通过化学药剂蚀刻的方式对未被干膜保护的限位部160进行去除，并且，位于第二空间103内的绝缘结构410由于无限位部160以及载板150对其固定，同样会被脱离去除。保留下来的位于第一空间102内的绝缘结构410形成绝缘件400，以用于固定芯片200，并使芯片200与导电部110之间隔离。
请参阅图12，步骤S5、将芯片200放置在由绝缘件400包围的空间内。在一种具体的实施例中，可通过贴胶带190的方式将芯片200贴装于容纳腔101内。将芯片200安装完成后，再将胶带190去除，已进行后续的加工步骤。
请参阅图13，步骤S6、在芯片200和导电部110的一侧形成上导电层120，在相对侧形成下导电层130。可以理解的是，上导电层120和下导电层130的形成方式可以为多种，在此不进行具体的限定，示例性的，上导电层120和下导电层130均可通过电镀的方式形成。
请参阅图14，步骤S7、在上导电层120远离芯片200的表面形成散热部300，加工下导电层130以形成相应线路层。可以理解的是，可通过电镀的方式在上导电层120上形成散热部300，以实现散热功能；可通过蚀刻的方式将下导电层130蚀刻形成相应线路层，以实现电路传输功能。
请参阅图15，还可以理解的是，当制作形成的芯片封装组件1000需封装多个芯片200时，则还需要设置分隔部140，相应的，本实施例提供的制作方法的各步骤均发生相应改变。本实施例中，步骤S2还包括：在载板150上还形成有至少一个分隔部140，分隔部140连接于导电部110，分隔部140将容纳腔101分隔为多个子容纳腔111，限位部160设于子容纳腔111内，并与导电部110和分隔部140相间隔，限位部160与导电部110以及分隔部140之间形成第一空间102，限位部160围合形成第二空间103。步骤S4还包括：保留分隔部140。其他步骤与上述实施例中的步骤大致相同，在此不进行赘述。
通过本申请实施例提供的芯片封装组件1000的制作方法，可制作出本申请实施例提供的芯片封装组件1000，且该芯片封装组件1000具备较佳的散热性能、防潮性能和电磁屏蔽性能，并且其结构稳定性较强，能够有效避免芯片200受应力作用而导致结构损坏。
以上描述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内；在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (22)

1.一种芯片封装组件，其特征在于，包括：
封装基板，包括上导电层、下导电层和连接在所述上导电层和所述下导电层之间的导电部；
芯片，包括相背设置的正面电极和背面电极，所述芯片内嵌在所述封装基板内，所述导电部包围所述芯片，所述正面电极与所述下导电层连接，所述背面电极与所述上导电层连接；
散热部，所述散热部连接于所述上导电层远离所述芯片的表面；
所述上导电层、所述下导电层和所述导电部均具导热性能。
2.根据权利要求1所述的芯片封装组件，其特征在于，所述正面电极与所述上导电层相接触。
3.根据权利要求1或2所述的芯片封装组件，其特征在于，所述散热部包括多个散热单体，多个所述散热单体均连接于所述上导电层，多个所述散热单体之间间隔设置。
4.根据权利要求3所述的芯片封装组件，其特征在于，各所述散热单体的延伸方向与所述上导电层的延伸方向呈夹角设置。
5.根据权利要求4所述的芯片封装组件，其特征在于，所有的所述散热单体的延伸方向相同。
6.根据权利要求4所述的芯片封装组件，其特征在于，部分所述散热单体的延伸方向为第一方向，部分散热单体的延伸方向为第二方向，所述第一方向和所述第二方向不同。
7.根据权利要求4-6任一项所述的芯片封装组件，其特征在于，所述散热单体呈平板状或柱状。
8.根据权利要求3所述的芯片封装组件，其特征在于，所述散热部和所述上导电层为一体式的结构。
9.根据权利要求8所述的芯片封装组件，其特征在于，所述导电部、所述上导电层和所述下导电层均为金属材料。
10.根据权利要求1所述的芯片封装组件，其特征在于，所述芯片封装组件还包括绝缘件，所述绝缘件设于所述芯片和所述导电部之间，以将所述芯片与所述导电部隔离。
11.根据权利要求10所述的芯片封装组件，其特征在于，所述封装基板还包括至少一个分隔部，所述分隔部连接于所述导电部并被所述导电部包围，且所述分隔部与导电部共同包围多个所述芯片，每相邻两个所述芯片之间均被所述分隔部隔离。
12.根据权利要求11所述的芯片封装组件，其特征在于，所述绝缘件设于所述芯片和所述导电部之间以及所述芯片和所述分隔部之间，以将所述芯片与所述导电部隔离，并将所述芯片和所述分隔部隔离。
13.根据权利要求11所述的芯片封装组件，其特征在于，至少一个所述分隔部包括第一分隔部和第二分隔部，所述第一分隔部沿第三方向延伸，所述第二分隔部沿第四方向延伸；
所述第三方向和所述第四方向均垂直于所述芯片封装组件的厚度方向，且所述第三方向与所述第四方向之间呈夹角设置。
14.根据权利要求3所述的芯片封装组件，其特征在于，所述第一分隔部包括相间隔的第一子隔板和第二子隔板，所述第一子隔板和所述第二子隔板均沿所述第三方向延伸；
所述第二分隔部包括相间隔的第三子隔板和第四子隔板，所述第三子隔板和所述第四子隔板均沿所述第四方向延伸。
15.根据权利要求1所述的芯片封装组件，其特征在于，所述导电部、所述上导电层和所述下导电层共同形成一体式结构。
16.一种电子设备，其特征在于，包括主板和如权利要求1-15任一项所述的芯片封装组件，所述主板包括板体和设于所述板体表面的线路结构，所述芯片封装组件设于所述线路结构背离所述板体的一侧，且所述主板和所述芯片封装组件之间还设有连接件，所述连接件连接所述下导电层和所述线路结构，以使所述芯片封装组件与所述主板电连接。
17.根据权利要求16所述的电子设备，其特征在于，所述芯片封装组件中的封装基板、所述主板和所述连接件共同包围芯片，以使所述芯片与外界隔离。
18.一种芯片封装组件的制作方法，其特征在于，包括：
提供载板；
在所述载板上形成导电部和限位部，所述导电部包围所述限位部且与所述限位部相间隔，所述导电部围合形成容纳腔，所述导电部与所述限位部之间形成第一空间，所述限位部围合形成第二空间；
在所述第一空间和所述第二空间内设置绝缘结构；
去除所述载板、所述限位部以及位于所述第二空间内的所述绝缘结构，保留位于所述第一空间内的所述绝缘结构以形成绝缘件，保留所述导电部；
将芯片放置在由所述绝缘件包围的空间内；
在所述芯片和所述导电部的一侧形成上导电层，在相对侧形成下导电层；
在所述上导电层远离所述芯片的表面形成散热部，加工所述下导电层以形成相应线路层。
19.根据权利要求18所述的制作方法，其特征在于，“在所述载板上形成导电部和限位部”包括：
在所述载板的表面的部分位置覆盖第一干膜；
在未覆盖所述第一干膜的位置电镀形成所述导电部和所述限位部；
去除所述第一干膜。
20.根据权利要求18所述的制作方法，其特征在于，在所述第一空间和所述第二空间内设置绝缘结构的步骤包括：
将绝缘材料填充于所述第一空间和所述第二空间并进行压合处理，以形成所述绝缘结构；
研磨所述导电部和所述限位部，以使所述绝缘结构、所述导电部和所述限位部在沿所述载板的厚度方向上的高度平齐。
21.根据权利要求18所述的制作方法，其特征在于，去除所述载板、所述限位部以及位于所述第二空间内的所述绝缘结构的步骤包括：
对所述载板进行蚀刻以去掉所述载板；
在所述导电部的表面覆盖第二干膜；
对未被所述第二干膜覆盖的所述限位部进行蚀刻，以去除所述限位部以及位于所述第二空间内的所述绝缘结构；
去除所述第二干膜。
22.根据权利要求18所述的制作方法，其特征在于，在所述载板上形成导电部和限位部的过程中，所述制作方法还包括：
在所述载板上还形成有至少一个分隔部，所述分隔部连接于所述导电部，所述分隔部将所述容纳腔分隔为多个子容纳腔，所述限位部设于所述子容纳腔内，并与所述导电部和所述分隔部相间隔，所述限位部与所述导电部以及所述分隔部之间形成所述第一空间，所述限位部围合形成所述第二空间。
CN202110845274.0A 2021-07-26 2021-07-26 芯片封装组件、电子设备及芯片封装组件的制作方法 Pending CN113707623A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110845274.0A CN113707623A (zh) 2021-07-26 2021-07-26 芯片封装组件、电子设备及芯片封装组件的制作方法
US17/872,473 US20230021432A1 (en) 2021-07-26 2022-07-25 Chip package assembly, electronic device, and preparation method of chip package assembly
EP22186640.3A EP4125115B1 (en) 2021-07-26 2022-07-25 Chip package assembly and electronic device comprising the chip package assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110845274.0A CN113707623A (zh) 2021-07-26 2021-07-26 芯片封装组件、电子设备及芯片封装组件的制作方法

Publications (1)

Publication Number Publication Date
CN113707623A true CN113707623A (zh) 2021-11-26

Family

ID=78650499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110845274.0A Pending CN113707623A (zh) 2021-07-26 2021-07-26 芯片封装组件、电子设备及芯片封装组件的制作方法

Country Status (3)

Country Link
US (1) US20230021432A1 (zh)
EP (1) EP4125115B1 (zh)
CN (1) CN113707623A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117457600A (zh) * 2023-12-07 2024-01-26 荣耀终端有限公司 一种芯片组件、层叠封装结构及电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117238894A (zh) * 2023-09-26 2023-12-15 江苏卓胜微电子股份有限公司 封装结构、芯片结构及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN212517170U (zh) * 2020-05-30 2021-02-09 华为技术有限公司 一种芯片封装结构及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117457600A (zh) * 2023-12-07 2024-01-26 荣耀终端有限公司 一种芯片组件、层叠封装结构及电子设备
CN117457600B (zh) * 2023-12-07 2024-05-10 荣耀终端有限公司 一种芯片组件、层叠封装结构及电子设备

Also Published As

Publication number Publication date
US20230021432A1 (en) 2023-01-26
EP4125115A1 (en) 2023-02-01
EP4125115B1 (en) 2024-03-20

Similar Documents

Publication Publication Date Title
US7411278B2 (en) Package device with electromagnetic interference shield
EP1120895A2 (en) Capacitor module for use in invertor, invertor, and capacitor module
US10763218B2 (en) Electrical devices and methods for forming electrical devices
US20100019379A1 (en) External heat sink for bare-die flip chip packages
CN113707623A (zh) 芯片封装组件、电子设备及芯片封装组件的制作方法
EP3098843B1 (en) Package assembly
CN212517170U (zh) 一种芯片封装结构及电子设备
CN114068436A (zh) 封装电路结构及其制作方法
US8426253B2 (en) Potted integrated circuit device with aluminum case
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
US8865526B2 (en) Semiconductor device and method for manufacturing a semiconductor device
CN112582386B (zh) 功率模块及其制备方法、电器设备
US9324627B2 (en) Electronic assembly for mounting on electronic board
CN112490234A (zh) 智能功率模块和智能功率模块的制造方法
KR101027984B1 (ko) 히트싱크를 갖는 기판보드 어셈블리
CN110581110A (zh) 一种功率模块组件
CN108738367B (zh) 电子模块
CN114731763A (zh) 内埋电路板及其制造方法
CN210429778U (zh) 一种功率模块组件
CN219085965U (zh) 表面贴装金属散热块的半导体电路组件和散热组件
CN216818324U (zh) 功率半导体模块
CN216084870U (zh) 一种半导体封装
KR20190085587A (ko) 고열전도성 반도체 패키지
CN111640734B (zh) 一种芯片封装体
CN218039185U (zh) 用于芯片封装的引线框架和芯片封装结构装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Hou Zhaozheng

Inventor after: Liao Xiaojing

Inventor after: Peng Hao

Inventor before: Peng Hao

Inventor before: Liao Xiaojing

Inventor before: Hou Zhaozheng