CN117238894A - 封装结构、芯片结构及其制备方法 - Google Patents

Abstract

本申请涉及一种封装结构、芯片结构及其制备方法，包括：封装基板，封装基板包括接地导电部；多个芯片组，位于封装基板上，芯片组包括多个芯片；第一导电立墙，位于封装基板上且位于芯片组两侧，第一导电立墙分隔芯片组并与接地导电部连接；第二导电立墙，位于同一芯片组的芯片之间；介质膜，覆盖封装基板、芯片组以及第一导电立墙的侧壁；塑封层，位于介质膜上，暴露第一导电立墙，且第二导电立墙位于塑封层内；导电层，位于塑封层上，且覆盖第一导电立墙，导电层电连接第二导电立墙。本申请第一导电立墙同导电层共同构成芯片组的屏蔽结构，同时，第二导电立墙、第一导电立墙以及导电层形成各个芯片之间的内部隔离，使得封装结构具有屏蔽功能。

Description

封装结构、芯片结构及其制备方法

技术领域

本申请涉及封装技术领域，特别是涉及一种封装结构、芯片结构及其制备方法。

背景技术

随着半导体技术的发展，屏蔽结构对于射频系统的封装起到重要作用。

对于射频系统中的需要屏蔽结构的器件，传统的做法通常是对完成射频系统完整功能的芯片组进行切割，然后对其侧面进行镀层来实现屏蔽。该种处理方式工艺步骤复杂，工艺过程存在局限性。

发明内容

基于此，有必要针对传统技术中的工艺步骤复杂的问题提供一种封装结构、芯片结构及其制备方法。

为了实现上述目的，一方面，本申请提供了一种封装结构，包括：

封装基板，所述封装基板包括接地导电部；

多个芯片组，位于所述封装基板上，所述芯片组包括多个芯片；

第一导电立墙，位于所述封装基板上且位于所述芯片组两侧，所述第一导电立墙分隔所述芯片组并与所述接地导电部连接；

第二导电立墙，位于同一所述芯片组的所述芯片之间；

介质膜，覆盖所述封装基板、所述芯片组以及所述第一导电立墙的侧壁；

塑封层，位于所述介质膜上，暴露所述第一导电立墙，且所述第二导电立墙位于所述塑封层内；

导电层，位于所述塑封层上，且覆盖所述第一导电立墙，所述导电层电连接所述第二导电立墙。

上述封装结构中，第一导电立墙同导电层共同构成芯片组的屏蔽结构，同时，第二导电立墙、第一导电立墙以及导电层形成各个芯片之间的内部隔离，使得封装结构具有屏蔽功能，扩展了封装结构的功能。

在其中一个实施例中，所述第二导电立墙贯穿所述塑封层，所述导电层覆盖所述第二导电立墙。

在其中一个实施例中，所述第二导电立墙位于所述介质膜的远离所述封装基板的一侧。

在其中一个实施例中，所述封装结构还包括：

空腔，位于所述介质膜、所述芯片与所述封装基板之间。

本申请还提供了一种芯片结构，包括：

第一封装基板，所述第一封装基板包括接地导电部；

芯片组，位于所述第一封装基板上，所述芯片组包括多个芯片；

第一导电立墙，位于所述第一封装基板上且位于所述芯片组两侧，所述第一导电立墙与所述接地导电部连接；

第二导电立墙，位于所述芯片之间；

第一介质膜，覆盖所述第一封装基板、所述芯片组以及所述第一导电立墙的侧壁；

第一塑封层，位于所述第一介质膜上，暴露所述第一导电立墙，且所述第二导电立墙位于所述第一塑封层内；

第一导电层，位于所述第一塑封层上，且覆盖所述第一导电立墙，所述第一导电层电连接所述第二导电立墙。

本申请还提供了一种封装结构的制备方法，包括：

提供封装基板，所述封装基板包括接地导电部；

于所述封装基板上形成多个芯片组，所述芯片组包括多个芯片；

于所述封装基板上形成位于所述芯片组两侧的第一导电立墙，所述第一导电立墙分隔所述芯片组并与所述接地导电部连接；

形成覆盖所述封装基板、所述第一导电立墙以及所述芯片组的介质膜，且于同一所述芯片组的所述芯片之间形成第二导电立墙；

于所述介质膜上形成塑封层；

减薄所述塑封层，使所述第一导电立墙暴露；

形成覆盖减薄后的所述塑封层以及所述第一导电立墙的导电层，所述导电层电连接所述第二导电立墙。

上述封装结构的制备方法中，位于芯片组两侧的第一导电立墙、位于芯片之间的第二导电立墙与导电层共同形成封装结构的屏蔽结构，简化了工艺步骤，提高了工艺效率。同时，本制备方法中并不需要对多个芯片组进行切割，可以整体形成导电层，进而实现屏蔽结构，简化工艺步骤。

在其中一个实施例中，减薄所述塑封层，使所述第一导电立墙暴露的同时，还使所述第二导电立墙暴露；

形成覆盖减薄后的所述塑封层以及所述第一导电立墙的导电层，包括：

形成覆盖减薄后的所述塑封层、所述第一导电立墙以及所述第二导电立墙的导电层。

在其中一个实施例中，形成覆盖所述封装基板、所述第一导电立墙以及所述芯片组的介质膜，且于同一所述芯片组的所述芯片之间形成第二导电立墙，包括：

形成覆盖所述封装基板、所述第一导电立墙以及所述芯片组的介质膜；

于所述介质膜的远离所述封装基板的一侧形成第二导电立墙。

在其中一个实施例中，形成覆盖所述封装基板、所述第一导电立墙以及所述芯片组的介质膜的同时，还于所述介质膜、所述芯片与所述封装基板之间形成空腔。

本申请还提供一种芯片结构的制备方法，包括：

提供任一实施例中所述封装结构；

切割所述导电层、所述塑封层、所述介质膜以及所述封装基板，使得多个所述芯片组分离，形成第一封装基板、第一介质膜、第一塑封层以及第一导电层，所述第一封装基板、所述第一介质膜、所述第一塑封层、所述第一导电层、所述第一导电立墙、所述第二导电立墙以及所述芯片组形成芯片结构。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中提供的封装结构的制备方法的流程图；

图2至图8为一实施例中提供的封装结构的制备方法中不同步骤所得结构的截面结构示意图；

图9为一实施例中提供的芯片结构的截面结构示意图。

附图标记说明：100-封装基板，110-第一封装基板，111-接地导电部，200-芯片组，310-第一导电立墙，320-第二导电立墙，330-导电层，331-第一导电层，400-介质膜，410-第一介质膜，500-塑封层，510-第一塑封层。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。

在一个实施例中，请参阅图1，提供一种封装结构的制备方法，包括：

步骤S100，提供封装基板100，封装基板100包括接地导电部111；

步骤S200，于封装基板100上形成多个芯片组200，芯片组200包括多个芯片；

步骤S300，于封装基板100上形成位于芯片组200两侧的第一导电立墙310，第一导电立墙310分隔芯片组200并与接地导电部111连接；

步骤S400，形成覆盖封装基板100、第一导电立墙310以及芯片组200的介质膜400，且于同一芯片组200的芯片之间形成第二导电立墙320；

步骤S500，于介质膜400上形成塑封层500；

步骤S600，减薄塑封层500，使第一导电立墙310暴露；

步骤S700，形成覆盖减薄后的塑封层500以及第一导电立墙310的导电层330，导电层330电连第二导电立墙320。

在步骤S100中，请参阅图2，封装基板100可以包括基底以及形成在基底上的布线结构层，布线结构层可以包括介质层以及形成在介质层内的布线层。布线层被介质层分为多个部分，接地导电部111可以是其中的一部分。布线层可以采用金属材料制作而成。

在步骤S200中，请参阅图2，在封装基板100上形成多个芯片组200。芯片组200可以同布线层中除接地导电部111外的部分进行连接。多个表示两个或者两个以上，在此并不限制芯片组200的数量。一个芯片组200可以包括多个芯片，多个表示两个或者两个以上，在此也不限制一个芯片组200包括的芯片的数量。

在步骤S300中，请参阅图3，在封装基板100上形成第一导电立墙310，第一导电立墙310位于芯片组200的两侧，将芯片组200分隔开来，第一导电立墙310的高度可以高于芯片组200的高度。例如，芯片组200包括多个芯片时，第一导电立墙310的高度可以高于各个芯片的高度。此外，第一导电立墙310还与封装基板100内的接地导电部111连接。作为示例，第一导电立墙310可以包括第一导电子立墙与第二导电子立墙，第一导电子立墙位于芯片组200的一侧，第二导电子立墙位于芯片组200的另一侧，第一导电子立墙与第二导电子立墙的高度可以均高于芯片组200的高度。第一导电立墙310可以采用打印的方式形成。

在步骤S400中，请参阅图4，形成介质膜400，介质膜400覆盖封装基板100、第一导电立墙310以及芯片组200。且在同一芯片组200的多个芯片之间可以分别形成多个第二导电立墙320。例如，第二导电立墙320可以采用打印的方式形成。

作为示例，第二导电立墙320可以直接形成在封装基板100上。此时，第二导电立墙320可以同接地导电部111连接。

在本示例中，同一芯片组200中各个芯片之间的间隔可以设置的相对较大，从而方便各个芯片上的介质膜400对芯片进行覆盖。

又一示例，请参阅图5，第二导电立墙320可以形成在介质膜400远离封装基板100的一侧。此时，第二导电立墙320通过后续形成的导电层330与第一导电立墙310进行连接，进而同接地导电部111进行连接。

在本示例中，同一芯片组200中各个芯片之间的间隔可以设置的相对较小，进而节省封装基板100的面积，同时，将第二导电立墙320形成在介质膜400上，降低了工艺制备的难度，简化了工艺制备流程。

在步骤S500中，请参阅图6，在介质膜400上形成塑封层500，塑封层500可以采用热固性塑料形成。具体地，可以先于介质膜400上填充塑封材料层，然后对其进行加热使其固化变硬，从而形成塑封层500。塑封层500将介质膜400完全覆盖。塑封层500可以保护芯片组200，起到支撑的作用。

在步骤S600中，请参阅图7，减薄塑封层500，使得第一导电立墙310暴露。例如，可以采用研磨的方式将部分塑封层500、第一导电立墙310上的介质膜400去除，使得第一导电立墙310的表面被暴露出来。

在步骤S700中，请参阅图8，形成覆盖减薄后的塑封层500以及第一导电立墙310的导电层330。作为示例，可以采用物理气相沉积(Physical Vapor Deposition，PVD)或者化学气相沉积(Chemical Vapor Deposition，CVD)的方式形成整层的导电层330。导电层330可以采用金属材料形成。导电层330覆盖塑封层的上表面并于与第一导电立墙310连接，导电层330与第一导电立墙310共同形成芯片组200的屏蔽结构。

同时，形成导电层330之后，第二导电立墙320也与导电层330进行电连接，进而与第一导电立墙310连接。第二导电立墙320、第一导电立墙310、导电层330使得芯片组200内的各个芯片均被隔离开。

在本实施例中，位于芯片组200两侧的第一导电立墙310、位于芯片之间的第二导电立墙320与导电层330共同形成封装结构的屏蔽结构，简化了工艺步骤，提高了工艺效率。同时，本实施例中并不需要对多个芯片组200进行切割，可以整体形成导电层330，进而实现屏蔽结构，简化工艺步骤。

在一个实施例中，步骤S600的同时，还使第二导电立墙320暴露；

步骤S700包括：

步骤S710，形成覆盖减薄后的塑封层500、第一导电立墙310以及第二导电立墙320的导电层330。

请参阅图7，减薄塑封层500，将第一导电立墙310与第二导电立墙320暴露。例如，当第二导电立墙320形成在封装基板100表面时，减薄塑封层500时，还将第二导电立墙320表面的介质膜400去除，进而将第二导电立墙320暴露。

请参阅图8，形成导电层330，此时导电层330不仅仅覆盖减薄后的塑封层500与第一导电立墙310，还覆盖第二导电立墙320，第二导电立墙320通过导电层330与第一导电立墙310进行连接，进而连接接地导电部111，形成对芯片组200内芯片的隔离。

在其他实施例中，第二导电立墙320的高度可以低于减薄后的塑封层500的高度，此时，需要在形成导电层330之前对塑封层500进行刻蚀，形成暴露第二导电立墙320的通孔。在形成导电层330时，导电层330可以填充通孔，进而与第二导电立墙320连接。

在一个实施例中，步骤S400的同时，还于介质膜400、芯片与封装基板100之间形成空腔。

作为示例，介质膜400覆盖芯片组200的各个芯片，芯片通过焊球与封装基板100进行连接的区域可以形成空腔，此时，该芯片可以为滤波器芯片。

在一个实施例中，请参阅图9，提供一种芯片结构的制备方法，包括：

步骤S800，提供上述实施例中任一实施例中形成的封装结构；

步骤S900，切割导电层330、塑封层500、介质膜400以及所述封装基板100，使得多个芯片组200分离，形成第一封装基板110、第一介质膜410、第一塑封层510以及第一导电层331，第一封装基板110、第一介质膜410、第一塑封层510、第一导电层331、第一导电立墙310、第二导电立墙320以及芯片组形成芯片结构。

通过切割导电层330、塑封层500、介质膜400以及封装基板100，将芯片组200与其他芯片组200分离开来，一组芯片组200所包括的多个芯片可以完成完整的射频功能。

应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

在一个实施例中，请继续参阅图8，还提供一种封装结构，包括：封装基板100、多个芯片组200、第一导电立墙310、第二导电立墙320、介质膜400、塑封层500以及导电层330。

封装基板100可以包括基底以及位于基底上的布线结构层，布线结构层可以包括介质层以及位于介质层内的布线层。布线层被介质层分为多个部分，接地导电部111可以是其中的一部分。布线层可以采用金属材料制作而成。

多个芯片组200均位于封装基板100上，芯片组200可以同布线层中除接地导电部111外的部分进行连接。多个表示两个或者两个以上，在此并不限制芯片组200的数量。作为示例，一个芯片组200可以包括多个芯片，在此并不限制芯片组200包括芯片的数量。

第一导电立墙310位于封装基板100上，且位于芯片组200的两侧，将芯片组200分隔开来，第一导电立墙310的高度可以高于芯片组200的高度。例如，芯片组200包括多个芯片时，第一导电立墙310的高度可以高于各个芯片的高度。此外，第一导电立墙310还与封装基板100内的接地导电部111连接。作为示例，第一导电立墙310可以包括第一导电子立墙与第二导电子立墙，第一导电子立墙位于芯片组200的一侧，第二导电子立墙位于芯片组200的另一侧，第一导电子立墙与第二导电子立墙的高度可以均高于芯片组200的高度。

第二导电立墙320位于同一芯片组200的芯片之间的塑封层500内，与导电层330电连接。

作为示例，第二导电立墙320位于封装基板100上，此时，第二导电立墙320可以同接地导电部111连接。

在本示例中，同一芯片组200中各个芯片之间的间隔可以设置的相对较大，从而方便各个芯片上的介质膜400对芯片进行覆盖。

又一示例，第二导电立墙320位于介质膜400的远离封装基板100的一侧。此时，第二导电立墙320通过后续形成的导电层330与第一导电立墙310进行连接，进而同接地导电部111进行连接。

在本示例中，同一芯片组200中各个芯片之间的间隔可以设置的相对较小，进而节省封装基板100的面积。

介质膜400覆盖封装基板100、芯片组200以及第一导电立墙310的侧壁。

塑封层500位于介质膜400上，暴露第一导电立墙310，且第二导电立墙320位于塑封层500内。塑封层500可以保护芯片组200，起到支撑的作用。

导电层330位于塑封层500上，并将第一导电立墙310覆盖，导电层330还电连接第二导电立墙320。导电层330可以采用金属材料形成。导电层330与第一导电立墙310、第二导电立墙320连接，共同构成封装结构的屏蔽结构。

在本实施例中，第一导电立墙310同导电层330共同构成芯片组200的屏蔽结构，同时，第二导电立墙320、第一导电立墙310以及导电层330形成各个芯片之间的内部隔离，使得封装结构具有屏蔽功能，扩展了封装结构的功能。

在一个实施例中，第二导电立墙320贯穿塑封层500，导电层330覆盖第二导电立墙320。第二导电立墙320通过导电层330与第一导电立墙310进行连接，进而连接接地导电部111，完成对芯片组200内芯片的隔离。

在其他实施例中，第二导电立墙320的高度低于塑封层500的高度，第二导电立墙320通过塑封层500内的通孔与导电层330连接，进而与第一导电立墙310连接，完成芯片间的内部隔离。

在一个实施例中，封装结构还包括空腔，空腔位于介质膜400、芯片与封装基板100之间。作为示例，介质膜400覆盖芯片组200的各个芯片，空腔位于芯片通过焊球与封装基板100进行连接的区域，此时，该芯片可以为滤波器芯片。

在一个实施例中，请参阅图9，还提供一种芯片结构，包括：第一封装基板110、芯片组200、第一导电立墙310、第二导电立墙320、第一介质膜410、第一塑封层510以及第一导电层331。

第一封装基板110，第一封装基板110包括接地导电部111。第一封装基板110可以包括基底以及形成在基底上的第一布线结构层，第一布线结构层可以包括第一介质层以及形成在第一介质层内的第一布线层。第一布线层被第一介质层分为多个部分，接地导电部111可以是其中的一部分。第一布线层可以采用金属材料制作而成。

芯片组200位于第一封装基板110上，芯片组200可以包括多个芯片，多个表示两个或者两个以上，在此并不限制芯片组200包括的芯片的数量。芯片组200可以同第一布线层中除接地导电部111外的部分进行连接。

第一导电立墙310位于第一封装基板110上且位于芯片组两侧，将芯片组200分隔开来，第一导电立墙310的高度可以高于芯片组200的高度。例如，芯片组200包括多个芯片时，第一导电立墙310的高度可以高于各个芯片的高度。此外，第一导电立墙310还与第一封装基板110内的接地导电部111连接。作为示例，第一导电立墙310可以包括第一导电子立墙与第二导电子立墙，第一导电子立墙位于芯片组200的一侧，第二导电子立墙位于芯片组200的另一侧，第一导电子立墙与第二导电子立墙的高度可以均高于芯片组200的高度。

第二导电立墙320位于芯片之间的塑封层500内，与第一导电层331进行电连接。

作为示例，第二导电立墙320位于第一封装基板110上，此时，第二导电立墙320可以同接地导电部111连接。

又一示例，第二导电立墙320位于第一介质膜410的远离第一封装基板110的一侧。此时，第二导电立墙320通过后续形成的第一导电层331与第一导电立墙310进行连接，进而同接地导电部111进行连接。

在本示例中，各个芯片之间的间隔可以设置的相对较小，进而节省封装基板100的面积。

第一介质膜410覆盖第一封装基板110、芯片组200以及第一导电立墙310的侧壁。

第一塑封层510位于第一介质膜410上，暴露第一导电立墙310，且第二导电立墙320位于第一塑封层510内。第一塑封层510可以保护芯片，起到支撑的作用。

第一导电层331位于第一塑封层510上，且覆盖第一导电立墙310，第一导电层331电连接第二导电立墙。第一导电层331可以采用金属材料形成。第一导电层331与第一导电立墙310、第二导电立墙320连接，共同构成芯片结构的屏蔽结构。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种封装结构，其特征在于，包括：

封装基板，所述封装基板包括接地导电部；

多个芯片组，位于所述封装基板上，所述芯片组包括多个芯片；

第一导电立墙，位于所述封装基板上且位于所述芯片组两侧，所述第一导电立墙分隔所述芯片组并与所述接地导电部连接；

第二导电立墙，位于同一所述芯片组的所述芯片之间；

介质膜，覆盖所述封装基板、所述芯片组以及所述第一导电立墙的侧壁；

塑封层，位于所述介质膜上，暴露所述第一导电立墙，且所述第二导电立墙位于所述塑封层内；

导电层，位于所述塑封层上，且覆盖所述第一导电立墙，所述导电层电连接所述第二导电立墙。

2.根据权利要求1所述的封装结构，其特征在于，所述第二导电立墙贯穿所述塑封层，所述导电层覆盖所述第二导电立墙。

3.根据权利要求1所述的封装结构，其特征在于，所述第二导电立墙位于所述介质膜的远离所述封装基板的一侧。

4.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括：

空腔，位于所述介质膜、所述芯片与所述封装基板之间。

5.一种芯片结构，其特征在于，包括：

第一封装基板，所述第一封装基板包括接地导电部；

芯片组，位于所述第一封装基板上，所述芯片组包括多个芯片；

第一导电立墙，位于所述第一封装基板上且位于所述芯片组两侧，所述第一导电立墙与所述接地导电部连接；

第二导电立墙，位于所述芯片之间；

第一介质膜，覆盖所述第一封装基板、所述芯片组以及所述第一导电立墙的侧壁；

第一塑封层，位于所述第一介质膜上，暴露所述第一导电立墙，且所述第二导电立墙位于所述第一塑封层内；

第一导电层，位于所述第一塑封层上，且覆盖所述第一导电立墙，所述第一导电层电连接所述第二导电立墙。

6.一种封装结构的制备方法，其特征在于，包括：

提供封装基板，所述封装基板包括接地导电部；

于所述封装基板上形成多个芯片组，所述芯片组包括多个芯片；

于所述封装基板上形成位于所述芯片组两侧的第一导电立墙，所述第一导电立墙分隔所述芯片组并与所述接地导电部连接；

形成覆盖所述封装基板、所述第一导电立墙以及所述芯片组的介质膜，且于同一所述芯片组的所述芯片之间形成第二导电立墙；

于所述介质膜上形成塑封层；

减薄所述塑封层，使所述第一导电立墙暴露；

形成覆盖减薄后的所述塑封层以及所述第一导电立墙的导电层，所述导电层电连接所述第二导电立墙。

7.根据权利要求6所述的封装结构的制备方法，其特征在于，减薄所述塑封层，使所述第一导电立墙暴露的同时，还使所述第二导电立墙暴露；

形成覆盖减薄后的所述塑封层以及所述第一导电立墙的导电层，包括：

形成覆盖减薄后的所述塑封层、所述第一导电立墙以及所述第二导电立墙的导电层。

8.根据权利要求6所述的封装结构的制备方法，其特征在于，形成覆盖所述封装基板、所述第一导电立墙以及所述芯片组的介质膜，且于同一所述芯片组的所述芯片之间形成第二导电立墙，包括：

形成覆盖所述封装基板、所述第一导电立墙以及所述芯片组的介质膜；

于所述介质膜的远离所述封装基板的一侧形成第二导电立墙。

9.根据权利要求6所述封装结构的制备方法，其特征在于，形成覆盖所述封装基板、所述第一导电立墙以及所述芯片组的介质膜的同时，还于所述介质膜、所述芯片与所述封装基板之间形成空腔。

10.一种芯片结构的制备方法，其特征在于，包括：

提供权利要求1至4中任一项所述的封装结构；

切割所述导电层、所述塑封层、所述介质膜以及所述封装基板，使得多个所述芯片组分离，形成第一封装基板、第一介质膜、第一塑封层以及第一导电层，所述第一封装基板、所述第一介质膜、所述第一塑封层、所述第一导电层、所述第一导电立墙、所述第二导电立墙以及所述芯片组形成芯片结构。