CN115064521A - 射频模组封装结构、制造方法及射频设备 - Google Patents

射频模组封装结构、制造方法及射频设备 Download PDF

Info

Publication number
CN115064521A
CN115064521A CN202210622189.2A CN202210622189A CN115064521A CN 115064521 A CN115064521 A CN 115064521A CN 202210622189 A CN202210622189 A CN 202210622189A CN 115064521 A CN115064521 A CN 115064521A
Authority
CN
China
Prior art keywords
radio frequency
shielding layer
substrate
devices
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210622189.2A
Other languages
English (en)
Inventor
宋驭超
王鑫
王亮
徐可欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxscend Microelectronics Co ltd
Original Assignee
Maxscend Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxscend Microelectronics Co ltd filed Critical Maxscend Microelectronics Co ltd
Priority to CN202210622189.2A priority Critical patent/CN115064521A/zh
Publication of CN115064521A publication Critical patent/CN115064521A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种射频模组封装结构、制造方法及射频设备，涉及射频模组技术领域。射频模组封装结构包括：基板；多个射频器件，射频器件设置于基板上；塑封层，塑封层覆盖基板具有射频器件的一侧，塑封层在相邻两个射频器件之间具有镂空区域；第一屏蔽层，设置于镂空区域内，用于隔离相邻两个射频器件之间的电磁干扰。本发明通过在射频模组内部形成第一屏蔽层，第一屏蔽层位于相邻的两个射频器件之间，从而形成器件屏蔽墙，隔离了相邻的两个射频器件之间的电磁干扰，提高了射频模组的稳定性。

Description

射频模组封装结构、制造方法及射频设备
技术领域
本发明涉及射频模组技术领域，尤其涉及一种射频模组封装结构、制造方法及射频设备。
背景技术
目前市场上对于各类器件发展提出的集成度要求越来越高。对于射频模组而言，需要将不同功能的射频器件(芯片)集成在一个射频模组里面。但各射频器件之间存在电磁干扰，容易干扰信号，影响射频模组正常工作。
发明内容
本发明的主要目的在于提供一种射频模组封装结构、制造方法及射频设备，旨在解决现有技术中高集成的射频模组中容易受到电磁干扰的影响，导致无法正常工作的技术问题。
为实现上述目的，本发明提出一种射频模组封装结构，射频模组封装结构包括：
基板；
多个射频器件，射频器件设置于基板上；
塑封层，塑封层覆盖基板具有射频器件的一侧，塑封层在相邻两个射频器件之间具有镂空区域；
第一屏蔽层，设置于镂空区域内，用于隔离相邻两个射频器件之间的电磁干扰。
可选的，基板上还设有接地焊盘，接地焊盘位于镂空区域内；
第一屏蔽层采用导电材料，第一屏蔽层与接地焊盘连接。
可选的，射频模组封装结构还包括：
第二屏蔽层，设置于塑封层上方及侧壁，第二屏蔽层采用导电材料。
可选的，镂空区域连通至塑封层上侧，第一屏蔽层与第二屏蔽层连接。
可选的，镂空区域距离两侧射频器件的距离相等。
为实现上述目的，本发明还提出一种射频模组封装结构的制造方法，制造方法包括：
提供一基板；
在基板上设置多个射频器件；
对基板具有射频器件的一侧进行塑封，形成塑封层；
在塑封层处于相邻两个射频器件之间形成镂空区域；
在镂空区域内形成第一屏蔽层，第一屏蔽层用于隔离相邻两个射频器件之间的电磁干扰。
可选的，在塑封层处于相邻两个射频器件之间形成镂空区域，包括：
利用激光工艺去除相邻两个射频器件之间的塑封材料，形成镂空区域。
可选的，基板上还设有接地焊盘，接地焊盘位于镂空区域内；
在镂空区域内形成第一屏蔽层，包括：
在镂空区域内注入导电材料，使导电材料与接地焊盘连接，形成第一屏蔽层。
可选的，在镂空区域内形成第一屏蔽层之后，还包括：
对塑封后的基板进行切割，获得单颗模组射频器件；
在单颗模组射频器件上溅镀第二屏蔽层。
为实现上述目的，本发明还提出一种射频设备，射频设备包括如上述的射频模组封装结构。
本发明中，射频模组封装结构包括：基板；多个射频器件，射频器件设置于基板上；塑封层，塑封层覆盖基板具有射频器件的一侧，塑封层在相邻两个射频器件之间具有镂空区域；第一屏蔽层，设置于镂空区域内，用于隔离相邻两个射频器件之间的电磁干扰。本发明通过在射频模组内部形成第一屏蔽层，第一屏蔽层位于相邻的两个射频器件之间，从而形成器件屏蔽墙，隔离了相邻的两个射频器件之间的电磁干扰，提高了射频模组的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明射频模组封装结构一实施方式的结构示意图；
图2为本发明射频模组封装结构另一实施方式的结构示意图；
图3为本发明射频模组封装结构的制造方法一实施方式的流程示意图。
附图标号说明：
标号 名称 标号 名称
10 基板 60 阻焊层
20 射频器件 70 焊盘
30 塑封层 80 接地焊盘
40 镂空区域 90 第二屏蔽层
50 第一屏蔽层
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
参照图1，图1为本发明射频模组封装结构一实施方式的结构示意图。本发明提出射频模组封装结构的第一实施例。
如图1所示，在本实施例中，射频模组封装结构包括：基板10；多个射频器件20，射频器件20设置于基板上；塑封层30，塑封层30覆盖基板10具有射频器件20的一侧，塑封层30在相邻两个射频器件20之间具有镂空区域40；第一屏蔽层50，设置于镂空区域40内，用于隔离相邻两个射频器件20之间的电磁干扰。
可以理解的是，射频模组通过在基板10上安装各类射频器件20，再进行封装而成。其中，射频器件20可以包括射频芯片、电容等元件。射频器件20安装过程主要是通过焊接的方式固定连接在基板10上。对于射频芯片而言，其焊接方式可以分为正装或倒装。其中，正装是指射频芯片的正面背向基板10，倒装是指射频芯片的正面面向基板10。当然，其具有安装方式可以根据需求进行设置，本实施方式对此不加以限制。
如图1所示，基板10上通常还设有阻焊层60和焊盘70。阻焊层60的作用是防止不该被焊上的部分被焊锡连接，回流焊就是靠阻焊层实现的，焊盘70用于将射频器件20与基板10上的线路进行电连接。射频器件20在焊接在基板10上之后，进行回炉焊及清洗，再进行塑封制程，形成塑封层30。塑封层30通常需要覆盖所有的射频器件20，以起到保护作用。
在本实施方式中，为避免射频器件20之间产生干扰，在射频器件20之间设有第一屏蔽层50。第一屏蔽层50主要用于隔离电磁干扰，其可以利用对电磁的隔离作用，防止一侧的电磁向另一侧延伸，其具体材料可以根据需求进行设置，本实施方式对此不加以限制。
为便于第一屏蔽层50的设置，本实施方式可以通过在塑封层30上形成一镂空区域40，然后再向镂空区域40沉积电磁隔离材料，形成第一屏蔽层50。例如，通过激光工艺去除塑封层30上的部分材料，形成凹槽，然后向该凹槽沉积电磁隔离材料。当然，还可以通过蚀刻等工艺在塑封层30上形成一镂空区域40。
其中，为使电磁隔离效果更好，第一屏蔽层50位置通常处于相邻两个射频器件20的正中位置，即在形成镂空区域40时，需要保证镂空区域40距离两侧射频器件20的距离相等。或者，还可以根据射频器件20自身所产生电磁强度，对第一屏蔽层50位置进行调整。在相邻两个射频器件20中存在一电磁强度较强的器件，则第一屏蔽层50可以更靠近该电磁强度较强的器件。例如，相邻两个射频器件20标识为器件A和器件B，若器件A的电磁强度为器件B的3倍，则第一屏蔽层50与器件A之间的距离为与器件B之间的距离的1/3。当然，第一屏蔽层50位置还可以根据需求进行设置，本实施方式对此不加以限制。
需要说明的是，射频器件20可以平铺设置在基板10上，即所有的射频器件20位于同一平面，在上下方向没有重叠。或者射频器件20还可以通过堆叠的方式设置在基板10上，即射频器件20在上下方向有重叠。对于前一中，射频器件20主要在横向上相邻，因此第一屏蔽层50主要呈竖向设置(如图1所示)。而对于后一种，射频器件20在纵向上相邻(即上下相邻的射频器件20)，此时第一屏蔽层50需要横向设置。由于完全塑封后，无法在上下相邻的射频器件20之间设置第一屏蔽层50。故可以将塑封工艺拆分为多次进行，从而在塑封过程中，在上下相邻的射频器件20之间设置第一屏蔽层50，最后再完成塑封。
在本实施方式中，射频模组封装结构包括：基板10；多个射频器件20，射频器件20设置于基板上；塑封层30，塑封层30覆盖基板10具有射频器件20的一侧，塑封层30在相邻两个射频器件20之间具有镂空区域40；第一屏蔽层50，设置于镂空区域40内，用于隔离相邻两个射频器件20之间的电磁干扰。本实施方式通过在射频模组内部形成第一屏蔽层50，第一屏蔽层50位于相邻的两个射频器件20之间，从而形成器件屏蔽墙，隔离了相邻的两个射频器件20之间的电磁干扰，提高了射频模组的稳定性。
参照图2，图2为本发明射频模组封装结构另一实施方式的结构示意图。基于上述第一实施例，本发明提出射频模组封装结构的第二实施例。
如图2所示，在第二实施例中，基板10上还设有接地焊盘80，接地焊盘80位于镂空区域内40；第一屏蔽层50采用导电材料，第一屏蔽层50与接地焊盘80连接。
可以理解的是，接地焊盘80与基板10上的接地线路连接，故第一屏蔽层50相当于直接接地。当第一屏蔽层50采用导电材料时，第一屏蔽层50受到相邻射频器件20的电磁效应产生电流，产生的电流沿接地焊盘80流入接地线路。由此，第一屏蔽层50可以消除相邻射频器件20的电磁干扰，从而起到更好的隔离效果。
在制程中，对接地焊盘80以上的塑封层30的材料进行去除，使接地焊盘80暴露在镂空区域40内，然后向镂空区域40沉积导电材料，形成第一屏蔽层50。其中，导电材料可以为导电胶等。
在本实施方式中，射频模组封装结构还可以包括第二屏蔽层90，设置于塑封层30上方及侧壁，第二屏蔽层90采用导电材料。
需要说明的是，第二屏蔽层90可以覆盖射频模组的表面整体，其主要用于实现隔离射频模组与外部器件之间的电磁干扰。通常，射频模组在制造过程中是在一块基板上制造多个射频模组，在射频模组封装完成后，进行切割形成单颗射频模组。第二屏蔽层90需要在单颗射频模组上进行，从而实现在单颗射频模组表面整体涂覆导电材料，形成第二屏蔽层90。
此外，第一屏蔽层50可以在切割之前进行，即在对多个射频模组进行封装后，先利用激光去除各射频模组中对应部分的塑封材料，然后沉积导电胶形成第一屏蔽层50。之后，在形成第一屏蔽层50后，将多个射频模组进行切割，获得单颗射频模组。当然，第一屏蔽层50也可以在切割之后进行，即在多个射频模组封装后进行切割，获得单颗射频模组；然后在单颗射频模组上利用激光去除部分的塑封材料，然后沉积导电胶形成第一屏蔽层50；再在单颗射频模组表面溅镀一层金属形成第二屏蔽层90。
在本实施方式中，镂空区域40连通至塑封层30上侧，第一屏蔽层50与第二屏蔽层90连接。
可以理解的是，由于第一屏蔽层50与基板10上的接地焊盘80连接，在第一屏蔽层50与第二屏蔽层90连接后，第二屏蔽层90也相当于接地。故第二屏蔽层90上产生的电流也能够通过接地焊盘80进行释放，有效地消除了射频模组与其他器件之间的电磁干扰。
需要说明的是，为提高对第二屏蔽层90上的电流的释放效果，基板10中也设有接地焊盘80，接地焊盘80直接与塑封层30侧壁上的第二屏蔽层90连接。
在本实施方式中，基板10上还设有接地焊盘80，接地焊盘80位于镂空区域内40；第一屏蔽层50采用导电材料，第一屏蔽层50与接地焊盘80连接。第一屏蔽层50可以将射频模组内置器件之间的电磁干扰转换成电流，然后经接地焊盘80将电流进行释放，消除了射频模组内置器件之间的电磁干扰，提高了射频模组的稳定性。
参照图3，图3为本发明射频模组封装结构的制造方法一实施方式的流程示意图。为实现上述目的，本发明还提出一种射频模组封装结构的制造方法的一实施例。
如图3所示，在本实施例中，制造方法可以包括：
步骤S10：提供一基板。
可以理解的是，基板用于承载各类射频器件，其中射频器件可以包括射频芯片、电容等元件。
步骤S20：在基板上设置多个射频器件。
射频器件安装过程主要是通过焊接的方式固定连接在基板上。对于射频芯片而言，其焊接方式可以分为正装或倒装。其中，正装是指射频芯片的正面背向基板，倒装是指射频芯片的正面面向基板。当然，其具有安装方式可以根据需求进行设置，本实施方式对此不加以限制。
射频器件在焊接在基板上之后，进行回炉焊及清洗。继续参照图1，基板上通常还设有阻焊层和焊盘。阻焊层的作用是防止不该被焊上的部分被焊锡连接，回流焊就是靠阻焊层实现的，焊盘用于将射频器件与基板上的线路进行电连接。
步骤S30：对基板具有射频器件的一侧进行塑封，形成塑封层。
塑封过程主要用于保护射频器件，通过塑封材料覆盖各射频器件，使各射频器件固定，并防止各射频器件与外部接触。塑封工艺已有成熟的技术，本实施方式在此不再赘述。
步骤S40：在塑封层处于相邻两个射频器件之间形成镂空区域。
在本实施方式中，为避免射频器件20之间产生干扰，在射频器件20之间设有第一屏蔽层50。为便于第一屏蔽层50的设置，本实施方式可以通过在塑封层30上形成一镂空区域40，然后再向镂空区域40沉积电磁隔离材料，形成第一屏蔽层50。例如，利用激光工艺去除相邻两个射频器件之间的塑封材料，形成镂空区域。当然，还可以通过蚀刻等工艺在塑封层30上形成一镂空区域40。
步骤S50：在镂空区域内形成第一屏蔽层，第一屏蔽层用于隔离相邻两个射频器件之间的电磁干扰。
其中，为使电磁隔离效果更好，第一屏蔽层位置通常处于相邻两个射频器件的正中位置，即在形成镂空区域时，需要保证镂空区域距离两侧射频器件的距离相等。或者，还可以根据射频器件自身所产生电磁强度，对第一屏蔽层位置进行调整。在相邻两个射频器件中存在一电磁强度较强的器件，则第一屏蔽层可以更靠近该电磁强度较强的器件。例如，相邻两个射频器件标识为器件A和器件B，若器件A的电磁强度为器件B的3倍，则第一屏蔽层与器件A之间的距离为与器件B之间的距离的1/3。当然，第一屏蔽层位置还可以根据需求进行设置，本实施方式对此不加以限制。
在本实施方式中，基板上还设有接地焊盘，接地焊盘位于镂空区域内。步骤S50还可以包括：在镂空区域内注入导电材料，使导电材料与接地焊盘连接，形成第一屏蔽层。
接地焊盘与基板上的接地线路连接，故第一屏蔽层相当于直接接地。当第一屏蔽层采用导电材料时，第一屏蔽层受到相邻射频器件的电磁效应产生电流，产生的电流沿接地焊盘80流入接地线路。由此，第一屏蔽层可以消除相邻射频器件的电磁干扰，从而起到更好的隔离效果。
此外，为进一步保证射频模组运行的稳定性，在步骤S50之后，还可以包括：对塑封后的基板进行切割，获得单颗模组射频器件；在单颗模组射频器件上溅镀第二屏蔽层。
需要说明的是，第二屏蔽层可以覆盖射频模组的表面整体(包括正面及侧边)，其主要用于实现隔离射频模组与外部器件之间的电磁干扰。通常，射频模组在制造过程中是在一块基板上制造多个射频模组，在射频模组封装完成后，进行切割形成单颗射频模组。第二屏蔽层需要在单颗射频模组上进行，从而实现在单颗射频模组表面整体涂覆导电材料，形成第二屏蔽层。
此外，第一屏蔽层可以在切割之前进行，即在对多个射频模组进行封装后，先利用激光去除各射频模组中对应部分的塑封材料，然后沉积导电胶形成第一屏蔽层。之后，在形成第一屏蔽层后，将多个射频模组进行切割，获得单颗射频模组。当然，第一屏蔽层也可以在切割之后进行，即在多个射频模组封装后进行切割，获得单颗射频模组；然后在单颗射频模组上利用激光去除部分的塑封材料，然后沉积导电胶形成第一屏蔽层；再在单颗射频模组表面溅镀一层金属形成第二屏蔽层。
此外，第一屏蔽层与第二屏蔽层连接。由于第一屏蔽层与基板上的接地焊盘连接，在第一屏蔽层与第二屏蔽层连接后，第二屏蔽层也相当于接地。同时，基板中也设有接地焊盘，接地焊盘直接与塑封层侧壁上的第二屏蔽层连接。故第二屏蔽层上产生的电流也能够通过接地焊盘进行释放，有效地消除了射频模组与其他器件之间的电磁干扰。
在本实施方式中，通过提供一基板；在基板上设置多个射频器件；对基板具有射频器件的一侧进行塑封，形成塑封层；在镂空区域内形成第一屏蔽层，第一屏蔽层用于隔离相邻两个射频器件之间的电磁干扰；在镂空区域内形成第一屏蔽层，第一屏蔽层用于隔离相邻两个射频器件之间的电磁干扰。
为实现上述目的，本发明还提出一种射频设备，射频设备包括如上述的射频模组封装结构。该射频模组封装结构的具体结构参照上述实施例，由于本射频设备可以采用上述所有实施例的技术方案，因此至少具有上述实施例的技术方案所带来的有益效果，在此不再一一赘述。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种射频模组封装结构，其特征在于，所述射频模组封装结构包括：
基板；
多个射频器件，所述射频器件设置于所述基板上；
塑封层，所述塑封层覆盖所述基板具有所述射频器件的一侧，所述塑封层在相邻两个射频器件之间具有镂空区域；
第一屏蔽层，设置于所述镂空区域内，用于隔离相邻两个射频器件之间的电磁干扰。
2.如权利要求1所述的射频模组封装结构，其特征在于，所述基板上还设有接地焊盘，所述接地焊盘位于所述镂空区域内；
所述第一屏蔽层采用导电材料，所述第一屏蔽层与所述接地焊盘连接。
3.如权利要求2所述的射频模组封装结构，其特征在于，所述射频模组封装结构还包括：
第二屏蔽层，设置于所述塑封层上方及侧壁，所述第二屏蔽层采用导电材料。
4.如权利要求3所述的射频模组封装结构，其特征在于，所述镂空区域连通至所述塑封层上侧，所述第一屏蔽层与所述第二屏蔽层连接。
5.如权利要求1-4中任一项所述的射频模组封装结构，其特征在于，所述镂空区域距离两侧射频器件的距离相等。
6.一种射频模组封装结构的制造方法，其特征在于，所述制造方法包括：
提供一基板；
在所述基板上设置多个射频器件；
对所述基板具有所述射频器件的一侧进行塑封，形成塑封层；
在所述塑封层处于相邻两个射频器件之间形成镂空区域；
在所述镂空区域内形成第一屏蔽层，所述第一屏蔽层用于隔离相邻两个射频器件之间的电磁干扰。
7.如权利要求6所述的制造方法，其特征在于，所述在所述塑封层处于相邻两个射频器件之间形成镂空区域，包括：
利用激光工艺去除相邻两个射频器件之间的塑封材料，形成镂空区域。
8.如权利要求7所述的制造方法，其特征在于，所述基板上还设有接地焊盘，所述接地焊盘位于所述镂空区域内；
所述在所述镂空区域内形成第一屏蔽层，包括：
在所述镂空区域内注入导电材料，使所述导电材料与所述接地焊盘连接，形成第一屏蔽层。
9.如权利要求6-8中任一项所述的制造方法，其特征在于，所述在所述镂空区域内形成第一屏蔽层之后，还包括：
对塑封后的基板进行切割，获得单颗模组射频器件；
在所述单颗模组射频器件上溅镀第二屏蔽层。
10.一种射频设备，其特征在于，所述射频设备包括如权利要求1-5中任一项所述的射频模组封装结构。
CN202210622189.2A 2022-06-02 2022-06-02 射频模组封装结构、制造方法及射频设备 Pending CN115064521A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210622189.2A CN115064521A (zh) 2022-06-02 2022-06-02 射频模组封装结构、制造方法及射频设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210622189.2A CN115064521A (zh) 2022-06-02 2022-06-02 射频模组封装结构、制造方法及射频设备

Publications (1)

Publication Number Publication Date
CN115064521A true CN115064521A (zh) 2022-09-16

Family

ID=83199204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210622189.2A Pending CN115064521A (zh) 2022-06-02 2022-06-02 射频模组封装结构、制造方法及射频设备

Country Status (1)

Country Link
CN (1) CN115064521A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117238894A (zh) * 2023-09-26 2023-12-15 江苏卓胜微电子股份有限公司 封装结构、芯片结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300793A (zh) * 2018-10-10 2019-02-01 环维电子(上海)有限公司 具有电磁屏蔽结构的Sip模组的制作方法及装置
CN110707072A (zh) * 2019-09-06 2020-01-17 华为机器有限公司 系统级封装模块及终端设备
CN111508911A (zh) * 2020-04-30 2020-08-07 青岛歌尔微电子研究院有限公司 分腔电磁屏蔽封装方法及封装结构
CN111696963A (zh) * 2020-07-14 2020-09-22 立讯电子科技（昆山）有限公司 封装结构及其制作方法
CN111933636A (zh) * 2020-09-27 2020-11-13 立讯电子科技（昆山）有限公司 一种半导体封装结构以及封装方法
CN112234047A (zh) * 2020-12-14 2021-01-15 甬矽电子(宁波)股份有限公司 分层电磁屏蔽封装结构和封装结构制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300793A (zh) * 2018-10-10 2019-02-01 环维电子(上海)有限公司 具有电磁屏蔽结构的Sip模组的制作方法及装置
CN110707072A (zh) * 2019-09-06 2020-01-17 华为机器有限公司 系统级封装模块及终端设备
CN111508911A (zh) * 2020-04-30 2020-08-07 青岛歌尔微电子研究院有限公司 分腔电磁屏蔽封装方法及封装结构
CN111696963A (zh) * 2020-07-14 2020-09-22 立讯电子科技（昆山）有限公司 封装结构及其制作方法
CN111933636A (zh) * 2020-09-27 2020-11-13 立讯电子科技（昆山）有限公司 一种半导体封装结构以及封装方法
CN112234047A (zh) * 2020-12-14 2021-01-15 甬矽电子(宁波)股份有限公司 分层电磁屏蔽封装结构和封装结构制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117238894A (zh) * 2023-09-26 2023-12-15 江苏卓胜微电子股份有限公司 封装结构、芯片结构及其制备方法

Similar Documents

Publication Publication Date Title
US8377746B2 (en) Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
TWI585937B (zh) 具有順形電磁屏蔽結構的半導體封裝件及其製作方法
CN101814484B (zh) 芯片封装体及其制作方法
US20100006987A1 (en) Integrated circuit package with emi shield
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
US20190181098A1 (en) Systems and methods for providing electromagnetic interference (emi) compartment shielding for components disposed inside of system electronic packages
US20060214278A1 (en) Shield and semiconductor die assembly
EP2849227B1 (en) Chip package and packaging method
CN115064521A (zh) 射频模组封装结构、制造方法及射频设备
CN111477611B (zh) 电磁屏蔽结构和电磁屏蔽结构制作方法
GB2418066A (en) Tape ball grid array package
JP5938918B2 (ja) 配線基板を有する半導体装置
KR20150093870A (ko) 반도체 패키지 및 그 제작 방법
WO2023098517A1 (zh) Sip封装组件及其封装方法、制作方法
CN114284159A (zh) 隔间式封装产品及其制作方法
CN111554674B (zh) 具有电磁屏蔽功能的封装体和封装工艺
JPH0864983A (ja) シールドケース
CN221304685U (zh) 具有电磁屏蔽结构的晶圆、芯片以及半导体封装结构
WO2023135911A1 (ja) 高周波モジュール
CN112533351B (zh) 电路板及其制作方法
CN108198796A (zh) 具有引脚侧壁爬锡功能的电磁屏蔽封装结构及其制造工艺
CN220829959U (zh) 一种射频模组和射频器件
US20230232527A1 (en) Electronic component module, and method of manufacturing the same
US20240321770A1 (en) Semiconductor package including shield layer and method of manufacturing the same
JP4122394B2 (ja) ボンディングパッドの表面保護方法と基板とその基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220916

RJ01 Rejection of invention patent application after publication