JP4122394B2 - ボンディングパッドの表面保護方法と基板とその基板の製造方法 - Google Patents
ボンディングパッドの表面保護方法と基板とその基板の製造方法 Download PDFInfo
- Publication number
- JP4122394B2 JP4122394B2 JP2001018662A JP2001018662A JP4122394B2 JP 4122394 B2 JP4122394 B2 JP 4122394B2 JP 2001018662 A JP2001018662 A JP 2001018662A JP 2001018662 A JP2001018662 A JP 2001018662A JP 4122394 B2 JP4122394 B2 JP 4122394B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- substrate
- convex portion
- protective
- printing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、電子部品実装用基板(以下、単に基板ともいう)に設けられたワイヤボンディング用端子、特に導電性パターンの一部がそのまま電極端子部としてのボンディングパッドを兼ねる形式の当該ボンディングパッドの表面保護、即ち異物との接触による当該パッド表面の傷の発生防止の方法と、そのボンディングパッドを備えた基板及びその基板の製造方法に関する。
【0002】
【従来の技術】
アルミ線や金線等を基板の導電性パターンに対して、高周波圧着するワイヤボンディングの接続信頼性を向上させるためには、ボンディングパッド表面の傷の発生を無くすことが重要である。
このため、従来では、導電性パターンの一部に、別部材により形成された薄い円板状の台座の裏面側を半田付けして電極端子部とし、この電極端子部としての台座の表面をワイヤの接続面として利用することが行われてきた。
【0003】
しかし、このような従来の方法では、ワイヤボンディング工程の直前に近い前工程の段階で上記台座の半田付け工程が必要となる。又、それ以降の比較的少ない数の工程を経る間での傷の発生確率は低くなるものの、上記のように導電性パターンの外にボンディングパッド用として別部材として台座が必要となる。
従って、このような方法では、構成部品点数が増加し、構成が複雑化すると共に、製造工程が増加するという問題があった。
【0004】
このような問題を解消する目的で提案された方法として、ボンディングパッドを導電性パターンと一体成形して、導電性パターンの一部がそのままボンディングパッドを兼ねる形式とし、当該ボンディングパッドの表面(以下、パッド表面ともいう)に、直接、ワイヤボンディング接続する技術が提案された。
【0005】
しかし、この従来の技術では、基板の製造工程の各段階において、パッド表面に傷が発生しないよう、更に厳重な注意が必要とされるようになった。
又、この種の基板製品では、電気的特性試験が行われる際、プローブ針のズレ等によりパッド表面に傷が付く虞があった。
パッド表面への傷は、この針接触だけでなく、一般的には、基板の製造工程や移送工程中、或いはハンドリング過程等において、他の基板や設置台や治具等の異部材との接触により発生し易い。
【0006】
尚、電気的特性試験のためのプローブ針がボンディングパッドに接続される際にズレを生じないようにする方法として、特開平7−106384号公報に、ボンディングパッドとしての中央平坦領域と、この中央平坦領域を取り囲む環状隆起部を設ける手段が開示されているが、この隆起部はボンディングパッドの下層側に、多結晶シリコンをスパッタリングして成膜する方法で形成されるものである。
しかし、このような方法によっても、プローブ針による接触傷の防止が十分ではないばかりか、この方法では、従来の製造方法に比べて、更に余分な部材や工程が必要となる等の問題がある。
【0007】
【発明が解決しようとする課題】
本発明は、上記のような諸問題を改善し、できるだけ余分な部材や工程を必要とせず、基板の製造及び実装工程中や基板の移送工程中、或いはハンドリング過程等において他の異部材との無用な接触によるボンディングパッド表面への傷を阻止する手段の提供を目的とする。
又、電気的特性試験のためのプローブ針によるボンディングパッド表面への接触傷発生の虞が無く、しかも、ボンディングパッドを含めた導通良否判定が行える手段の提供をも目的とする。
【0008】
【課題を解決するための手段】
請求項1のボンディングパッドの表面保護方法の発明は、基板の製造工程における半田レジスト層生成工程の後の印刷工程にて半田レジスト層の上面に、印刷インキによって基板の単一のボンディングパッドの周囲を巡って保護凸部を形成すると共に、当該保護凸部に囲まれたボンディングパッド領域の内径の最長差し渡し間隔よりも長い対角線長を有する文字記号列の印刷部を形成し、保護凸部によってボンディングパッドの表面を保護することを特徴とする。
【0012】
請求項2の基板の発明は、基板の製造工程における半田レジスト層生成工程の後の印刷工程にて半田レジスト層の上面に、印刷インキによって保護凸部が基板の単一のボンディングパッドの周囲を巡って形成されていると共に、保護凸部に囲まれたボンディングパッド領域の内径の最長差し渡し間隔よりも長い対角線長を有する文字記号列の印刷部が形成されていることを特徴とする。
【0013】
請求項3の基板の発明は、請求項2に記載の基板において、ボンディングパッドを囲んで印刷インキによって形成された保護凸部の外延側に、ボンディングパッドに接続されたチェック端子部が設けられ、当該チェック端子部とボンディングパッドを介して延在する導電性パターンとの間で導通確認を行うことによってボンディングパッドと導電性パターンとの間の導通確認が行われるものであることを特徴とする。
【0019】
請求項4の基板の発明は、請求項2又は請求項3に記載の基板において、ボンディングパッドを囲んで形成された保護凸部の外延側に印刷インキによって形成された副保護凸部が配設され、副保護凸部は保護凸部の外延側に放射状に形成されたことを特徴とする。
【0020】
請求項5の基板の発明は、請求項2乃至請求項4の何れか1項に記載の基板において、ボンディングパッドを囲んで形成された保護凸部の外延側に印刷インキによって形成された副保護凸部が配設され、副保護凸部は保護凸部の外延側に平面的に延在形成されたことを特徴とする。
【0022】
請求項6の基板の製造方法の発明は、請求項2乃至請求項5の何れか1項に記載の基板の製造方法において、印刷工程にて施される印刷インキによって保護凸部が形成された後であってメッキ処理工程の前に、流体研磨工程を加えてボンディングパッド表面の傷を除去した上でメッキを施すことを特徴とする。
【0024】
【発明の実施の形態】
実施の形態1.
実施の形態1において、ボンディングパッドの表面保護方法とその表面保護の手段として保護凸部が形成された基板とを、図1乃至図3に基づいて説明する。図1はボンディングパッド部分を示す基板の断面図、図2は半田レジスト膜を省略したボンディングパッド部分を示す基板の平面図、図3は基板に印刷される文字例を示す図である。
【0025】
図1、図2において、図中の符号1は基板、例えばガラスエポキシ製等の基板であり、厚さ1.6mm程度に形成されている。2aは銅箔製の導電性パターンであり、基板1の表面側に厚さ35μm程度に生成されている。2bは電極端子部としてのボンディングパッドであり、導電性パターン2aの一部を略円形に成形して一体的に形成されている。従って、このボンディングパッド2bの厚さは導電性パターン2aの厚さと同じであり、このボンディングパッド2bの表面即ちパッド表面にワイヤボンディング部材6が高周波圧着される。
【0026】
2cはボンディングパッド2bから引出された延長パターンであり、当該ボンディングパッド2bから離れる方向へ適宜延在されている。この例では、ボンディングパッド2bを内にして囲む後述の保護凸部4の外延側に延在されており、その延長端には、チェック端子部としての第2の電極端子部2dが形成されている。
【0027】
導電性試験に当たっては、このチェック端子部2dにプローブ針7を接触させて行なうことにより、ボンディングパッド2bを含めた導通良否判定をおこなうことができ、従って、第1の電極端子部としてのボンディングパッド2bを無傷のまま残すことができる。
尚、これ等の延長パターン2c及びチェック端子部2dも上記導電性パターン2aの一部を延在成形して一体的に形成されるものである。
この導電性試験は、基板製造工程の終了前工程や部品実装後の特性試験において実施される。
尚、図中の3a、3bは半田レジスト膜であり、上記導電性パターン2aや基板1の一部の面に対して厚さ35μm程度に生成されている。
【0028】
次に、保護凸部について説明する。保護凸部4は、電極端子部としてのボンディングパッド2bの周囲にあって、当該パッド表面を内にして、包囲するよう取り囲んだ凸部であり、この凸部は、基板1の要所の部材や機能等を表示するため当該基板1に印刷される文字等(記号或いは数字や図柄等を含む)の印刷インキを用いて、文字等の印刷手法と同じ印刷方法(工程)、即ち印刷により形成されている。
この印刷工程は、従来の基板製造工程における在来の工程をそのまま利用したもので、所要の文字等と一緒に行われる。尚、印刷インキは、基板への印刷に一般に用いられているインキでよく、この例では、熱硬化性エポキシ樹脂材を主材としたインキが用いられている。
【0029】
図示の保護凸部4は、内径2.3mm、外径2.7mm、高さ(厚さ)約20μmの環状に形成されている。この保護凸部4の高さ(厚さ)約20μmは、基板1に印刷された文字等(印刷インキ)の厚さに等しい。
上記保護凸部4の形状は、このように、ボンディングパッド2bの周囲を巡って連続して形成された環状に限らず、当該パッド表面に他の部材や異部材等が接触して傷つかない形状であれば適宜な形状としてよい。
例えば、図示されていないが、一部に切欠が形成され不連続にボンディングパッド2bを巡るよう形成してもよいし、ボンディングパッド2bの周囲を巡るよう間隔を空けて、例えば柱状の凸部を複数配設した形状としてもよい。
尚、図1に示すように、保護凸部4を半田レジスト膜3a、3bの表面に形成することにより、当該保護凸部4の高さには、半田レジスト膜3a、3bの厚さが加算されるので、例えば、基板の移送工程等において基板が複数枚重ねられる際、他の基板の文字等の印刷や半田レジスト膜3a、3b等が通常の厚さであっても、パッド表面への保護機能が確保される。
【0030】
図3において、符号の5は、基板1の表裏の随所に印刷される文字等の一例であり、図示の「TE5773」の文字等5は、正しい電子部品が、正しい極性で、正しい位置に実装されているかどうか等を検査する時に必要とされるのであり、この種の文字等は基板1の表裏の随所に印刷される。尚、基板1に印刷される文字等を、以下、印刷部ともいう。
【0031】
さて、この種の基板1は、基板の製造工程中や基板の移送工程中に、複数の基板が重ねられて取り扱われる場合があり、このような場合に、上記のように、ボンディングパッド2bの周囲に印刷インキによって保護凸部4が形成された基板1が重ねられて取り扱われると、次のような事態が生じ得る。
例えば、各基板1に印刷される文字等の印刷部が、或る一の基板1の表面に形成された保護凸部4によって囲まれたボンディングパッド2bに対して、当該一の基板1の表面側に重ねられる他の基板(非図示)の裏面側に形成(印刷)された印刷部(図3に示すような文字等の印刷部)が嵌まり込んで、一の基板1のボンディングパッド2bの表面と無用に接触し、そのパッド表面を傷つけてしまう。
【0032】
このような場合での、傷の発生を阻止するため、他の基板(非図示)の印刷部が、ボンディングパッド2b(パッド表面)を内にして囲むように形成された保護凸部4の内部領域(以下、パッド領域ともいう)に嵌まり込まないように、基板の表裏面に施される文字等の印刷部の最小の差し渡し長さ間隔を、保護凸部4に囲まれたパッド領域の内径の最小の差し渡し間隔よりも長く形成しておく。
図示の例では、各基板1に形成(印刷)される少なくとも最小の文字等の印刷部を、環状の保護凸部4の内径の最長差し渡し間隔よりも長い差し渡し間隔を有する大きさ、即ち、その大きさの面積を占めるサイズ(以下、所要サイズという)としてある。
【0033】
上記印刷部の所要サイズを式によって説明する。
図1乃至図3において、保護凸部4によって囲まれたパッド領域に嵌まり込まない最小サイズの文字等(印刷部)5の所要サイズは次の通りである。
即ち、長さL、高さHの印刷部「TE5773」の対角線の長さと環状の保護凸部4の内径Dとの関係を、√(L2十H2)>Dとする。
このように、最小の文字等の印刷部の対角線長さを、保護凸部4が囲う内径よりも大きく形成することにより、基板1が重ねられたとしても、他の基板の印刷部が保護凸部4に囲まれたパッド領域に対する侵入を不能化でき、電極端子部即ちボンディングパッド2bの表面への接触を防止することができる。
尚、上記所要サイズの印刷部は、基板1の表裏に印刷される全ての印刷部に適用してもよいが、少なくとも、基板1が重ねられる際に、当該基板1のパッド領域と重なり得る部位の印刷部に適用すれば足る。
【0034】
他方、保護凸部4の頂部からボンディングパッド2bの表面までの有効深さΔHは次式で示される。
図1の断面図における右側に示された保護凸部において、
ΔH=(半田レジスト膜3bの厚さ+ 保護凸部4の高さ)一 ボンディング
パッド2bの厚さ
=(35十20)一35=20μmとなっている。
【0035】
又、基板の許容平面歪みの規格値は、例えば150×200mmの平面サイズのガラスエポキシ基板の場合、±1000μmであり、
対角線長√(1502+2002)=250mm当たりでは、
±1000/250=±4μm/mmの歪み量となる。
従って、上記の保護凸部4の内径が2.3mmであれば、
この間の平面歪み量は2.3×4=9.2μmに相当する。
【0036】
従って、最悪の場合、最大規格値の平面歪みを持った2枚の基板(非図示)が重ねられ、その保護凸部同士が接触しているとことを想定すると、
一の基板のボンディングパッド2bと
積み重ねられた他の基板との寸法差は、
20−9.2×2=1.6μmとなり、
辛うじて接触が回避される寸法差となる。
このように、保護凸部4の内径と高さは基板1の熱変形歪み等に対してボンディングパッド2bが保護凸部4の高さを超えない関係に設定されている。
【0037】
実施の形態2.
実施の形態2において、実施の形態1で説明した基板1の製造方法を図4に基づいて説明する。図4は基板の製造及び実装工程を示す図である。
同図において、10は銅張基板の投入工程、llは機械的研磨等による第1の平滑化研磨工程、12はNCボール盤等による基板への穴明け工程、13は基板の表裏に施された導電性パターン2aを電気的に接続するスルーホールメッキ工程、14は露光・エッチングによる導電性パターン2aの生成工程、15は半田レジスト膜3a、3bの生成工程であり、これらの各工程は従来の工程と同様である。
【0038】
図において、次の印刷工程16も、従来と同様の、例えば、シルク印刷法等による基板1の表裏への文字等の印刷工程であるが、この印刷工程において、前記文字等の印刷インキを用いて、上記実施の形態1で説明したような保護凸部4を形成させる点が異なる。
このように、従来の印刷工程をそのまま用いて、文字等と共にボンディングパッド2b表面への他の部材や異部材等の接触を阻止する適宜形状の保護凸部4を形成することにより、パッド表面の傷の発生を、極めて簡便な方法で、低コストにて低減させることができる。
【0039】
図において、次の流体研磨工程17は、微粒粉例えば金属粉を含む水溶液等を直接的に噴射させて、導電性パターン2a上の半田面やパッド表面(2b)及びチェック端子2d等に対して第2の平滑化研磨を施す工程である。この流体研磨工程17は、従来の基板の製造工程に新たに付加した工程である。
このような流体研磨工程17は、上記の印刷工程16にて施される印刷インキによって保護凸部4が形成された後であって、後述のメッキ処理工程18の前に行うのが最適である。この工程図では、流体研磨工程17をメッキ処理工程18の直前に行う工程としている。
尚、メッキ処理工程18は、上記の流体研磨工程17にて流体研磨された平面に金メッキ等を施して、半田付け性を向上させたり、更なる平滑化を行うための工程である。
【0040】
このように、印刷工程16によって保護凸部4が形成された後であってメッキ処理工程18前に、新たに流体研磨工程17を設けて、少なくとも、パッド表面(2b)を研磨することによって、当該パッド表面の、当該保護凸部4の形成前に生じた傷を除去することができ、この傷を除去した直後に、直ちにメッキを施すことによって、保護凸部4形成前、従って、印刷工程16以前の工程で発生したボンディングパッド2b表面に、仮に、傷があったとしても、その傷を新たに設けられた流体研磨工程17によって平滑化することができ、この平滑化が多少十分でない場合があったとしても、後工程のメッキ処理によって、更に平滑化させることができる。
【0041】
しかも、上記実施の形態1のように、電極端子部としてのボンディングパッド2bとは別に第2の電極端子部としてのチェック端子2dを設けてあるので、このチェック端子2dを導電性試験に用いることにより、ワイヤボンディング工程28まで、ボンディングパッド2bの表面を無傷のまま維持させることもできる。
【0042】
以下、ワイヤボンディング工程28及び総組立・総合試験工程29に到るまでの製造及び実装工程を簡単に説明する。
再び図4において、19はNCルータ等による外形切断と更なる基板分割を容易に行うためのV字溝を設ける外形加工・Vカット工程、20はチェック端子2d等を用いて実施される導電性試験としての導通検査工程、21はシミや汚れを除去する洗浄工程、22は外観検査工程、23は梱包出荷工程である。
以上の工程にて基板製造が完了し電子部品の実装工程に移送される。
【0043】
実装工程において、24は移送された基板を開梱してラインに投入する初期工程、25は導電性パターン2aの半田面に対してクリーム半田印刷を行う工程、26、27、は部品実装・半田付け処理・電気的特性試験が行われて基板組立品を完成する工程であり、28が完成した基板組立品を図示しない筐体に収納し、外部接続用コネクタやその他の基板の端子部と上記第1の電極端子部2bをワイヤボンディング接続する配線工程、29は基板収納用筐体を完成する総組立・総合試験工程である。これらの実装工程は従来と同様である。
【0044】
上記の基板製造及び実装工程において、上記印刷工程16から配線工程としてのワイヤボンディング工程28までの基板1の移送や取扱いに際して、ボンディングパッド2b表面に接触傷等が発生しやすいが、この実施の形態1及び2のようにボンディングパッド2bの周囲に保護凸部4を形成することによって、他の基板や異物との平面接触を阻止することができ、従来に比べて、ボンディングパッド2bの表面をより確実に保護することができる。
従って、基板1の積み重ね移送が可能となり、取扱性が改善されるので、製造効率が向上する。
【0045】
実施の形態3.
実施の形態3は、上記実施の形態1及び2において、ボンディングパッド2bを囲んで形成された保護凸部4の外延側に、当該保護凸部4と共に、上記と同様の印刷工程16における印刷インキによって、更に、副保護凸部を形成した形態を示すものである。
以下、この実施の形態3を図5乃至図8に基づいて説明する。
図5は副保護凸部が環状に形成された保護凸部の外側から放射状に形成された基板の平面図、図6は放射状に形成された副保護凸部の上に重ねられた他の基板の裏面側の導電性パターンを示す底面図、図7は重ねられた基板の副保護凸部分を示す断面図、図8は副保護凸部の他の形態を示す基板の平面図である。尚、図1乃至図4と同一の符号は同一の内容を示す。
【0046】
先ず、図5乃至図7において、環状に形成された保護凸部4からその外延側(外側)に向けて、帯状に形成された副保護凸部40a、40b、40c、40d(以下、副保護凸部40a〜40dともいう)が放射状に形成されている。
図示の副保護凸部40a〜40dは、何れも、保護凸部4に接続しているが、必ずしも接続させる必要はなく、適宜離れて、保護凸部4の外側の適宜隣接した位置に形成してもよい。
【0047】
このように形成される副保護凸部40a〜40dは、重ねられた他の基板12の導電性パターン20a、20bに対する当たり面となって、当該他の基板12に設けられた、例えば小径島状の導電性パターンとしての銅箔20bが、保護凸部4内に侵入即ち嵌まり込んで、基板1のボンディングパッド2b表面と接触するのを防止することができる。
従って、副保護凸部40a〜40dは、取扱い上において重ねられる他の基板12に形成される導電性パターン20a、20c等の配置状況に応じて、適宜の形態とする。
従って、図示のように帯状に限らず、例えば柱状にして適宜点在させた形態としてもよい。
【0048】
又、副保護凸部は平面的に延在させて形成してもよい。例えば、図8に示す副保護凸部41は、環状の保護凸部(4)の外周縁に全周的に接続されて、平面状に延在形成され、保護凸部(4)と融合された形態に形成されている。
しかも、隣接された複数の各ボンディングパッド21b〜24bを囲む複数の副保護凸部(4)も融合され、全体が一体化されている。
【0049】
尚、上記した保護凸部(4)や副保護凸部40a〜40d、41は、保護対象となる電極端子部としてのボンディングパッド2bを、同じ高さ、即ち印刷される文字等の印刷インキの厚さで取り囲むのが理想的であるが、最小印刷文字等の高さ寸法以下の低い部分が一部にあっても現実的には大きな問題となることはない。
【0050】
請求項1乃至請求項6の各発明によれば、何れも、従来の基板製造工程中の印刷工程における印刷インキによって、単一のボンディングパッド表面を囲む保護凸部が印刷によって設けられると共に、保護凸部に囲まれたボンディングパッド領域の内径の最長差し渡し間隔よりも長い対角線長を有する文字記号列の印刷部が形成されている。
従って、従来に比べて、何等の追加部品や追加工程を必要とせずに、基板のボンディングパッド表面に接触傷等が発生するのを安価に防止することができる。さらに、基板が重ねられて取り扱われる場合に、他の基板に印刷されている文字記号列の印刷部が、当該基板の保護凸部内のボンディングパッド表面への接触するのを防止することができ、基板の積み重ね作業や基板の移送を従来に比べて簡便におこなうことができるので、基板の取扱性が改善され、基板の製造効率を高めることができる。
【0051】
請求項3の発明によれば、ボンディングパッドに接続されたチェック端子部を設けたので、導電性試験に際しては当該チェック端子部を用いれば済み、ボンディングパッド表面を無傷のまま維持させることができる。
【0053】
請求項4及び請求項5の発明によれば、副保護凸部はボンディングパッドを囲んで形成された保護凸部の外延側に放射状に又は平面状に、印刷インキによって形成されているので、重ねられた他の基板の小径島状の銅箔等が当該基板の保護凸部で囲まれたパッド領域に嵌まり込んで、ボンディングパッド表面に傷をつける虞が解消され、基板を重ねて取り扱うことができ、基板の移送等の取扱性が改善されて基板の製造効率を高めることができる。
【0054】
請求項6の発明によれば、印刷工程終了前に生じたボンディングパッド表面の傷が除去されるので、ワイヤボンディングによる接続信頼性を向上させることができる。
【図面の簡単な説明】
【図1】 ボンディングパッド部分を示す基板の断面図である。
【図2】 半田レジスト膜を省略したボンディングパッド部分を示す基板の平面図である。
【図3】 基板に印刷される文字例を示す図である。
【図4】 基板の製造及び実装工程を示す図である。
【図5】 副保護凸部が環状の保護凸部から放射状に形成された基板の平面図である。
【図6】 放射状に形成された副保護凸部の上に重なる他の基板の裏面側の導電性パターンを示す底面図である。
【図7】 重ねられた基板の副保護凸部部分を示す断面図である。
【図8】 副保護凸部の他の形態を示す基板の平面図である。
【符号の説明】
1、11、12 基板、2a 導電性パターン、2b ボンティングパット(第1の電極端子部)、2c 延長パターン、2d チェック端子部(第2の電極端子部)、3a、3b 半田レジスト膜、4 保護凸部、5 文字例(印刷部)、6 ワイヤポンディング部材、7 プローブ針、15 半田レジスト膜生成工程、16 印刷工程、17 流体研磨工程、18 メッキ工程、21b、22b、23b、24b ボンティングパット、28 ワイヤボンディング工程、20a、20c 導電性パターン、20b 小径島状の銅箔、40a〜40d、41 副保護凸部。
Claims (6)
- 基板の製造工程における半田レジスト層生成工程の後の印刷工程にて半田レジスト層の上面に、印刷インキによって前記基板の単一のボンディングパッドの周囲を巡って保護凸部を形成すると共に、前記保護凸部に囲まれたボンディングパッド領域の内径の最長差し渡し間隔よりも長い対角線長を有する文字記号列の印刷部を形成し、前記保護凸部によって前記ボンディングパッドの表面を保護することを特徴とするボンディングパッドの表面保護方法。
- 基板の製造工程における半田レジスト層生成工程の後の印刷工程にて半田レジスト層の上面に、印刷インキによって保護凸部が前記基板の単一のボンディングパッドの周囲を巡って形成されていると共に、前記保護凸部に囲まれたボンディングパッド領域の内径の最長差し渡し間隔よりも長い対角線長を有する文字記号列の印刷部が形成されていることを特徴とする基板。
- ボンディングパッドを囲んで印刷インキによって形成された保護凸部の外延側に、前記ボンディングパッドに接続されたチェック端子部が設けられ、当該チェック端子部と前記ボンディングパッドを介して延在する導電性パターンとの間で導通確認を行うことによって前記ボンディングパッドと前記導電性パターンとの間の導通確認が行われるものであることを特徴とする請求項2記載の基板。
- ボンディングパッドを囲んで形成された保護凸部の外延側に印刷インキによって形成された副保護凸部が配設され、当該副保護凸部は前記保護凸部の外延側に放射状に形成されたことを特徴とする請求項2又は請求項3に記載の基板。
- ボンディングパッドを囲んで形成された保護凸部の外延側に印刷インキによって形成された副保護凸部が配設され、当該副保護凸部は前記保護凸部の外延側に平面的に延在形成されたことを特徴とする請求項2乃至請求項4の何れか1項に記載の基板。
- 印刷工程にて施される印刷インキによって保護凸部が形成された後であってメッキ処理工程の前に、流体研磨工程を加えてボンディングパッド表面の傷を除去した上でメッキを施すことを特徴とする請求項2乃至請求項5の何れか1項に記載の基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001018662A JP4122394B2 (ja) | 2001-01-26 | 2001-01-26 | ボンディングパッドの表面保護方法と基板とその基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001018662A JP4122394B2 (ja) | 2001-01-26 | 2001-01-26 | ボンディングパッドの表面保護方法と基板とその基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002222902A JP2002222902A (ja) | 2002-08-09 |
JP4122394B2 true JP4122394B2 (ja) | 2008-07-23 |
Family
ID=18884652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001018662A Expired - Fee Related JP4122394B2 (ja) | 2001-01-26 | 2001-01-26 | ボンディングパッドの表面保護方法と基板とその基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4122394B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100346459C (zh) * | 2005-06-07 | 2007-10-31 | 友达光电股份有限公司 | 具有衬垫结构的晶片 |
JP4596011B2 (ja) | 2008-01-09 | 2010-12-08 | トヨタ自動車株式会社 | 半導体装置 |
-
2001
- 2001-01-26 JP JP2001018662A patent/JP4122394B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002222902A (ja) | 2002-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7060604B2 (en) | Multilayer wiring substrate, and method of producing same | |
KR100541084B1 (ko) | 표면 탄성파 필터 패키지 제조방법 및 그에 사용되는패키지 시트 | |
TWI430438B (zh) | 多層布線基板,堆疊結構感測器封裝,及堆疊結構感測器封裝之製造方法 | |
JP6571124B2 (ja) | 電子部品モジュールの製造方法 | |
JPWO2019045088A1 (ja) | 高周波モジュールおよびその製造方法 | |
US10217711B2 (en) | Semiconductor package and manufacturing method thereof | |
JPH08330473A (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
TW201642434A (zh) | 半導體裝置封裝及其製造方法 | |
US20130130493A1 (en) | Connecting pad producing method | |
US11871523B2 (en) | Electronic component module and method for manufacturing electronic component module | |
KR100689133B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4122394B2 (ja) | ボンディングパッドの表面保護方法と基板とその基板の製造方法 | |
JP6757213B2 (ja) | 半導体装置の製造方法 | |
JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
TWI705534B (zh) | 表面黏著式電子組件 | |
TW452950B (en) | Packaging structure of bonding pad with increased space height | |
JP4636827B2 (ja) | 回路モジュール | |
JP2005109377A (ja) | 半導体装置およびその製造方法 | |
JP2011066122A (ja) | 回路基板 | |
TW466727B (en) | Substrate structure capable of preventing the solder mask layer on a device location area from generating cracks | |
CN112638054A (zh) | 线路板的制作方法 | |
JP2600898B2 (ja) | 薄型パッケージ装置 | |
CN114424678A (zh) | 布线构造 | |
JP2005011854A (ja) | 半導体装置およびその製造方法 | |
JP2869590B2 (ja) | 回路部品搭載用中間基板及びその製造法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051004 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4122394 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |