TWI430438B - 多層布線基板，堆疊結構感測器封裝，及堆疊結構感測器封裝之製造方法 - Google Patents

多層布線基板，堆疊結構感測器封裝，及堆疊結構感測器封裝之製造方法 Download PDF

Info

Publication number
TWI430438B
TWI430438B TW099106013A TW99106013A TWI430438B TW I430438 B TWI430438 B TW I430438B TW 099106013 A TW099106013 A TW 099106013A TW 99106013 A TW99106013 A TW 99106013A TW I430438 B TWI430438 B TW I430438B
Authority
TW
Taiwan
Prior art keywords
multilayer wiring
wiring substrate
edge portion
substrate
sensor package
Prior art date
Application number
TW099106013A
Other languages
English (en)
Other versions
TW201101472A (en
Inventor
Noriko Shibuta
Tohru Terasaki
Tomoyasu Yamada
Nobuo Naito
Yukihiko Tsukuda
Ryu Nonoyama
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201101472A publication Critical patent/TW201101472A/zh
Application granted granted Critical
Publication of TWI430438B publication Critical patent/TWI430438B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Description

多層布線基板，堆疊結構感測器封裝，及堆疊結構感測器封裝之製造方法
本發明係關於一種多層布線基板、一種堆疊結構感測器封裝及一種堆疊結構感測器封裝之製造方法，其等應用於一影像感測器及類似物中。
日本未審查專利申請公開案第2002-353427號提議一種影像感測器之堆疊結構感測器封裝。
圖1圖解說明如在日本未審查專利申請公開案第2002-353427號中揭示之影像感測器的堆疊結構感測器封裝。
在圖1中之一感測器封裝結構中，一框形第二基板2結合至一第一基板1之一第一表面上，藉此形成一空腔3。
一積體電路4安裝於空腔3中之第一基板1的第一表面上，且一影像感測器晶片5結合至第二基板2上。如此，形成堆疊結構感測器封裝。
但是，上述結構受限於其中在由第一基板1及第二基板2形成空腔3之後結合積體電路4的一層疊製程。此具有以下缺點。
因在相同處理步驟中之層疊係必要的，所以會限制一製造位置。
此外，故障之發生引起一高處理成本。詳細而言，當在製造期間(例如在密封影像感測器期間)發生一故障時，由於該故障，所以得處理掉堆疊結構感測器封裝之所有組件。
當上述堆疊結構感測器封裝係由第一基板1之一後表面上的一接合端子結合至另一結構時，該堆疊結構感測器封裝通常係焊接至一有機基板。但是，因為一接合區域限定於底表面，所以可存在有關連接強度之一問題。
此外，因感測器及用於處理感測器信號之積體電路4已封裝，所以用於實現一額外功能之一組件係額外地放置於該封裝之外側。此與小型化相矛盾。
期望提供一多層布線基板、一堆疊結構感測器封裝及製造該堆疊結構感測器封裝之一方法，其等可使一感測器組件甚至在製造期間發生一故障時仍可再用、改良該感測器組件之連接強度及使得該結構小且薄。
根據本發明之一實施例的一多層布線基板具有從一第一表面穿透至一第二表面的一通孔，且該多層布線基板包含一電連接端子，該電連接端子形成於該第一表面及該第二表面之至少一者上之一內邊緣部分(其係該通孔之一週邊)、一外邊緣部分(其係該基板之一外週邊)及一非邊緣部分的至少一者中。該電連接端子具有一堡狀結構，其並不穿透至相對於一形成表面之一表面。
根據本發明之另一實施例的一堆疊結構感測器封裝包含：具有一通孔之一多層布線基板，該多層布線基板包含一第一表面上之一線接合墊及一第二表面上之一電連接端子，該電連接端子係形成於一內邊緣部分(其係該通孔之一週邊)、一外邊緣部分(其係該基板之一外週邊)及一非邊緣部分的至少一者中；一影像感測器，其係固定至該多層布線基板之該第一表面上之該通孔的該週邊處以橫跨該多層布線基板之該通孔放置，且該影像感測器藉由一電線而電連接至該墊；一框架，其係固定至該多層布線基板之該第一表面上的該外邊緣部分以圍繞該影像感測器；及一光學濾光器，其係固定至該框架之一表面，以面向該影像感測器。
一種根據本發明之又一實施例之製造一堆疊結構感測器封裝的方法包含以下步驟：將一影像感測器固定至一多層布線基板之一第一表面上之一通孔的一週邊以橫跨該多層布線基板之該通孔放置，該多層布線基板具有該通孔且包含該第一表面上之一線接合墊及一第二表面上之一電連接端子，該電連接端子係形成於一內邊緣部分(其係該通孔之該週邊)、一外邊緣部分(其係該基板之一外週邊)及一非邊緣部分的至少一者中；藉由一電線而電連接該多層布線基板之該墊與該影像感測器；將一框架固定至該多層布線基板之該第一表面上的該外邊緣部分以圍繞該影像感測器；及將一光學濾光器固定至該框架之一表面以面向該影像感測器。
根據本發明之實施例，可能甚至在製造具有一堆疊結構之一感測器封裝期間發生一故障時仍再使用一感測器組件、改良該感測器組件之連接強度及使得該結構小且薄。
下文以下列順序參考圖式描述本發明之實施例。
1.實施例 2.另一實施例 <1.實施例>
圖2圖解說明根據本發明之一實施例之一多層布線基板應用於其中的一堆疊結構感測器封裝的一結構實例。
一感測器封裝10具有一堆疊結構，該堆疊結構基本上包含一多層布線基板11、一影像感測器晶片12、由陶瓷、樹脂或類似物形成之一框架13及作為主要組件之一光學濾光器14。
多層布線基板11係用作一影像感測器之堆疊結構感測器封裝10之一基座的一基板，且其具有以下特性結構。
從一第一表面(前表面)111穿透至一第二表面(後表面)112之一通孔113形成於該多層布線基板11之一中央部分中。
在該多層布線基板11中，一電連接端子(電極)形成於第一表面111及第二表面112之至少一者上之一內邊緣部分IEP(其係該通孔113之一週邊)、一外邊緣部分OEP(其係該基板自身之一外週邊)及一非邊緣部分的至少一者中。
在該多層布線基板11中，形成於該內邊緣部分IEP及該外邊緣部分OEP之至少一者中的電連接端子(電極)具有一堡狀(凹陷)結構，如隨後所描述，該堡狀結構並不穿透至(並不到達)相對於一形成表面的一表面。
形成於該內邊緣部分IEP及該外邊緣部分OEP之至少一者中的電連接端子(電極)意欲改良與另一基板或類似物之連接強度。
而且，形成於該內邊緣部分IEP及該外邊緣部分OEP之至少一者中之電連接端子(電極)的堡狀結構具有改良連接強度及亦減輕從外部及類似處施加於該電極上之一應力的一功能。
在圖2中圖解說明之多層布線基板11中，一線接合墊PAD形成於第一表面111上之內邊緣部分IEP與外邊緣部分OEP之間的一中央處，且電連接端子(電極)形成於第二表面112上之內邊緣部分IEP與外邊緣部分OEP的至少一者中。
此外，一連接端子(內部電極)形成於多層布線基板11之第二表面112上之內邊緣部分IEP與外邊緣部分OEP之間的一中央部分CTP中。
下文參考圖式描述多層布線基板11之更具體結構實例。
[多層布線基板之第一結構實例]
圖3圖解說明根據此實施例之多層布線基板的一第一結構實例。
圖3圖解說明一多層布線基板11A之第二表面(後表面)112側上之一結構實例。
在圖3中之多層布線基板11A整體上形成為一長方體(矩形)。
如之前所述，從第一表面(前表面)111穿透至第二表面(後表面)112之通孔113形成於多層布線基板11A之中央部分中。
在圖3中之多層布線基板11A中，第一電連接端子(下文稱之為內週邊電極)IEL形成於第二表面(後表面)112上之所有內邊緣部分IEP1、IEP2、IEP3及IEP4(其等係該通孔113之週邊)中。
而且，在圖3中之多層布線基板11A中，第二電連接端子(下文稱之為外週邊電極)OEL形成於所有外邊緣部分OEP1、OEP2、OEP3及OEP4(其等係基板自身之外週邊)中。
此外，在圖3中之多層布線基板11A中，包含於外週邊電極中之電連接端子(下文稱之為隅角電極)OCEL1、OCEL2、OCEL3及OCEL4分別形成於基板之外週邊的四個隅角CNR1、CNR2、CNR3及CNR4中。
此外，在圖3中之多層布線基板11A中，第三電連接端子(下文稱之為內部電極)CTEL1、CTEL2、CTEL3及CTEL4形成於內邊緣部分IEP1與外邊緣部分OEP1之間及內邊緣部分IEP3與外邊緣部分OEP3之間的非邊緣部分(內部)中。
在此實施例中圖解說明之內週邊電極IEL、外週邊電極OEL及內部電極CTEL的數量僅為一實例。雖然為了清楚起見，電極之數量圖解說明為若干個，但實際上電極之數量並不限於圖解說明之數量且可根據預期用途適當地設定。
在圖3中，內週邊電極IEL11、IEL12、IEL13、IEL14、IEL15及IEL16形成於內邊緣部分IEP1中。
內週邊電極IEL11、IEL12、IEL13、IEL14、IEL15及IEL16之每一者經形成以具有一堡狀結構，其中面向通孔113之該堡狀結構的側部分以一圓弧狀部分地凹陷。
內週邊電極IEL21、IEL22、IEL23、IEL24及IEL25形成於內邊緣部分IEP2中。
內週邊電極IEL21、IEL22、IEL23、IEL24及IEL25之每一者經形成以具有一堡狀結構，其中面向通孔113之該堡狀結構的側部分以一圓弧狀部分地凹陷。
內週邊電極IEL31、IEL32、IEL33、IEL34、IEL35及IEL36形成於內邊緣部分IEP3中
內週邊電極IEL31、IEL32、IEL33、IEL34、IEL35及IEL36之每一者經形成以具有一堡狀結構，其中面向通孔113之該堡狀結構的側部分以一圓弧狀部分地凹陷。
內週邊電極IEL41、IEL42、IEL43、IEL44及IEL45形成於內邊緣部分IEP4中。
內週邊電極IEL41、IEL42、IEL43、IEL44及IEL45之每一者經形成以具有一堡狀結構，其中面向通孔113之該堡狀結構的側部分以一圓弧狀部分地凹陷。
在圖3中，外週邊電極OEL11、OEL12、OEL13、OEL14、OEL15、OEL16、OEL17及OEL18形成於外邊緣部分OEP1中。
外週邊電極OEL11、OEL12、OEL13、OEL14、OEL15、OEL16、OEL17及OEL18之每一者經形成以具有一堡狀結構，其中面向外部之該堡狀結構的側部分以一圓弧狀部分地凹陷。
外週邊電極OEL21、OEL22、OEL23、OEL24及OEL25形成於外邊緣部分OEP2中。
外週邊電極OEL21、OEL22、OEL23、OEL24及OEL25之每一者經形成以具有一堡狀結構，其中面向外部之該堡狀結構的側部分以一圓弧狀部分地凹陷。
外週邊電極OEL31、OEL32、OEL33、OEL34、OEL35、OEL36、OEL37及OEL38形成於外邊緣部分OEP3中。
外週邊電極OEL31、OEL32、OEL33、OEL34、OEL35、OEL36、OEL37及OEL38之每一者經形成以具有一堡狀結構，其中面向外部之該堡狀結構的側部分以一圓弧狀部分地凹陷。
外週邊電極OEL41、OEL42、OEL43、OEL44及OEL45形成於外邊緣部分OEP4中。
外週邊電極OEL41、OEL42、OEL43、OEL44及OEL45之每一者經形成以具有一堡狀結構，其中面向外部之該堡狀結構的側部分以一圓弧狀部分地凹陷。
而且，隅角電極OCEL1、OCEL2、OCEL3及OCEL4之每一者經形成以具有一堡狀結構，其中面向外部之該堡狀結構的側部分以一圓弧狀部分地凹陷。
如此，在圖3中之多層布線基板11A中，內週邊電極IEL形成於第二表面(後表面)112上之所有內邊緣部分IEP1、IEP2、IEP3及IEP4(其等係通孔113之週邊)中。
而且，在圖3中之多層布線基板11A中，外週邊電極OEL形成於所有外邊緣部分OEP1、OEP2、OEP3及OEP4(其等係基板自身的外週邊)中。
此外，在圖3中之多層布線基板11A中，隅角電極OCEL1、OCEL2、OCEL3及OCEL4分別形成於基板之外週邊的四個隅角CNR1、CNR2、CNR3及CNR1中。
如隨後所描述，相較於(例如)在任一邊緣部分中不提供電極之例，因為此等電極之每一者具有一堡狀結構，所以可增加電極之數量及可增強抵抗熱衝擊及類似物之焊接連接強度。
此外，在圖3中之多層布線基板11A具有一有效形狀，其容許在該多層布線基板11A結合至另一多層布線基板時視覺上檢驗的一結合區域，及具有考慮到可檢驗性之一電極配置。
[多層布線基板之第二結構實例]
圖4圖解說明根據此實施例之多層布線基板的一第二結構實例。
圖4圖解說明一多層布線基板11B之第二表面(後表面)112側上的一結構實例。
在圖4中之多層布線基板11B基本上不同於圖3中之多層布線基板11A，不同之處在於其不形成內部電極CTEL1、CTEL2、CTEL3及CTEL4。
在圖4中之多層布線基板11B中，三個內週邊電極IEL21、IEL22及IEL23形成於內邊緣部分IEP2中，且三個內週邊電極IEL41、IEL42及IEL43形成於內邊緣部分IEP4中。
在圖4中之多層布線基板11B亦具有一形狀，其容許在該多層布線基板11B結合至另一多層布線基板時視覺上檢驗的一結合區域，及具有考慮到可檢驗性之一電極配置。
此外，相較於(例如)在任一邊緣部分中不提供電極之例，在多層布線基板11B中，可增加電極之數量及可增強抵抗熱衝擊及類似物之焊接連接強度。
[多層布線基板之第三結構實例]
圖5圖解說明根據此實施例之多層布線基板的一第三結構實例。
圖5圖解說明一多層布線基板11C之第二表面(後表面)112側上的一結構實例。
在圖5中之多層布線基板11C在以下點中基本上不同於圖3中之多層布線基板11A。
在該多層布線基板11C中，沒有內週邊電極形成於內邊緣部分IEP2及IEP4中，且複數個(圖5中五個)內部電極CTEL形成於內邊緣部分IEP2與外邊緣部分OEP2之間及內邊緣部分IEP4與外邊緣部分OEP4之間的每一非邊緣部分中。
相較於(例如)在任一邊緣部分中不提供電極之例，在該多層布線基板11C中，可增加電極之數量及可增強抵抗熱衝擊及類似物之焊接連接強度。
[多層布線基板之第四結構實例]
圖6圖解說明根據此實施例之多層布線基板的一第四結構實例。
圖6圖解說明一多層布線基板11D之第二表面(後表面)112側上的一結構實例。
在圖6中之多層布線基板11D在以下點中基本上不同於圖5中之多層布線基板11C。
在該多層布線基板11D中，沒有內週邊電極形成於內邊緣部分IEP1、IEP2、IEP3及IEP4之任一者中。
該多層布線基板11D具有一有效形狀，其用於在該多層布線基板11D結合至另一多層布線基板時最大化通孔113以藉此最大化在該通孔113內部之一安裝區域。
而且，相較於(例如)在任一邊緣部分中不提供電極之例，在多層布線基板11D中，可增加電極之數量及可增強抵抗熱衝擊及類似物之焊接連接強度。
[多層布線基板之第五結構實例]
圖7圖解說明根據此實施例之多層布線基板的一第五結構實例。
圖7圖解說明一多層布線基板11E之第二表面(後表面)112側上的一結構實例。
在圖7中之多層布線基板11E在以下點中基本上不同於圖5中之多層布線基板11C。
在該多層布線基板11E中，沒有內週邊電極形成於內邊緣部分IEP2及IEP4中，沒有外週邊電極形成於外週邊部分OEP1至OEP4之任一者中，且遍佈整個非邊緣部分形成複數個(圖7中42個)內部電極CTEL以作為用於連接之內部電極。
該多層布線基板11E具有一有效形狀，當該多層布線基板11E結合至另一多層布線基板時，該有效形狀用於增加連接端子之數量及亦提供相同於根據此實施例之多層布線基板之外形的一安裝區域。
而且，相較於(例如)在任一邊緣部分中不提供電極之例，在該多層布線基板11E中，可增加電極之數量及可增強抵抗熱衝擊及類似物之焊接連接強度。
[多層布線基板之第六結構實例]
圖8圖解說明根據此實施例之多層布線基板的一第六結構實例。
圖8圖解說明一多層布線基板11F之第二表面(後表面)112側上的一結構實例。
在圖8中之多層布線基板11F在以下點中基本上不同於圖5中之多層布線基板11C。
在多層布線基板11F中，沒有外週邊電極形成於外邊緣部分OEP1至OEP4之任一者中，且遍佈整個非邊緣部分沒有形成用於連接之內部電極。
相較於(例如)在任一邊緣部分中不提供電極之例，在該多層布線基板11F中，可增加電極之數量及可增強抵抗熱衝擊及類似物之焊接連接強度。
[多層布線基板之第七結構實例]
圖9圖解說明根據此實施例之多層布線基板的一第七結構實例。
圖9圖解說明一多層布線基板11G之第二表面(後表面)112側上的一結構實例。
在圖9中之多層布線基板11G在以下點中基本上不同於圖6中之多層布線基板11D。
在該多層布線基板11G中，沒有外週邊電極形成於外邊緣部分OEP1至OEP4之任一者中，且遍佈整個非邊緣部分形成用於連接之複數個內部電極。
該多層布線基板11G具有一有效形狀，在該多層布線基板11G結合至另一多層布線基板時其用於最小化一安裝區域的。
在多層布線基板11G中，雖然連接強度小於第一至第六結構實例之連接強度，但可增加內部電極之數量。
下文將相對於圖9中之多層布線基板11G檢驗圖6中之多層布線基板11D及圖3中之多層布線基板11A之每一者中的電極數量及抵抗熱衝擊之焊接強度。
圖10相對於圖9中之多層布線基板顯示圖6及圖3中之多層布線基板之每一者中的電極數量及所量測之抵抗熱衝擊之焊接強度的一結果。
在圖10中，連接強度指示為一測試片之一實際量測值對圖9中之多層布線基板11G之一實際量測值的一比率，圖9中之多層布線基板11G之一實際量測值係設定為1來作為參考(參考型樣)。
在此例中，圖6中之多層布線基板11D之連接強度係作為參考型樣之圖9中之多層布線基板11G的連接強度的1.71倍。
圖3中之多層布線基板11A之連接強度係作為參考型樣之圖9中之多層布線基板11G的連接強度的1.64倍。
與此同時，當圖9中之多層布線基板11G中之電極數量為40時，圖6中之多層布線基板11D中的電極數量為56，其為作為參考型樣之圖9中之多層布線基板11G的電極數量的1.4倍。
圖3中之多層布線基板11A中的電極數量為56，其為作為參考型樣之圖9中之多層布線基板11G的電極數量的1.4倍。
如上文所描述，在根據此實施例之多層布線基板11及11A至11F中，從第一表面(前表面)111穿透至第二表面(後表面)112之通孔113係形成於中央部分中。
在該多層布線基板11中，一電連接端子(電極)形成於第一表面111及第二表面112之至少一者上之內邊緣部分IEP(其係通孔113之週邊)、外邊緣部分OEP(其係基板自身之外週邊)及非邊緣部分的至少一者中。
在多層布線基板11中，形成於內邊緣部分IEP及外邊緣部分OEP之至少一者中的電連接端子(電極)具有一堡狀(凹陷)結構，該堡狀結構並不穿透至(並不到達)相對於一形成表面的一表面。
因此，多層布線基板11及11A至11F可改良連接至另一基板及類似物之強度且亦可增加電極之數量(端子之數量)。
而且，多層布線基板11G可在結合至另一多層布線基板時最小化該安裝區域。
使用具有上述特徵之多層布線基板11及11A至11G之任一者的圖2中的堆疊結構感測器封裝10容許一感測器組件甚至在製造期間發生一故障時仍可再使用、改良該感測器組件之連接強度及使得該結構小且薄。
圖11A至圖11D圖解說明圖2中之堆疊結構感測器封裝10的一製造方法。
下文將參考圖11A至11D描述圖2中之堆疊結構感測器封裝10的製造方法。
首先，如在圖11A中所圖解說明，影像感測器12藉由一黏著劑15固定至多層布線基板11之表面，該多層布線基板11具有通孔113及包含第一表面(前表面)111上之線接合墊PAD及用於連接至第二表面(後表面)112上之另一基板的電極IEL、OEL及CTEL的至少任一者。
接下來，如圖11B中所圖解說明，影像感測器12及多層布線基板11之墊PAD係藉由一電線16而電連接。
其後，如在圖11C中所圖解說明，框架13藉由一黏著劑17固定至多層布線基板11之第一表面(前表面)111，以圍繞影像感測器12。
隨後，如在圖11D中所圖解說明，光學濾光器14藉由一黏著劑18接合至由陶瓷、樹脂或類似物形成之框架13的一表面且密封在一起。
此完成作為一影像感測器組件之圖2中之堆疊結構感測器封裝10的製造。
以此方式製造之圖2中之堆疊結構感測器封裝10容許一感測器組件甚至在製造期間發生一故障時仍可再使用、改良該感測器組件之連接強度及使得該結構小且薄。
<2.另一實施例>
圖12圖解說明根據本發明之另一實施例之一多層布線基板應用於其中的一堆疊結構感測器封裝的一結構實例。
根據其他實施例之一堆疊結構感測器封裝10A在以下點不同於根據先前描述之實施例的感測器封裝10。
在堆疊結構感測器封裝10A中，其上安裝電子裝置(諸如一積體電路21)及一電子組件22(諸如一電阻器)的一有機多層基板20藉由焊料24在上述連接端子(電極)處連接至多層布線基板11之第二表面(後表面)112。
在製造先前描述之圖2中之感測器封裝10之後，經由以下製程形成堆疊結構感測器封裝10A。
將積體電路21及電子組件22安裝於除了多層布線基板11之外的有機多層基板20上，安裝感測器封裝10以覆蓋該積體電路21及該電子組件22，且同時焊接該感測器封裝10及該有機多層基板20以獲得具有堆疊結構之感測器封裝10A。
上文已描述根據實施例之堆疊結構感測器封裝10及10A。
在上文描述中，圖3至圖9僅圖解說明電極配置實例，且可根據預期用途改變電極數量、電極之間的間距及電極大小。
而且，可根據預期用途改變多層布線基板11及通孔113之形狀。
多層布線基板11可為一有機基板及一無機基板之任一者。
在多層布線基板11中之電極電鍍可為銅圖案化、鍍金或抗鏽的。
此外，安裝於根據實施例之半導體裝置下之組件可為一主動組件及一被動組件的任一者。
如上文所描述，根據實施例，具有通孔113之多層布線基板11用於感測器組件中。
結果，當在一各別之程序中將一感測器封裝操作所必需之感測器組件與電子組件及積體電路封裝在一起時，可將該電子組件及該積體電路放置於該感測器組件之下。
而且，可藉由堆疊結構感測器封裝之製造方法達成以下效果，藉由該製造方法可同時將感測器組件與此等組件焊接在一起。
藉由使用具有通孔113之多層布線基板11，連接端子不僅可設置於基板之底表面上且亦可設置於基板之外週邊及通孔之週邊中。此外，因每一端子具有一堡狀結構，所以可在焊接時形成一填角，其改良有機多層基板與感測器封裝(感測器組件)之間的結合強度。
藉由處理包含作為一組件之具有通孔113的多層布線基板11的感測器封裝，可在普通安裝設備中製造堆疊結構感測器封裝，該普通安裝設備為在任何製造位置處之製程提供通用之多功能性。
藉由處理包含作為一組件之具有通孔113的多層布線基板11的感測器封裝，可與放置於感測器下之電子組件及積體電路一起執行焊接。此使得可由一簡單程序製造堆疊結構感測器封裝。
因可焊接放置於包含具有通孔113之多層布線基板11的感測器封裝下的組件，所以不僅可使用一積體電路，亦可使用各式各樣的組件。此促成該堆疊結構感測器封裝之較大靈活性及經改良之效能。
包含具有通孔113之多層布線基板11的感測器封裝係在與放置於該感測器封裝下之電子組件及積體電路分開的一程序中製造。所以，當在該感測器組件之製造期間發生一故障時，僅該感測器組件遭受處理成本。因此，可減少在發生一故障時的處理成本。
此外，當在感測器封裝之製造期間發生一故障時，可藉由再使用感測器組件而減少處理成本。
本申請案含有在2009年3月30日向日本專利局申請之日本優先權專利申請案JP 2009-083658中所揭示的相關主題，該案之全文以引用方式併入本文中。
熟悉此項技術者應理解在隨附之申請專利範圍或其等之等效物的範疇內可依照設計要求及其他因素作各種修改、組合、次組合及變化。
1．．．第一基板
2．．．框形第二基板
3．．．空腔
4．．．積體電路
10．．．感測器封裝
10A．．．感測器封裝
11．．．多層布線基板
11A．．．多層布線基板
11B．．．多層布線基板
11C．．．多層布線基板
11D．．．多層布線基板
11E．．．多層布線基板
11F．．．多層布線基板
12．．．影像感測器晶片/影像感測器
13．．．框架
14．．．光學濾光器
15．．．黏著劑
16．．．電線
17．．．黏著劑
18．．．黏著劑
20．．．有機多層基板
21．．．積體電路
22．．．電子組件
24．．．焊料
111．．．第一表面/前表面
112．．．第二表面/後表面
113．．．通孔
CNR1-CNR4．．．隅角
CTP．．．中央部分
CTEL1-CTEL4．．．第三電連接端子/內部電極
IEP1-IEP4．．．內邊緣部分
IEL11-IEL16、IEL21-IEL25、IEL31-IEL36、IEL41-IEL45．．．第一電連接端子/內週邊電極
IEL．．．第一電連接端子/內週邊電極
IEP．．．內邊緣部分
OEP．．．外邊緣部分
OEP1-OEP4．．．外邊緣部分
OCEL1-OCEL4．．．電連接端子/隅角電極
OEL11-OEL18、OEL21-OEL25、OEL31-OEL38、OEL41-OEL45．．．外週邊電極
PAD．．．線接合墊
圖1圖解說明如在日本未審查專利申請公開案第2002-353427號中揭示之一影像感測器的一堆疊結構感測器封裝；
圖2圖解說明根據本發明之一實施例之一多層布線基板應用於其中的一堆疊結構感測器封裝的一結構實例；
圖3圖解說明根據本發明之實施例之多層布線基板的一第一結構實例；
圖4圖解說明根據本發明之實施例之多層布線基板的一第二結構實例；
圖5圖解說明根據本發明之實施例之多層布線基板的一第三結構實例；
圖6圖解說明根據本發明之實施例之多層布線基板的一第四結構實例；
圖7圖解說明根據本發明之實施例之多層布線基板的一第五結構實例；
圖8圖解說明根據本發明之實施例之多層布線基板的一第六結構實例；
圖9圖解說明根據本發明之實施例之多層布線基板的一第七結構實例；
圖10相對於圖9中之多層布線基板顯示圖6及圖3中之多層布線基板之每一者中的電極數量及所量測之抵抗熱衝擊之焊接強度的一結果；
圖11A至圖11D圖解說明圖2中之堆疊結構感測器封裝的一製造方法；及
圖12圖解說明根據本發明之另一實施例之一多層布線基板應用於其中的一堆疊結構感測器封裝的一結構實例。
10．．．感測器封裝
11．．．多層布線基板
12．．．影像感測器晶片/影像感測器
13．．．框架
14．．．光學濾光器
15．．．黏著劑
16．．．電線
17．．．黏著劑
18．．．黏著劑
111．．．第一表面/前表面
112．．．第二表面/後表面
CTP．．．中央部分
IEP．．．內邊緣部分
OEP．．．外邊緣部分
PAD．．．線接合墊

Claims (10)

  1. 一種多層布線基板，其具有一第一表面及一第二表面，該多層布線基板包括：一通孔，該通孔從該第一表面穿透至該第二表面；及一電連接端子，其形成於該第一表面及該第二表面之至少一者上之一內邊緣部分(其係該通孔之一週邊)、一外邊緣部分(其係該基板之一外週邊)及一非邊緣部分的至少一者中；其中該電連接端子具有一堡狀結構，該堡狀結構並不穿透至相對於一形成表面之一表面。
  2. 如請求項1之多層布線基板，其中該電連接端子形成於從該內邊緣部分與該外邊緣部分中的至少該外邊緣部分中。
  3. 如請求項1或2之多層布線基板，其中一電內部連接端子形成於該內邊緣部分與該外邊緣部分之間的該非邊緣部分中。
  4. 一種堆疊結構感測器封裝，其包括：具有一通孔之一多層布線基板，該多層布線基板包含一第一表面上之一線接合墊及一第二表面上之一電連接端子，該電連接端子係形成於一內邊緣部分(其係該通孔之一週邊)、一外邊緣部分(其係該基板之一外週邊)及一非邊緣部分的至少一者中；一影像感測器，其係固定至該多層布線基板之該第一表面上之該通孔的該週邊處以橫跨該多層布線基板之該 通孔放置，且該影像感測器藉由一電線而電連接至該墊；一框架，其係固定至該多層布線基板之該第一表面上的該外邊緣部分以圍繞該影像感測器；及一光學濾光器，其係固定至該框架之一表面以面向該影像感測器。
  5. 如請求項4之堆疊結構感測器封裝，其中在其上安裝一電子裝置之一多層基板係藉由該連接端子而連接至該多層布線基板之該第二表面。
  6. 如請求項4或5之堆疊結構感測器封裝，其中該電連接端子形成於從該內邊緣部分與該外邊緣部分中的至少該外邊緣部分中。
  7. 如請求項4或5之堆疊結構感測器封裝，其中一電內部連接端子形成於該內邊緣部分與該外邊緣部分之間的該非邊緣部分中。
  8. 如請求項6之堆疊結構感測器封裝，其中一電內部連接端子形成於該內邊緣部分與該外邊緣部分之間的該非邊緣部分中。
  9. 一種製造一堆疊結構感測器封裝之方法，該方法包括以下步驟：將一影像感測器固定至一多層布線基板之一第一表面上之一通孔的一週邊以横跨該多層布線基板之該通孔放置，該多層布線基板具有該通孔且包含該第一表面上之一線接合墊及一第二表面上之一電連接端子，該電連接 端子係形成於一內邊緣部分(其係該通孔之該週邊)、一外邊緣部分(其係該基板之一外週邊)及一非邊緣部分的至少一者中；藉由一電線而電連接該多層布線基板之該墊與該影像感測器；將一框架固定至該多層布線基板之該第一表面上的該外邊緣部分以圍繞該影像感測器；及將一光學濾光器固定至該框架之一表面以面向該影像感測器。
  10. 如請求項9之製造該堆疊結構感測器封裝之方法，該方法進一步包括將其上安裝一電子裝置之一多層基板藉由該連接端子焊接至該多層布線基板之該第二表面的步驟。
TW099106013A 2009-03-30 2010-03-02 多層布線基板，堆疊結構感測器封裝，及堆疊結構感測器封裝之製造方法 TWI430438B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009083658A JP2010238821A (ja) 2009-03-30 2009-03-30 多層配線基板、スタック構造センサパッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
TW201101472A TW201101472A (en) 2011-01-01
TWI430438B true TWI430438B (zh) 2014-03-11

Family

ID=42783046

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106013A TWI430438B (zh) 2009-03-30 2010-03-02 多層布線基板，堆疊結構感測器封裝，及堆疊結構感測器封裝之製造方法

Country Status (5)

Country Link
US (1) US8446002B2 (zh)
JP (1) JP2010238821A (zh)
KR (1) KR20100109389A (zh)
CN (1) CN101853827B (zh)
TW (1) TWI430438B (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358815B2 (en) 2004-04-16 2013-01-22 Validity Sensors, Inc. Method and apparatus for two-dimensional finger motion tracking and control
US8165355B2 (en) 2006-09-11 2012-04-24 Validity Sensors, Inc. Method and apparatus for fingerprint motion tracking using an in-line array for use in navigation applications
US8131026B2 (en) 2004-04-16 2012-03-06 Validity Sensors, Inc. Method and apparatus for fingerprint image reconstruction
US8175345B2 (en) 2004-04-16 2012-05-08 Validity Sensors, Inc. Unitized ergonomic two-dimensional fingerprint motion tracking device and method
US8229184B2 (en) 2004-04-16 2012-07-24 Validity Sensors, Inc. Method and algorithm for accurate finger motion tracking
US8447077B2 (en) 2006-09-11 2013-05-21 Validity Sensors, Inc. Method and apparatus for fingerprint motion tracking using an in-line array
EP1747525A2 (en) 2004-04-23 2007-01-31 Validity Sensors Inc. Methods and apparatus for acquiring a swiped fingerprint image
EP1800243B1 (en) 2004-10-04 2010-08-11 Validity Sensors, Inc. Fingerprint sensing assemblies comprising a substrate
US8107212B2 (en) 2007-04-30 2012-01-31 Validity Sensors, Inc. Apparatus and method for protecting fingerprint sensing circuitry from electrostatic discharge
US8290150B2 (en) 2007-05-11 2012-10-16 Validity Sensors, Inc. Method and system for electronically securing an electronic device using physically unclonable functions
US8204281B2 (en) 2007-12-14 2012-06-19 Validity Sensors, Inc. System and method to remove artifacts from fingerprint sensor scans
US8276816B2 (en) 2007-12-14 2012-10-02 Validity Sensors, Inc. Smart card system with ergonomic fingerprint sensor and method of using
US8116540B2 (en) 2008-04-04 2012-02-14 Validity Sensors, Inc. Apparatus and method for reducing noise in fingerprint sensing circuits
WO2010036445A1 (en) 2008-07-22 2010-04-01 Validity Sensors, Inc. System, device and method for securing a device component
US8391568B2 (en) 2008-11-10 2013-03-05 Validity Sensors, Inc. System and method for improved scanning of fingerprint edges
US8600122B2 (en) 2009-01-15 2013-12-03 Validity Sensors, Inc. Apparatus and method for culling substantially redundant data in fingerprint sensing circuits
US8278946B2 (en) 2009-01-15 2012-10-02 Validity Sensors, Inc. Apparatus and method for detecting finger activity on a fingerprint sensor
US8374407B2 (en) 2009-01-28 2013-02-12 Validity Sensors, Inc. Live finger detection
US9274553B2 (en) 2009-10-30 2016-03-01 Synaptics Incorporated Fingerprint sensor and integratable electronic display
US9336428B2 (en) 2009-10-30 2016-05-10 Synaptics Incorporated Integrated fingerprint sensor and display
US8421890B2 (en) 2010-01-15 2013-04-16 Picofield Technologies, Inc. Electronic imager using an impedance sensor grid array and method of making
US8866347B2 (en) 2010-01-15 2014-10-21 Idex Asa Biometric image sensing
US8791792B2 (en) 2010-01-15 2014-07-29 Idex Asa Electronic imager using an impedance sensor grid array mounted on or about a switch and method of making
US9666635B2 (en) 2010-02-19 2017-05-30 Synaptics Incorporated Fingerprint sensing circuit
US8716613B2 (en) * 2010-03-02 2014-05-06 Synaptics Incoporated Apparatus and method for electrostatic discharge protection
US9001040B2 (en) 2010-06-02 2015-04-07 Synaptics Incorporated Integrated fingerprint sensor and navigation device
US9343651B2 (en) 2010-06-04 2016-05-17 Industrial Technology Research Institute Organic packaging carrier
TWI409919B (zh) * 2010-06-04 2013-09-21 Ind Tech Res Inst 真空氣密之有機構裝載體與感測器元件構裝
US8331096B2 (en) 2010-08-20 2012-12-11 Validity Sensors, Inc. Fingerprint acquisition expansion card apparatus
JP5541088B2 (ja) * 2010-10-28 2014-07-09 ソニー株式会社 撮像素子パッケージ、撮像素子パッケージの製造方法、及び、電子機器
US8538097B2 (en) 2011-01-26 2013-09-17 Validity Sensors, Inc. User input utilizing dual line scanner apparatus and method
US8594393B2 (en) 2011-01-26 2013-11-26 Validity Sensors System for and method of image reconstruction with dual line scanner using line counts
GB2489100A (en) 2011-03-16 2012-09-19 Validity Sensors Inc Wafer-level packaging for a fingerprint sensor
JP5794002B2 (ja) 2011-07-07 2015-10-14 ソニー株式会社 固体撮像装置、電子機器
US10043052B2 (en) 2011-10-27 2018-08-07 Synaptics Incorporated Electronic device packages and methods
US9195877B2 (en) 2011-12-23 2015-11-24 Synaptics Incorporated Methods and devices for capacitive image sensing
US9785299B2 (en) 2012-01-03 2017-10-10 Synaptics Incorporated Structures and manufacturing methods for glass covered electronic devices
KR101849223B1 (ko) * 2012-01-17 2018-04-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN102569247A (zh) * 2012-01-17 2012-07-11 华为终端有限公司 集成模块、集成系统板和电子设备
US9251329B2 (en) 2012-03-27 2016-02-02 Synaptics Incorporated Button depress wakeup and wakeup strategy
US9137438B2 (en) 2012-03-27 2015-09-15 Synaptics Incorporated Biometric object sensor and method
US9268991B2 (en) 2012-03-27 2016-02-23 Synaptics Incorporated Method of and system for enrolling and matching biometric data
US9600709B2 (en) 2012-03-28 2017-03-21 Synaptics Incorporated Methods and systems for enrolling biometric data
US9152838B2 (en) 2012-03-29 2015-10-06 Synaptics Incorporated Fingerprint sensor packagings and methods
EP2958052B1 (en) 2012-04-10 2020-10-07 Idex Asa Biometric sensing
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP2013243340A (ja) 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
US9665762B2 (en) 2013-01-11 2017-05-30 Synaptics Incorporated Tiered wakeup strategy
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
CN104458865B (zh) * 2013-09-16 2018-11-16 Lg伊诺特有限公司 气体传感器组件
JP6235415B2 (ja) * 2014-06-10 2017-11-22 アルプス電気株式会社 湿度検知装置
JP6363495B2 (ja) * 2014-12-25 2018-07-25 京セラ株式会社 電子素子実装用基板および電子装置
JP6671860B2 (ja) 2015-04-28 2020-03-25 浜松ホトニクス株式会社 光検出装置
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
FR3050831B1 (fr) * 2016-04-29 2018-04-27 Silios Technologies Dispositif d'imagerie multispectrale
TWI685125B (zh) * 2018-12-05 2020-02-11 海華科技股份有限公司 影像擷取模組及可攜式電子裝置
JP6713589B1 (ja) * 2020-03-04 2020-06-24 浜松ホトニクス株式会社 光検出装置
CN112151564A (zh) * 2020-11-06 2020-12-29 积高电子(无锡)有限公司 应用于图像传感器的叠层封装结构及封装方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115850A (en) * 1981-01-10 1982-07-19 Nec Corp Chip carrier for semiconductor ic
JPS6098648A (ja) 1983-11-02 1985-06-01 Mitsubishi Electric Corp フリツプチツプ用チツプキヤリア
JPH03209746A (ja) * 1990-01-11 1991-09-12 Toshiba Corp 半導体パッケージ
US5637916A (en) * 1996-02-02 1997-06-10 National Semiconductor Corporation Carrier based IC packaging arrangement
JP3982876B2 (ja) * 1997-06-30 2007-09-26 沖電気工業株式会社 弾性表面波装置
JPH1140948A (ja) * 1997-07-22 1999-02-12 Advantest Corp 多層プリント基板
US6617946B2 (en) * 2000-01-13 2003-09-09 Skyworks Solutions, Inc. Microwave package
US6462950B1 (en) * 2000-11-29 2002-10-08 Nokia Mobile Phones Ltd. Stacked power amplifier module
JP3645833B2 (ja) * 2001-05-23 2005-05-11 勝開科技股▲ふん▼有限公司 イメージセンサのスタックパッケージ構造
JP2003007962A (ja) * 2001-06-19 2003-01-10 Toshiba Corp 半導体積層モジュール
US6664864B2 (en) * 2001-10-31 2003-12-16 Cts Corporation Cavity design printed circuit board for a temperature compensated crystal oscillator and a temperature compensated crystal oscillator employing the same
US6609915B2 (en) * 2001-11-30 2003-08-26 Fci Americas Technology Interconnect for electrically connecting a multichip module to a circuit substrate and processes for making and using same
SG107595A1 (en) * 2002-06-18 2004-12-29 Micron Technology Inc Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods
JP2004031651A (ja) * 2002-06-26 2004-01-29 Sony Corp 素子実装基板及びその製造方法
US7164197B2 (en) * 2003-06-19 2007-01-16 3M Innovative Properties Company Dielectric composite material
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
US7712349B2 (en) * 2003-12-01 2010-05-11 Ngk Spark Plug Co., Ltd. Gas sensor
JP4692722B2 (ja) * 2004-01-29 2011-06-01 セイコーエプソン株式会社 電子部品用パッケージおよび電子部品
JP3949677B2 (ja) * 2004-07-13 2007-07-25 古河電気工業株式会社 光ファイバケーブル
JP2006060178A (ja) * 2004-08-24 2006-03-02 Dainippon Printing Co Ltd センサーパッケージ
JP2006066424A (ja) * 2004-08-24 2006-03-09 Kyocera Corp 配線基板
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
KR100688769B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
US7453141B2 (en) * 2005-02-18 2008-11-18 Shinko Electric Industries Co., Ltd. Semiconductor device package, method of manufacturing the same, and semiconductor device
JP2006245090A (ja) * 2005-03-01 2006-09-14 Konica Minolta Holdings Inc 半導体用パッケージ及びその製造方法
US20060220227A1 (en) * 2005-04-04 2006-10-05 Data Device Corporation High density integrated circuit having multiple chips and employing a ball grid array (BGA) and method for making same
JP2006303335A (ja) * 2005-04-25 2006-11-02 Sony Corp 電子部品搭載用基板及びそれを用いた電子装置
US20060244124A1 (en) * 2005-04-27 2006-11-02 Teradyne, Inc. Reduced cost printed circuit board
CN101194418B (zh) * 2005-06-08 2013-03-27 Cts公司 电压控制型声表面波振荡器模块
WO2007002644A2 (en) * 2005-06-27 2007-01-04 Lamina Lighting, Inc. Light emitting diode package and method for making same
US7417221B2 (en) * 2005-09-08 2008-08-26 Gentex Corporation Automotive vehicle image sensor
JP4703342B2 (ja) * 2005-09-28 2011-06-15 コーア株式会社 配線基板の製造方法
CN101341646B (zh) * 2005-10-28 2011-06-08 日立金属株式会社 Dc-dc转换器
KR100653249B1 (ko) * 2005-12-07 2006-12-04 삼성전기주식회사 메탈코어, 패키지 기판 및 그 제작방법
JP2007194516A (ja) * 2006-01-23 2007-08-02 Matsushita Electric Ind Co Ltd 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
US7746661B2 (en) * 2006-06-08 2010-06-29 Sandisk Corporation Printed circuit board with coextensive electrical connectors and contact pad areas
US7473577B2 (en) * 2006-08-11 2009-01-06 International Business Machines Corporation Integrated chip carrier with compliant interconnect
US7808788B2 (en) * 2007-06-29 2010-10-05 Delphi Technologies, Inc. Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
US20090201654A1 (en) * 2008-02-08 2009-08-13 Lambert Simonovich Method and system for improving electrical performance of vias for high data rate transmission

Also Published As

Publication number Publication date
CN101853827A (zh) 2010-10-06
TW201101472A (en) 2011-01-01
JP2010238821A (ja) 2010-10-21
KR20100109389A (ko) 2010-10-08
US8446002B2 (en) 2013-05-21
CN101853827B (zh) 2012-09-26
US20100244166A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
TWI430438B (zh) 多層布線基板，堆疊結構感測器封裝，及堆疊結構感測器封裝之製造方法
US20120015479A1 (en) Semiconductor Package with a Mold Material Encapsulating a Chip and a Portion of a Lead Frame
TWI382499B (zh) 半導體裝置
JP5503322B2 (ja) 半導体装置の製造方法
JP2011040602A (ja) 電子装置およびその製造方法
JP2010199148A (ja) 半導体センサデバイス及びその製造方法、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器
JP4635202B2 (ja) 両面電極パッケージの製造方法
TWI453839B (zh) 半導體裝置及其製造方法
JP2907127B2 (ja) マルチチップモジュール
JP2002134651A (ja) ベースレス半導体装置およびその製造方法
JP2006190834A (ja) 半導体パッケージ及びフレキシブルサーキット基板
TWI453419B (zh) Test vehicle
JP2008277457A (ja) 積層型半導体装置および実装体
JP3942206B2 (ja) 半導体装置の製造方法
KR100384336B1 (ko) 반도체패키지용 인쇄회로기판 스트립의 구조 및 불량 유닛이 제거된 양호한 인쇄회로기판 스트립의 제조방법
JP4191169B2 (ja) 半導体装置及び実装体
KR100771675B1 (ko) 패키지용 인쇄회로기판 및 그 제조방법
JP2004311535A (ja) チップサイズパッケージ半導体装置
JP3770321B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JP2006310821A (ja) 半導体モジュールおよびその製造方法
JP3795451B2 (ja) 半導体装置の実装方法
JP6396019B2 (ja) 圧電発振器の製造方法
KR100772107B1 (ko) 볼 그리드 어레이 패키지
JP2003158221A (ja) 半導体装置およびその製造方法ならびにその実装方法