TWI453419B - Test vehicle - Google Patents

Description

測試用載具

本發明是關於一種測試用載具，其可為了測試形成於芯片上之積體電路元件等電子電路，使該芯片暫時被封裝。

已知有一種測試用載具(關於範例，請參照專利文獻1)，其具有接點片，該接點片的構造為，在由聚亞醯胺所構成的薄膜上，形成與作為測試對象之晶片之電極圖案對應的接點焊墊以及連接至該接點焊墊並用來作為與外部之測試裝置接觸的接點的配線圖案。

[專利文獻1]日本特開7-263504號公報

然而，當測試時應為非接觸狀態的凸塊形成於晶片上時，於上述之接點薄片上，該凸塊會與薄膜接觸而造成問題。

本發明所欲解決的課題為，提供一種可避免與電子零件之凸塊接觸的測試用載具。

本發明之測試用載具包括含有與上述電子零件之焊墊接觸的第一凸塊的薄膜狀第一元件及與上述第一元件重疊 的第二元件，為在上述第一元件與上述第二元件之間收納有電子零件的測試用載具，其特徵在於：上述第一凸塊相對上高於上述電子零件所具有的第二凸塊。

在上述發明中，上述第一元件於上述電子零件之表面可具有第一虛擬凸塊，其與位於複數個上述第二凸塊之間的第一區域接觸。

在上述發明中，上述第一元件於上述電子零件之表面可具有第二虛擬凸塊，其與位於外周附近之第二區域接觸。

在上述發明中，上述被測試電子零件可為從半導體晶圓切割下來的芯片。

在上述發明中，形成於上述第一元件與上述第二元件之間且用來收納上述電子零件的收納空間可被減壓至壓力低於外部氣體。

在本發明中，第一元件所具有的第一凸塊的高度相對上高於電子零件的第二凸塊，所以，可避免第一元件和第二凸塊接觸。

以下將根據圖面來說明本發明的實施型態。

第1圖為表示本發明實施型態中之電子零件製造工程之一部分的流程圖。

在本實施型態中，於切割半導體晶圓之後(第1圖之步 驟S10之後)並且在進行最後之封裝之前(步驟S50之前)，進行嵌入芯片90之積體電路等電子電路的測試(步驟S20~步驟S40)。

在本實施型態中，首先，藉由載具組合裝置(未圖示)將芯片90暫時封裝至測試用載具10中(步驟S20)。接著，透過此測試用載具10使芯片90與測試裝置(未圖示)作電子連接，藉此，進行在芯片90上所形成之電子電路的測試(步驟S30)，然後，當實驗完成時，從測試用載具10取出芯片90(步驟S40)，之後，對此芯片90進行正式封裝，藉此，電子零件變成最終製品(步驟S50)。

以下，將一邊參照第2圖至第6圖，一邊說明在本實施型態中暫時封裝(虛擬封裝)芯片90的測試用載具10的構造。第2圖至第6圖為表示本實施型態中之測試用載具的圖。

本實施型態中之測試用載具10如第2圖至第4圖所示，包括載置有芯片90的基底元件20、被此基底元件20部被覆的被覆元件50。此測試用載具10在減壓至壓力少於大氣壓力的狀態下，基底元件20與被覆元件50之間夾入芯片90，藉此，保持芯片90。

基底元件20包括基底框架30及基底薄膜40。本實施型態中之基底薄膜40相當於本發明中之第一元件的其中一例。

基底框架30具有高度的剛性(至少是比基底薄膜40、被覆薄膜70還高的剛性)，其為在中央形成開口31的剛性基板。構成此基底框架30的材料可為聚醯胺醯亞胺樹脂、陶 瓷、玻璃等。

另一方面，基底薄膜40為具有可撓性的薄膜，其透過接著劑(未圖示)貼附於含有中央開口31之基底框架30的整個面。如此，在本實施型態中，於具有可撓性之基底薄膜40上，貼附有剛性相當高之基底框架30，所以，得以提高基底元件20之可掌握性。此外，亦可省略基底框架30，僅以基底薄膜40來構成基底元件20。

基底薄膜40可由聚亞醯胺薄膜構成，如第5圖所示，在其表面形成配線圖案41。此配線圖案41可藉由對積層於基底薄膜40上之銅箔進行蝕刻來形成。此外，在此基底薄膜40上，可積層由聚亞醯胺薄膜等所構成的被覆層，以保護配線圖案41。又，配線圖案41的全部或一部分可藉由噴墨印刷即時形成於基底薄膜40的表面。

如第5圖所示，在配線圖案41的其中一端，設置了連接至芯片90之測試用焊墊91的第一凸塊42。此第一凸塊42可由銅(Cu)、鎳(Ni)等構成，例如，藉由半加成法形成於配線圖案41上。此第一凸塊42以與芯片90之測試用焊墊91對應的方式來配置，在本實施型態中，如第6圖所示，此第一凸塊42的高度h₁ 相對上比形成於芯片90之第二凸塊92的高度h₂ 高(h₁ >h₂ )。此外，第6圖表示組合測試用載具再減壓之後的狀態。

如第6圖所示，在芯片90上，測試用焊墊91形成於矽基板94上並從鈍化薄膜93露出。另一方面，第二凸塊92貫通鈍化薄膜93，設立於矽基板94上，如上所述，從矽基板94 之表面算起的高度為h₂ 。此第二凸塊92在將芯片90封裝於測試用載具10時，為不與基底薄膜40接觸的凸塊。

第一凸塊42的高度h₁ 可為從第二凸塊92的高度、測試用載具91到鈍化薄膜93上之第一區域931(後述)的距離，其可根據基底薄膜40之剛性及收納空間11內之壓力來設定。

又，在本實施型態中，於配線圖案41上，設立第一虛擬凸塊43及第二虛擬凸塊44。此第一及第二虛擬凸塊43,44的高度h₃ 相對上大於從芯片90之第二凸塊92之高度h₂ 減去到鈍化薄膜93之厚度h₄ 的值(h₃ >h₂ -h₄ )。

第一虛擬凸塊43之形成方式為，於鈍化薄膜93的表面與位於複數個第二凸塊92之間的第一區域931對應，其可避免跟第二凸塊92接觸。另一方面，第二虛擬凸塊44之形成方式為，於鈍化薄膜93的表面與位於外周附近之第二區域932對應。

構成此第一及第二虛擬凸塊43,44的材料可為金屬、樹脂材料等，不過，只要不會損傷鈍化薄膜93，就不需要特別限定。又，在第6圖所示的範例中，第一及第二虛擬凸塊43,44具有圓柱形狀，但第一及第二虛擬凸塊43,44的形狀並不受到這樣的限定。又，第一及第二虛擬凸塊43,44可取代配線圖案41，形成於基底薄膜40上。

此外，如第7圖所示，可省略第二虛擬凸塊44。第7圖為本發明之其它實施型態中之測試用載具的放大圖。如第7圖所示，基底薄膜40具有既定的剛性，當基底薄膜40不和從鈍化薄膜93之外周緣露出的矽基板94接觸時，可省略第 二虛擬凸塊44。

本實施型態中之第一凸塊42相當於本發明中之第一凸塊之一例，本實施型態中之第一虛擬凸塊43相當於本發明中之第一虛擬凸塊之一例，本實施型態中之第二虛擬凸塊44相當於本發明中之第二虛擬凸塊之一例。又，本實施型態中之測試用焊墊91相當於本發明中之焊墊之一例，本實施型態中之第二凸塊92相當於本發明中之第二凸塊之一例。

返回第5圖，於基底框架30上與配線圖案41之另一端對應的位置，貫通有通孔32。配線圖案41透過形成於基底薄膜40的開口401，連接至通孔32上，此通孔32連接至形成於基底框架30之下面的外部端子33。此外部端子33在對組合至芯片90的電子電路進行測試時，與測試裝置的接點(未圖示)接觸。

如第2圖至第4圖所示，被覆元件50包括被覆框架60、被覆薄膜70。本實施型態中之被覆薄膜70相當於本發明中之第二元件之一例。

被覆薄膜70具有高度的剛性(至少比基底薄膜40、被覆薄膜70高的剛性)，其為於中央形成開口61的剛性板。在本實施型態中，此被覆框架60也與上述之基底框架30相同，可由聚醯胺醯亞胺樹脂、陶瓷、玻璃等構成。

另一方面，被覆薄膜70為具有可撓性的薄膜，藉由接著劑(未圖示)貼附於含有中央開口61的被覆框架60的整個面。在本實施型態中，對具有可撓性的被覆薄膜70，貼附 剛性高之被覆框架60，所以，可使被覆元件50之處理性提高。此外，可僅藉由被覆薄膜70來構成被覆元件50。或者，可僅藉由不形成開口61之剛性板來構成被覆元件50。

以上所說明的測試用載具10以下面的方式來組合。

首先，在使測試用焊墊91與第一凸塊42對齊的狀態下，將芯片90載置於基底元件20的基底薄膜40上。

此時，如第6圖所示，第一虛擬凸塊43銜接至芯片90上之第一區域931，並且，第二虛擬凸塊44銜接至芯片90上之第二區域932。

接著，在減壓至低於大氣壓的環境下，於基底元件20上重疊被覆元件50，在基底元件20與被覆元件50之間夾入芯片90。此時，基底元件20的基底薄膜40與被覆元件50的被覆薄膜70直接接觸，於基底元件20上重疊被覆元件50。

因此，雖然不特別圖示出來，但當芯片90較厚時，基底框架30與被覆框架60會直接接觸，可於基底元件20上重疊被覆元件50。

接著，在基底元件20與被覆元件50之間夾入芯片90的狀態下，使測試用載具10返回大氣壓環境，藉此，可在形成於基底元件20與被覆元件50之間的收納空間11內保持芯片90。

此外，芯片90的測試用焊墊91與基底薄膜40的第一凸塊42不藉由焊接等方式來固定。在本實施型態中，收納空間11減壓至比大器壓力低，所以，芯片90被基底薄膜40與被覆薄膜70推壓，芯片90的測試用焊墊91和基底薄膜40的 第一凸塊42相互接觸。

又，收納空間11內之壓力減壓至低於大氣壓力，所以，如第6圖所示，基底薄膜40朝向芯片90受到吸引，但在本實施型態中，第一凸塊42的高度h₁ 相對上高於第二凸塊92的高度h₂ (h₁ >h₂ )，所以，第一凸塊42作為支撐基底薄膜40的支柱，以第一凸塊42為中心，基底薄膜40擴張成傘狀。因此，在本實施型態中，可避免位於測試用焊墊91之周圍的第二凸塊92與基底薄膜40接觸，並可防止第二凸塊92變形。

同樣地，在本實施型態中，第一虛擬凸塊43的高度h₃ 大於從芯片90之第二凸塊92之高度h₂ 減去鈍化薄膜94之厚度h₄ 的值(h₃ >h₂ -h₄ )，所以，可避免位於遠離測試用焊墊91之位置的第二凸塊92與基底薄膜40接觸，且可防止第二凸塊92變形。

再者，在本實施型態中，藉由第二虛擬凸塊44，可防止基底薄膜40之配線圖案41於芯片90的矽基板94上與從鈍化薄膜93露出的端面接觸而造成短路。此外，第二虛擬凸塊44的高度在配線圖案41不與矽基板94接觸時，不受上述h₃ 的限定。

此外，如第3圖所示，基底元件20與被覆元件50為了防止位置偏移並提高密合度，可藉由接著部80相互固定。構成此接著部80的接著劑81可採用紫外線硬化型接著劑。

此接著劑81如第2圖及第4圖至第5圖所示，於基底元件20上塗布於與被覆元件50之外周部對應的位置，在基底元件20上被覆了被覆元件50之後，照射紫外線，使該接著劑 81硬化，藉此，形成接著部80。

此外，以上所說明之實施型態是為了容易理解本發明而記載，而非為了限定本發明而記載。所以，於上述之實施型態中所揭示的各要素亦包含屬於本發明之技術範圍的所有設計變更物、同等物等。

例如，在上述之實施型態中，僅在基底薄膜40上形成配線圖案41，但除了形成於基底薄膜40上之外，亦可形成於被覆薄膜70上。又，在上述之實施型態中，將外部端子33形成於基底框架30上，但此並不受到特別的限定，亦可形成於基底薄膜40、被覆框架60或被覆薄膜70上。

10‧‧‧測試用載具

11‧‧‧收納空間

20‧‧‧基底元件

30‧‧‧基底框架

31‧‧‧開口

32‧‧‧通孔

33‧‧‧外部端子

40‧‧‧基底薄膜

401‧‧‧開口

41‧‧‧配線圖案

42‧‧‧第一凸塊

43‧‧‧第一虛擬凸塊

44‧‧‧第二虛擬凸塊

50‧‧‧被覆元件

60‧‧‧被覆框架

61‧‧‧開口

70‧‧‧被覆薄膜

80‧‧‧接著部

81‧‧‧接著劑

90‧‧‧芯片

91‧‧‧測試用焊墊

92‧‧‧第二凸塊

93‧‧‧鈍化薄膜

931‧‧‧第一區域

932‧‧‧第二區域

94‧‧‧矽基板

第1圖為表示本發明實施型態中之電子零件製造工程之一部分的流程圖。

第2圖為本發明實施型態中之測試用載具的分解立體圖。

第3圖為本發明實施型態中之測試用載具的剖面圖。

第4圖為本發明實施型態中之測試用載具的分解剖面圖。

第5圖為第4圖之V部的放大圖。

第6圖為第5圖之VI部的放大圖，其表示組合測試用載具再減壓後的狀態。

第7圖為本發明其它實施型態中之測試用載具的放大圖。

11‧‧‧收納空間

40‧‧‧基底薄膜

41‧‧‧配線圖案

42‧‧‧第一凸塊

43‧‧‧第一虛擬凸塊

44‧‧‧第二虛擬凸塊

70‧‧‧被覆薄膜

90‧‧‧芯片

91‧‧‧測試用焊墊

92‧‧‧第二凸塊

93‧‧‧鈍化薄膜

931‧‧‧第一區域

932‧‧‧第二區域

94‧‧‧矽基板

h₁ ~h₃ ‧‧‧高度

h₄ ‧‧‧厚度

Claims (5)

1. 一種測試用載具，包括：薄膜狀之第一元件，具有與上述電子零件之焊墊接觸的第一凸塊；及第二元件，與上述第一元件重疊；在上述第一元件與上述第二元件之間收納有電子零件，其特徵在於：上述第一凸塊相對上高於上述電子零件所具有的第二凸塊，該第二凸塊的第一元件側的端部為和第一元件非接觸的狀態。
2. 一種測試用載具，包括：薄膜狀之第一元件，具有與上述電子零件之焊墊接觸的第一凸塊；及第二元件，與上述第一元件重疊；在上述第一元件與上述第二元件之間收納有電子零件，其中，上述第一凸塊相對上高於上述電子零件所具有的第二凸塊，其中，上述第一元件於上述電子零件之表面具有第一虛擬凸塊，其與位於複數個上述第二凸塊之間的第一區域接觸。
3. 一種測試用載具，包括：薄膜狀之第一元件，具有與上述電子零件之焊墊接觸的第一凸塊；及 第二元件，與上述第一元件重疊；在上述第一元件與上述第二元件之間收納有電子零件，其中，上述第一凸塊相對上高於上述電子零件所具有的第二凸塊，其中，上述第一元件於上述電子零件之表面具有第二虛擬凸塊，其與位於外周附近之第二區域接觸。
4. 如申請專利範圍第1至3項中任一項之測試用載具，其中，上述被測試電子零件為從半導體晶圓切割下來的芯片。
5. 如申請專利範圍第1至3項中任一項之測試用載具，其中，形成於上述第一元件與上述第二元件之間且用來收納上述電子零件的收納空間被減壓至壓力低於外部氣體。