JP2877011B2 - ベアチップテストキャリア - Google Patents

ベアチップテストキャリア

Info

Publication number
JP2877011B2
JP2877011B2 JP6317157A JP31715794A JP2877011B2 JP 2877011 B2 JP2877011 B2 JP 2877011B2 JP 6317157 A JP6317157 A JP 6317157A JP 31715794 A JP31715794 A JP 31715794A JP 2877011 B2 JP2877011 B2 JP 2877011B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
carrier
plate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6317157A
Other languages
English (en)
Other versions
JPH08172117A (ja
Inventor
健市 得能
明裕 銅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP6317157A priority Critical patent/JP2877011B2/ja
Priority to US08/575,480 priority patent/US5767689A/en
Publication of JPH08172117A publication Critical patent/JPH08172117A/ja
Application granted granted Critical
Publication of JP2877011B2 publication Critical patent/JP2877011B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体のベアチップを
テストする時に用いるベアチップテストキャリアに関す
る。
【0002】
【従来の技術】従来のベアチップテストキャリアを図4
に示す(これとほぼ同じものに特開平5−206227
号公報に示されたものがある)。図4において、周縁が
外枠11に固定されたフレキシブル基板10の中央部を
挟むようにキャリア本体4及びチップ搭載部16が取り
付けられている。半導体チップ1の側面とチップ搭載部
16の中央開口部の内面とで半導体チップ1を位置決め
し半導体チップ1の電極パッド3とフレキシブル基板1
0上のキャリアバンプ電極13とを位置合わせした後に
開口部を開閉するようにチップ搭載部16に設けられた
チップ押さえ板15で半導体チップ1の裏面を加圧する
ことにより電極パッド3とキャリアバンプ電極2とを加
圧接触させ、互いの電気的導通をとる。
【0003】また、チップ搭載部の凹部内に位置決めさ
れた半導体チップを押さえ用ばねでフレキシブル基板に
押し付けるようにしたものもある(特開平4−7125
0号公報参照)。
【0004】図5は、従来の他のベアチップキャリアの
断面図である。図5において、フレキシブル基板20の
中央部を挟むようにしてキャリア本体24及びチップ搭
載部26が取り付けられ、フレキシブル基板20の中央
開口部に設けられたビームリード17はキャリア本体2
4の中央開口部の周囲に設けられた縁部21に押されて
先端部を下向きに傾けている。半導体チップ1はチップ
プレート28に取り付けられ電極パッド3とビームリー
ド17の先端の位置が合うように光学的に位置決めされ
た状態でチッププレート8はキャリア本体24上にチッ
プ搭載部26の爪22により保持される。チップ搭載部
26の弾性力によりチッププレート28は押され、キャ
リア本体24の4隅に設けられた凸部23に当たるまで
押し込まれ、ビームリード17の先端が電極パッド3に
接触する。
【0005】
【発明が解決しようとする課題】図4に示す従来のベア
チップテストキャリアでは半導体チップ1の外形寸法に
バラツキがあるために半導体チップ1をチップ搭載部1
6に搭載した時にキャリアバンプ電極2と半導体チップ
1の電極パッド3との位置がずれることがあるという問
題がある。
【0006】また半導体チップ1の側面がチップ搭載部
16の内面と直接接するため、半導体チップ1をキャリ
アに搭載するときに半導体チップ1の側面がチップ搭載
部16の内面に当たり半導体チップ1に傾きがある状態
でチップ押え板15で半導体チップ1を加圧すると半導
体チップ1が割れてしまうという問題がある。またキャ
リアバンプ電極2の高さにばらつきがある場合および半
導体チップ1に傾きがあるとキャリアバンプ電極2と電
極パッド3とが接触不良を起こすという問題点がある。
【0007】また、図5に示す従来のベアチップテスト
キャリアでは個々の半導体チップ1について電極パッド
3とビームリード17の先端とを専用の目合わせ装置を
用いて光学的に位置合わせする必要があり、目合わせに
時間がかかるという問題点がある。またビームリード1
7を押し付けて半導体チップ1およびチッププレート2
8を保持している構造であるがビームリード17による
半導体チップ1の水平方向に対する押さえ力が弱く、ベ
アチップテストキャリアの取り扱い時に生じる水平方向
の振動により半導体チップ1がずれてビームリード17
の先端と電極パッド3との位置がずれるという問題点が
ある。
【0008】
【課題を解決するための手段】本発明のベアチップテス
トキャリアは、キャリア本体と、このキャリア本体とで
フレキシブル基板を挟むようにして設けられ開口部を有
するチッププレート保持部と、前記開口部に嵌合し前記
フレキシブル基板側の面に第1の弾性体層を設けたチッ
ププレートと、前記第1の弾性体層に密着した前記半導
体チップ上の電極が前記フレキシブル基板上のキャリア
電極に当接するように前記チッププレートを前記フレキ
シブル基板に向けて加圧した状態で保持し前記チッププ
レート保持部に設けられた保持部材とを備え、前記チッ
ププレートは前記開口部に嵌合した時に前記電極が前記
キャリア電極に合うように予め前記半導体チップを位置
決めして前記第1の弾性体層に密着させておくことがで
きる形状であることを特徴とし、フレキシブル基板の少
なくとも半導体チップが対向する部分とキャリア本体の
間に第2の弾性体層を設け、フレキシブル基板上のキャ
リア電極はバンプ電極であるようにし、第1の弾性体層
および第2の弾性体層はシリコーン層であるようにする
こともできる。また、チッププレートには空気を吹き込
むことにより前記第1の弾性体層に密着した前記半導体
チップを取り外すチップ取り外し穴を設けた。
【0009】
【実施例】次に、本発明について図面を参照して説明す
る。
【0010】図1および図2はそれぞれ本発明の一実施
例のベアチップテストキャリアの縦断面図および斜視図
である。
【0011】フレキシブル基板10の中央部を挟むよう
にしてアルミ合金製のキャリア本体4とプラスチック製
のチッププレート保持部6とがねじ(図示略)により取
り付けられている。チッププレート保持部6の中央に設
けられた四角形の開口部に嵌合する大きさのシリコーン
層7を上面に形成したチッププレート8が備えられてい
る。予め半導体チップ1を、チッププレート8上に搭載
しておく。この際にチッププレート8をチッププレート
保持部6の開口部に嵌合してテストキャリアに装着した
ときに半導体チップ1の電極パッド3とキャリアバンプ
電極2の位置が合うように、チッププレート8に対し半
導体チップ1を正確に位置決めして搭載する。半導体チ
ップ1はシリコーン層7との密着によりチッププレート
8に固定されるのでチッププレート8のテストキャリア
4への装着時およびテストキャリアをソケットに装着す
る際に横方向の振動が加わっても位置がずれることがな
い。
【0012】半導体チップ1を搭載したチッププレート
8をチッププレート保持部6に装着する。この際、チッ
ププレート8の側面とチッププレート保持部6の内面と
が当接して半導体チップ1は、電極パッド3とキャリア
バンプ電極2とが合うように正確に位置決めされる。電
極パッド3とキャリアバンプ電極2との位置合わせをチ
ッププレート8の側面で行い、半導体チップ1がチップ
プレート保持部6の内面と接触しないので、半導体チッ
プ1の搭載時にチップ面に傾きが生じた場合においても
半導体チップ1に応力が加わらないのでチップ割れが生
じる危険はない。
【0013】また、弾性を有し柔軟なシリコーン層7を
チッププレート8の表面に設け、さらにフレキシブル基
板10の半導体チップ1の搭載部裏面のキャリア本体4
との間にシリコーン層5を設けたことによりキャリアバ
ンプ電極2の高さにバラツキがある場合および半導体チ
ップ1に傾きが生じた場合にもキャリアバンプ電極2が
電極パッド3に押される力に応じてフレキシブル基板1
0が変位可能なため全てのキャリアバンプ電極2と電極
パッド3との接続部を均一に加圧することができ、接続
抵抗値を安定させることができる。チッププレート保持
板6の中央開口部の周囲に設けた爪18は弾性を有し、
チッププレート8を加圧した状態で保持するのは爪18
で行う。この状態で本実施例のベアチップテストキャリ
ア4をソケット(図示略)に装着し半導体チップ1の電
気的特性試験およびBTエージングを行う。ベアチップ
テストキャリアをソケットに装着すると、フレキシブル
基板101に設けられキャリアバンプ電極2に導通する
外部電極にソケットのプローブが接触する。電気的特性
試験およびBTエージングの終了後、ベアチップテスト
キャリアをソケットから外し、チッププレート8をチッ
ププレート保持部6から取り外し、チッププレート8の
中央部に形成したチップ取り外し穴9に空気を吹き込む
ことにより半導体チップ1をチッププレート8から取り
外す。
【0014】なお、予め半導体チップ1をチッププレー
ト8上に搭載しておく時の、半導体チップ1の位置決め
は光学的に行う方法または半導体チップ1の外形を基準
にして行う方法がある。光学的に位置決めする方法は、
半導体チップ1の外形寸法のばらつきに影響されず、チ
ッププレート8をチッププレート保持部6に装着した時
のキャリアバンプ電極2と電極パッド3とを正確に位置
合わせできる。光学的な位置合わせは多くの時間を必要
とするが、半導体ウエハをフルカットにより複数の半導
体チップに分割した時に分割された1個の半導体チップ
について光学的に位置を測定すれば、分割されたすべて
の半導体チップは相互間で正確な寸法で配列されている
ため他の半導体チップの位置も正確に決定でき、正確に
位置決めされたチッププレート8へX,Y方向の任意の
位置に正確な位置決めが可能な半導体チップの移載機構
を用いて他の半導体チップをチッププレート8上の正確
な位置に搭載できる。このようにすれば、ウエハ1枚分
の半導体チップに対し1個の半導体チップについてのみ
光学的な位置決めをすればよく、図5に示したベアチッ
プテストキャリアのように個々の半導体チップについて
光学的な位置決めをする場合に比べ大幅な時間短縮が可
能となる。
【0015】半導体チップを外形基準で位置決めする方
法は、短い作業時間で済む。しかし、半導体チップの外
形寸法のばらつきにより位置決め精度は左右されること
となる。
【0016】このように半導体チップをチッププレート
に予め位置決めしておく方法は、チッププレートがシリ
コーン層により半導体チップを密着させ、多少の振動が
あっても互いの位置ずれが生じないために有効な方法と
なっている。
【0017】図3は本発明の他の実施例の縦断面図であ
る。本実施例の図1に示すものと異なる点として、フレ
キシブル基板10にキャリアバンプ電極2がなく、回路
パターンをそのままキャリア電極としている。バンプ電
極14が形成されている半導体チップ1のテスト用に本
実施例に用い、半導体チップ1をベアチップテストキャ
リアに搭載してバンプ電極14をフレキシブル基板10
条のキャリア電極に接触させる。効果は図1および図2
に示した実施例と同様であり、バンプ電極14の高さに
ばらつきがあってもバンプ電極14とフレキシブル基板
10との接続抵抗値を安定させることができる。
【0018】なお、本発明の第1および第2の弾性体層
としてシリコーン層のほかゴムの層も適用できる。また
保持部材として図1に示す爪18のほかに図4に示した
チップ押え板15と同様なものも用いることができる。
【0019】
【発明の効果】以上説明したように本発明のベアチップ
テストキャリアは、予め半導体チップをチッププレート
に正確に位置決めして固定しておき、チッププレートの
側面とチッププレート保持部の開口部内面とでチッププ
レートのベアチップテストキャリアに対する位置決めを
行うことにより半導体チップ1の外形寸法にバラツキが
ある場合においても正確に位置決めすることができると
いう効果を有する。またベアチップテストキャリアへの
装着時に半導体チップがチッププレート保持部と接触し
ないので、半導体チップに傾きが生じた場合においても
半導体チップに応力が加わらずチップ割れが生じる危険
がない。また、予め半導体チップをチッププレートに正
確に位置決めする場合に光学的に位置決めするにしても
ウエハ1枚分の複数の半導体チップに対し1枚の半導体
チップのみの光学的な位置決めで済み、半導体チップを
固定したチッププレートをベアチップテストキャリアへ
装着する時は、半導体チップの電極とフレキシブル基板
の電極との光学的な位置合わせを行う必要がないので、
作業時間が短縮でき、専用の目合わせ装置も必要でなく
なる。また、半導体チップの電極とキャリア電極との接
続を加圧接触で行うため、はんだ溶融により接続するも
のと比べベアチップテストキャリアの使用寿命が長い。
【0020】また、第1および第2の弾性体層をチップ
プレート表面およびフレキシブル基板のチップ搭載部裏
面に設けたことにより半導体チップまたはフレキシブル
基板上のバンプ高さにばらつきがある場合およびチップ
面に傾きが生じた場合にも全ての接続部を均一に加圧す
ることができ、接続抵抗値を安定させることができる。
【図面の簡単な説明】
【図1】本発明の一実施例のベアチップテストキャリア
の縦断面図である。
【図2】図1に示す実施例の斜視図である。
【図3】本発明の他の実施例のベアチップテストキャリ
アの縦断面図である。
【図4】従来のベアチップテストキャリアの縦断面図で
ある。
【図5】従来の他のベアチップテストキャリアの縦断面
図である。
【符号の説明】
1 半導体チップ 2 キャリアバンプ電極 3 電極パッド 4 キャリア本体 5 シリコーン層 6 チッププレート保持部 7 シリコーン層 8 チッププレート 9 チップ取り外し穴 10 フレキシブル基板 11 外枠 12 外部電極 13 キャリア電極 14 バンプ電極 15 チップ押さえ板 16 チップ搭載部 17 ビームリード
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/66 G01R 31/26

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 キャリア本体と、このキャリア本体とで
    フレキシブル基板を挟むようにして設けられ開口部を有
    するチッププレート保持部と、前記開口部に嵌合し前記
    フレキシブル基板側の面に第1の弾性体層を設けたチッ
    ププレートと、前記第1の弾性体層に密着した前記半導
    体チップの上の電極が前記フレキシブル基板上のキャリ
    ア電極に当接するように前記チッププレートを前記フレ
    キシブル基板に向けて加圧した状態で保持し前記チップ
    プレート保持部に設けられた保持部材とを含み、前記チ
    ッププレートは前記開口部に嵌合した時に前記電極が前
    記キャリア電極に合うように予め前記半導体チップを位
    置決めして前記第1の弾性体層に密着させておくことが
    できる形状であり、前記チッププレートを前記チッププ
    レート保持部から取り外したときに空気を吹き込むこと
    により前記第1の弾性体層に密着した前記半導体チップ
    を取り外すチップ取り外し穴を設けたことを特徴とする
    ベアチップテストキャリア。
JP6317157A 1994-12-20 1994-12-20 ベアチップテストキャリア Expired - Lifetime JP2877011B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6317157A JP2877011B2 (ja) 1994-12-20 1994-12-20 ベアチップテストキャリア
US08/575,480 US5767689A (en) 1994-12-20 1995-12-20 Bare chip test carrier with an improved holding structure for a semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6317157A JP2877011B2 (ja) 1994-12-20 1994-12-20 ベアチップテストキャリア

Publications (2)

Publication Number Publication Date
JPH08172117A JPH08172117A (ja) 1996-07-02
JP2877011B2 true JP2877011B2 (ja) 1999-03-31

Family

ID=18085092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6317157A Expired - Lifetime JP2877011B2 (ja) 1994-12-20 1994-12-20 ベアチップテストキャリア

Country Status (2)

Country Link
US (1) US5767689A (ja)
JP (1) JP2877011B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113577A (ja) * 1995-10-20 1997-05-02 Toshiba Corp 半導体チップの特性評価用ボード及びチップの実装方法
CH694831A9 (de) 1998-04-24 2005-10-14 Int Rectifier Corp Vorrichtung zur Pruefung vereinzelter Halbleiterchips.
US7126228B2 (en) * 2003-04-23 2006-10-24 Micron Technology, Inc. Apparatus for processing semiconductor devices in a singulated form
CN101166983B (zh) * 2004-03-10 2013-08-14 温特沃斯实验室公司 灵活的微电路空间转接装置装配
US20060139045A1 (en) * 2004-12-29 2006-06-29 Wesley Gallagher Device and method for testing unpackaged semiconductor die
US8137895B2 (en) * 2005-08-09 2012-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for improving photoresist pattern adhesion
JP5702701B2 (ja) 2011-04-20 2015-04-15 株式会社アドバンテスト 試験用キャリア
JP5629670B2 (ja) 2011-04-20 2014-11-26 株式会社アドバンテスト 試験用キャリア
KR101943750B1 (ko) * 2017-09-14 2019-01-30 매그나칩 반도체 유한회사 플렉서블 반도체 칩 패키지의 벤딩 테스트 소켓 및 이를 이용한 벤딩 테스트 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597617A (en) * 1984-03-19 1986-07-01 Tektronix, Inc. Pressure interconnect package for integrated circuits
JPS6258778U (ja) * 1985-09-30 1987-04-11
JPH0225881U (ja) * 1988-08-05 1990-02-20
US5408190A (en) * 1991-06-04 1995-04-18 Micron Technology, Inc. Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die
JPH03120742A (ja) * 1989-10-04 1991-05-22 Hitachi Ltd 半導体装置のエージング方法、及び、同装置
US5109320A (en) * 1990-12-24 1992-04-28 Westinghouse Electric Corp. System for connecting integrated circuit dies to a printed wiring board
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5302891A (en) * 1991-06-04 1994-04-12 Micron Technology, Inc. Discrete die burn-in for non-packaged die
US5367253A (en) * 1991-06-04 1994-11-22 Micron Semiconductor, Inc. Clamped carrier for testing of semiconductor dies
US5541525A (en) * 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5483174A (en) * 1992-06-10 1996-01-09 Micron Technology, Inc. Temporary connection of semiconductor die using optical alignment techniques
US5402077A (en) * 1992-11-20 1995-03-28 Micromodule Systems, Inc. Bare die carrier
US5572140A (en) * 1993-08-25 1996-11-05 Sunright Limited Reusable carrier for burn-in/testing on non packaged die

Also Published As

Publication number Publication date
US5767689A (en) 1998-06-16
JPH08172117A (ja) 1996-07-02

Similar Documents

Publication Publication Date Title
US5073117A (en) Flip-chip test socket adaptor and method
US5785538A (en) High density test probe with rigid surface structure
US5811982A (en) High density cantilevered probe for electronic devices
US5123850A (en) Non-destructive burn-in test socket for integrated circuit die
US5006792A (en) Flip-chip test socket adaptor and method
US4340860A (en) Integrated circuit carrier package test probe
US5914614A (en) High density cantilevered probe for electronic devices
US6433563B1 (en) Probe card with rigid base having apertures for testing semiconductor device, and semiconductor device test method using probe card
US7332922B2 (en) Method for fabricating a structure for making contact with a device
US6722032B2 (en) Method of forming a structure for electronic devices contact locations
US5629630A (en) Semiconductor wafer contact system and method for contacting a semiconductor wafer
JP2877011B2 (ja) ベアチップテストキャリア
US5942907A (en) Method and apparatus for testing dies
JPH09274055A (ja) 半導体試験装置並びに半導体試験装置用プローブユニット及びその製造方法
JP2716663B2 (ja) 半導体ダイの試験装置
JPH09274066A (ja) 半導体試験装置及びこれを利用した試験方法及び半導体装置
JPH08148533A (ja) 半導体ウェハの試験装置及び試験方法
KR100598865B1 (ko) 캐리어
JPH11295342A (ja) プローブカード及びその製造方法
US5291127A (en) Chip-lifetime testing instrument for semiconductor devices
JP3129305B2 (ja) テストキャリア及びベアチップの検査方法
KR940009571B1 (ko) 번인소켓
JP2998751B1 (ja) ボール搭載治具およびその方法
JPH1116961A (ja) 屈曲部を有する金属体およびその成形方法と前記金属体を用いたコンタクトプローブおよびその製造方法
JPH0823013A (ja) ウエハー用プローバ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19981222