JP2012233871A - 試験用キャリア - Google Patents

試験用キャリア Download PDF

Info

Publication number
JP2012233871A
JP2012233871A JP2011236483A JP2011236483A JP2012233871A JP 2012233871 A JP2012233871 A JP 2012233871A JP 2011236483 A JP2011236483 A JP 2011236483A JP 2011236483 A JP2011236483 A JP 2011236483A JP 2012233871 A JP2012233871 A JP 2012233871A
Authority
JP
Japan
Prior art keywords
bump
film
die
test carrier
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011236483A
Other languages
English (en)
Other versions
JP5629670B2 (ja
Inventor
Yoshinari Kogure
吉成 小暮
Takashi Fujisaki
貴志 藤崎
Kiyoto Nakamura
陽登 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2011236483A priority Critical patent/JP5629670B2/ja
Priority to TW101109439A priority patent/TWI453419B/zh
Priority to KR1020120036686A priority patent/KR101388975B1/ko
Priority to CN2012101090580A priority patent/CN102749483A/zh
Priority to US13/448,911 priority patent/US8994394B2/en
Publication of JP2012233871A publication Critical patent/JP2012233871A/ja
Application granted granted Critical
Publication of JP5629670B2 publication Critical patent/JP5629670B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Abstract

【課題】電子部品のバンプとの接触を回避可能な試験用キャリアを提供する。
【解決手段】試験用キャリア10は、ダイ90のテスト用パッド91に接触する第1のバンプ42を有するフィルム状のベースフィルム40と、ベースフィルム40に重ねられたカバーフィルム70と、を備えており、ベースフィルム40とカバーフィルム70との間にダイ90を収容し、第1のバンプ42は、ダイ90が有する第2のバンプ92よりも相対的に高い。
【選択図】図6

Description

本発明は、ダイチップに形成された集積回路素子等の電子回路を試験するために、当該ダイチップが一時的に実装される試験用キャリアに関する。
ポリイミドからなるフィルム上に、試験対象のチップの電極パターンに対応したコンタクトパッドと、当該コンタクトパッドに接続され、外部の試験装置とのコンタクトをとるための配線パターンと、を形成して構成されるコンタクトシートを有する試験用キャリアが知られている(例えば特許文献1参照)。
特開平7−263504号公報
しかしながら、試験時に非接触とすべきバンプがチップに形成されている場合に、上記のコンタクトシートでは当該バンプにフィルムが接触してしまうという問題があった。
本発明が解決しようとする課題は、電子部品のバンプとの接触を回避可能な試験用キャリアを提供することである。
[1]本発明に係る試験用キャリアは、電子部品のパッドに接触する第1のバンプを有するフィルム状の第1の部材と、前記第1の部材に重ねられた第2の部材と、を備え、前記第1の部材と前記第2の部材との間に前記電子部品を収容する試験用キャリアであって、前記第1のバンプは、前記電子部品が有する第2のバンプよりも相対的に高いことを特徴とする。
[2]上記発明において、前記第1の部材は、前記電子部品の表面において複数の前記第2のバンプの間に位置する第1の領域に接触する第1のダミーバンプを有してもよい。
[3]上記発明において、前記第1の部材は、前記電子部品の表面において外周近傍に位置する第2の領域に接触する第2のダミーバンプを有してもよい。
[4]上記発明において、前記被試験電子部品は、半導体ウェハからダイシングされたダイであってもよい。
[5]上記発明において、前記第1の部材と前記第2の部材との間に形成され、前記電子部品を収容する収容空間は、外気に比して減圧されていてもよい。
本発明では、第1の部材が有する第1のバンプの高さが、電子部品の第2のバンプよりも相対的に高いので、第1の部材が第2のバンプと接触するのを回避することができる。
図1は、本発明の実施形態におけるデバイス製造工程の一部を示すフローチャートである。 図2は、本発明の実施形態における試験用キャリアの分解斜視図である。 図3は、本発明の実施形態における試験用キャリアの断面図である。 図4は、本発明の実施形態における試験用キャリアの分解断面図である。 図5は、図4のV部の拡大図である。 図6は、図5のVI部の拡大図であり、試験用キャリアを組み立てて減圧後の状態を示す図である。 図7は、本発明の他の実施形態における試験用キャリアの拡大図である。
以下、本発明の実施形態を図面に基づいて説明する。
図1は本実施形態におけるデバイス製造工程の一部を示すフローチャートである。
本実施形態では、半導体ウェハのダイシング後(図1のステップS10の後)であって最終パッケージングの前(ステップS50の前)に、ダイ90に作り込まれた電子回路の試験を行う(ステップS20〜S40)。
本実施形態では、先ず、キャリア組立装置(不図示)によってダイ90を試験用キャリア10に一時的に実装する(ステップS20)。次いで、この試験用キャリア10を介してダイ90と試験装置(不図示)とを電気的に接続することで、ダイ90に作り込まれた電子回路の試験を実行する(ステップS30)、そして、この試験が終了したら、試験用キャリア10からダイ90を取り出した後(ステップS40)に、このダイ90を本パッケージングすることで、デバイスが最終製品として完成する(ステップS50)。
以下に、本実施形態においてダイ90が一時的に実装される(仮パッケージングされる)試験用キャリア10の構成について、図2〜図6を参照しながら説明する。図2〜図6は本実施形態における試験用キャリアを示す図である。
本実施形態における試験用キャリア10は、図2〜図4に示すように、ダイ90が載置されるベース部材20と、このベース部材20に被せられるカバー部材50と、を備えている。この試験用キャリア10は、大気圧よりも減圧した状態でベース部材20とカバー部材50との間にダイ90を挟み込むことで、ダイ90を保持する。
ベース部材20は、ベースフレーム30と、ベースフィルム40と、を備えている。本実施形態におけるベースフィルム40が、本発明における第1の部材の一例に相当する。
ベースフレーム30は、高い剛性(少なくともベースフィルム40やカバーフィルム70よりも高い剛性)を有し、中央に開口31が形成されたリジッド基板である。このベースフレーム30を構成する材料としては、例えば、ポリアミドイミド樹脂、セラミックス、ガラス等を例示することができる。
一方、ベースフィルム40は、可撓性を有するフィルムであり、中央開口31を含めたベースフレーム30の全面に接着剤(不図示)を介して貼り付けられている。このように、本実施形態では、可撓性を有するベースフィルム40に、剛性の高いベースフレーム30が貼り付けられているので、ベース部材20のハンドリング性の向上が図られている。なお、ベースフレーム30を省略して、ベースフィルム40のみでベース部材20を構成してもよい。
ベースフィルム40は、例えばポリイミドフィルムから構成されており、図5に示すように、その表面に配線パターン41が形成されている。この配線パターン41は、例えば、ベースフィルム40上に積層された銅箔をエッチングすることで形成されている。なお、このベースフィルム40の上に、例えばポリイミドフィルム等から構成されるカバー層を積層して配線パターン41を保護してもよい。また、配線パターン41の全部又は一部を、ベースフィルム40の表面にインクジェット印刷によってリアルタイムに形成してもよい。
図5に示すように、配線パターン41の一端には、ダイ90のテスト用パッド91に接続される第1のバンプ42が立設されている。この第1のバンプ42は、例えば、銅(Cu)や(Ni)等から構成され、例えばセミアディティブ法によって配線パターン41の上に形成されている。この第1のバンプ42は、ダイ90のテスト用パッド91に対応するように配置されており、本実施形態では、図6に示すように、この第1のバンプ42の高さhが、ダイ90に形成された第2のバンプ92の高さhよりも相対的に高くなっている(h>h)。なお、図6は、試験用キャリアを組み立てて減圧後の状態を示している。
図6に示すように、ダイ90において、テスト用パッド91は、シリコン基板94上に形成されてパッシベーション膜93から露出している。一方、第2のバンプ92は、パッシベーション膜93を貫通するようにシリコン基板94上に立設されており、上述のようにシリコン基板94の表面からの高さがhとなっている。この第2のバンプ92は、ダイ90を試験用キャリア10に実装する際に、ベースフィルム40と非接触とさせておくべきバンプである。
第1のバンプ42の高さhは、例えば、第2のバンプ92の高さh、テスト用パッド91からパッシベーション膜93上の第1の領域931(後述)までの距離、ベースフィルム40の剛性、及び収容空間11内の圧力等に基づいて設定される。
また、本実施形態では、配線パターン41上に、第1のダミーバンプ43と第2のダミーバンプ44とが立設されている。この第1及び第2のダミーバンプ43,44の高さhは、ダイ90の第2のバンプ92の高さhからパッシベーション膜94の厚さhを差し引いた値よりも相対的に大きくなっている(h>h−h)。
第1のダミーバンプ43は、パッシベーション膜93の表面において複数の第2のバンプ92の間に位置する第1の領域931に対応するように形成されており、第2のバンプ92との接触を回避することが可能となっている。一方、第2のダミーバンプ44は、パッシベーション膜93の表面において外周近傍に位置する第2の領域932に対応するように形成されている。
この第1及び第2のダミーバンプ43,44を構成する材料としては、例えば金属や樹脂材料等を例示することができるが、パッシベーション膜93を傷付けなければ特に限定されない。また、図6に示す例では、第1及び第2のダミーバンプ43,44が円柱形状を有しているが、第1及び第2のダミーバンプ43,44の形状は特にこれに限定されない。また、第1及び第2のダミーバンプ43,44を、配線パターン41に代えて、ベースフィルム40上に形成してもよい。
なお、図7に示すように、第2のダミーバンプ44を省略してもよい。図7は本発明の他の実施形態における試験用キャリアの拡大図である。図7に示すように、ベースフィルム40が所定の剛性を有し、ベースフィルム40がパッシベーション膜93の外周縁から露出するシリコン基板94に接触しない場合には、第2のダミーバンプ44を省略することができる。
本実施形態における第1のバンプ42が本発明における第1のバンプの一例に相当し、本実施形態における第1のダミーバンプ43が本発明における第1のダミーバンプの一例に相当し、本実施形態における第2のダミーバンプ44が本発明における第2のダミーバンプの一例に相当する。また、本実施形態におけるテスト用パッド91が本発明におけるパッドの一例に相当し、本実施形態における第2のバンプ92が本発明における第2のバンプの一例に相当する。
図5に戻り、ベースフレーム30において配線パターン41の他端に対応する位置には、スルーホール32が貫通している。配線パターン41は、ベースフィルム40に形成された開口401を介して、スルーホール32に接続されており、このスルーホール32は、ベースフレーム30の下面に形成された外部端子33に接続されている。この外部端子33には、ダイ90に作り込まれた電子回路の試験の際に、試験装置のコンタクタ(不図示)が接触することとなる。
図2〜図4に示すように、カバー部材50は、カバーフレーム60と、カバーフィルム70と、を備えている。本実施形態におけるカバーフィルム70が、本発明における第2の部材の一例に相当する。
カバーフレーム70は、高い剛性(少なくともベースフィルム40やカバーフィルム70よりも高い剛性)を有し、中央に開口61が形成されたリジッド板である。本実施形態では、このカバーフレーム60も、上述のベースフレーム30と同様に、例えば、ポリアミドイミド樹脂、セラミックス、ガラス等から構成されている。
一方、カバーフィルム70は、可撓性を有するフィルムであり、中央開口61を含めたカバーフレーム60の全面に接着剤(不図示)によって貼り付けられている。本実施形態では、可撓性を有するカバーフィルム70に、剛性の高いカバーフレーム60が貼り付けられているので、カバー部材50のハンドリング性の向上が図られている。なお、カバー部材50をカバーフィルム70のみで構成してもよい。或いは、開口61が形成されていないリジッド板のみでカバー部材50を構成してもよい。
以上に説明した試験用キャリア10は、次のように組み立てられる。
先ず、テスト用パッド91を第1のバンプ42に位置合わせした状態で、ダイ90をベース部材20のベースフィルム40上に載置する。
この際、図6に示すように、第1のダミーバンプ43が、ダイ90における第1の領域931に当接すると共に、第2のダミーバンプ44が、ダイ90における第2の領域932に当接する。
次いで、大気圧に比して減圧した環境下で、ベース部材20の上にカバー部材50を重ねて、ベース部材20とカバー部材50との間にダイ90を挟み込む。この際、ベース部材20のベースフィルム40と、カバー部材50のカバーフィルム70と、が直接接触するように、ベース部材20上にカバー部材50を重ねる。
因みに、特に図示しないが、ダイ90が比較的厚い場合には、ベースフレーム30とカバーフレーム60とが直接接触するように、ベース部材20にカバー部材50を重ねてもよい。
次いで、ベース部材20とカバー部材50との間にダイ90を挟み込んだ状態のまま、試験用キャリア10を大気圧環境に戻すことで、ベース部材20とカバー部材50との間に形成された収容空間11内にダイ90が保持される。
なお、ダイ90のテスト用パッド91と、ベースフィルム40の第1のバンプ42とは、半田等で固定されていない。本実施形態では、収容空間11が大気圧に比して負圧となっているので、ダイ90がベースフィルム40とカバーフィルム70によって押圧されて、ダイ90のテスト用パッド91とベースフィルム40の第1のバンプ42とが相互に接触している。
また、収容空間11が大気圧に比して負圧となっているので、図6に示すように、ベースフィルム40がダイ90に向かって引き寄せられているが、本実施形態では、第1のバンプ42の高さhが第2のバンプ92の高さhよりも相対的に高くなっている(h>h)ので、第1のバンプ42がベースフィルム40を支える支柱として機能し、第1のバンプ42を中心としてベースフィルム40が傘状に広がっている。このため、本実施形態では、テスト用パッド91の周囲に位置する第2のバンプ92がベースフィルム40と接触するのを回避することができ、第2のバンプ92の変形を防止することができる。
同様に、本実施形態では、第1のダミーバンプ43の高さhが、ダイ90の第2のバンプ92の高さhからパッシベーション膜94の厚さhを差し引いた値よりも相対的に大きくなっている(h>h−h)ので、テスト用パッド91から離れた場所に位置する第2のバンプ92がベースフィルム40と接触するのを回避することができ、第2のバンプ92の変形を防止することができる。
さらに、本実施形態では、第2のダミーバンプ44によって、ベースフィルム40の配線パターン41が、ダイ90のシリコン基板94においてパッシベーション膜93から露出する端面と接触して短絡するのを防止することができる。なお、第2のダミーバンプ44の高さは、配線パターン41がシリコン基板94と接触しなければ、上述のhに特に限定されない。
なお、図3に示すように、ベース部材40とカバー部材50は、位置ズレを防止すると共に密着性を向上させるために、接着部90で相互に固定されていてもよい。この接着部80を構成する接着剤81としては、例えば、紫外線硬化型接着剤を例示することができる。
この接着剤81は、図2及び図4〜図5に示すように、ベース部材20においてカバー部材50の外周部に対応する位置に塗布されており、ベース部材20にカバー部材50を被せた後に紫外線を照射して当該接着81を硬化させることで、接着部80が形成される。
なお、以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
例えば、上述の実施形態では、ベースフィルム40のみに配線パターン41を形成したが、ベースフィルム40に加えてカバーフィルム70に形成してもよい。また、上述の実施形態では、外部端子33をベースフレーム30に形成したが、特にこれに限定されず、ベースフィルム40、カバーフレーム60、又はカバーフィルム70に形成してもよい。
10…試験用キャリア
11…収容空間
20…ベース部材
30…ベースフレーム
40…ベースフィルム
41…配線パターン
42…第1のバンプ
43…第1のダミーバンプ
44…第2のダミーパンプ
50…カバー部材
60…カバーフレーム
70…カバーフィルム
90…ダイ
91…テスト用パッド
92…第2のバンプ
93…パッシベーション膜
931…第1の領域
932…第2の領域
94…シリコン基板

Claims (5)

  1. 電子部品のパッドに接触する第1のバンプを有するフィルム状の第1の部材と、
    前記第1の部材に重ねられた第2の部材と、を備え、
    前記第1の部材と前記第2の部材との間に前記電子部品を収容する試験用キャリアであって、
    前記第1のバンプは、前記電子部品が有する第2のバンプよりも相対的に高いことを特徴とする試験用キャリア。
  2. 請求項1に記載の試験用キャリアであって、
    前記第1の部材は、前記電子部品の表面において複数の前記第2のバンプの間に位置する第1の領域に接触する第1のダミーバンプを有することを特徴とする試験用キャリア。
  3. 請求項1又は2に記載の試験用キャリアであって、
    前記第1の部材は、前記電子部品の表面において外周近傍に位置する第2の領域に接触する第2のダミーバンプを有することを特徴とする試験用キャリア。
  4. 請求項1〜3の何れかに記載の試験用キャリアであって、
    前記被試験電子部品は、半導体ウェハからダイシングされたダイであることを特徴とする試験用キャリア。
  5. 請求項1〜4の何れかに記載の試験用キャリアであって、
    前記第1の部材と前記第2の部材との間に形成され、前記電子部品を収容する収容空間は、外気に比して減圧されていることを特徴とする試験用キャリア。
JP2011236483A 2011-04-20 2011-10-27 試験用キャリア Expired - Fee Related JP5629670B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011236483A JP5629670B2 (ja) 2011-04-20 2011-10-27 試験用キャリア
TW101109439A TWI453419B (zh) 2011-04-20 2012-03-20 Test vehicle
KR1020120036686A KR101388975B1 (ko) 2011-04-20 2012-04-09 시험용 캐리어
CN2012101090580A CN102749483A (zh) 2011-04-20 2012-04-13 测试用载体
US13/448,911 US8994394B2 (en) 2011-04-20 2012-04-17 Test carrier

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011093867 2011-04-20
JP2011093867 2011-04-20
JP2011236483A JP5629670B2 (ja) 2011-04-20 2011-10-27 試験用キャリア

Publications (2)

Publication Number Publication Date
JP2012233871A true JP2012233871A (ja) 2012-11-29
JP5629670B2 JP5629670B2 (ja) 2014-11-26

Family

ID=47020822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011236483A Expired - Fee Related JP5629670B2 (ja) 2011-04-20 2011-10-27 試験用キャリア

Country Status (5)

Country Link
US (1) US8994394B2 (ja)
JP (1) JP5629670B2 (ja)
KR (1) KR101388975B1 (ja)
CN (1) CN102749483A (ja)
TW (1) TWI453419B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5752002B2 (ja) 2011-10-04 2015-07-22 株式会社アドバンテスト 試験用キャリア
JP6842355B2 (ja) * 2017-04-28 2021-03-17 株式会社アドバンテスト 電子部品試験装置用のキャリア
JP7405600B2 (ja) * 2019-12-24 2023-12-26 株式会社アドバンテスト 電子部品ハンドリング装置、電子部品試験装置、及び、ソケット

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263504A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体集積回路装置の試験用キャリア

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061954B2 (ja) 1991-08-20 2000-07-10 株式会社東芝 半導体装置
US5402077A (en) 1992-11-20 1995-03-28 Micromodule Systems, Inc. Bare die carrier
US5355079A (en) 1993-01-07 1994-10-11 Wentworth Laboratories, Inc. Probe assembly for testing integrated circuit devices
US5468157A (en) 1993-10-29 1995-11-21 Texas Instruments Incorporated Non-destructive interconnect system for semiconductor devices
US5986459A (en) * 1994-03-18 1999-11-16 Fujitsu Limited Semiconductor device testing carrier and method of fixing semiconductor device to testing carrier
US5828224A (en) 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
JP4162058B2 (ja) * 1996-06-21 2008-10-08 富士通株式会社 半導体装置の支持装置、半導体装置の固定方法及び半導体装置の支持装置からの離脱方法
JP2877011B2 (ja) * 1994-12-20 1999-03-31 日本電気株式会社 ベアチップテストキャリア
US6639416B1 (en) 1996-07-02 2003-10-28 Micron Technology, Inc. Method and apparatus for testing semiconductor dice
JP3949256B2 (ja) 1998-02-19 2007-07-25 富士通株式会社 半導体素子試験用キャリア及び半導体素子試験方法及び半導体素子試験用装置
US6208156B1 (en) * 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
US6127833A (en) 1999-01-04 2000-10-03 Taiwan Semiconductor Manufacturing Co. Test carrier for attaching a semiconductor device
JP3984773B2 (ja) 2000-03-17 2007-10-03 株式会社ルネサステクノロジ 半導体装置
US7041533B1 (en) * 2000-06-08 2006-05-09 Micron Technology, Inc. Stereolithographic method for fabricating stabilizers for semiconductor devices
JP2002299378A (ja) 2001-03-30 2002-10-11 Lintec Corp 導電体付接着シート、半導体装置製造方法および半導体装置
JP3542080B2 (ja) 2001-03-30 2004-07-14 リンテック株式会社 半導体チップ担持用接着テープ・シート、半導体チップ担持体、半導体チップマウント方法および半導体チップ包装体
JP4233825B2 (ja) 2002-07-09 2009-03-04 山一電機株式会社 半導体装置用ソケット
TWI247405B (en) * 2003-01-10 2006-01-11 Infineon Technologies Ag Carrier for receiving and electrically contacting individually separated dies
US6972486B2 (en) 2003-09-12 2005-12-06 Atmel Corporation Low profile carrier for non-wafer form device testing
WO2005052398A1 (ja) 2003-11-25 2005-06-09 Ntn Corporation Icタグ付軸受およびそのシール
DE602007005405D1 (de) 2006-01-26 2010-05-06 Sonion Mems As Elastomerschild für Miniaturmikrofone
US7463496B2 (en) 2006-03-09 2008-12-09 Laird Technologies, Inc. Low-profile board level EMI shielding and thermal management apparatus and spring clips for use therewith
US7838975B2 (en) * 2008-05-27 2010-11-23 Mediatek Inc. Flip-chip package with fan-out WLCSP
KR101316049B1 (ko) 2009-03-27 2013-10-07 가부시키가이샤 어드밴티스트 제조 장치, 제조 방법 및 패키지 디바이스

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263504A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体集積回路装置の試験用キャリア

Also Published As

Publication number Publication date
TWI453419B (zh) 2014-09-21
CN102749483A (zh) 2012-10-24
US8994394B2 (en) 2015-03-31
KR101388975B1 (ko) 2014-04-24
KR20120120010A (ko) 2012-11-01
JP5629670B2 (ja) 2014-11-26
US20120268156A1 (en) 2012-10-25
TW201303306A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
JP5529154B2 (ja) 試験用キャリア
JP5629670B2 (ja) 試験用キャリア
KR101418751B1 (ko) 시험용 캐리어
JP6392010B2 (ja) 試験用キャリア
JP5702705B2 (ja) 試験用キャリア
JP5752002B2 (ja) 試験用キャリア
JP5847933B2 (ja) 試験用キャリア、良否判定装置、及び良否判定方法
JP5847932B2 (ja) 試験用キャリア
JP5824337B2 (ja) 試験用キャリア
JP5616119B2 (ja) 試験用キャリア

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141006

R150 Certificate of patent or registration of utility model

Ref document number: 5629670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees