JPH07263504A - 半導体集積回路装置の試験用キャリア - Google Patents

半導体集積回路装置の試験用キャリア

Info

Publication number
JPH07263504A
JPH07263504A JP6048850A JP4885094A JPH07263504A JP H07263504 A JPH07263504 A JP H07263504A JP 6048850 A JP6048850 A JP 6048850A JP 4885094 A JP4885094 A JP 4885094A JP H07263504 A JPH07263504 A JP H07263504A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
circuit device
test
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6048850A
Other languages
English (en)
Other versions
JP3491700B2 (ja
Inventor
Shigeyuki Maruyama
茂幸 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP04885094A priority Critical patent/JP3491700B2/ja
Priority to US08/398,652 priority patent/US5757199A/en
Priority to KR1019950005363A priority patent/KR0165154B1/ko
Publication of JPH07263504A publication Critical patent/JPH07263504A/ja
Priority to US08/686,052 priority patent/US5828224A/en
Priority to US08/889,217 priority patent/US5986459A/en
Application granted granted Critical
Publication of JP3491700B2 publication Critical patent/JP3491700B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】半導体装置集積回路の試験用パッケージに関
し、さらに詳しくいえばベアチップ状態でB・I試験す
る際の試験用パッケージの改善に関する。 【構成】半導体集積回路装置13を載置する基体12
と、前記基体12を被覆して、前記半導体集積回路装置
13と外部機器とのコンタクトをとる蓋体11と、前記
蓋体11と基体12との間に形成され、外気に比して減
圧された雰囲気で前記半導体集積回路装置13を収納す
る半導体装置収納室12Aとを有すること。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体集積回路装置の
試験用キャリアに関し、より詳しくは、半導体集積回路
装置チップを収納して、加速度試験などに用いるための
試験用キャリアの改善に関する。近年、LSIの高集積
度化は著しく、同時に電子機器のダウンサイジング化の
傾向も著しい。これらの要求に対応するにはLSIチッ
プの高集積度化もさることながら、チップの高密度実装
技術によるところも大である。その傾向はベアチップ実
装やMCM(マルチチップモジュール)などにおいて特
に顕著となる。
【0002】このような背景から、LSIのチップ状態
での試験に要求される内容の充実度が高まっている。
【0003】
【従来の技術】以下で従来例に係る半導体集積回路装置
の試験について図14,図15を参照しながら説明す
る。なお、図15(b)は、同図(a)のE−E線断面
図である。チップ状態のまま製品としてユーザへ供給す
る場合、初期不良を除去するための加速度試験(以下B
・I試験と称する)やFT(Final Test)はチップの状
態で行う必要がある。
【0004】またMCMのように複数個のチップにより
構成されているパッケージはそのパッケージ内に1個で
も不良チップが含まれていれば、当然製品全体が不良と
なるため、従来のチップ試験の内容では製品の最終歩留
りが著しく低下しやすい。このことから上記のような複
数チップを搭載するパッケージに関しては、そのチップ
はベアチップの状態でB・I試験を行う必要性が高い。
これは今後ますます必要になるであると思われる工程で
あるが、ベアチップ状態でのB・I試験は現在、技術を
模索、確立しようとしているのが現状である。
【0005】通常、ウエハ状態での試験は、ウエハプロ
ーバを用いたPP(Production Prove)試験、すなわち
プローバを用いてウエハ上の微細な電極にコンタクトす
る方法が多用されており、この方法を図14に示すよう
にチップに転用することが第1の方法として提案されて
いる。すなわち、外部の試験装置に接続されたプローバ
1を、チップ2の微細なコンタクト電極2と位置合わせ
してコンタクトをとり、B・I試験を行う炉(以下B・
I炉と称する)に入れて、高温加熱しながら回路を動作
させてB・I試験を行うというものである。
【0006】また、第2の方法として従来用いられてい
るIC用のソケットを用いて、チップの電極にコンタク
トする方法が提案されている。さらに第3の方法とし
て、図15に示すようにポリイミドなどの電気的に絶縁
性の高い材料で作られたフィルム状のシートにICチッ
プの電極と対応した位置に微細なコンタクト用の電極3
Bが設けられ、外部の試験装置とのコンタクトをとるた
めの配線パターン3Aが設けられてなるコンタクトシー
ト3を、チップ2に圧着してチップ2と試験装置とのコ
ンタクトをとる方法が提案されている。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来の第1〜第3の方法では以下に示すような問題が生じ
る。すなわち、第1の方法のPP試験では、プローバを
用いてチップ上の微細な電極にコンタクトするには、図
14に示すように、チップの電極に対応して高精度に配
列されたプローバ1を用い、チップ2のコンタクト電極
2Aを画像認識し、プローバ1との位置ずれを補正する
高精度の位置合わせ装置を用いることによりはじめて達
成できるが、プローバは一般に非常に高価であって、こ
のようなプローバ1及び位置合わせ装置を個々のチップ
ごとに用意してB・I試験することは現実的でなく、ま
た、できたとしても膨大なコストがかかるので、チップ
でB・I試験するメリットがない。
【0008】また第2の方法によれば、チップの電極の
大きさに比して、従来のICソケットのコンタクトピン
の先端の大きさや、その位置ばらつきが大きく、ICソ
ケットとチップの位置合わせ誤差が大きいので、チップ
電極の大きさを従来よりも大きく設けなければ位置合わ
せができず、微細なチップの電極の状態に則した試験が
できないという問題がある。
【0009】さらに第3の方法では、コンタクトシート
3の電極3Bとチップ2のコンタクト電極2Aとの位置
合わせが困難であり、たとえ画像認識法などで位置合わ
せしたとしても、B・I試験中の振動あるいは運搬中の
衝撃などで容易に両者の位置がずれてしまうという問題
がある。さらに、このコンタクトシートの電極3Bが微
細であって、かつコンタクトシート自体がポリイミドな
どのフィルムからできているため柔軟なので、コンタク
トシート全体をチップに均一に押圧しないと、コンタク
ト電極2Aとコンタクトシート3の電極3Bとの安定し
たコンタクトを得ることができなかったという問題もあ
った。
【0010】さらに上記の第1〜第3の方法について共
通の課題として、通常のパッケージされたICと同等の
雰囲気中でB・I試験すると、チップにごみが付着して
焼き付きを起こすなどの障害が考えられる。また高温状
態で長時間加熱するとチップの電極部の酸化が進んで劣
化してしまい、以降の実装性・接続性が悪くなるという
問題があった。
【0011】以上説明したように、既存の技術では事実
上、ベアチップ状態での試験は非常に困難であった。本
発明はこのような事情に鑑みてなされたものであって、
従来困難であったベアチップの加速度試験などの試験を
可能たらしめる半導体集積回路装置の試験用キャリアを
提供することを目的とする。
【0012】
【課題を解決するための手段】上記した課題は、図4に
例示するような半導体集積回路装置13を載置する基体
12と、前記基体12を被覆して、前記半導体集積回路
装置13と外部機器とのコンタクトをとる蓋体11と、
前記蓋体11と基体12との間に前記半導体集積回路装
置13を収納する半導体装置収納室12Aを有し、前記
半導体装置収納室12Aが外界の気圧に比して減圧され
ていることを特徴とすることによって解決する。
【0013】
【作 用】本発明によれば、図1に例示するように、半
導体集積回路装置13を載置する基体12と、基体12
を被覆して外部機器とのコンタクトをとる蓋体11と、
蓋体11と基体12との間に半導体集積回路装置を収納
する半導体装置収納室12Aを有し、この半導体装置収
納室12Aが外界の気圧に比して減圧されている。
【0014】このため、例えば事前に画像認識法などで
蓋体11と半導体集積回路装置の電極とを位置合わせさ
れれば、半導体装置収納室12Aの気圧が外界の気圧に
比して減圧されていることにより、蓋体が外界の大気圧
によって均一に押圧されるので、たとえ剛性の少ないフ
ィルム状の蓋体11を用いたとしても、蓋体11のコン
タクト用の電極と半導体集積回路装置13のコンタクト
電極とが均一に押圧され、B・I試験中の振動や運搬中
の衝撃があっても、容易に位置ずれしないようにするこ
とが可能となる。
【0015】また、減圧の程度を変化させることによ
り、コンタクト圧力を操作でき、半導体集積回路装置1
3のコンタクト電極と、蓋体11のコンタクト電極を最
適な圧力のコンタクト状態にすることが可能となる。よ
って、半導体集積回路装置の微細な電極パターンに対応
して外部機器とのコンタクトをとることができるので、
ベアチップでの加速度試験など、従来困難であった半導
体集積回路装置の試験をすることが可能になる。
【0016】
【実施例】以下で本発明の実施例について図面を参照し
ながら説明する。 (1)第1の実施例 以下で、本発明の第1の実施例について図1〜図7を参
照しながら説明する。なお、図1(b)は図1(a)の
A−A線断面図であり、図4(b)は同図(a)のB−
B線断面図である。
【0017】最初に、本発明の第1の実施例に係る半導
体集積回路装置の試験用キャリアの各部材について説明
する。本実施例に係る半導体集積回路装置の試験用キャ
リアは、図1に示すようにコンタクトシート11とケー
ス12とからなる。コンタクトシート11は、膜厚0.05
〜0.1mm 程度のポリイミドなどからなるフィルム11A
上に、試験対象のチップ13の電極パターンに対応して
形成された導電性のコンタクトパッド11Cと、コンタ
クトパッド11Cに接続され、外部の試験装置とのコン
タクトをとるための導電性の配線パターン11Bが形成
されてなる。
【0018】ケース12は、エポキシ樹脂などからな
り、ポケット12Aが設けられているものであって、こ
のポケット12Aにチップを収納するものである。以上
の部材に試験対象のチップを収納する方法について以下
で図2〜図4を参照しながら説明する。まず、図2に示
すように、試験対象のチップ13、コンタクトシート1
1及びケース12を真空炉14の中に搬入し、チップ1
3のコンタクト電極が上側にくるように、ケース12の
ポケット12A内にチップ13を収納し、XYステージ
15の上に載置する。
【0019】次に、チップのコンタクト電極13Aとコ
ンタクトシート11のコンタクトパッド11Cとの位置
ずれを確認しながら、XYステージ15を移動させるこ
とにより、両者の位置合わせを行う。次いで、真空炉1
4内でコンタクトシート11の一部領域に接着剤を塗布
したのちに、図3(a)に示すように位置合わせ済みの
コンタクトシート11とケース12とを接着する。
【0020】以上までの工程を、大気圧以下の低圧雰囲
気で行う。このとき、窒素などの不活性ガス雰囲気にす
るなどして、真空炉14内での雰囲気には酸素を一切含
まないようにしておく。その後、これらのコンタクトシ
ート11、ケース12及びチップ13が一体化されたも
の(これを以下で試験用キャリアと称する)を、真空炉
14から搬出して常圧雰囲気に出す。このことにより、
チップ13が収納されたポケット12の内部の気圧と、
外界の常圧との気圧差により、コンタクトシート11は
チップ13及びケース12に均一に押圧されて圧着され
る。このことにより、コンタクトパッド11Cとチップ
のコンタクト電極13Aとは確実に圧着される。
【0021】以上の工程を経て、図4に示すような試験
用キャリアが完成する。この試験用キャリアは、コンタ
クトパッド11Cとコンタクト電極とが適切なコンタク
ト力で確実に圧着されて固定されるので、コンタクトシ
ートを用いた従来の第3の方法のように、B・I試験中
の振動あるいは運搬中の衝撃などで容易に両者の位置が
ずれてしまうという問題を極力抑止することが可能にな
る。
【0022】また、従来の第1の方法を採用していない
ので、高精度なプローブヘッド及び位置合わせ機能を個
々のチップごとに用意してB・I試験することにより、
膨大なコストがかかることを抑止でき、さらに従来の第
2の方法も採用していないので、チップ電極の大きさを
従来よりも大きく設けなくてもよいので、通常のサイズ
のチップで試験をすることができ、チップの実状に即し
た試験が可能になる。
【0023】その後、この試験用キャリアを図5に示す
ように、従来用いていた試験用のICソケット17に収
納したのちにB・I炉内に入れ、125℃程度の高温下
で一定時間(例えば48時間,96時間)放置し、その
間チップに通電することによりB・I試験を行う。な
お、本実施例に係る試験用キャリアには、そのケース1
2に、図4、図6に示すような切り欠き部12Bが設け
られているので、B・I試験終了後、ケース12内に収
納されていたチップ13を取り出したいときには、図6
に示すように、この切り欠き部12Bからコンタクトシ
ート12を剥がすことで容易にチップ13を取り出すこ
とができるので、そういった意味でも有効である。
【0024】さらに、図7に示すような従来のプローバ
を用いた第1の方法ではチップの電極部が球状になって
いるエリアバンプチップなどを試験するには、とりわけ
球状のチップ電極とのコンタクトをとりがたく、また試
験中の振動などですぐにずれてしまうので試験の実施が
非常に困難であったが、本実施例に係る試験用キャリア
によれば、図7に示すように、球状のコンタクト電極1
3Aとも容易にコンタクトをとることができ、しかも圧
着されていることにより容易にずれないので、特にこの
ようなチップの試験においては、一層効果的である。
【0025】加えて、チップ13の背面と、ケース12
のポケット12Aの底面とが密着しているので、例えば
アルミニウムなど、放熱性の高い材質でケース12を形
成することにより、試験中のチップの放熱性が促進され
て、試験の信頼性が向上する。さらに、組み立ての際
に、真空炉14内は真空か、もしくは低圧の不活性ガス
雰囲気にしており、とりわけ酸素は混入されないような
雰囲気にしているので、チップ13を収納するポケット
12A内には酸素がないので、B・I試験で高温状態で
長時間加熱しても、チップ13のコンタクト電極13A
の酸化が進んで劣化してしまうことも抑止できるという
効果も生じる。
【0026】(2)第2の実施例 以下で、本発明の第2の実施例について図8〜図10を
参照しながら説明する。なお、第1の実施例と重複する
事項については説明を省略する。又、図8(b)は同図
(a)のC−C線断面図であり、図10(b)は同図
(a)のD−D線断面図である。
【0027】最初に、本実施例に係る半導体集積回路装
置の試験用キャリアの各部材について図8を参照しなが
ら説明する。本実施例に係る半導体集積回路装置の試験
用キャリアは、図8に示すようにコンタクトシート11
とケース12とからなる。コンタクトシート11は、第
1の実施例と同様に、膜厚0.05〜0.1mm 程度のポリイミ
ドなどからなるフィルム11A上に、試験対象であるチ
ップ13のコンタクト電極13Aのパターンに対応して
形成された、導電性のコンタクトパッド11Cと、コン
タクトパッド11Cに接続され、外部の試験装置とのコ
ンタクトをとるための導電性の配線パターン11Bが形
成されてなる。
【0028】ケース12は、エポキシ樹脂などからな
り、ポケット12Aとカプラ12Cが設けられている。
このカプラ12Bが設けられている点が第1の実施例と
異なる点である。ポケット12Aはチップ13を収納す
るものであるのは第1の実施例と同様であって、カプラ
12Cは、このポケット12Aに通じており、ポケット
12A内の空気を排気して、チップ収納時にポケット1
2Aの気圧を外界よりも減圧するための排気弁である。
【0029】以上の部材に試験対象のチップを収納する
方法について以下で図9〜図10を参照しながら説明す
る。まず、図9(a)に示すように、ケース12のポケ
ット12Aに試験用のチップ13を、そのコンタクト電
極13Aが上側にくるように収納し、チップ13のコン
タクト電極13Aとコンタクトシート11のコンタクト
パッド11Bとを常圧雰囲気で位置合わせしたのちに、
不図示の接着剤でコンタクトシート11とケース12と
を接着する。
【0030】その後、図9(b)に示すように、カプラ
12Bに不図示の吸引器を接続し、カプラ12Bを開い
て、ポケット12A内の空気を吸引器で吸入することに
より、ポケット12A内の気圧を、ほぼ真空状態になる
まで減圧する。その後、カプラ12Bを閉じて、ポケッ
ト12A内を真空状態にする。以上により、図10に示
すような試験用キャリアが完成する。本実施例に係る試
験用キャリアによれば、第1の実施例と同様の効果を得
ることができるのみならず、組み立ての際に、減圧ある
いは真空雰囲気中で組み立てることなく、常圧雰囲気中
でコンタクトシート11をケース12に接着したのち
に、カプラ12Cからポケット12A内の空気を吸引す
ることで簡単にポケット12A内の気圧を減圧すること
ができるので、真空炉などの大がかりな設備を必要とせ
ず、簡単に、かつ安価に形成することが可能になる。
【0031】(3)第3の実施例 以下で本発明の第3の実施例について図11を参照しな
がら説明する。なお、第1、第2の実施例と重複する事
項については説明を省略する。本実施例に係る半導体集
積回路装置の試験用キャリアは、図11に示すように、
コンタクトシート11とケース12とからなり、第1の
実施例と同様の構成であるが、ケース12に溝12Dが
形成され、その中にゴムなど、密着性の高いOリング1
2Eが埋め込まれ、コンタクトシート11と密着してい
る点のみが第1の実施例と異なる点である。
【0032】このため、密着性の高いOリング12Eが
コンタクトシート11とケース12との間に形成されて
いることにより、両者の密着性が第1の実施例の試験用
キャリアよりも高く、試験中の振動や、搬送中の振動に
生じ易い位置ずれに、より一層強いという効果が生じ
る。 (4)第4の実施例 以下で、本発明の第4の実施例について図12、図13
を参照しながら説明する。なお、第1〜第3の実施例と
重複する事項については説明を省略する。
【0033】本実施例に係る半導体集積回路装置の試験
用キャリアの第1〜第3の実施例と最も異なる点は、試
験用のチップを搭載する基体として、第1〜第3の実施
例の試験用キャリアのようにエポキシ樹脂などの剛体か
らなり、ポケット12Aが設けられているケース12を
用いるのではなく、コンタクトシート11の材質と同様
の、例えばポリイミドなどのシートを用いている点であ
る。
【0034】図12にその一例を示す。図12に示すよ
うに、本実施例に係る試験用キャリアは、基体となる基
板フィルム21と、コンタクトシート22とからなる。
コンタクトシート22は、基本的には第1〜第3の実施
例と同様のものを用いている。基板フィルムは、コンタ
クトシート22と同様の材質の、膜厚0.05〜0.1mm 程度
程度のポリイミドからなるフィルムを用いている。
【0035】これを組み立てる際には、基板フィルム2
1上に試験対象のチップ23を載置、固定して、第1の
実施例と同様にして各部材を不図示の真空炉に搬入し、
チップ23のコンタクト電極23Aと、コンタクトシー
ト22のコンタクトパッド22Aとを位置合わせして、
接着剤などで基板フィルム21とコンタクトシート22
とを接着する。
【0036】その後、真空炉から出して常圧条件に戻す
ことにより、図13に示すように、コンタクト電極23
Aと、コンタクトパッド22Aとが圧着された、試験用
キャリアが完成する。また、図12に示す試験用キャリ
アと同様にして、図13に示すように、基体としてコン
タクトシート22よりも剛性の高いポリイミドなどの材
質からなる基板フィルム30を用いてもよい。
【0037】以上、図12、図13に示す本実施例に係
る試験用キャリアによれば、第1〜第3の実施例のよう
に、チップを収納するポケットが設けられているケース
を用いなくてもよいので、容易に当該試験用キャリアを
形成することができ、コストも安くてすむという利点が
ある。
【0038】
【発明の効果】以上述べたように本発明によれば、半導
体集積回路装置を載置する基体と、基体を被覆して外部
機器とのコンタクトをとる蓋体と、蓋体と基体との間に
半導体集積回路装置を収納する半導体装置収納室を有
し、この半導体装置収納室が外界の気圧に比して減圧さ
れているので、B・I試験中の振動や運搬中の衝撃があ
っても、容易に位置ずれしないようにすることが可能と
なる。
【0039】また、適切なコンタクト圧力をチップにか
けることができるため、半導体集積回路装置の微細な電
極パターンに対応して外部機器とのコンタクトを確実に
とることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係る半導体集積回路装
置の試験用キャリアの各部材を説明する図である。
【図2】本発明の第1の実施例に係る半導体集積回路装
置の試験用キャリアの組み立て工程を示す図(その1)
である。
【図3】本発明の第1の実施例に係る半導体集積回路装
置の試験用キャリアの組み立て工程を示す図(その2)
である。
【図4】本発明の第1の実施例に係る半導体集積回路装
置の試験用キャリアの構造を説明する図である。
【図5】本発明の第1の実施例に係る半導体集積回路装
置の試験用キャリアを用いた試験方法について説明する
図である。
【図6】本発明の第1の実施例に係る半導体集積回路装
置の試験用キャリアの作用効果を説明する図(その1)
である。
【図7】本発明の第1の実施例に係る半導体集積回路装
置の試験用キャリアの作用効果を説明する図(その2)
である。
【図8】本発明の第2の実施例に係る半導体集積回路装
置の試験用キャリアの各部材を説明する図である。
【図9】本発明の第2の実施例に係る半導体集積回路装
置の試験用キャリアの組み立て工程を示す図である。
【図10】本発明の第2の実施例に係る半導体集積回路
装置の試験用キャリアの構造を説明する図である。
【図11】本発明の第3の実施例に係る半導体集積回路
装置の試験用キャリアの構造を説明する図である。
【図12】本発明の第4の実施例に係る半導体集積回路
装置の試験用キャリアの構造を説明する図(その1)で
ある。
【図13】本発明の第4の実施例に係る半導体集積回路
装置の試験用キャリアの構造を説明する図(その2)で
ある。
【図14】従来例に係る半導体集積回路装置の試験につ
いて説明する図(その1)である。
【図15】従来例に係る半導体集積回路装置の試験につ
いて説明する図(その2)である。
【符号の説明】
11,22 コンタクトシート(蓋体) 11A フィルム 11B 配線パターン 11C コンタクトパッド 11D 接着剤部 12 ケース(基体) 12A ポケット(半導体装置収納室) 12B 切り欠き 12C カプラ(排気弁) 12D 溝 12E Oリング(高密着性の部材) 13,23 チップ(半導体集積回路装置) 13A,23A コンタクト電極 14 真空炉 15 XYステージ 16 画像認識装置 21,30 基板フィルム(基体)

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 半導体集積回路装置(13)を載置する
    基体(12)と、 前記基体(12)を被覆して、前記半導体集積回路装置
    (13)と外部機器とのコンタクトをとる蓋体(11)
    と、 前記蓋体(11)と基体(12)との間に形成され、外
    気に比して減圧された雰囲気で前記半導体集積回路装置
    (13)を収納する半導体装置収納室(12A)とを有
    することを特徴とする半導体集積回路装置の試験用キャ
    リア。
  2. 【請求項2】 前記蓋体(11)は、フィルム(11
    A)上に、前記半導体集積回路装置(13)の電極に対
    応した配線パターン(11B,11C)が形成され、か
    つ前記基体(12)と接着するための接着剤部(11
    D)を有する配線フィルムであることを特徴とする請求
    項1記載の半導体集積回路装置の試験用キャリア。
  3. 【請求項3】 試験時の気圧に比して減圧された雰囲気
    中で組み立てられたことを特徴とする請求項1記載の半
    導体集積回路装置の試験用キャリア。
  4. 【請求項4】 前記減圧された雰囲気は、酸素を含まな
    い雰囲気であることを特徴とする請求項3記載の半導体
    集積回路装置の試験用キャリア。
  5. 【請求項5】 前記半導体装置収納室(12A)に通
    じ、該半導体装置収納室(12A)内を減圧する排気弁
    (12C)が前記基体(12)に設けられたことを特徴
    とする請求項1記載の半導体集積回路装置の試験用キャ
    リア。
  6. 【請求項6】 高密着性の部材(12E)が前記基体
    (12)と前記蓋体(11)との間に設けられたことを
    特徴とする請求項1、請求項2又は請求項3記載の半導
    体集積回路装置の試験用キャリア。
  7. 【請求項7】 前記半導体集積回路装置(13)は、エ
    リアバンプチップであることを特徴とする請求項1,請
    求項2,請求項3,請求項4,請求項5又は請求項6記
    載の半導体集積回路装置の試験用キャリア。
  8. 【請求項8】 前記基体(12)の端部に切り欠き(1
    2B)が形成されたことを特徴とする請求項1,請求項
    2,請求項3,請求項4,請求項5,請求項6又は請求
    項7記載の半導体集積回路装置の試験用キャリア。
  9. 【請求項9】 前記基体(12)は、前記蓋体(11)
    と同程度の剛性をもつ材質のフィルムからなることを特
    徴とする請求項1,請求項2,請求項3,請求項4,請
    求項5,請求項6,請求項7又は請求項8記載の半導体
    集積回路装置の試験用キャリア。
JP04885094A 1994-03-18 1994-03-18 半導体集積回路装置の試験用キャリア Expired - Lifetime JP3491700B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP04885094A JP3491700B2 (ja) 1994-03-18 1994-03-18 半導体集積回路装置の試験用キャリア
US08/398,652 US5757199A (en) 1994-03-18 1995-03-03 Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
KR1019950005363A KR0165154B1 (ko) 1994-03-18 1995-03-15 반도체집적회로장치의 시험용 캐리어 반도체집적회로의 시험방법
US08/686,052 US5828224A (en) 1994-03-18 1996-07-24 Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
US08/889,217 US5986459A (en) 1994-03-18 1997-07-08 Semiconductor device testing carrier and method of fixing semiconductor device to testing carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04885094A JP3491700B2 (ja) 1994-03-18 1994-03-18 半導体集積回路装置の試験用キャリア

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003155203A Division JP3958252B2 (ja) 2003-05-30 2003-05-30 半導体集積回路装置の試験用キャリア

Publications (2)

Publication Number Publication Date
JPH07263504A true JPH07263504A (ja) 1995-10-13
JP3491700B2 JP3491700B2 (ja) 2004-01-26

Family

ID=12814745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04885094A Expired - Lifetime JP3491700B2 (ja) 1994-03-18 1994-03-18 半導体集積回路装置の試験用キャリア

Country Status (3)

Country Link
US (1) US5757199A (ja)
JP (1) JP3491700B2 (ja)
KR (1) KR0165154B1 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997007410A1 (fr) * 1995-08-17 1997-02-27 Hitachi, Ltd. Support de puce nue, dispositif de deverminage le faisant intervenir et procede de deverminage de puce nue
WO1997027492A1 (fr) * 1996-01-22 1997-07-31 Hitachi, Ltd. Procede pour fixer des puces nues et support de puces nues
US5828224A (en) * 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
KR100545880B1 (ko) * 1998-12-22 2006-01-25 후지쯔 가부시끼가이샤 반도체 장치 시험용 콘택터의 제조 방법
EP2023386A2 (en) 1999-04-16 2009-02-11 Fujitsu Microelectronics Limited Probe card for testing semiconductor device, and semiconductor device test method
JP2011128072A (ja) * 2009-12-18 2011-06-30 Advantest Corp キャリア組立装置
JP2011237261A (ja) * 2010-05-10 2011-11-24 Advantest Corp 試験用キャリア
JP2011237260A (ja) * 2010-05-10 2011-11-24 Advantest Corp キャリア分解装置及びキャリア分解方法
JP2012233871A (ja) * 2011-04-20 2012-11-29 Advantest Corp 試験用キャリア
JP2012233870A (ja) * 2011-04-20 2012-11-29 Advantest Corp 試験用キャリアおよび基板組立体
CN103116120A (zh) * 2011-11-16 2013-05-22 株式会社爱德万测试 测试用载体
US8653846B2 (en) 2009-10-19 2014-02-18 Advantest Corporation Electronic device mounting apparatus and method of mounting electronic device
KR101375098B1 (ko) * 2011-10-04 2014-03-18 가부시키가이샤 아드반테스트 시험용 캐리어
WO2014050917A1 (en) * 2012-09-28 2014-04-03 Ps4 Luxco S.A.R.L. Test carrier, tester, test method for semiconductor device, manufacturing method for tested semiconductor device, and semiconductor device manufactured using the manufacturing method
US8988095B2 (en) 2011-10-04 2015-03-24 Advantest Corporation Socket and electronic device test apparatus
US9645173B2 (en) 2012-06-05 2017-05-09 Advantest Corporation Test carrier
US9702901B2 (en) 2012-06-05 2017-07-11 Advantest Corporation Test carrier
US20210293877A1 (en) * 2016-06-02 2021-09-23 Kes Systems, Inc. Burn-in test apparatus for semiconductor devices

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986459A (en) * 1994-03-18 1999-11-16 Fujitsu Limited Semiconductor device testing carrier and method of fixing semiconductor device to testing carrier
JP3949256B2 (ja) * 1998-02-19 2007-07-25 富士通株式会社 半導体素子試験用キャリア及び半導体素子試験方法及び半導体素子試験用装置
JP2000180469A (ja) 1998-12-18 2000-06-30 Fujitsu Ltd 半導体装置用コンタクタ及び半導体装置用コンタクタを用いた試験装置及び半導体装置用コンタクタを用いた試験方法及び半導体装置用コンタクタのクリーニング方法
JP2001183415A (ja) * 1999-12-28 2001-07-06 Molex Inc ベアチップ用icソケット
US6657289B1 (en) * 2001-07-13 2003-12-02 Alien Technology Corporation Apparatus relating to block configurations and fluidic self-assembly processes
JP2003341782A (ja) * 2002-05-27 2003-12-03 Oki Electric Ind Co Ltd 電子デバイス収容体、電子デバイスの搬送方法、電子デバイスの実装方法、電子デバイスの収容方法
US20060014322A1 (en) * 2002-07-11 2006-01-19 Craig Gordon S Methods and apparatuses relating to block configurations and fluidic self-assembly processes
US20100067203A1 (en) * 2008-07-08 2010-03-18 T-Ray Science Inc. Apparatus for carrying photoconductive integrated circuits
CN104094291B (zh) * 2011-12-09 2017-05-24 斯马特拉克 Ip 有限公司 用于产生rfid应答器的天线元件的方法
JP7281250B2 (ja) 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア
US10847471B2 (en) 2018-07-17 2020-11-24 Intel Corporation Dielectric filler material in conductive material that functions as fiducial for an electronic device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038599A (en) * 1974-12-30 1977-07-26 International Business Machines Corporation High density wafer contacting and test system
US5378982A (en) * 1993-02-25 1995-01-03 Hughes Aircraft Company Test probe for panel having an overlying protective member adjacent panel contacts
US5412866A (en) * 1993-07-01 1995-05-09 Hughes Aircraft Company Method of making a cast elastomer/membrane test probe assembly
JPH0763788A (ja) * 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> プローブおよび電気部品/回路検査装置ならびに電気部品/回路検査方法
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828224A (en) * 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
WO1997007410A1 (fr) * 1995-08-17 1997-02-27 Hitachi, Ltd. Support de puce nue, dispositif de deverminage le faisant intervenir et procede de deverminage de puce nue
WO1997027492A1 (fr) * 1996-01-22 1997-07-31 Hitachi, Ltd. Procede pour fixer des puces nues et support de puces nues
KR100545880B1 (ko) * 1998-12-22 2006-01-25 후지쯔 가부시끼가이샤 반도체 장치 시험용 콘택터의 제조 방법
US7196530B2 (en) 1998-12-22 2007-03-27 Fujitsu Limited Device testing contactor, method of producing the same, and device testing carrier
EP2023386A2 (en) 1999-04-16 2009-02-11 Fujitsu Microelectronics Limited Probe card for testing semiconductor device, and semiconductor device test method
US8653846B2 (en) 2009-10-19 2014-02-18 Advantest Corporation Electronic device mounting apparatus and method of mounting electronic device
US9030223B2 (en) 2009-10-19 2015-05-12 Advantest Corporation Test carrier
JP2011128072A (ja) * 2009-12-18 2011-06-30 Advantest Corp キャリア組立装置
US8967605B2 (en) 2009-12-18 2015-03-03 Advantest Corporation Carrier assembly apparatus
JP2011237261A (ja) * 2010-05-10 2011-11-24 Advantest Corp 試験用キャリア
US8789263B2 (en) 2010-05-10 2014-07-29 Advantest Corporation Carrier disassembling apparatus and carrier disassembling method
KR101315804B1 (ko) * 2010-05-10 2013-10-08 가부시키가이샤 아드반테스트 시험용 캐리어
JP2011237260A (ja) * 2010-05-10 2011-11-24 Advantest Corp キャリア分解装置及びキャリア分解方法
US8850907B2 (en) 2010-05-10 2014-10-07 Advantest Corporation Test carrier
JP2012233871A (ja) * 2011-04-20 2012-11-29 Advantest Corp 試験用キャリア
US8994394B2 (en) 2011-04-20 2015-03-31 Advantest Corporation Test carrier
TWI453419B (zh) * 2011-04-20 2014-09-21 Advantest Corp Test vehicle
JP2012233870A (ja) * 2011-04-20 2012-11-29 Advantest Corp 試験用キャリアおよび基板組立体
TWI484198B (zh) * 2011-04-20 2015-05-11 Advantest Corp Test vehicle and substrate assembly
US8970243B2 (en) 2011-04-20 2015-03-03 Advantest Corporation Test carrier and board assembly
US8952383B2 (en) 2011-10-04 2015-02-10 Advantest Corporation Test carrier
US8988095B2 (en) 2011-10-04 2015-03-24 Advantest Corporation Socket and electronic device test apparatus
KR101375098B1 (ko) * 2011-10-04 2014-03-18 가부시키가이샤 아드반테스트 시험용 캐리어
US9250263B2 (en) 2011-10-04 2016-02-02 Advantest Corporation Socket and electronic device test apparatus
CN103116120A (zh) * 2011-11-16 2013-05-22 株式会社爱德万测试 测试用载体
US9645173B2 (en) 2012-06-05 2017-05-09 Advantest Corporation Test carrier
US9702901B2 (en) 2012-06-05 2017-07-11 Advantest Corporation Test carrier
WO2014050917A1 (en) * 2012-09-28 2014-04-03 Ps4 Luxco S.A.R.L. Test carrier, tester, test method for semiconductor device, manufacturing method for tested semiconductor device, and semiconductor device manufactured using the manufacturing method
US20210293877A1 (en) * 2016-06-02 2021-09-23 Kes Systems, Inc. Burn-in test apparatus for semiconductor devices
US11719743B2 (en) * 2016-06-02 2023-08-08 Kes Systems, Inc. Method and apparatus for conducting burn-in testing of semiconductor devices

Also Published As

Publication number Publication date
KR0165154B1 (ko) 1999-02-01
JP3491700B2 (ja) 2004-01-26
US5757199A (en) 1998-05-26

Similar Documents

Publication Publication Date Title
JP3491700B2 (ja) 半導体集積回路装置の試験用キャリア
US5986459A (en) Semiconductor device testing carrier and method of fixing semiconductor device to testing carrier
US6747361B2 (en) Semiconductor device and packaging method thereof
US7112986B2 (en) Method for testing using a universal wafer carrier for wafer level die burn-in
US6175241B1 (en) Test carrier with decoupling capacitors for testing semiconductor components
US6246249B1 (en) Semiconductor inspection apparatus and inspection method using the apparatus
JPH08330372A (ja) 半導体装置の検査方法
JP2002175859A (ja) スパイラルコンタクタ、これを用いた半導体検査装置及び電子部品
JP2801858B2 (ja) テストソケット及びそれを用いたkgdの製造方法
JPWO2009041637A1 (ja) 半導体検査装置及び検査方法ならびに被検査半導体装置
JP2005116762A (ja) 半導体装置の保護方法及び半導体装置用カバー及び半導体装置ユニット及び半導体装置の梱包構造
JP3958252B2 (ja) 半導体集積回路装置の試験用キャリア
KR20010014700A (ko) 반도체 장치의 제조 방법
WO2013179949A1 (ja) 電子部品試験装置、電子部品収容装置、電子部品取出装置、及び電子部品の試験方法
US20200386787A1 (en) Reusable probe card with removable probe insert
JP3921163B2 (ja) スパイラルコンタクタ及びその製造方法、並びにそれを用いた半導体検査装置、及び電子部品
JP3129305B2 (ja) テストキャリア及びベアチップの検査方法
JPH11238770A (ja) 半導体集積回路の検査装置
JPH11111650A (ja) 半導体装置の製造方法、半導体装置およびその製造方法に用いる治具
JP2001338952A (ja) ウェハカセット装置
JP3784148B2 (ja) ウェハカセット
JPH10213627A (ja) チップキャリア及びそれを用いた半導体装置のバーンイン方法及びテスト方法
US6720574B2 (en) Method of testing a semiconductor chip
KR950012291B1 (ko) 테스트 소켓 및 그를 이용한 노운 굿 다이 제조방법
JP3456877B2 (ja) ウェハカセット

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030430

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 10

EXPY Cancellation because of completion of term