KR0165154B1 - 반도체집적회로장치의 시험용 캐리어 반도체집적회로의 시험방법 - Google Patents

Abstract

본 발명의 반도체 집적회로장치의 시험용 캐리어는, 반도체집적회로가 형성된 반도체 칩의 전극을 상향으로 하여, 그 반도체 칩을 재치하는 기체(基體)와, 일면에 상기 반도체 칩의 전극에 접촉하는 콘택트패드가 형성되고, 타면에는 그 콘택트패드에 접속되는 인출배선이 형성되어서 기체를 덮는 시트를 가지고 있다.

Description

반도체집적회로장치의 시험용 캐리어 반도체집적회로의 시험방법

제1도는 선행기술의 시험장치를 사용하여 반도체 칩의 회로시험을 행하는 상태를 나타내는 사시도.

제2a도는 선행기술의 필름을 사용하여 반도체 칩의 회로시험을 행하는 상태를 나타내는 평면도, 제2b도는 그 반도체 칩과 필름의 부착상태를 나타내는 Ⅰ-Ⅰ선단면도.

제3a도는 본 발명의 제1실시예에 관계되는 반도체집적회로장치의 시험용 캐리어의 평면도, 제3b도는 본 발명의 제1실시예에 관계되는 반도체집적회로장치의 시험용 캐리어와 반도체 칩의 배치관계를 나타내는 Ⅱ-Ⅱ선단면도.

제4도는 본 발명의 제1실시예에 관계되는 시험용 캐리어에 반도체 칩을 조립하는 방법의 개요를 나타내는 단면도.

제5a도는 본 발명의 제1실시예에 관계되는 시험용 캐리어에 반도체 칩을 감압분위기에서 조립한 상태를 나타내는 단면도, 제5b도는 반도체 칩이 조립된 시험용 캐리어를 대기에 노출한 상태를 나타내는 단면도.

제6a도는 본 발명의 제1실시예의 시험용 캐리어에 시트흡인용 홈(sheet suction groove)과 노치 홈(notched groove)을 형성한 예를 나타내는 단면도, 제6b도는 제6a도의 Ⅲ-Ⅲ선단면도.

제7도는 반도체 칩이 조립된 본 발명의 제1실시예의 시험용 캐리어를 B·I 시험용의 소케트에 부착한 상태를 나타내는 단면도.

제8도는 본 발명의 제1실시예의 시험용 캐리어에서 시트를 벗기는 상태를 나타내는 사시도.

제9도는 반구상(半球狀)의 전극을 가지는 반도체 칩을 본 발명의 제1실시예의 시험용 캐리어에 조립한 상태를 나타내는 단면도.

제10a도는 본 발명의 제2실시예에 관계되는 반도체집적회로 장치의 시험용 캐리어의 평면도, 제10b도는 본 발명의 제2실시예에 관계되는 반도체집적회로장치의 시험용 캐리어와 반도체 칩의 배치관계를 나타내는 Ⅳ-Ⅳ선단면도.

제11a도는 본 발명의 제2실시예에 관계되는 시험용 캐리어에 반도체 칩을 감압분위기에서 조립한 상태를 나타내는 단면도, 제11b도는 반도체 칩이 조립된 제2실시예의 시험용 캐리어를 대기에 노출한 상태를 나타내는 단면도.

제12a도는 본 발명의 제2실시예의 시험용 캐리어에 시트흡인용 홈과 노치홈을 형성한 예를 나타내는 평면도, 제12b도는 제12a도의 Ⅴ-Ⅴ선단면도.

제13도는 본 발명의 제3실시예에 관계되는 반도체집적회로장치의 시험용 캐리어를 나타내는 단면도.

제14도는 본 발명의 제4실시예에 관계되는 반도체집적회로장치의 시험용 캐리어를 나타내는 단면도.

제15도는 본 발명의 제4실시예에 관계되는 반도체집적회로장치의 시험용 캐리어의 하측의 시트를 경질재로 형성한 구조의 단면도.

본 발명은 반도체집적회로장치의 시험용 캐리어에 관한 것으로서, 보다 상세히로는, 반도체집적회로칩을 수납하여 가속시험 등에 쓰이는 시험용 캐리어에 관한 것이다. 더구나, 그와 같은 시험용 캐리어를 사용하여 반도체집적회로장치를 시험하는 방법에 관한 것이다.

근년, 반도체집적회로(LSI)의 고집적화는 현저히 진전되고, 동시에 전자기기의 다운사이징화의 경향도 현저하다. 이들의 요구에 대응하기 위하여, LSI에 있어서의 소자의 고집적화뿐만 아니라, 반도체 칩의 고밀도 실장기술에 의존하는 요소도 크다. 그 고밀도실장의 경향은 베어(bare)칩 실장이나 MCM(mult-chip-module) 등에 있어서 특히 현저하다. 이와 같은 배경에서, LSI를 베어칩의 상태로 시험하기 위하여 갖가지의 요구가 갈망되어 왔다.

LSI를 베어칩 상태의 제품으로서 수요자에게 공급하는 경우에, LSI의 초기불량을 검출하기 위한 열가속시험(이하 B·I(Burn In)시험이라 함)이나 최종시험(Final Test; FT)은 칩의 상태로 행해진다. B·I 시험은 가열 하에서 반도체집적회로의 전기특성을 조사하는 시험이다.

복수개의 반도체 칩을 하나의 패키지에 수납하는 MCM과 같은 제품은 패키지 내에 1개라도 불량칩이 포함되어 있으면 제품전체가 불량으로 되기 때문에, 개개의 베어칩 시험이 필요하게 된다. 이로 인하여 복수의 반도체 칩을 1개의 패키지에 탑재하는 제품에 관해서는, 베어칩의 상태로 B·I 시험을 행하게 된다. 이와 같은 시험은 금후 점점 필요하게 된다고 생각되나, 베어칩 상태에서의 B·I 시험은 현재, 기술을 모색, 확립하고자 하는 것이 현상황이다.

일반적으로, 반도체 웨이퍼에 형성된 반도체집적회로를 시험하는 경우에는, 시험장치에 전기적으로 접속되는 프로브(probe)를 반도체 웨이퍼 전면의 미세한 전극에 콘택트하는 시험, 소위 PP시험(Production probe)이 많이 사용되고 있다.

이와 같은 PP시험을 베어칩의 반도체집적회로의 B·I 시험을 할 때에 사용하는 것이 제1의 시험방법으로서 냉각될 수 있다. 이 시험방법에 따르면 제1도에 도시하는 바와 같이, 전기특성 검출장치에 접속된 프로브 1을 반도체 칩 2 전면의 미세한 전극 2A에 콘택트하고, 이 상태로 프로브 1을 반도체 칩 2의 가열로에 넣고, 그리하여 반도체 칩 2의 반도체집적회로장치를 고온하에서 동작시켜 B·I 시험을 행하게 된다.

또, 제2의 시험방법으로서 수지 등으로 패키지한 반도체집적회로칩을 시험할 때에 쓰이는 IC소케트의 단자를 베어칩의 전극에 즉시 콘택트하여 B·I 시험을 하는 방법이 생각될 수 있다. 그 소케이트로서 예를 들면 제7도에 도시된 바와 같은 것이 있다.

더구나, 제3의 시험방법으로서 제2a도에 도시하는 바와 같이, 폴리이미드로서 되는 절연성의 시험용 시트3의 하면의 시험용 전극 3B에 반도체 칩 2의 전극 2A를 콘택트함과 동시에, 시험용 전극 3B에 연결되는 시험용 시트 3의 상면의 인출배선 패턴3A를 전기특성 검출장치에 접속하여 반도체 칩 2의 B·I 시험을 행하는 방법이 생각될 수 있다. 시험용 시트 3은 TAB에 사용되는 필름을 이용한 것이다. 그러나 제1, 제2와 제3의 시험방법으로는 이하에 나타내는 바와 같은 부적당함이 있다.

제1의 시험방법으로는 제1도에 도시한 바와 같이, 반도체 칩 2상의 미세한 전극 2A에 프로브를 콘택트하기 위해서는 고밀도로 배열된 다수의 프로브 1을 이용, 프로브 1의 위치와 반도체 칩 2의 전극 2A의 위치를 화상인식으로서 위치의 변화를 보정하면서 접속하게 된다. 그러나, 프로브 1은 일반적으로 매우 고가로서, 더구나 위치 맞추기 장치를 개개의 칩마다 준비하는 것은 현실적이 아니다. 이것이 되었다고 하더라도, 막대한 비용이 들기 때문에 반도체 칩이 고가로 되는 요인이 된다.

또 제2의 시험방법에 의하면, 반도체 칩의 전극의 크기나 위치에 비해서 IC소케트의 콘택트핀의 선단의 크기나 위치의 편차가 크고, IC소케트와 칩의 위치 맞추기 오차(alignment error)가 크게되며 더구나 반도체 칩의 전극의 미세화에 맞추어서 콘택트핀의 집적도를 높게 하는 것은 어렵다.

더욱이, 제3의 시험방법에 의하면, 시험용 시트 3의 전극 3B와 반도체 칩 2의 콘택트 전극 2A와 위치를 맞춘 후에, B·I 시험 중의 진동이나 시험용 시트 3의 운반할 때의 충격 등으로 용이하게 단자의 전극 2A, 3B가 벗어나기 쉬우므로, 만족한 시험이 행해지지 못한다. 또한, 이 시험용 시트 3의 전극 3B가 미세하더라도, 시험용 시트 3이 폴리이미드 등의 필름으로서 되어있기 때문에 유연함으로, 시험용 시트 3의 전체를 반도체 칩 2에 균일하게 압압하지 않으면, 콘택트 전극 2A와 콘택트 시트 3의 전극 3B와의 안정된 콘택트를 얻을 수가 없다. 양자의 전극 2A, 3B를 납땜으로 본딩하는 것은 생각될 수 있으나, 이에 의하면 시험 후에 반도체 칩 2를 시험용 시트 3에서 제거하기 어렵게 되고, 시험후의 반도체 칩 2를 제품으로서 초기에 출하할 수 없게 된다.

더욱이 상기 제1-제3의 방법에 대하여 공통의 과제로서 통상의 패키지된 IC와 같은 공기 중에서 B·I 시험을 하면 칩에 먼지가 부착하여 연소를 일으키는 등의 장해를 생각할 수 있다. 또 공기 중에서 장시간 가열하면 반도체 칩의 전극의 산화가 진행하여 열화하여서, 실장성, 접속성이 나쁘게 된다.

이상 설명한 바와 같이, 기존의 기술로는 사실상, 베어칩 상태에서의 B·I 시험은 매우 곤란했었다.

본 발명은, 베어칩의 시험의 신뢰성을 높이기 위한 반도체집적회로장치의 시험용 캐리어와, 이 시험용 캐리어를 사용하는 반도체집적회로장치의 시험방법을 제공하는 것을 목적으로 한다.

본 발명에 의하면, 반도체 칩을 재치(載置)하는 기체(基體)와, 이 기체를 피복하여 반도체 칩의 전극에 패드를 접촉시켜서 전극을 전기적으로 외부로 인출하는 인출배선을 가지는 시트에 의하여 시험용 캐리어를 구성하고, 이 시험용 캐리어에 반도체 칩을 수납한 상태로 각종의 전기특성시험을 행하도록 하고 있다.

이 때문에, 반도체 칩 양면의 전극이 고밀도로 형성되어 있는 경우에도, 시험장치의 시험단자와 반도체 칩의 전기적 접속이 용이하게 되고, 더구나, 반도체 칩의 시트상의 패드가 진동에 의하여 떼어내기 어렵게되므로, 신뢰성이 높은 시험이 행해진다.

또, 반도체 칩을 탑재한 기체와 시트 사이에 형성되는 공간을 대기보다 낮은 압력으로 하고 있으므로, 시트가 기판 측에 인입(引入)되므로, 시트 상의 패드가 반도체 칩의 전극에 강하게 압압되는 상태로 되고, 그들의 패드와 전극이 강하게 접착하도록 되어, 시험의 신뢰성을 더욱 높이게 된다.

더욱이, 반도체 칩의 탑재한 기체와 시트 사이에 형성되는 공간을 감압하거나, 또는 그 공간에 불활성가스를 봉입하도록 했기 때문에, 반도체 칩의 전기특성시험을 가열 하에서 행하는 경우에, 반도체 칩 양면의 전극이 산화되기 어렵게 된다.

기체에 반도체 칩을 수납하는 요부를 형성하고, 그 주위에 홈을 형성하면, 기체와 시트 사이에 형성되는 간격의 체적이 증가하므로, 기체와 시트의 사이에 압력을 대기보다 더 낮게 하면, 시트를 기체 측에 흡인하는 힘이 커져서, 기체와 시트는 보다 확실하게 고착된다.

또, 기체의 요부의 주변에 형성한 홈에 기밀보지용의 부재, 예를 들면 O-링을 꽉 끼어 넣음으로써, 기체상의 반도체 칩의 주변에 형성되는 공간의 기밀성이 높아진다.

기체와 시트를 접착체에 의하여 고착시키면, 시트가 떨어지는 일이 전혀 없게 된다. 이 시트를 벗기기 쉽게 하기 위해서는, 기체의 모서리부에 노치(notch)홈을 형성해두면, 그 노치홈에 핀세트나 손가락을 집어넣음으로써 간단히 시트를 기체에서 박리할 수 있다.

이와 같은 시험용 캐리어는 몰드된 반도체장치를 시험하기 위한 소케트에 꽉 끼워 넣는 형태로 함으로써, 범용성이 높아진다.

이상과 같이, 시험장치의 시험단자의 배치를 반도체집적회로장치의 미세한 전극에 정렬하는 것이 불필요하게 되므로, 종래 곤란했던 베어칩 상태에서의 반도체집적회로의 전기시험, B·I 시험이 신뢰성 좋게 행해지도록 되어 있다.

[실시예 1]

본 발명의 제1실시예에 대하여 도면을 참조하면서 설명한다.

본 실시예에 관계되는 반도체집적회로장치의 시험용 캐리어는 제3a도, 제3b도에 도시된 바와 같이, 콘택트전극을 가지는 시트 11과 기체 12를 가지고 있다.

기체 12를 덮는 시트 11은 폴리이미드와 같은 가요성재료로서 되는 막두께 0.05~0.1mm 정도의 필름 11A와, 이 필름 11A의 일면에 형성된 콘택트패드 11C와, 필름 11A의 타면 또는 일면에 형성되어서 콘택트패드 11C에 접속된 도전성의 인출배선패턴 11B를 가지고 있다. 복수의 콘택트패드 11C의 각각은, 기체 12 상에 탑재되는 반도체 칩 13 상의 복수의 전극 13A에 1대 1로 접촉할 수 있는 위치에 형성되어 있다. 또, 필름 11A 상의 배선패턴 11B는 후술하는 시험장치의 소케트의 단자와 콘택트하는 형태를 가지고 있다.

기체 12는 에폭시수지 등으로 형성되고, 그 거의 중앙에는 반도체 칩 13을 수납하는 요상(凹狀)의 포켓(pocket) 12A가 설치되어 있다.

다음에, 시험대상이 되는 반도체 칩 13을 시험용 캐리어에 수납하는 방법에 대하여 설명한다.

먼저, 제4도에 도시하는 바와 같이, 전극 13A를 상향으로 하여 반도체 칩 13을 포켓 12A에 수납한 기체 12를 진공로 14 내에 반입(搬入)하여 X Y 스테이지 15A에 탑재함과 동시에, 시트 11을 진공로 14 중에 반입하고 이를 도시하지 않은 지지기(支持器)에 의하여 고정한다. 이 경우, 제3도에 도시하는 바와 같이, 기체 12 상면이나 필름 11A의 상면의 적어도 한쪽에 접착제 11D가 도포되어 있다.

계속하여, 반도체 칩 13의 전극 13A와 시트 11의 콘택트패키지 11C와의 위치 편차를 현미경 16으로 확인하면서, X Y 스테이지 15A를 이동시켜서 반도체 칩 12의 위치를 조정하여 콘택트패드 11C가 전극 13A의 바로 위에 있도록 한다. 더욱이, 시트 11을 기체 12에 하강한 후에, 재차 X Y 스테이지 15A의 위치를 미세 조정하면서 콘택트패키지 11C와 전극 13A를 접촉시킨다. 이 위치 맞추기는 진공로 14 내를 감압하면서 또는 감압조작 후에 행한다.

그리하여, 제5a도에 도시하는 바와 같이 감압된 분위기에서 시트 11 중의 콘택트패드 11C의 주변영역을 압압기 15B로 기체 12에 강하게 압압하면, 에폭시수지 등으로서 되는 접착제 11D에 의해 시트 11의 하면과 기체 12의 상면이 접착된다. 감압한 진공로 14에는 질소, 아르곤등의 불활성가스를 도입하면, 진공로 14 내에서의 분위기에는 산소를 일체 포함하지 않거나 양을 저감한다. 이에 의하여, 기체 12와 시트 11 사이에 생긴 간극(間隙), 예를 들면 포켓 12A나 그 주변의 환상홈 12G 내부는 극히 약간이지만 불활성가스가 봉입되게 된다. 불활성가스를 사용한 것은 산소의 양을 적게하기 위해서이다.

다음에, 반도체 칩 13을 수납한 시험용 캐리어를 진공로 14에서 반출하여 상압분위기 하에 두면, 제5b도에 도시된 바와 같이 시트 11과 기체 12의 사이에 형성된 공간 내의 압력과 외압과의 기압차에 의하여 시트 11은 칩 13과 기체 12에 흡인되고, 콘택트패드 11C는 전극 13A에 균일한 힘으로 압압된다. 이 경우, 시트 11과 기체 12의 사이에 개재하는 접착제는 봉치제로서도 기능한다.

이상의 조작에 의하여, 제6a도, 제6b도에 도시된 바와 같이, 시트 11의 콘택트패드 11C와 반도체 칩 13의 전극 13A와는 확실히, 강고히 압착된다.

이상의 공정을 거쳐, 반도체 칩의 부착작업이 완료된다.

이 시험용 캐리어에 있어서는 시트 11의 콘택트패드 11C와 반도체 칩 13의 전극 13A가 적절한 콘택트력으로 확실히 압착되어 고정되어 있으므로 B·I 시험 중의 진동 또는 운반 중의 충격 등으로 그것들의 접촉이 용이하게 벗겨져 버리는 일이 없게 된다.

또, 웨이퍼 상태의 반도체집적회로의 시험에 사용되도록 프로브핀을 사용할 필요가 없으므로 그 비용이 삭감되고, 더욱이 반도체 칩 13의 전극 13A가 고집적화되더라도, 콘택트패드 11C도 이에 맞추어서 고집적화가 용이하므로 반도체 칩의 실제 상황을 충족하는 시험이 가능케 된다. 다음에, 제7도에 도시된 바와 같이, 패키지된 반도체 칩의 시험에 사용하는 B·I 시험용의 가열로 내의 IC소케트 17에 상기한 시험용 캐리어를 꽉 끼워 넣은 후에 B·I 시험을 행한다.

IC소케트 17은 시험용 캐리어의 기체 12에 형성된 핀구멍 12C에 꽉 끼워지는 지지핀 17A와, 시트 11의 인출배선패턴 11B에 접촉하는 전극핀 17B와, 소케트 기체 17X와, 뚜껑체 17D를 가지고 있다. 전극핀 17B는 뚜껑체 17D에 의하여 시험용 캐리어를 압압한 상태로 탄성형상을 가짐과 아울러, 도시하지 않은 시험회로에 연결되는 단자 17E를 가지고 있다. 그리하여, B·I 시험의 가열로를 125℃ 정도의 온도로 일정시간(예를 들면 48시간 또는 96시간) 방치하고, 그 사이에 전극핀 17B, 배열패턴 11B, 콘택트패드 11C와 전극 13A를 통하여 반도체 칩 13에 신호를 인가하여 B·I 시험을 행하고, 이에 의하여 가열 하에서의 전기적 특성의 변화를 조사한다.

이 B·I 시험을 끝낸 후에 시험용 캐리어를 IC소케트 17에서 제거하고, 더욱이, 시험용 캐리어의 기체 12에서 시트 11을 벗겨서 반도체 칩 13을 꺼낸다. 그리하여, B·I 시험에 의해 특성변화가 허용된 반도체 칩 13은 제품으로서 출하된다.

이와 같은 B·I 시험에 있어서, 시트 11과 기체 12 사이의 공간은 산소가 거의 없는 상태이므로, 반도체 칩 13의 전극 13A는 가열에 의하여 산화가 진행되는 일은 없다. 또, 시트 11과 기체 12를 접착하고 있는 접착제 11D를 가열에 의하여 접착성이 저하하는 재료로서 형성하면, 시트 11의 박리는 용이하게 된다. 더욱이 그 기체 12의 모서리의 일부에 제6a도, 제6b에 도시하는 바와 같이 노치부 12B가 설치되어 있으므로 B·I 시험 종료 후에 제8도에 도시하는 바와 같이, 노치부 12B에 핀세트 또는 손톱을 넣으면 시트 11의 박리가 용이하게 된다.

그런데, 제9도에 도시하는 바와 같이, 전극 13A가 반구상으로 되어 있는 에어리어 범프 칩(area bump chip) 등의 시험을 하는 경우에도 본 실시예의 시험용 캐리어에 의하면 반구상의 전극 13A와 콘택트패드 11C와의 콘택트를 위한 위치맞춤이 용이하고, 더구나 압착되어 있어서 간단히 이탈하지 않으므로, 진동을 수반하는 시험에도 사용하는 것이 가능하다.

더욱이, 반도체 칩 13의 배면과 기체 12의 포켓 12A의 저면이 밀착하고 있으므로, 예를 들면, 알루미늄 등 방열성이 높은 재질로 기체 12를 형성함으로써 시험 중의 칩의 가열온도의 제어가 용이하게 되고, 시험의 신뢰성이 향상한다. 다만, 알루미늄은 도전재이므로 포켓 12 내면이나 기체 12의 저면을 절연막에 의하여 피복하는 것이 바람직하다.

또한, 조립시에 진공로 14 내는 진공이거나 또는 저압의 불활성가스 분위기로 하고 있고, 산소는 혼입되지 않도록 하는 분위기로 하고 있으므로, 칩 13을 수납하는 포켓 12A 내에는 산소는 거의 없고 B·I 시험으로 고온상태로 장시간 가열하여도 칩 13의 콘택트전극 13A의 산화에 의한 열화가 억제된다.

다시 말하면, 반도체 칩 13의 전극 13A와 시트 11의 콘택트패드 11C의 각각의 위치를 일치시키는 공정을 자동화하는 경우에는, 제3a도에 도시하는 바와 같이, 위치 맞추기 마크 11E를 시트 11과 기체 12의 양쪽에 형성하여, 이것이 일치하는지의 여부를 판단하는 기구를 설치할 필요가 있다. 다만, 반도체 칩 13이 포켓 12A 내에서 벗어나지 않는 크기로 하는 것이 중요하다.

[실시예 2]

본 발명의 제2의 실시예에 대하여 제10a도, 제10b도, 제11a도, 제11b도와 제12a도, 제12b도를 참조하면서 설명한다. 그들의 도면에 있어서, 제1실시예와 같은 부호는 같은 요소를 나타내고 있다. 다시 제1의 실시예와 중복하는 사항에 대하여는 설명을 생략한다.

최초로, 본 실시예에 관계되는 반도체집적회로장치의 시험용 캐리어에 대하여 제10a도, 제10b도를 참조하면서 설명한다.

본 실시예에 관계되는 반도체집적회로장치의 시험용 캐리어는, 제1실시예와 마찬가지로 시트 11과 케이스 12를 가지고 있다.

기체 12를 덮는 시트 11은, 막두께 0.05mm~0.1mm 정도의 폴리이미드로서 되는 필름 11A와 이 필름 11A의 일면에 형성된 콘택트패드 11C와 필름 11A의 저면에 형성되어서 콘택트패드 11C에 접속된 도전성 배선패턴 11B를 가지고 있다. 복수의 콘택트패드 11C는 각각은, 기체 12 상에 탑재되는 반도체 칩 13 상의 복수의 전극 13A에 1대 1로 접촉할 수 있는 위치에 형성되어 있다.

기체 12는 에폭시수지 등으로 형성되고, 그것의 중앙에는 반도체 칩 13을 수납하는 요상의 포켓 12A가 설치되고, 또 포켓 12의 하부에는 개폐밸브의 기능을 가지는 커플러(coupler) 12E가 설치되어 있다. 이 커플러 12E가 설치되어 있는 점이 제1의 실시예와 다른 점이다. 커플러 12E는 포켓 12A 내에 도통하고 있고, 포켓 12 내에 반도체 칩 13이 수납된 상태로 기체 12와 시트 11 사이에 형성되는 공간의 공기를 배기하여 감압하기 위한 배기 밸브이다.

이와 같은 시험용 캐리어에 시험대상이 되는 반도체 칩 13을 수납하는 방법에 대하여 설명한다.

먼저, 기체 12의 포켓 12A 내에 반도체 칩 13을 수납하고, 이어서 제4도에 도시하는 진공로 14를 이용하고, 제1실시예와 같은 조작에 의하여 반도체 칩 13의 전극 13A와 시트 11의 콘택트패드 11C와를 접촉시킨다(제11a도). 다시금, 제1실시예와 같이 접착재로 사용하여 시트 11과 기체 12를 접착한다. 더욱이, 이들의 작업 중에는 진공로 14 내를 상압으로 유지한다. 이 경우, 커플러 12E는 개방상태이다.

그후에, 제11b도에 도시하는 바와 같이, 커플러 12E를 개방상태에서 커플러 12E에 도시하지 않는 흡인기를 접속하고, 이어서 포켓 12A 내의 공기를 흡인기로 배기함으로써, 포켓 12A 내의 기압을 상압보다 낮은 압력으로 감압한다. 그 후에, 커플러 12E를 닫고, 시트 11과 기체 12 사이의 공간, 예를 들면 포켓 12 내를 감압상태로 한다. 그리하여 커플러 12E를 닫은 후에, 흡인기를 떼어낸다.

이상에 의하여, 제12a도, 제12b도에 도시하는 바와 같이, 시험용 캐리어의 반도체 칩의 장착작업이 완료하고, 이후에 제7도에 도시하는 바와 같이, 소케트 17에 시험용 캐리어를 끼워 넣어서 제1실시예와 마찬가지의 작용효과를 얻을 수 있을 뿐만 아니라, 조립시에, 감압 또는 진공분위기 중에서 반도체 칩을 부착할 필요가 없게 되고, 진공로의 내부 전체를 감압하는 시간이 불필요하게 되어, 처리능력(throughput)이 향상한다. 더구나, 커플러 12E에서 포켓 12A 내의 배기는 전기소제기와 같은 간단한 흡인기를 사용하여 단시간에 행할 수 있다. 따라서, 실제로는 진공로 등의 설비를 필요로 하지 않고, 간단히, 그리고 염가로 형성하는 것이 가능하다.

[실시예 3]

본 발명의 제3실시예를 제13도를 참조하면서 설명한다. 제13도에 있어서, 제1실시예와 같은 부호는 같은 요소를 표시하고 있다. 더욱이, 제1실시예, 제2실시예와 중복하는 사항에 대해서는 설명을 생략한다.

본 실시예에 관계되는 반도체집적회로장치의 시험용 캐리어는 제13도에 도시하는 바와 같이, 시트 11과 기체 12로서 되고, 제1의 실시예와 마찬가지의 구성이나, 기체 12의 포켓 12A를 둘러싸는 환상홈 12G 중에 고무, 수지 등의 탄성재로서 되는 링 12F가 매립되고, 시트 11과 링 12F가 밀착하고 있는 점만이 제1의 실시예와 다른 점이다.

밀착성이 높은 링 12F가 시트 11과 기체 12 사이에 개재하고 있으므로, 양자의 밀착성이 제1의 실시예의 시험용 캐리어보다도 높아지고, 시험 중의 진동이나, 반송 중의 진동에 의하여 위치편차가 더 생기기 어렵게 된다.

[실시예 4]

본 발명의 제4실시예에 대하여 제14도, 제15도를 참조하면서 설명한다.

본 실시예에 관계되는 반도체집적회로장치의 시험용 캐리어가 상기한 실시예와 가장 다른 점은, 시험대상이 되는 반도체 칩 23을 탑재하는 기체로서, 포켓을 가지는 기체를 사용하는 것은 아니고, 폴리이미드나 에폭시수지 등으로서 되는 얇은판 상의 기체를 사용한 점이다.

필름 상의 기체 21과 시트 11로서 되는 시험용 캐리어는, 예를 들면 제14도에 도시하는 바와 같은 구조이다. 시트 11은, 기본적으로는 제1~제3의 실시예와 마찬가지의 구조를 하고 있다. 기체 21은, 시트 11을 구성하는 필름 11A와 같은 재질, 즉 막두께 0.05~0.1mm 정도로서 되는 필름을 사용하여 그 하면에 콘택트패드 11A가 형성되고, 그 상면에는 배선패턴이 형성되어 있다.

먼저, 필름 상의 기체 21 상에 시험대상이 반도체 칩 23을 재치, 고정하여, 제4도에 도시하는 진공로 14에 반입한 후에, 제1실시예와 마찬가지로 하여 반도체 칩 23의 콘택트전극 23A와, 시트 11의 콘택트패드 11A를 위치 맞춤하여, 감압 분위기하에서 접착제 등으로 기판 필름 21과 콘택트시트 22를 접착한다.

그 후, 진공로 14에서 시험용 캐리어를 상압에 꺼냄으로써, 제14도에 도시하는 바와 같이, 콘택트전극 23A와, 콘택트패드 11A가 압착되어 있는 시험용 캐리어가 완성된다.

또, 제14도에 도시한 바와 같은 부드러운 필름 상의 기체 11을 사용하지 않고, 제15도에 도시한 바와 같은 가능성이 높은 폴리이미드, 에폭시수지의 재질로서 되는 필름 상의 기체 30을 사용해서 좋다.

이상, 제14도, 제15도에 도시하는 실시예에 관계되는 시험용 캐리어에 의하면, 제1~제3의 실시예와 같이, 칩을 수납하는 포켓이 설치되어 있는 케이스를 사용하지 않아도 좋기 때문에, 용이하게 당해 시험용 캐리어를 형성할 수가 있고, 기체의 형성이 용이하게 되고, 생산비도 염가로 되는 이점이 있다.

더욱이, 상기한 4개의 실시예에서는 시트와 기체를 접착제로 접착하도록 하여 있지만, 제15도의 일점쇄선으로 표시하는 바와 같이 감압분위기 중에서 시트 11과 기체 30의 주위를 고무 등으로서 되는 틀체 31로 끼워 넣도록 하여도 좋다.

Claims (21)

1. 반도체집적회로장치가 형성된 반도체 칩의 전극을 상향으로 하여 이 반도체 칩을 보지하는 기체(基體)와, 상기 기체를 덮는 시트로 구성되되, 이 시트는 일면에 상기 반도체 칩의 전극에 접촉하는 콘택트패드를 가지고, 이 콘택트패드에 접속되는 인출배선을 가지며, 상기 기체에는 상기 반도체 칩을 수납하는 요부가 형성되어 있는 것을 특징으로 하는 반도체집적회로장치의 시험용 캐리어.
2. 제1항에 있어서, 상기 시트의 본체는 가소성의 필름으로서 형성되어 있는 것을 특징으로 하는 반도체집적회로장치의 시험용 캐리어.
3. 제1항에 있어서, 상기 기체는 가요성의 필름으로서 형성되어 있는 것을 특징으로 하는 반도체집적회로장치의 시험용 캐리어.
4. 제1항에 있어서, 상기 시트와 상기 기체는 접착제에 의하여 결합되는 것을 특징으로 하는 반도체집적회로장치의 시험용 캐리어.
5. 제4항에 있어서, 상기 시트와 상기 기체와의 간극 중의 압력은 대기보다 낮은 것을 특징으로 하는 반도체집적회로장치의 시험용 캐리어.
6. 제5항에 있어서, 상기 시트와 상기 기체와의 간극 중에는 불활성가스가 봉입되어 있는 것을 특징으로 하는 반도체집적회로장치의 시험용 캐리어.
7. 제1항에 있어서, 상기 기체의 상기 요부의 주변에는 홈이 형성되어 있는 것을 특징으로 하는 반도체집적회로장치의 시험용 캐리어.
8. 제1항에 있어서, 상기 기체의 상기 요부의 주변에는 홈이 형성되고, 그 홈의 가운데에는 기밀보지용의 부재가 꽉 끼워 넣어지는 것을 특징으로 하는 반도체집적회로장치의 시험용 캐리어.
9. 제1항에 있어서, 상기 기체의 저부에는 상기 기체의 상면에 연결되는 개폐밸브가 부착되어 있는 것을 특징으로 하는 반도체집적회로장치의 시험용 캐리어.
10. 제1항에 있어서, 상기 기체의 일부에는 상기 시트와 접촉하지 않은 깊이의 노치홈이 형성되어 있는 것을 특징으로 하는 반도체집적회로장치의 시험용 캐리어.
11. 제1항에 있어서, 시트와 상기 기체에는 각각 위치 맞추기용의 마스크가 써 넣어있는 것을 특징으로 하는 반도체집적회로장치의 시험용 캐리어.
12. 제1항에 있어서, 상기 시트와 상기 기체의 주변을 기밀 보지하는 틀체를 가지는 것을 특징으로 하는 반도체집적회로장치의 시험용 캐리어.
13. 반도체집적회로가 형성된 반도체 칩의 전극을 상향으로 하여 그 반도체 칩을 기체(基體) 위에 재치하는 공정과, 시트의 일면에 형성된 콘택트패드를 상기 반도체 칩의 전극에 접촉시켜서, 대기보다도 낮은 압력의 분위기로 그 시트로 상기 기체 위를 덮는 공정과, 상기 시트로 덮인 상기 기체를 대기 중에 노출하는 공정과, 상기 시트로 덮인 상기 기체를 시험용의 소케트에 꽉 끼어 넣음과 동시에, 그 소케트 전극을 상기 시트의 타면에 형성된 인출전극에 접촉시키는 공정과, 상기 소케트에 끼워 넣어진 상기 반도체 칩 내의 반도체집적회로를 시험하는 공정을 가지는 것을 특징으로 하는 반도체집적회로장치의 시험방법.
14. 제13항에 있어서, 상기 콘택트패드는 압력이 서서히 낮게되어 있는 분위기에서 상기 반도체 칩의 상기 전극에 접촉되는 것을 특징으로 하는 반도체집적회로장치의 시험방법.
15. 제13항에 있어서, 상기 시트는 접착제에 의하여 상기 기체를 피복하는 것을 특징으로 하는 반도체집적회로장치의 시험방법.
16. 제13항에 있어서, 불활성가스 분위기에서 상기 시트를 상기 기체에 입히는 것을 특징으로 하는 반도체집적회로장치의 시험방법.
17. 제13항에 있어서, 상기 반도체집적회로장치의 시험은 가열분위기에서 행해지는 것을 특징으로 하는 반도체집적회로장치의 시험방법.
18. 반도체집적회로장치가 형성된 반도체 칩의 전극을 상향으로 하여 그 반도체 칩을 기체(基體) 위에 재치하되, 기체에 반도체 칩을 수납하기 위한 요부를 형성하는 공정과, 시트의 일면에 형성된 콘택트패드를 상기 반도체 칩의 전극에 접촉시켜서 그 시트로 상기 기체 위를 덮는 공정과, 상기 기체에 부착된 개폐밸브에 의하여 상기 시트와 상기 기체의 간극을 감압하는 공정과, 상기 개폐밸브를 닫은 후에, 대기 중에서 상기 시트로 덮인 상기 기체를 시험용 소케트에 꽉 끼어 넣음과 동시에, 그 소케트의 전극을 상기 시트의 타면에 형성된 인출전극에 접촉시키는 공정과, 상기 소케트 내에 끼어 넣어진 상기 반도체 칩 내의 반도체집적회로장치를 시험하는 공정을 가지는 것을 특징으로 하는 반도체집적회로장치의 시험방법.
19. 제18항에 있어서, 상기 시트는 상기 기체에 접착제를 개재하여 피복하는 것을 특징으로 하는 반도체집적회로장치의 시험방법.
20. 제18항에 있어서, 불활성가스 분위기에서 상기 시트를 상기 기체에 입히는 것을 특징으로 하는 반도체집적회로장치의 시험방법.
21. 제18항에 있어서, 상기 반도체집적회로의 시험은 가열분위기에서 행해지는 것을 특징으로 하는 반도체집적회로장치의 시험방법.